JP5821466B2 - Transmission module - Google Patents

Transmission module Download PDF

Info

Publication number
JP5821466B2
JP5821466B2 JP2011208241A JP2011208241A JP5821466B2 JP 5821466 B2 JP5821466 B2 JP 5821466B2 JP 2011208241 A JP2011208241 A JP 2011208241A JP 2011208241 A JP2011208241 A JP 2011208241A JP 5821466 B2 JP5821466 B2 JP 5821466B2
Authority
JP
Japan
Prior art keywords
isolator element
core isolator
circuit board
transmission module
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011208241A
Other languages
Japanese (ja)
Other versions
JP2013070287A (en
Inventor
佐藤　剛
剛 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011208241A priority Critical patent/JP5821466B2/en
Publication of JP2013070287A publication Critical patent/JP2013070287A/en
Application granted granted Critical
Publication of JP5821466B2 publication Critical patent/JP5821466B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Waveguides (AREA)

Description

本発明は、送信信号を電力増幅して出力する送信モジュールに関する。   The present invention relates to a transmission module that amplifies a transmission signal and outputs the amplified signal.

コアアイソレータ素子を用いた、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有するモジュールが知られている（例えば、特許文献１参照）。なお、コアアイソレータ素子は、複数の中心電極を設けたフェライトと、それに直流磁界を印加する永久磁石とによって構成されている。   A module using a core isolator element that has a characteristic of transmitting a signal only in a predetermined specific direction and not transmitting in a reverse direction is known (for example, see Patent Document 1). The core isolator element includes a ferrite provided with a plurality of center electrodes and a permanent magnet that applies a DC magnetic field thereto.

国際公開第２００８／０８７７８８号International Publication No. 2008/087788

ところで、コアアイソレータ素子を用いたモジュールを高周波の送信機に用いる場合は、電波ノイズの影響を低減するために、金属ケース等のシールド部材でモジュールを覆い、シールドする必要がある。なお、製品の小型化に伴い、モジュールの低背化が要求される。一方、コアアイソレータ素子は、永久磁石およびフェライトによって構成されるため、他の電子部品に比べて高さ寸法が大きくなる傾向にある。この結果、シールド部材は、高さ寸法が大きいコアアイソレータ素子に近接して配置される。また、回路基板の内部や底面にはグランドパターンが設けられるが、回路基板の小型化に伴い、グランドパターンとコアアイソレータ素子との離間距離が短くなる傾向にある。このように、コアアイソレータ素子と、シールド部材やグランドパターンとが近接して配置されると、コアアイソレータ素子による挿入損失が増加するという問題を発明者は見出した。   By the way, when a module using a core isolator element is used for a high-frequency transmitter, it is necessary to cover and shield the module with a shield member such as a metal case in order to reduce the influence of radio noise. In addition, with the miniaturization of the product, a reduction in the height of the module is required. On the other hand, since the core isolator element is composed of a permanent magnet and ferrite, the height dimension tends to be larger than that of other electronic components. As a result, the shield member is disposed close to the core isolator element having a large height dimension. In addition, although a ground pattern is provided inside and on the bottom surface of the circuit board, the distance between the ground pattern and the core isolator element tends to be shortened as the circuit board is downsized. As described above, the inventor has found that when the core isolator element and the shield member or the ground pattern are arranged close to each other, the insertion loss due to the core isolator element increases.

本発明は上述の問題に鑑みなされたものであり、本発明の目的は、コアアイソレータ素子による挿入損失の増加を抑制した送信モジュールを提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a transmission module in which an increase in insertion loss due to a core isolator element is suppressed.

上記課題を解決するために、請求項１の発明は、回路基板と、該回路基板に実装されたコアアイソレータ素子と電力増幅器とを有し、該電力増幅器の出力側に前記コアアイソレータ素子が接続されてなる送信モジュールであって、前記回路基板に設けたグランド電位となるグランドパターンと、少なくとも前記コアアイソレータ素子を覆う、前記回路基板の実装面に設けられた絶縁性の樹脂層と、該樹脂層の表面を覆う導電性材料からなるシールド部とを備え、前記コアアイソレータ素子の周囲には、前記コアアイソレータ素子と前記シールド部との離間距離を、前記コアアイソレータ素子の天面と、該天面と対向する前記シールド部との離間距離が８０μｍ以上となる間隔に離間させてなる、前記コアアイソレータ素子による挿入損失の増加を抑制する抑制手段を設けたことを特徴としている。
請求項２の発明は、回路基板と、該回路基板に実装されたコアアイソレータ素子と電力増幅器とを有し、該電力増幅器の出力側に前記コアアイソレータ素子が接続されてなる送信モジュールであって、前記回路基板に設けたグランド電位となるグランドパターンと、少なくとも前記コアアイソレータ素子を覆う、前記回路基板の実装面に設けられた絶縁性の樹脂層と、該樹脂層の表面を覆う導電性材料からなるシールド部とを備え、前記コアアイソレータ素子の周囲には、前記コアアイソレータ素子と前記シールド部との離間距離を、前記コアアイソレータ素子の側面と、該側面と対向する前記シールド部との離間距離が１００μｍ以上となる間隔に離間させてなる、前記コアアイソレータ素子による挿入損失の増加を抑制する抑制手段を設けたことを特徴としている。
請求項３の発明は、回路基板と、該回路基板に実装されたコアアイソレータ素子と電力増幅器とを有し、該電力増幅器の出力側に前記コアアイソレータ素子が接続されてなる送信モジュールであって、前記回路基板に設けたグランド電位となるグランドパターンと、少なくとも前記コアアイソレータ素子を覆う、前記回路基板の実装面に設けられた絶縁性の樹脂層と、該樹脂層の表面を覆う導電性材料からなるシールド部とを備え、前記コアアイソレータ素子の周囲には、前記コアアイソレータ素子と前記グランドパターンとの離間距離を、前記コアアイソレータ素子の下面と、該下面と対向する前記グランドパターンとの離間距離が８０μｍ以上となる間隔に離間させてなる、前記コアアイソレータ素子による挿入損失の増加を抑制する抑制手段を設けたことを特徴としている。 In order to solve the above problems, the invention of claim 1 includes a circuit board, a core isolator element mounted on the circuit board, and a power amplifier, and the core isolator element is connected to an output side of the power amplifier. A transmission module comprising: a ground pattern that is a ground potential provided on the circuit board; an insulating resin layer provided on a mounting surface of the circuit board that covers at least the core isolator element; and the resin A shield part made of a conductive material covering the surface of the layer, and a space between the core isolator element and the shield part around the core isolator element, the top surface of the core isolator element, and the ceiling Increase in insertion loss due to the core isolator element, which is separated by an interval at which the separation distance between the shield portion facing the surface is 80 μm or more. It is characterized in that a suppression means for suppressing.
The invention of claim 2 is a transmission module comprising a circuit board, a core isolator element mounted on the circuit board, and a power amplifier, wherein the core isolator element is connected to an output side of the power amplifier. A ground pattern that is a ground potential provided on the circuit board; an insulating resin layer provided on a mounting surface of the circuit board that covers at least the core isolator element; and a conductive material that covers a surface of the resin layer. A shield portion comprising: a separation distance between the core isolator element and the shield portion around the core isolator element; and a separation distance between the side surface of the core isolator element and the shield portion facing the side surface. Suppressing means for suppressing an increase in insertion loss due to the core isolator element, which is spaced at an interval of 100 μm or more, is provided. It is characterized in that was.
The invention of claim 3 is a transmission module comprising a circuit board, a core isolator element mounted on the circuit board, and a power amplifier, wherein the core isolator element is connected to the output side of the power amplifier. A ground pattern that is a ground potential provided on the circuit board; an insulating resin layer provided on a mounting surface of the circuit board that covers at least the core isolator element; and a conductive material that covers a surface of the resin layer. The core isolator element is separated from the ground pattern by a separation distance between the bottom surface of the core isolator element and the ground pattern facing the bottom surface. Suppressing an increase in insertion loss due to the core isolator element, which is spaced apart at an interval of 80 μm or more. It is characterized in that a means.

請求項４の発明では、前記コアアイソレータ素子と前記グランドパターンとの離間距離、前記コアアイソレータ素子と前記シールド部との離間距離の少なくとも一方を広く離間したときに得られる、前記コアアイソレータ素子の挿入損失の最低値に比べて、挿入損失の増加分が０．０２ｄＢ以下となる間隔に、前記抑制手段により離間させている。 In the invention of claim 4 , the insertion of the core isolator element obtained when at least one of the separation distance between the core isolator element and the ground pattern and the separation distance between the core isolator element and the shield part are widely separated. Compared with the minimum value of the loss, the suppression means is spaced apart by an interval at which the increase in insertion loss is 0.02 dB or less.

請求項５の発明では、前記抑制手段により、前記コアアイソレータ素子の天面と、該天面と対向する前記シールド部との離間距離を８０μｍ以上としている。 In a fifth aspect of the invention, the distance between the top surface of the core isolator element and the shield portion facing the top surface is set to 80 μm or more by the suppressing means.

請求項６の発明では、前記抑制手段により、前記コアアイソレータ素子の側面と、該側面と対向する前記シールド部との離間距離を１００μｍ以上としている。 According to a sixth aspect of the present invention, the distance between the side surface of the core isolator element and the shield portion facing the side surface is set to 100 μm or more by the suppressing means.

請求項７の発明では、前記抑制手段により、前記コアアイソレータ素子の下面と、該下面と対向する前記グランドパターンとの離間距離を８０μｍ以上としている。 In a seventh aspect of the present invention, the distance between the lower surface of the core isolator element and the ground pattern facing the lower surface is set to 80 μm or more by the suppressing means.

請求項８の発明では、前記回路基板は多層基板であって、前記グランドパターンは複数層に形成されてなり、前記グランドパターンのうち少なくとも前記コアアイソレータ素子に近接して対向配置された前記グランドパターンにおける、前記コアアイソレータ素子と対面する領域を少なくとも除去している。 In the invention according to claim 8, the circuit board is a multi-layer board, and the ground pattern is formed in a plurality of layers, and the ground pattern is disposed so as to oppose at least the core isolator element among the ground patterns. At least a region facing the core isolator element is removed.

請求項９の発明は、回路基板と、該回路基板に実装されたコアアイソレータ素子と電力増幅器と、前記回路基板に設けられたグランド電位となるグランドパターンとを有し、前記電力増幅器の出力側に前記コアアイソレータ素子が接続されてなる送信モジュールであって、前記コアアイソレータ素子の周囲には、前記コアアイソレータ素子と前記グランドパターンとの離間距離を、前記コアアイソレータ素子の下面と、該下面と対向する前記グランドパターンとの離間距離が８０μｍ以上となる間隔に離間させてなる、前記コアアイソレータ素子による挿入損失の増加を抑制する抑制手段を設けたことを特徴としている。 請 invention Motomeko 9 includes a circuit board, a core isolator element and the power amplifier mounted on the circuit board, and a ground pattern which is a ground potential provided on the circuit board, the output of the power amplifier A transmission module in which the core isolator element is connected to the side, wherein a separation distance between the core isolator element and the ground pattern is set around the core isolator element, a lower surface of the core isolator element, and the lower surface Further, there is provided a suppression means for suppressing an increase in insertion loss due to the core isolator element, which is separated by an interval such that a distance between the opposite ground pattern and the ground pattern is 80 μm or more.

請求項１，５の発明によれば、抑制手段により、コアアイソレータ素子の天面とシールド部との離間距離を８０μｍ以上にしたから、挿入損失の最低値に比べて、挿入損失の増加分を０．０２ｄＢ以下に抑制することができる。 According to the first and fifth aspects of the present invention, since the separation distance between the top surface of the core isolator element and the shield portion is set to 80 μm or more by the suppressing means, the increase in insertion loss is less than the minimum value of insertion loss. It can be suppressed to 0.02 dB or less.

請求項２，６の発明によれば、抑制手段により、コアアイソレータ素子の側面とシールド部との離間距離を１００μｍ以上にしたから、挿入損失の最低値に比べて、挿入損失の増加分を０．０２ｄＢ以下に抑制することができる。 According to the inventions of claims 2 and 6, since the distance between the side surface of the core isolator element and the shield portion is set to 100 μm or more by the suppressing means, the increase in insertion loss is reduced to 0 compared to the minimum value of insertion loss. .02 dB or less.

請求項３，７，９の発明によれば、抑制手段により、コアアイソレータ素子の下面とグランドパターンとの離間距離を８０μｍ以上にしたから、挿入損失の最低値に比べて、挿入損失の増加分を０．０２ｄＢ以下に抑制することができる。
請求項４の発明によれば、抑制手段により、コアアイソレータ素子とグランドパターンとの離間距離、コアアイソレータ素子とシールド部との離間距離の少なくとも一方を広く離間したときに得られる、コアアイソレータ素子の挿入損失の最低値に比べて、挿入損失の増加分が０．０２ｄＢ以下となる間隔に離間させた。このため、グランドパターンやシールド部をコアアイソレータ素子に近付けて配置したときでも、挿入損失の最低値に比べて、挿入損失の増加分を０．０２ｄＢ以下に抑制することができる。 According to the inventions of claims 3 , 7 , and 9 , since the separation distance between the lower surface of the core isolator element and the ground pattern is set to 80 μm or more by the suppressing means, an increase in insertion loss compared to the minimum value of insertion loss. Can be suppressed to 0.02 dB or less.
According to the invention of claim 4, the core isolator element obtained when the at least one of the separation distance between the core isolator element and the ground pattern and the separation distance between the core isolator element and the shield portion is widely separated by the suppressing means. Compared to the minimum value of the insertion loss, the increase in the insertion loss was separated at an interval of 0.02 dB or less. For this reason, even when the ground pattern and the shield portion are arranged close to the core isolator element, the increase in insertion loss can be suppressed to 0.02 dB or less compared to the minimum value of insertion loss.

請求項８の発明によれば、多層基板の複数層のグランドパターンのうち少なくともコアアイソレータ素子に近接して対向配置されたグランドパターンにおける、コアアイソレータ素子と対面する領域を少なくとも除去した。このため、コアアイソレータ素子の下面とグランドパターンとの離間距離を大きくして、挿入損失の増加を抑制することができる。 According to the eighth aspect of the present invention, at least a region facing the core isolator element is removed from at least a ground pattern in the vicinity of and facing the core isolator element among the plurality of ground patterns of the multilayer substrate. For this reason, the separation distance between the lower surface of the core isolator element and the ground pattern can be increased to suppress an increase in insertion loss.

第１の実施の形態による送信モジュールを、シールド層の一部を省いた状態で示す斜視図である。It is a perspective view which shows the transmission module by 1st Embodiment in the state which excluded a part of shield layer. 図１の送信モジュールを構成する回路基板および電子部品を説明するための、分解斜視図である。It is a disassembled perspective view for demonstrating the circuit board and electronic component which comprise the transmission module of FIG. 図１の送信モジュールを、線Ａ−Ａに沿って切断した断面図である。It is sectional drawing which cut | disconnected the transmission module of FIG. 1 along line AA. 図１のコアアイソレータ素子を説明するための、分解斜視図である。It is a disassembled perspective view for demonstrating the core isolator element of FIG. 図４のフェライトを示す、斜視図である。FIG. 5 is a perspective view showing the ferrite of FIG. 4. 図１の送信モジュールに係るアイソレータ回路の、等価回路図である。FIG. 2 is an equivalent circuit diagram of an isolator circuit according to the transmission module of FIG. 1. コアアイソレータ素子の天面と、天面と対向して設けた第１のテスト用天面シールド部との離間距離を変え、コアアイソレータ素子による挿入損失の抑制効果を確かめるための実験を示す模式図である。The schematic diagram which shows the experiment for confirming the suppression effect of the insertion loss by a core isolator element by changing the separation distance between the top face of the core isolator element and the first test top face shield part provided facing the top face It is. コアアイソレータ素子による挿入損失の周波数特性を示す特性線図である。It is a characteristic diagram which shows the frequency characteristic of the insertion loss by a core isolator element. コアアイソレータ素子の天面および第１のテスト用天面シールド部の離間距離と、Ｗ-ＣＤＭＡの使用帯域でのコアアイソレータ素子による挿入損失の最低値との関係を示す特性線図である。FIG. 5 is a characteristic diagram showing a relationship between a separation distance between a top surface of a core isolator element and a first test top surface shield part and a minimum value of insertion loss due to the core isolator element in a use band of W-CDMA. コアアイソレータ素子の短辺側面と、短辺側面と対向して設けた第２のテスト用短辺側面シールド部との離間距離を変え、コアアイソレータ素子による挿入損失の抑制効果を確かめるための実験を示す模式図である。An experiment to confirm the effect of suppressing the insertion loss by the core isolator element by changing the separation distance between the short side surface of the core isolator element and the second test short side shield provided facing the short side surface. It is a schematic diagram shown. コアアイソレータ素子の長辺側面と、長辺側面と対向して設けた第２のテスト用長辺側面シールド部との離間距離を変え、コアアイソレータ素子による挿入損失の抑制効果を確かめるための実験を示す模式図である。Experiment to confirm the effect of suppressing the insertion loss by the core isolator element by changing the separation distance between the long side surface of the core isolator element and the second test side long side shield provided facing the long side surface It is a schematic diagram shown. コアアイソレータ素子の短辺側面および第２のテスト用短辺側面シールド部の離間距離と、Ｗ-ＣＤＭＡの使用帯域でのコアアイソレータ素子による挿入損失の最低値との関係を示す特性線図である。FIG. 10 is a characteristic diagram showing the relationship between the distance between the short side surface of the core isolator element and the second test short side surface shield part and the minimum value of insertion loss due to the core isolator element in the W-CDMA usage band. . 図１の送信モジュールと同様位置で切断した、第２の実施の形態の断面図である。It is sectional drawing of 2nd Embodiment cut | disconnected in the same position as the transmission module of FIG. 図１の送信モジュールと同様位置で切断した、第３の実施の形態の断面図である。It is sectional drawing of 3rd Embodiment cut | disconnected in the same position as the transmission module of FIG. 図１の送信モジュールと同様位置で切断した、第４の実施の形態の断面図である。It is sectional drawing of 4th Embodiment cut | disconnected in the same position as the transmission module of FIG. 図１の送信モジュールと同様位置で切断した、第５の実施の形態の断面図である。It is sectional drawing of 5th Embodiment cut | disconnected in the same position as the transmission module of FIG.

本発明は、以下に説明する複数の発明を包含する発明群に属する発明であり、以下に、その発明群の実施の形態として、第１ないし第５の実施の形態について説明するが、そのうち、第１，第２，第４，第５の実施の形態が、本出願人が特許請求の範囲に記載した発明に対応するものである。
以下、本発明の実施の形態による送信モジュールを、添付図面を参照しつつ詳細に説明する。 The present invention is an invention belonging to an invention group including a plurality of inventions described below. Hereinafter, the first to fifth embodiments will be described as embodiments of the invention group. The first, second, fourth, and fifth embodiments correspond to the invention described in the scope of claims of the present applicant.
Hereinafter, a transmission module according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

図１ないし図３に、第１の実施の形態による送信モジュール１を示す。送信モジュール１は、回路基板２と、回路基板２に実装された電子部品、具体的には、電力増幅器１０、コアアイソレータ素子１４、整合用のコンデンサＣＳ1，ＣＳ2、コンデンサＣ1，Ｃ2、抵抗Ｒと、各電子部品の表面にモールドされた絶縁性の樹脂層１２と、樹脂層の表面に形成されたシールド層１３とを備える。   1 to 3 show a transmission module 1 according to the first embodiment. The transmission module 1 includes a circuit board 2 and electronic components mounted on the circuit board 2, specifically, a power amplifier 10, a core isolator element 14, matching capacitors CS1 and CS2, capacitors C1 and C2, and a resistor R. Insulating resin layer 12 molded on the surface of each electronic component, and shield layer 13 formed on the surface of the resin layer.

回路基板２は、高密度化を図るため、多層基板が一般的に用いられる。多層基板は、例えば、表裏面にグランドパターン３Ａ〜３Ｄや配線パターン（図示せず）が形成された複数層の絶縁層（図示せず）を、絶縁性のプリプレグ層（図示せず）を介して積層したものである。従って、回路基板２には、電子部品の実装面となる上面２Ａから、下面２Ｂに向けて、グランドパターン３Ａ〜３Ｄが順番に積層して形成される。回路基板２の上面２Ａには、ボンディングワイヤ１１を介して、電力増幅器１０と電気的に接続するためのパッド４が形成される。また、コアアイソレータ素子１４の接続端子である導体接続部２１Ａ，２１Ｂ，２１Ｆと電気的に接続するためのパッド５Ａ，５Ｂ，５Ｃと、コンデンサＣ1，Ｃ2，ＣＳ1，ＣＳ2および抵抗Ｒの接続端子と電気的に接続するための対をなすパッド６Ａ，６Ｂが５対形成される。各パッドには、所定の電子部品が実装される。   The circuit board 2 is generally a multilayer board in order to increase the density. For example, a multilayer substrate includes a plurality of insulating layers (not shown) in which ground patterns 3A to 3D and wiring patterns (not shown) are formed on the front and back surfaces via an insulating prepreg layer (not shown). Are stacked. Accordingly, the ground patterns 3A to 3D are sequentially stacked on the circuit board 2 from the upper surface 2A serving as a mounting surface of the electronic component toward the lower surface 2B. On the upper surface 2 </ b> A of the circuit board 2, a pad 4 for electrically connecting to the power amplifier 10 is formed via a bonding wire 11. Also, pads 5A, 5B, and 5C for electrical connection with conductor connection portions 21A, 21B, and 21F, which are connection terminals of the core isolator element 14, and connection terminals for capacitors C1, C2, CS1, CS2, and resistor R Five pairs of pads 6A and 6B forming a pair for electrical connection are formed. Predetermined electronic components are mounted on each pad.

また、回路基板２の下面２Ｂには、送信信号ＴＸの入力や出力を行うため、および、電力増幅器１０の駆動電圧を供給するための各種の電極７が形成されると共に、グランドパターン３Ａ〜３Ｄを外部のグランド電位と電気的に接続するためのグランド電極８等が形成される。なお、回路基板２は、両面基板でもよい。また、回路基板２は、ガラスエポキシ基板あるいはビルドアップ基板のような樹脂基板、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板やアルミナ（Ａｌ2Ｏ3）基板のようなセラミック基板等のいずれでもよい。 Further, on the lower surface 2B of the circuit board 2, various electrodes 7 for inputting and outputting the transmission signal TX and supplying a driving voltage for the power amplifier 10 are formed, and the ground patterns 3A to 3D are formed. A ground electrode 8 or the like is formed for electrically connecting the capacitor to an external ground potential. The circuit board 2 may be a double-sided board. The circuit board 2 may be any of a resin board such as a glass epoxy board or a build-up board, a ceramic board such as an LTCC (Low Temperature Co-fired Ceramics) board, an alumina (Al 2 O 3 ) board, or the like.

電力増幅器１０は、入力端子から入力される高周波（例えば数百ＭＨｚ〜数ＧＨｚ）の送信信号ＴＸを電力増幅し、増幅した送信信号ＴＸＡを出力端子に向けて出力する。電力増幅器１０は、例えばヘテロ接合バイポーラトランジスタ等によって構成され、ボンディングワイヤ１１を介して回路基板２のパッド４と電気的に接続される。なお、電力増幅器１０と回路基板２とは、フリップチップ実装しても良い。 The power amplifier 10 power-amplifies a high-frequency (for example, several hundred MHz to several GHz) transmission signal TX input from an input terminal, and outputs the amplified transmission signal TX A toward an output terminal. The power amplifier 10 is configured by, for example, a heterojunction bipolar transistor or the like, and is electrically connected to the pad 4 of the circuit board 2 via a bonding wire 11. The power amplifier 10 and the circuit board 2 may be flip-chip mounted.

樹脂層１２は、回路基板２の上面２Ａに有機性樹脂をモールドすることによって形成された、略直方体状の硬化体である。樹脂層１２は、送信モジュール１の短絡不良の発生防止、耐湿性向上、電子部品に加わる衝撃の緩衝などを目的として設けられる。このため、樹脂層１２の層厚は、一番薄いところで、少なくとも５０μｍ以上あることが望ましい。樹脂層１２としては、絶縁性を有し、流動性が良く、かつ、密着性にすぐれた材料が選択され、通常は、エポキシ系樹脂が用いられる。なお、樹脂層１２は、実装される電子部品の一部にのみモールドしてもよい。   The resin layer 12 is a substantially rectangular parallelepiped cured body formed by molding an organic resin on the upper surface 2A of the circuit board 2. The resin layer 12 is provided for the purpose of preventing occurrence of a short circuit failure in the transmission module 1, improving moisture resistance, buffering an impact applied to an electronic component, and the like. For this reason, the layer thickness of the resin layer 12 is desirably at least 50 μm at the thinnest place. As the resin layer 12, a material having insulating properties, good fluidity, and excellent adhesion is selected, and an epoxy resin is usually used. The resin layer 12 may be molded only on a part of the electronic component to be mounted.

シールド層１３は、樹脂層１２の天面１２Ａに設けられた天面シールド層１３Ａと、樹脂層１２の短辺側面１２Ｂに設けられた短辺側面シールド層１３Ｂと、樹脂層１２の長辺側面１２Ｃに設けられた長辺側面シールド層１３Ｃとから一体に構成された導電層である。シールド層１３は、例えば、回路基板２の周縁にまで延びる、グランドパターン３Ａ〜３Ｄあるいはグランドパターン３Ａ〜３Ｄと電気的に接続された配線パターン（図示せず）を介して、グランド電位と電気的に接続される。シールド層１３は、例えば、金、銀、銅、アルミニウム等の金属材料を用いて形成される。なお、シールド層１３は、シールド部の一例として、数十μｍ程度の厚さに銀ペーストを塗布することによって形成した。しかしながら、シールド部は、これに限られず、スパッタ、蒸着等の手段を用いて、樹脂層１２の表面に金属材料の導電膜を形成してもよいし、金属ケースでもよいし、プラスチックケースの表面に金属材料の導電膜を形成したものなど、シールド効果があるものならばどのようなものでもよい。   The shield layer 13 includes a top surface shield layer 13A provided on the top surface 12A of the resin layer 12, a short side surface shield layer 13B provided on the short side surface 12B of the resin layer 12, and a long side surface of the resin layer 12. This is a conductive layer integrally formed with a long side shield layer 13C provided on 12C. The shield layer 13 is electrically connected to the ground potential through, for example, ground patterns 3A to 3D or wiring patterns (not shown) electrically connected to the ground patterns 3A to 3D extending to the periphery of the circuit board 2. Connected to. The shield layer 13 is formed using a metal material such as gold, silver, copper, or aluminum. The shield layer 13 was formed by applying a silver paste to a thickness of about several tens of μm as an example of the shield part. However, the shield portion is not limited to this, and a conductive film made of a metal material may be formed on the surface of the resin layer 12 by means such as sputtering or vapor deposition, or a metal case or a surface of a plastic case. Any material may be used as long as it has a shielding effect, such as a conductive film made of a metal material.

図４および図５を用いて、コアアイソレータ素子１４について説明する。コアアイソレータ素子１４は、フェライト１５、第１のインダクタンス素子Ｌ1を構成する第１の導体パターン１６、第２のインダクタンス素子Ｌ2を構成する第２の導体パターン１７、永久磁石２２Ａ，２２Ｂ等によって構成される。   The core isolator element 14 will be described with reference to FIGS. 4 and 5. The core isolator element 14 includes a ferrite 15, a first conductor pattern 16 constituting the first inductance element L1, a second conductor pattern 17 constituting the second inductance element L2, permanent magnets 22A and 22B, and the like. The

板状体に形成されたフェライト１５の対向する第１，第２の長辺側面１５Ａ，１５Ｂには、電気的に絶縁された第１の導体パターン１６および第２の導体パターン１７が形成される。また、フェライト１５の上面１５Ｃおよび下面１５Ｄには、等間隔に凹部１８，１９が形成される。これらの凹部１８，１９には、導体材料が充填され、導体接続部２０Ａ〜２０Ｅ，２１Ａ〜２１Ｆを形成する。コアアイソレータ素子１４を回路基板２に実装する場合、フェライト１５の下面１５Ｄに設けられた一部の導体接続部２１Ａ，２１Ｂ，２１Ｆが、コアアイソレータ素子１４を回路基板２に実装するための接続端子として使用される。このため、コアアイソレータ素子１４を回路基板２に実装すると、フェライト１５の第１，第２の長辺側面１５Ａ，１５Ｂは回路基板２の上面２Ａに対して立設する。このため、コアアイソレータ素子１４は、他の電子部品に比べて高さ寸法が大きくなる傾向にある。   The electrically conductive first conductor pattern 16 and the second conductor pattern 17 are formed on the opposing first and second long side surfaces 15A and 15B of the ferrite 15 formed in the plate-like body. . Further, concave portions 18 and 19 are formed at equal intervals on the upper surface 15C and the lower surface 15D of the ferrite 15. These recesses 18 and 19 are filled with a conductor material to form conductor connection portions 20A to 20E and 21A to 21F. When the core isolator element 14 is mounted on the circuit board 2, some of the conductor connection portions 21 </ b> A, 21 </ b> B, and 21 </ b> F provided on the lower surface 15 </ b> D of the ferrite 15 are connection terminals for mounting the core isolator element 14 on the circuit board 2. Used as. For this reason, when the core isolator element 14 is mounted on the circuit board 2, the first and second long side surfaces 15 </ b> A and 15 </ b> B of the ferrite 15 are erected with respect to the upper surface 2 </ b> A of the circuit board 2. For this reason, the core isolator element 14 tends to be larger in height than other electronic components.

第１の導体パターン１６は、透視状態でほぼ重なるように形成される、第１の長辺側面１５Ａの絶縁膜に設けられた導体パターン部１６Ａと、第２の長辺側面１５Ｂの絶縁膜に設けられた導体パターン部１６Ｂとから構成される。導体パターン部１６Ａは、第１の長辺側面１５Ａにおける右下端から垂直に立ち上がり、その先端側で２本に分岐して、比較的小さな角度で平行に左上がりに傾斜し、さらに、その先端側で一つにまとまって左上端に垂直に立ち上がる導体である。   The first conductor pattern 16 is formed on the insulating film on the first long side surface 15A and the insulating film on the second long side surface 15B. It is comprised from the provided conductor pattern part 16B. The conductor pattern portion 16A rises vertically from the lower right end of the first long side surface 15A, branches into two at the tip end, and inclines to the left in parallel at a relatively small angle. It is a conductor that stands up vertically at the top left corner.

導体パターン部１６Ａの下端は、後述の導体パターン部１７Ａの下端が電気的に接続される導体接続部２１Ｂと電気的に共通接続される。導体パターン部１６Ａの上端は、フェライト１５の上面１５Ｃに形成された導体接続部２０Ｅに接続され、第２の長辺側面１５Ｂに回り込む。さらに、導体パターン部１６Ａの上端は、導体接続部２０Ｅを介して、導体パターン部１６Ｂの上端に接続される。導体パターン部１６Ｂは、第２の長辺側面１５Ｂにおける上端から下端に向けて垂直に立ち下がり、その先端側で２本に分岐して、比較的小さな角度で平行に右下がり傾斜し、さらに、その先端側で一つにまとまって左下端に垂直に立ち下がる導体である。なお、導体パターン部１６Ｂの下端が電気的に接続される導体接続部２１Ａは、接続端子として用いられる。この結果、導体パターン部１６Ａ，１６Ｂは導体接続部２０Ｅを介して直列接続され、フェライト１５の表面を１ターン巻回する第１のインダクタンス素子Ｌ1を構成する。   The lower end of the conductor pattern portion 16A is electrically connected in common with a conductor connection portion 21B to which a lower end of a conductor pattern portion 17A described later is electrically connected. The upper end of the conductor pattern portion 16A is connected to the conductor connection portion 20E formed on the upper surface 15C of the ferrite 15, and wraps around the second long side surface 15B. Furthermore, the upper end of the conductor pattern portion 16A is connected to the upper end of the conductor pattern portion 16B via the conductor connection portion 20E. The conductor pattern portion 16B falls vertically from the upper end to the lower end of the second long side surface 15B, branches into two at the tip side, and inclines to the right in parallel at a relatively small angle. They are conductors that fall together on the tip side and fall vertically to the lower left corner. The conductor connection portion 21A to which the lower end of the conductor pattern portion 16B is electrically connected is used as a connection terminal. As a result, the conductor pattern portions 16A and 16B are connected in series via the conductor connection portion 20E, and constitute a first inductance element L1 that winds the surface of the ferrite 15 for one turn.

第２の導体パターン１７は、第１の長辺側面１５Ａに設けられた４つの導体パターン部１７Ａ〜１７Ｄと、第２の長辺側面１５Ｂに設けられた４つの導体パターン部１７Ｅ〜１７Ｈとから構成される。導体パターン部１７Ａ〜１７Ｄは、第１の長辺側面１５Ａにおける下端から上端に向けて左上がりに、比較的大きな角度で傾斜する平行に形成された導体である。導体パターン部１７Ａ〜１７Ｄの下端のそれぞれは、フェライト１５の下面１５Ｄに形成された導体接続部２１Ｂ〜２１Ｅと電気的に接続される。なお、導体パターン部１７Ａの下端が電気的に接続される導体接続部２１Ｂは、回路基板２と電気的に接続するための接続端子として用いられる。導体パターン部１７Ａ〜１７Ｄの上端のそれぞれは、フェライト１５の上面１５Ｃに形成された導体接続部２０Ａ〜２０Ｄに接続され、第２の長辺側面１５Ｂに回り込む。さらに、導体パターン部１７Ａ〜１７Ｄの上端のそれぞれは、導体接続部２０Ａ〜２０Ｄを介して、導体パターン部１７Ｅ〜１７Ｈのそれぞれの上端に接続される。導体パターン部１７Ｅ〜１７Ｈは、第２の長辺側面１５Ｂにおける上端から下端に向けて垂直に立ち下がる平行に形成された導体である。導体パターン部１７Ｅ〜１７Ｈの下端はそれぞれ、フェライト１５の下面１５Ｄに形成された導体接続部２１Ｃ〜２１Ｆと電気的に接続される。なお、導体パターン部１７Ｈの下端が電気的に接続される導体接続部２１Ｆは、接続端子として用いられる。この結果、導体パターン部１７Ａ〜１７Ｈは導体接続部２０Ａ〜２０Ｄ，２１Ｂ〜２１Ｅを介して直列接続され、フェライト１５の表面を４ターン巻回する第２のインダクタンス素子Ｌ2を構成する。   The second conductor pattern 17 includes four conductor pattern portions 17A to 17D provided on the first long side surface 15A and four conductor pattern portions 17E to 17H provided on the second long side surface 15B. Composed. The conductor pattern portions 17A to 17D are conductors formed in parallel so as to incline at a relatively large angle from the lower end toward the upper end on the first long side surface 15A. The lower ends of the conductor pattern portions 17A to 17D are electrically connected to the conductor connection portions 21B to 21E formed on the lower surface 15D of the ferrite 15, respectively. Note that the conductor connection portion 21B, to which the lower end of the conductor pattern portion 17A is electrically connected, is used as a connection terminal for electrical connection with the circuit board 2. Each of the upper ends of the conductor pattern portions 17A to 17D is connected to the conductor connection portions 20A to 20D formed on the upper surface 15C of the ferrite 15 and goes around the second long side surface 15B. Further, the upper ends of the conductor pattern portions 17A to 17D are connected to the upper ends of the conductor pattern portions 17E to 17H via the conductor connection portions 20A to 20D, respectively. The conductor pattern portions 17E to 17H are parallel conductors that vertically fall from the upper end to the lower end of the second long side surface 15B. The lower ends of the conductor pattern portions 17E to 17H are electrically connected to the conductor connection portions 21C to 21F formed on the lower surface 15D of the ferrite 15, respectively. The conductor connection portion 21F to which the lower end of the conductor pattern portion 17H is electrically connected is used as a connection terminal. As a result, the conductor pattern portions 17A to 17H are connected in series via the conductor connection portions 20A to 20D and 21B to 21E, and constitute a second inductance element L2 that winds the surface of the ferrite 15 for four turns.

第２の導体パターン１７の表面には、第１の導体パターン１６と電気的に絶縁するための絶縁膜（図示せず）が形成される。   An insulating film (not shown) for electrically insulating the first conductor pattern 16 is formed on the surface of the second conductor pattern 17.

永久磁石２２Ａ，２２Ｂは板状体に形成され、フェライト１５の第１，第２の長辺側面１５Ａ，１５Ｂと同一寸法の長辺側面形状を有する。永久磁石２２Ａは、一方の長辺側面側がＳ極に、他方の長辺側面側がＮ極に形成され、永久磁石２２ＡのＳ極はフェライト１５の第１の長辺側面１５Ａと対向配置される。永久磁石２２Ｂは、一方の長辺側面側がＳ極に、他方の長辺側面側がＮ極に形成され、永久磁石２２ＢのＮ極はフェライト１５の第２の長辺側面１５Ｂと対向配置される。永久磁石２２Ａ，２２Ｂは、例えば一液性の熱硬化型エポキシ接着剤からなる接着剤２３を用いて、第１，第２の長辺側面１５Ａ，１５Ｂにそれぞれ接着される。この結果、永久磁石２２Ａ，２２Ｂは、これらの間に回路基板２の上面２Ａに沿って上面２Ａと略並行な磁界φを形成すると共に、フェライト１５の第１，第２の長辺側面１５Ａ，１５Ｂに形成された第１，第２の導体パターン１６，１７に対して略垂直で均一な磁界φを印加する。   The permanent magnets 22 </ b> A and 22 </ b> B are formed in a plate-like body and have long side surface shapes having the same dimensions as the first and second long side surfaces 15 </ b> A and 15 </ b> B of the ferrite 15. The permanent magnet 22A is formed such that one long side surface side is an S pole and the other long side surface side is an N pole, and the S pole of the permanent magnet 22A is disposed to face the first long side surface 15A of the ferrite 15. The permanent magnet 22 </ b> B is formed such that one long side surface side is an S pole and the other long side surface side is an N pole, and the N pole of the permanent magnet 22 </ b> B is disposed opposite to the second long side surface 15 </ b> B of the ferrite 15. The permanent magnets 22A and 22B are bonded to the first and second long side surfaces 15A and 15B, respectively, using an adhesive 23 made of, for example, a one-component thermosetting epoxy adhesive. As a result, the permanent magnets 22A and 22B form a magnetic field φ substantially parallel to the upper surface 2A along the upper surface 2A of the circuit board 2 between them, and the first and second long side surfaces 15A and 15A of the ferrite 15 A substantially perpendicular and uniform magnetic field φ is applied to the first and second conductor patterns 16 and 17 formed on 15B.

図６に、コアアイソレータ素子１４、整合用のコンデンサＣＳ1，ＣＳ2、コンデンサＣ1および抵抗Ｒによって構成される、アイソレータ回路２４の等価回路図を示す。アイソレータ回路２４の入力ポートＰ1は、電力増幅器１０の出力端子に接続されると共に、整合用のコンデンサＣＳ1を介して、第１のインダクタンス素子Ｌ1の一端に接続される。第１のインダクタンス素子Ｌ1の他端は、整合用のコンデンサＣＳ2を介してアイソレータ回路２４の出力ポートＰ2に接続されると共に、第２のインダクタンス素子Ｌ2の一端に接続される。第２のインダクタンス素子Ｌ2の他端は、アイソレータ回路２４のグランドポートＰ3に接続される。また、第１のインダクタンス素子Ｌ1の両端には、コンデンサＣ1および抵抗Ｒが並列接続され、第１の並列共振回路を構成する。また、第２のインダクタンス素子Ｌ2の両端には、コンデンサＣ2が並列接続され、第２の並列共振回路を構成する。この結果、第１の並列共振回路でアイソレーション特性（逆方向減衰特性）が最大となる周波数が設定され、第２の並列共振回路で挿入損特性が最小となる周波数が設定される。   FIG. 6 shows an equivalent circuit diagram of an isolator circuit 24 including the core isolator element 14, matching capacitors CS1 and CS2, a capacitor C1, and a resistor R. The input port P1 of the isolator circuit 24 is connected to the output terminal of the power amplifier 10, and is connected to one end of the first inductance element L1 via the matching capacitor CS1. The other end of the first inductance element L1 is connected to the output port P2 of the isolator circuit 24 via the matching capacitor CS2, and is also connected to one end of the second inductance element L2. The other end of the second inductance element L2 is connected to the ground port P3 of the isolator circuit 24. Further, a capacitor C1 and a resistor R are connected in parallel to both ends of the first inductance element L1, thereby constituting a first parallel resonance circuit. Further, a capacitor C2 is connected in parallel to both ends of the second inductance element L2, thereby constituting a second parallel resonance circuit. As a result, the frequency at which the isolation characteristic (reverse attenuation characteristic) is maximized is set in the first parallel resonant circuit, and the frequency at which the insertion loss characteristic is minimized is set in the second parallel resonant circuit.

次に、送信モジュール１において、コアアイソレータ素子１４の天面１４Ａと、天面１４Ａと対向する天面シールド層１３Ａとを所定の間隔に離間することにより、コアアイソレータ素子１４による挿入損失の増加を抑制する抑制手段の効果を示すための実験を、図７を用いて模式的に説明する。   Next, in the transmission module 1, the insertion loss of the core isolator element 14 is increased by separating the top surface 14A of the core isolator element 14 and the top surface shield layer 13A facing the top surface 14A at a predetermined interval. The experiment for showing the effect of the suppression means to suppress is typically demonstrated using FIG.

実験には、各電子部品を回路基板２に実装しただけで、樹脂層１２をモールドしていない送信モジュール１Ａを用いた。また、シールド層１３に相当するものとして、第１のテスト用シールドケース３１を用いた。第１のテスト用シールドケース３１は、長方形状の第１のテスト用天面シールド部３１Ａと、このテスト用天面シールド部３１Ａの短辺および長辺のそれぞれから垂設する第１のテスト用短辺側面シールド部３１Ｂと、第１のテスト用長辺側面シールド部３１Ｃとから一体に形成される。なお、第１のテスト用シールドケース３１は、例えば、弾力性のある厚みが５０〜１００μｍ程度の銅箔を折り曲げて形成した。また、第１のテスト用シールドケース３１でコアアイソレータ素子１４を覆うと共に、第１のテスト用シールドケース３１をグランド電位に電気的に接続した。   In the experiment, a transmission module 1A in which each electronic component was mounted on the circuit board 2 and the resin layer 12 was not molded was used. The first test shield case 31 was used as the shield layer 13. The first test shield case 31 is a first test top surface shield part 31A having a rectangular shape and a first test use case suspended from the short side and the long side of the test top face shield part 31A. The short side shield part 31B and the first test long side shield part 31C are integrally formed. Note that the first test shield case 31 was formed by bending, for example, a copper foil having an elastic thickness of about 50 to 100 μm. The core isolator element 14 was covered with the first test shield case 31 and the first test shield case 31 was electrically connected to the ground potential.

回路基板２を定盤上に固定し、第１のテスト用天面シールド部３１Ａを回路基板２の厚さ方向（上下方向）にプランジャＰで押圧した。弾性によって、第１のテスト用短辺側面シールド部３１Ｂおよび第１のテスト用長辺側面シールド部３１Ｃが撓むため、テスト用天面シールド部３１Ａが上下方向に変位し、第１のテスト用天面シールド部３１Ａとコアアイソレータ素子１４の天面１４Ａとの離間する距離Ｌaを変えることができる。このとき、１７５０〜２１５０ＭＨｚの周波数帯域の疑似信号を送信モジュール１Ａに入力し、距離Ｌaと、コアアイソレータ素子１４による挿入損失との関係を測定した。また、例えば、Ｗ-ＣＤＭＡ（Wideband Code Division Multiple Access）の使用帯域である１９２０〜１９８０ＭＨｚの周波数の疑似信号を送信モジュール１Ａに入力し、距離Ｌaと、コアアイソレータ素子１４による挿入損失の最低値との関係を測定した。   The circuit board 2 was fixed on the surface plate, and the first test top surface shield part 31A was pressed by the plunger P in the thickness direction (vertical direction) of the circuit board 2. Due to the elasticity, the first test short side shield part 31B and the first test long side shield part 31C are bent, so that the test top shield part 31A is displaced in the vertical direction, and the first test test side shield part 31C is displaced. A distance La between the top surface shield portion 31A and the top surface 14A of the core isolator element 14 can be changed. At this time, a pseudo signal in the frequency band of 1750 to 2150 MHz was input to the transmission module 1A, and the relationship between the distance La and the insertion loss due to the core isolator element 14 was measured. Further, for example, a pseudo signal having a frequency of 1920 to 1980 MHz which is a use band of W-CDMA (Wideband Code Division Multiple Access) is input to the transmission module 1A, and the distance La and the minimum value of the insertion loss due to the core isolator element 14 are The relationship was measured.

図８に示すように、１７５０〜２１５０ＭＨｚの周波数帯域において、第１のテスト用天面シールド部３１Ａとコアアイソレータ素子１４の天面１４Ａとの距離Ｌaが小さくなると、すなわち、第１のテスト用天面シールド部３１Ａとコアアイソレータ素子１４の天面１４Ａとが近付くと、挿入損失は増加する傾向にある。一方、距離Ｌaが８０μｍ以上の場合には、挿入損失は殆ど変化しなくなる。   As shown in FIG. 8, in the frequency band of 1750 to 2150 MHz, when the distance La between the first test top surface shield portion 31A and the top surface 14A of the core isolator element 14 becomes small, that is, the first test top. When the surface shield part 31A and the top surface 14A of the core isolator element 14 approach each other, the insertion loss tends to increase. On the other hand, when the distance La is 80 μm or more, the insertion loss hardly changes.

また、図９に示すように、１９２０〜１９８０ＭＨｚのＷ-ＣＤＭＡの使用帯域におけるコアアイソレータ素子１４による挿入損失の最低値は、距離Ｌaを８０μｍ以上に設定すると、第１のテスト用天面シールド部３１Ａとコアアイソレータ素子１４との距離Ｌaを広く離したとき、例えば、距離Ｌaが１ｍｍのときとほぼ変わらず、距離Ｌaを広く離したときに対する許容値Ｃとして例えば０．０２ｄＢ以下に抑制することできる。   As shown in FIG. 9, the minimum value of the insertion loss by the core isolator element 14 in the W-CDMA usage band of 1920 to 1980 MHz is the first test top shield part when the distance La is set to 80 μm or more. When the distance La between 31A and the core isolator element 14 is widely separated, for example, it is substantially the same as when the distance La is 1 mm, and the allowable value C when the distance La is widely separated is suppressed to, for example, 0.02 dB or less. it can.

次に、送信モジュール１において、コアアイソレータ素子１４の側面（短辺側面１４Ｂ、長辺側面１４Ｃ）と、シールド層１３の短辺側面シールド層１３Ｂあるいは長辺側面シールド層１３Ｃを所定の間隔に離間することにより、コアアイソレータ素子１４による挿入損失の増加を抑制する抑制手段の効果を示すための実験を、図１０および図１１を用いて模式的に説明する。   Next, in the transmission module 1, the side surface (short side surface 14B, long side surface 14C) of the core isolator element 14 is separated from the short side surface shield layer 13B or the long side surface shield layer 13C of the shield layer 13 at a predetermined interval. The experiment for showing the effect of the suppression means which suppresses the increase in the insertion loss by the core isolator element 14 is demonstrated typically using FIG. 10 and FIG.

上述した実験と同様、送信モジュール１Ａと、第２のテスト用シールドケース３２を用いた。第２のテスト用シールドケース３２は、コアアイソレータ素子１４の側面近傍に、コアアイソレータ素子１４の側面と対向して載置できるように、第１のテスト用シールドケース３１よりも小型に形成される。なお、第２のテスト用シールドケース３２は、細長い直方体形状の第２のテスト用天面シールド部３２Ａと、このテスト用天面シールド部３２Ａの短辺および長辺のそれぞれから垂設する第２のテスト用短辺側面シールド部３２Ｂと、第２のテスト用長辺側面シールド部３２Ｃとから一体に形成される。なお、第２のテスト用シールドケース３２は、例えば、弾力性のある厚みが５０〜１００μｍ程度の銅箔を折り曲げて形成した。   As in the experiment described above, the transmission module 1A and the second test shield case 32 were used. The second test shield case 32 is formed smaller than the first test shield case 31 so that it can be placed near the side surface of the core isolator element 14 so as to face the side surface of the core isolator element 14. . Note that the second test shield case 32 has a second test top surface shield part 32A having an elongated rectangular parallelepiped shape, and a second side suspended from the short side and the long side of the test top surface shield part 32A. The test short side shield part 32B and the second test long side shield part 32C are integrally formed. The second test shield case 32 was formed by bending, for example, a copper foil having an elastic thickness of about 50 to 100 μm.

第２のテスト用短辺側面シールド部３２Ｂを、コアアイソレータ素子１４のフェライト１５の短辺側面と対向させて配置した。そして、第２のテスト用短辺側面シールド部３２Ｂを第１の水平方向（図１０の左右方向）に移動させ、第２のテスト用短辺側面シールド部３２Ｂとコアアイソレータ素子１４の短辺側面１４Ｂとが離間する距離Ｌbを変えた。このとき、上述した実験と同様、１７５０〜２１５０ＭＨｚの周波数帯域の疑似信号を送信モジュール１Ａに入力し、距離Ｌbと、コアアイソレータ素子１４による挿入損失との関係を測定した。また、例えば、Ｗ-ＣＤＭＡの使用帯域である１９２０〜１９８０ＭＨｚの周波数の疑似信号を送信モジュール１Ａに入力し、距離Ｌbと、コアアイソレータ素子１４による挿入損失の最低値との関係を測定した。   The second test short side shield part 32B was arranged to face the short side face of the ferrite 15 of the core isolator element. Then, the second test short side shield part 32B is moved in the first horizontal direction (left and right direction in FIG. 10), and the second test short side shield part 32B and the short side face of the core isolator element 14 are moved. The distance Lb away from 14B was changed. At this time, similarly to the experiment described above, a pseudo signal in the frequency band of 1750 to 2150 MHz was input to the transmission module 1A, and the relationship between the distance Lb and the insertion loss due to the core isolator element 14 was measured. Further, for example, a pseudo signal having a frequency of 1920 to 1980 MHz, which is a band used for W-CDMA, is input to the transmission module 1A, and the relationship between the distance Lb and the minimum value of insertion loss due to the core isolator element 14 is measured.

さらに、第２のテスト用長辺側面シールド部３２Ｃを、コアアイソレータ素子１４のフェライト１５の長辺側面と対向させて配置した。そして、第２のテスト用長辺側面シールド部３２Ｃを第２の水平方向（図１１の左右方向）に移動させ、第２のテスト用長辺側面シールド部３２Ｃとコアアイソレータ素子１４の長辺側面１４Ｃとが離間する距離Ｌcを変えた。このとき、上述した実験と同様、１７５０〜２１５０ＭＨｚの周波数帯域の疑似信号を送信モジュール１Ａに入力し、距離Ｌcと、コアアイソレータ素子１４による挿入損失との関係を測定した。また、例えば、Ｗ-ＣＤＭＡの使用帯域である１９２０〜１９８０ＭＨｚの周波数の疑似信号を送信モジュール１Ａに入力し、距離Ｌcと、コアアイソレータ素子１４による挿入損失の最低値との関係を測定した。   Further, the second test long-side side shield part 32 </ b> C is arranged to face the long-side side surface of the ferrite 15 of the core isolator element 14. Then, the second test long side shield part 32C is moved in the second horizontal direction (left and right direction in FIG. 11), and the long side faces of the second test long side shield part 32C and the core isolator element 14 are moved. The distance Lc from which 14C is separated was changed. At this time, similarly to the experiment described above, a pseudo signal in the frequency band of 1750 to 2150 MHz was input to the transmission module 1A, and the relationship between the distance Lc and the insertion loss due to the core isolator element 14 was measured. Further, for example, a pseudo signal having a frequency of 1920 to 1980 MHz, which is a band used for W-CDMA, is input to the transmission module 1A, and the relationship between the distance Lc and the minimum value of insertion loss due to the core isolator element 14 is measured.

この結果、図８に示した、コアアイソレータ素子１４による挿入損失と周波数との関係と同様の測定結果（図示せず）が得られた。また、コアアイソレータ素子１４による挿入損失の増加を抑制する抑制手段として、距離Ｌcに比べて、距離Ｌbの影響が大きいことが分かった。   As a result, a measurement result (not shown) similar to the relationship between the insertion loss and the frequency by the core isolator element 14 shown in FIG. 8 was obtained. Further, it was found that the influence of the distance Lb is larger than the distance Lc as a suppression means for suppressing an increase in insertion loss due to the core isolator element 14.

図１２に、１９２０〜１９８０ＭＨｚのＷ-ＣＤＭＡの使用帯域における、コアアイソレータ素子１４の短辺側面１４Ｂと第２のテスト用短辺側面シールド部３２Ｂとの離間距離Ｌbと、コアアイソレータ素子１４による挿入損失の最低値との関係を示す。挿入損失の最低値は、距離Ｌbを１００μｍ以上に設定すると、第２のテスト用短辺側面シールド部３２Ｂとコアアイソレータ素子１４との距離Ｌbを広く離したとき、例えば、距離Ｌbが１ｍｍのときとほぼ変わらず、距離Ｌbを広く離したときに対する許容値Ｃとして例えば０．０２ｄＢ以下に抑制することできる。   FIG. 12 shows a separation distance Lb between the short side surface 14B of the core isolator element 14 and the second test short side surface shield part 32B in the use band of W-CDMA of 1920 to 1980 MHz, and insertion by the core isolator element 14. The relationship with the minimum value of loss is shown. When the distance Lb is set to 100 μm or more, the minimum value of the insertion loss is when the distance Lb between the second test short side shield part 32B and the core isolator element 14 is widely separated, for example, when the distance Lb is 1 mm. The allowable value C when the distance Lb is widely separated can be suppressed to, for example, 0.02 dB or less.

また、詳細な説明は省略するが、第１のテスト用天面シールド部３１Ａとコアアイソレータ素子１４の天面１４Ａとの距離Ｌaと、コアアイソレータ素子１４による挿入損失の増加の抑制との関係は、コアアイソレータ素子１４の下面１４Ｄと回路基板２に形成されたグランドパターン３Ａとの距離Ｌdと、コアアイソレータ素子１４による挿入損失の増加の抑制との関係についても、同様に当てはまる。すなわち、距離Ｌdを８０μｍ以上に設定することにより、コアアイソレータ素子１４による挿入損失の増加を抑制することができる。   Although detailed description is omitted, the relationship between the distance La between the first test top surface shield part 31A and the top surface 14A of the core isolator element 14 and the suppression of the increase in insertion loss due to the core isolator element 14 is The relationship between the distance Ld between the lower surface 14D of the core isolator element 14 and the ground pattern 3A formed on the circuit board 2 and the suppression of an increase in insertion loss due to the core isolator element 14 is similarly applied. That is, by setting the distance Ld to 80 μm or more, an increase in insertion loss due to the core isolator element 14 can be suppressed.

なお、第１および第２のテスト用シールドケース３１，３２をコアアイソレータ素子１４から離間して配置すること、また、グランドパターン３Ａをコアアイソレータ素子１４の下面１４Ｄから離間して配置することにより、コアアイソレータ素子１４による挿入損失の増加を抑制できる理由として、第１および第２のテスト用シールドケース３１，３２がコアアイソレータ素子１４の天面１４Ａ、短辺側面１４Ｂあるいは長辺側面１４Ｃに接近し過ぎると、また、グランドパターン３Ａがコアアイソレータ素子１４の下面１４Ｄに接近し過ぎると、永久磁石２２Ａ，２２Ｂによって、フェライト１５の第１，第２の長辺側面１５Ａ，１５Ｂに対して略垂直に均一印加されていた磁界φの均一性が乱れ、第１のインダクタンス素子Ｌ1および第２のインダクタンス素子Ｌ2のインダクタンス値が変化することに起因すると思われる。   The first and second test shield cases 31 and 32 are disposed away from the core isolator element 14 and the ground pattern 3A is disposed away from the lower surface 14D of the core isolator element 14, The reason why the increase in insertion loss due to the core isolator element 14 can be suppressed is that the first and second test shield cases 31 and 32 approach the top surface 14A, the short side surface 14B, or the long side surface 14C of the core isolator element 14. If the ground pattern 3A is too close to the lower surface 14D of the core isolator element 14, the permanent magnets 22A and 22B make the ferrite pattern 15 substantially perpendicular to the first and second long side surfaces 15A and 15B. The uniformity of the uniformly applied magnetic field φ is disturbed, and the first inductance element L1 and the first Inductance value of the inductance element L2 is believed to be due to the change.

従って、送信モジュール１における天面シールド層１３Ａとコアアイソレータ素子１４の天面１４Ａとが離間する距離Ｌaを８０μｍ以上とすることが、コアアイソレータ素子１４による挿入損失の増加を抑制する抑制手段として効果的である。   Therefore, setting the distance La at which the top shield layer 13A and the top surface 14A of the core isolator element 14 in the transmission module 1 are separated to 80 μm or more is effective as a suppression means for suppressing an increase in insertion loss due to the core isolator element 14. Is.

また、送信モジュール１における短辺側面シールド層１３Ｂとコアアイソレータ素子１４の短辺側面１４Ｂとが離間する距離Ｌbを１００μｍ以上とすることが、コアアイソレータ素子１４による挿入損失の増加を抑制する抑制手段として効果的である。   Moreover, the suppression means which suppresses the increase in the insertion loss by the core isolator element 14 that the distance Lb which the short side surface shield layer 13B and the short side surface 14B of the core isolator element 14 in the transmission module 1 separate from each other is 100 μm or more. As effective.

さらに、送信モジュール１における回路基板２の上面２Ａ側に形成されたグランドパターン３Ａとコアアイソレータ素子１４の下面１４Ｄとが離間する距離Ｌdを、距離Ｌaと同様に８０μｍ以上とすることが、コアアイソレータ素子１４による挿入損失の増加を抑制する抑制手段として効果的である。   Further, the distance Ld between the ground pattern 3A formed on the upper surface 2A side of the circuit board 2 in the transmission module 1 and the lower surface 14D of the core isolator element 14 is set to 80 μm or more, like the distance La. This is effective as a suppression means for suppressing an increase in insertion loss due to the element 14.

なお、送信モジュール１において、シールド層１３とコアアイソレータ素子１４との離間する各距離Ｌa〜Ｌdと、コアアイソレータ素子１４による挿入損失の増加を抑制する効果の関係についてのみ説明した。しかしながら、送信モジュール１の構造に応じて、最適な距離に各距離Ｌa〜Ｌdを設定すれば、コアアイソレータ素子１４による挿入損失の増加を相乗的に抑制することができることはいうまでもない。すなわち、距離Ｌa、距離Ｌb、距離Ｌc、距離Ｌdについてのそれぞれの最適距離を、送信モジュール１に構造に応じて設定することにより、送信モジュール１におけるコアアイソレータ素子１４による挿入損失の増加を最も効率良く抑制することができる。   In the transmission module 1, only the relationship between the distances La to Ld at which the shield layer 13 and the core isolator element 14 are separated from each other and the effect of suppressing the increase in insertion loss due to the core isolator element 14 has been described. However, it goes without saying that an increase in insertion loss due to the core isolator element 14 can be synergistically suppressed by setting the distances La to Ld at optimum distances according to the structure of the transmission module 1. That is, by setting the optimum distances for the distance La, the distance Lb, the distance Lc, and the distance Ld in the transmission module 1 according to the structure, the increase in insertion loss due to the core isolator element 14 in the transmission module 1 is most efficient. It can be suppressed well.

なお、本実施の形態では、シールド層１３とコアアイソレータ素子１４との距離Ｌa〜Ｌdを広く離したときの挿入損失の増加に対する許容値Ｃを０．０２ｄＢとしてシールド層１３とコアアイソレータ素子１４との距離Ｌa〜Ｌdを決めたが、本発明はこれに限らず、所望の挿入損失や使用帯域等に応じてこれらの許容値や最小値は適宜設定できるものである。   In the present embodiment, the allowable value C for the increase in insertion loss when the distances La to Ld between the shield layer 13 and the core isolator element 14 are widely separated is set to 0.02 dB, and the shield layer 13 and the core isolator element 14 The distances La to Ld are determined, but the present invention is not limited to this, and these allowable values and minimum values can be set as appropriate in accordance with the desired insertion loss, use band, and the like.

次に、図１３に、本発明の第２の実施の形態である送信モジュール４１の断面図を示す。本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略する。   Next, FIG. 13 shows a cross-sectional view of a transmission module 41 according to the second embodiment of the present invention. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

回路基板４２は、第１の実施の形態による回路基板２と同様に、表裏面にグランドパターン４３Ａ〜４３Ｄや配線パターン（図示せず）が形成された複数層の絶縁層（図示せず）を、絶縁性のプリプレグ層（図示せず）を介して積層した多層基板である。グランドパターン４３Ａ〜４３Ｄは、電子部品の実装面となる回路基板４２の上面４２Ａから、下面４２Ｂに向けて、順番に積層して形成される。   As with the circuit board 2 according to the first embodiment, the circuit board 42 includes a plurality of insulating layers (not shown) in which ground patterns 43A to 43D and wiring patterns (not shown) are formed on the front and back surfaces. , A multilayer substrate laminated via an insulating prepreg layer (not shown). The ground patterns 43 </ b> A to 43 </ b> D are formed by sequentially stacking from the upper surface 42 </ b> A of the circuit board 42 serving as a mounting surface of the electronic component toward the lower surface 42 </ b> B.

また、回路基板４２の上面４２Ａ側に位置し、例えば、コアアイソレータ素子１４の下面１４Ｄから８０μｍ離間した距離近傍にある少なくともグランドパターン４３Ａ，４３Ｂには、コアアイソレータ素子１４の下面１４Ｄと対面した部分を除去した除去部４４が形成される。除去部４４の面積は、製造公差に相当するマージンを考慮して、コアアイソレータ素子１４の下面１４Ｄの外形よりも大きな面積をもって形成される。   Further, at least the ground patterns 43A and 43B that are located on the upper surface 42A side of the circuit board 42 and are separated from the lower surface 14D of the core isolator element 14 by 80 μm, for example, are portions that face the lower surface 14D of the core isolator element 14 A removal portion 44 is formed by removing. The area of the removal portion 44 is formed with a larger area than the outer shape of the lower surface 14D of the core isolator element 14 in consideration of a margin corresponding to a manufacturing tolerance.

このため、コアアイソレータ素子１４の下面１４Ｄから８０μｍ離間した距離近傍にはグランド電位となるパターンがなくなり、結果的に、コアアイソレータ素子１４の下面１４Ｄとグランドパターン４３Ａ，４３Ｂとの距離を８０μｍ離間させたことになる。かくして、第２の実施の形態でも、第１の実施の形態と同様の作用効果を得ることができる。また、コアアイソレータ素子１４の下面１４Ｄと、回路基板４２の実装面となる上面４２Ａとの距離を広く設計する必要がなくなるので、送信モジュール４１を低背化することができる。   For this reason, there is no pattern having a ground potential near the distance of 80 μm from the lower surface 14D of the core isolator element 14, and as a result, the distance between the lower surface 14D of the core isolator element 14 and the ground patterns 43A and 43B is separated by 80 μm. That's right. Thus, also in the second embodiment, it is possible to obtain the same effects as those in the first embodiment. Further, since it is not necessary to design a large distance between the lower surface 14D of the core isolator element 14 and the upper surface 42A that is the mounting surface of the circuit board 42, the transmission module 41 can be reduced in height.

なお、除去部４４を設けると共に、第１の実施の形態で説明した如く、コアアイソレータ素子１４とシールド層１３とを所定の距離だけ離間することにより、コアアイソレータ素子１４による挿入損失の増加を相乗的に抑制できることはいうまでもない。   In addition, while providing the removal part 44 and separating the core isolator element 14 and the shield layer 13 by a predetermined distance as described in the first embodiment, the increase in insertion loss due to the core isolator element 14 is synergistically increased. Needless to say, it can be suppressed.

次に、図１４に、本発明の第３の実施の形態である送信モジュール５１の断面図を示す。本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略する。   Next, FIG. 14 shows a cross-sectional view of a transmission module 51 according to the third embodiment of the present invention. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

シールドケース５２は、第１の実施の形態によるシールド層１３と同様に、コアアイソレータ素子１４の天面１４Ａを覆う天面シールドケース５２Ａと、天面シールドケース５２Ａの短辺から回路基板２側に向けて垂下して設けられた短辺側面シールドケース５２Ｂと、天面シールドケース５２Ａの短辺から回路基板２側に向けて垂下して設けられた長辺側面シールドケース５２Ｃとから一体に構成された導電性の箱体である。シールドケース５２は、例えば、回路基板２の周縁にまで延びる、グランドパターン３Ａ〜３Ｄあるいはグランドパターン３Ａ〜３Ｄと電気的に接続された配線パターンを介して、グランド電位と電気的に接続される。シールドケース５２は、例えば、銀、銅、アルミニウム等の金属材料を用いて形成される。なお、電力増幅器１０の表面には、耐湿性等の理由から一般的にはポッティング樹脂５３が設けられるが、必ずしも設けなくてもよい。   Similarly to the shield layer 13 according to the first embodiment, the shield case 52 includes a top surface shield case 52A that covers the top surface 14A of the core isolator element 14, and a short side of the top surface shield case 52A from the short side to the circuit board 2 side. A short-side shield case 52B provided so as to hang down and a long-side shield case 52C provided so as to hang down from the short side of the top shield case 52A toward the circuit board 2 side. It is a conductive box. The shield case 52 is electrically connected to the ground potential via, for example, the ground patterns 3A to 3D or the wiring patterns electrically connected to the ground patterns 3A to 3D extending to the periphery of the circuit board 2. The shield case 52 is formed using a metal material such as silver, copper, or aluminum. The surface of the power amplifier 10 is generally provided with a potting resin 53 for reasons such as moisture resistance, but may not necessarily be provided.

コアアイソレータ素子１４とシールドケース５２とは、第１の実施の形態と同様に、所定距離を離間して配置形成される。かくして、第３の実施の形態でも第１の実施の形態と同様の作用効果を得ることができる。   Similarly to the first embodiment, the core isolator element 14 and the shield case 52 are disposed and formed with a predetermined distance therebetween. Thus, the third embodiment can provide the same operational effects as those of the first embodiment.

次に、図１５に、本発明の第４の実施の形態である送信モジュール６１の断面図を示す。本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略する。   Next, FIG. 15 shows a cross-sectional view of a transmission module 61 according to the fourth embodiment of the present invention. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

送信モジュール６１の回路基板２の上面２Ａには、シールド部が設けられない。一方、コアアイソレータ素子１４の下面１４Ｄとグランドパターン３Ａとの間の距離Ｌdを、例えば最小値として８０μｍ以上離間させる。なお、電力増幅器１０の表面には、ポッティング樹脂を設けてもよく、設けなくてもよい。   The shield portion is not provided on the upper surface 2 </ b> A of the circuit board 2 of the transmission module 61. On the other hand, the distance Ld between the lower surface 14D of the core isolator element 14 and the ground pattern 3A is set to be 80 μm or more, for example, as a minimum value. Note that potting resin may or may not be provided on the surface of the power amplifier 10.

かくして、第４の実施の形態でも、第１の実施の形態と同様の作用効果を得ることができる。   Thus, in the fourth embodiment, it is possible to obtain the same effects as those in the first embodiment.

次に、図１６に、本発明の第５の実施の形態である送信モジュール７１の断面図を示す。本実施の形態では、前記第２の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略する。 Next, FIG. 16 shows a sectional view of a transmission module 71 according to the fifth embodiment of the present invention. In the present embodiment, the same components as those in the second embodiment are denoted by the same reference numerals, and the description thereof is omitted.

送信モジュール７１の回路基板４２の上面４２Ａには、シールド部が設けられない。一方、回路基板４２の上面４２Ａ側に位置し、例えば、コアアイソレータ素子１４の下面１４Ｄから８０μｍ離間した距離近傍にある少なくともグランドパターン４３Ａ，４３Ｂには、コアアイソレータ素子１４の下面１４Ｄと対面した部分を除去した除去部４４が形成される。なお、電力増幅器１０の表面には、ポッティング樹脂を設けてもよく、設けなくてもよい。かくして、第５の実施の形態でも、第２の実施の形態と同様の作用効果を得ることができる。   The shield part is not provided on the upper surface 42 </ b> A of the circuit board 42 of the transmission module 71. On the other hand, at least the ground patterns 43A and 43B located on the upper surface 42A side of the circuit board 42 and in the vicinity of a distance of 80 μm away from the lower surface 14D of the core isolator element 14, for example, are portions facing the lower surface 14D of the core isolator element 14 A removal portion 44 is formed by removing. Note that potting resin may or may not be provided on the surface of the power amplifier 10. Thus, in the fifth embodiment, it is possible to obtain the same operational effects as in the second embodiment.

なお、前記各実施の形態では、非可逆回路素子としてのコアアイソレータ素子１４はアイソレータ回路２４を構成するものとしたが、サーキュレータを構成してもよい。また、コアアイソレータ素子１４に接続されるコンデンサＣ1，Ｃ2，ＣＳ1，ＣＳ2および抵抗Ｒをチップ部品によって形成するものとしたが、これらのコンデンサ、抵抗等の受動素子は回路基板の内部に形成してもよい。また、送信モジュールには、整合回路を構成するコンデンサ素子やインダクタンス素子を付け加えても良い。   In each of the above embodiments, the core isolator element 14 as the non-reciprocal circuit element constitutes the isolator circuit 24, but may constitute a circulator. The capacitors C1, C2, CS1, CS2 and the resistor R connected to the core isolator element 14 and the resistor R are formed by chip parts. However, passive elements such as a capacitor and a resistor are formed inside the circuit board. Also good. In addition, a capacitor element and an inductance element constituting a matching circuit may be added to the transmission module.

また、前記各実施の形態では、回路基板２，４２は４層のグランドパターン３Ａ〜３Ｄ，４３Ａ〜４３Ｄを備えた多層基板によって構成した。しかし、本発明はこれに限らず、回路基板は、２層、３層または５層以上のグランドパターンを備えた多層基板によって構成してもよく、内部に単一のグランドパターンを備えた多層基板によって構成してもよい。また、回路基板は、片面基板や、両面基板によって構成してもよい。   In each of the embodiments described above, the circuit boards 2 and 42 are constituted by multilayer boards having four layers of ground patterns 3A to 3D and 43A to 43D. However, the present invention is not limited to this, and the circuit board may be constituted by a multilayer board having a ground pattern of two layers, three layers, or five layers or more, and a multilayer board having a single ground pattern therein. You may comprise by. The circuit board may be constituted by a single-sided board or a double-sided board.

また、前記各実施の形態では、絶縁性の樹脂材料を用いて一様な樹脂層１２を形成する構成としたが、例えば国際公開第２００８／０８７７８８号に記載されたように、非磁性樹脂材料からなる最内層と磁性樹脂材料からなる磁性樹脂層とによって２層にモールドした樹脂層を設ける構成としてもよい。   In each of the above embodiments, the uniform resin layer 12 is formed using an insulating resin material. However, as described in, for example, International Publication No. 2008/087788, a nonmagnetic resin material is used. It is good also as a structure which provides the resin layer shape | molded into two layers by the innermost layer which consists of, and the magnetic resin layer which consists of magnetic resin materials.

また、前記第１および第２の実施の形態では、導電性の金属薄膜からなるシールド層１３によってシールド部を形成したが、第３の実施の形態と同様のシールドケース５２を用いてシールド部を形成してもよい。   In the first and second embodiments, the shield portion is formed by the shield layer 13 made of a conductive metal thin film. However, the shield portion is formed using the shield case 52 similar to that of the third embodiment. It may be formed.

また、前記各実施の形態では、送信信号がＷ-ＣＤＭＡ帯域となる１９２０〜１９８０ＭＨｚに設定された送信モジュール１，４１，５１，６１，７１を例に挙げて説明したが、他の使用帯域の送信信号に用いる送信モジュールに適用してもよい。   In each of the above embodiments, the transmission modules 1, 41, 51, 61, and 71 set to 1920 to 1980 MHz in which the transmission signal is the W-CDMA band have been described as examples. You may apply to the transmission module used for a transmission signal.

１，４１，５１，６１，７１ 送信モジュール
２，４２ 回路基板
３Ａ〜３Ｄ，４３Ａ〜４３Ｄ グランドパターン
１０ 電力増幅器
１２ 樹脂層
１３ シールド層
１４ コアアイソレータ素子
１４Ａ 天面
１４Ｂ 短辺側面
１４Ｃ 長辺側面
１４Ｄ 下面
４４ 除去部
５２ シールドケース 1, 41, 51, 61, 71 Transmitting module 2, 42 Circuit board 3A-3D, 43A-43D Ground pattern 10 Power amplifier 12 Resin layer 13 Shield layer 14 Core isolator element 14A Top surface 14B Short side surface 14C Long side surface 14D Bottom 44 Removal part 52 Shield case

Claims (9)

回路基板と、該回路基板に実装されたコアアイソレータ素子と電力増幅器とを有し、該電力増幅器の出力側に前記コアアイソレータ素子が接続されてなる送信モジュールであって、
前記回路基板に設けたグランド電位となるグランドパターンと、
少なくとも前記コアアイソレータ素子を覆う、前記回路基板の実装面に設けられた絶縁性の樹脂層と、
該樹脂層の表面を覆う導電性材料からなるシールド部とを備え、
前記コアアイソレータ素子の周囲には、前記コアアイソレータ素子と前記シールド部との離間距離を、前記コアアイソレータ素子の天面と、該天面と対向する前記シールド部との離間距離が８０μｍ以上となる間隔に離間させてなる、前記コアアイソレータ素子による挿入損失の増加を抑制する抑制手段を設けたことを特徴とする送信モジュール。 A transmission module having a circuit board, a core isolator element mounted on the circuit board, and a power amplifier, wherein the core isolator element is connected to an output side of the power amplifier;
A ground pattern serving as a ground potential provided on the circuit board;
An insulating resin layer provided on the mounting surface of the circuit board, covering at least the core isolator element;
A shield part made of a conductive material covering the surface of the resin layer,
Around the core isolator element, a separation distance between the core isolator element and the shield portion is set, and a separation distance between the top surface of the core isolator element and the shield portion facing the top surface is 80 μm or more. A transmission module comprising suppression means for suppressing an increase in insertion loss due to the core isolator element that is spaced apart from each other. 回路基板と、該回路基板に実装されたコアアイソレータ素子と電力増幅器とを有し、該電力増幅器の出力側に前記コアアイソレータ素子が接続されてなる送信モジュールであって、
前記回路基板に設けたグランド電位となるグランドパターンと、
少なくとも前記コアアイソレータ素子を覆う、前記回路基板の実装面に設けられた絶縁性の樹脂層と、
該樹脂層の表面を覆う導電性材料からなるシールド部とを備え、
前記コアアイソレータ素子の周囲には、前記コアアイソレータ素子と前記シールド部との離間距離を、前記コアアイソレータ素子の側面と、該側面と対向する前記シールド部との離間距離が１００μｍ以上となる間隔に離間させてなる、前記コアアイソレータ素子による挿入損失の増加を抑制する抑制手段を設けたことを特徴とする送信モジュール。 A transmission module having a circuit board, a core isolator element mounted on the circuit board, and a power amplifier, wherein the core isolator element is connected to an output side of the power amplifier;
A ground pattern serving as a ground potential provided on the circuit board;
An insulating resin layer provided on the mounting surface of the circuit board, covering at least the core isolator element;
A shield part made of a conductive material covering the surface of the resin layer,
Around the core isolator element, a separation distance between the core isolator element and the shield portion is set such that a separation distance between a side surface of the core isolator element and the shield portion facing the side surface is 100 μm or more. A transmission module comprising suppression means for suppressing an increase in insertion loss due to the core isolator element that is spaced apart. 回路基板と、該回路基板に実装されたコアアイソレータ素子と電力増幅器とを有し、該電力増幅器の出力側に前記コアアイソレータ素子が接続されてなる送信モジュールであって、
前記回路基板に設けたグランド電位となるグランドパターンと、
少なくとも前記コアアイソレータ素子を覆う、前記回路基板の実装面に設けられた絶縁性の樹脂層と、
該樹脂層の表面を覆う導電性材料からなるシールド部とを備え、
前記コアアイソレータ素子の周囲には、前記コアアイソレータ素子と前記グランドパターンとの離間距離を、前記コアアイソレータ素子の下面と、該下面と対向する前記グランドパターンとの離間距離が８０μｍ以上となる間隔に離間させてなる、前記コアアイソレータ素子による挿入損失の増加を抑制する抑制手段を設けたことを特徴とする送信モジュール。 A transmission module having a circuit board, a core isolator element mounted on the circuit board, and a power amplifier, wherein the core isolator element is connected to an output side of the power amplifier;
A ground pattern serving as a ground potential provided on the circuit board;
An insulating resin layer provided on the mounting surface of the circuit board, covering at least the core isolator element;
A shield part made of a conductive material covering the surface of the resin layer,
Around the core isolator element, a separation distance between the core isolator element and the ground pattern is set such that a separation distance between the lower surface of the core isolator element and the ground pattern facing the lower surface is 80 μm or more. A transmission module comprising suppression means for suppressing an increase in insertion loss due to the core isolator element that is spaced apart. 前記コアアイソレータ素子と前記グランドパターンとの離間距離、前記コアアイソレータ素子と前記シールド部との離間距離の少なくとも一方を広く離間したときに得られる、前記コアアイソレータ素子の挿入損失の最低値に比べて、挿入損失の増加分が０．０２ｄＢ以下となる間隔に、前記抑制手段により離間させてなる請求項１，２または３に記載の送信モジュール。 Compared to the minimum value of the insertion loss of the core isolator element obtained when the at least one of the separation distance between the core isolator element and the ground pattern and the separation distance between the core isolator element and the shield portion are widely separated. The transmission module according to claim 1 , 2, or 3 , wherein the transmission module is spaced apart by the suppression means at intervals at which an increase in insertion loss is 0.02 dB or less. 前記抑制手段により、前記コアアイソレータ素子の天面と、該天面と対向する前記シールド部との離間距離を８０μｍ以上とした請求項２または３に記載の送信モジュール。 The transmission module according to claim 2 or 3 , wherein a distance between the top surface of the core isolator element and the shield portion facing the top surface is set to 80 µm or more by the suppressing means. 前記抑制手段により、前記コアアイソレータ素子の側面と、該側面と対向する前記シールド部との離間距離を１００μｍ以上とした請求項１または３に記載の送信モジュール。 The transmission module according to claim 1 or 3 , wherein a distance between the side surface of the core isolator element and the shield portion facing the side surface is set to 100 µm or more by the suppressing unit. 前記抑制手段により、前記コアアイソレータ素子の下面と、該下面と対向する前記グランドパターンとの離間距離を８０μｍ以上とした請求項１または２に記載の送信モジュール。 The transmission module according to claim 1 or 2 , wherein a distance between the lower surface of the core isolator element and the ground pattern facing the lower surface is set to 80 µm or more by the suppressing unit. 前記回路基板は多層基板であって、前記グランドパターンは複数層に形成されてなり、
前記グランドパターンのうち少なくとも前記コアアイソレータ素子に近接して対向配置された前記グランドパターンにおける、前記コアアイソレータ素子と対面する領域を少なくとも除去してなる請求項１ないし７のいずれかに記載の送信モジュール。 The circuit board is a multilayer board, and the ground pattern is formed in a plurality of layers.
The transmission module according to any one of claims 1 to 7 , wherein at least a region facing the core isolator element is removed from at least one of the ground patterns in the ground pattern disposed in close proximity to and opposed to the core isolator element. . 回路基板と、該回路基板に実装されたコアアイソレータ素子と電力増幅器と、前記回路基板に設けられたグランド電位となるグランドパターンとを有し、前記電力増幅器の出力側に前記コアアイソレータ素子が接続されてなる送信モジュールであって、
前記コアアイソレータ素子の周囲には、前記コアアイソレータ素子と前記グランドパターンとの離間距離を、前記コアアイソレータ素子の下面と、該下面と対向する前記グランドパターンとの離間距離が８０μｍ以上となる間隔に離間させてなる、前記コアアイソレータ素子による挿入損失の増加を抑制する抑制手段を設けたことを特徴とする送信モジュール。 A circuit board; a core isolator element mounted on the circuit board; a power amplifier; and a ground pattern serving as a ground potential provided on the circuit board. The core isolator element is connected to an output side of the power amplifier. A transmission module,
Around the core isolator element, a separation distance between the core isolator element and the ground pattern is set such that a separation distance between the lower surface of the core isolator element and the ground pattern facing the lower surface is 80 μm or more. A transmission module comprising suppression means for suppressing an increase in insertion loss due to the core isolator element that is spaced apart.
JP2011208241A 2011-09-23 2011-09-23 Transmission module Expired - Fee Related JP5821466B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011208241A JP5821466B2 (en) 2011-09-23 2011-09-23 Transmission module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011208241A JP5821466B2 (en) 2011-09-23 2011-09-23 Transmission module

Publications (2)

Publication Number Publication Date
JP2013070287A JP2013070287A (en) 2013-04-18
JP5821466B2 true JP5821466B2 (en) 2015-11-24

Family

ID=48475454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011208241A Expired - Fee Related JP5821466B2 (en) 2011-09-23 2011-09-23 Transmission module

Country Status (1)

Country Link
JP (1) JP5821466B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188312B (en) * 2022-02-17 2022-07-08 甬矽电子(宁波)股份有限公司 Package shielding structure and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2105987B1 (en) * 2007-01-18 2016-07-20 Murata Manufacturing Co., Ltd. Non-reversible circuit element and method of manufacturing it
JP4656180B2 (en) * 2008-05-01 2011-03-23 株式会社村田製作所 Non-reciprocal circuit device and manufacturing method thereof
JP2010135456A (en) * 2008-12-03 2010-06-17 Alps Electric Co Ltd Inductance adjusting mechanism, and tuner
JP5532945B2 (en) * 2010-01-15 2014-06-25 株式会社村田製作所 Circuit module

Also Published As

Publication number Publication date
JP2013070287A (en) 2013-04-18

Similar Documents

Publication Publication Date Title
US9960746B2 (en) LC composite component
JP5176989B2 (en) Common mode filter and its mounting structure
US8354891B2 (en) Nonreciprocal circuit element
KR20180058634A (en) Electronic component
JP2015088753A (en) Coil component and manufacturing method of the same, coil component built-in substrate, and voltage adjustment module including the substrate
JPWO2012101920A1 (en) Circuit module and manufacturing method thereof
JP5800113B2 (en) High frequency module parts
JP5018790B2 (en) Non-reciprocal circuit element
JP5423814B2 (en) Circuit module
US11496106B2 (en) Filter module
JP5821466B2 (en) Transmission module
JP2008167157A (en) High-pass filter
US8472201B2 (en) Circuit module
US20090219106A1 (en) Two-port isolator
JP5178351B2 (en) Electronic component mounting structure
JP2007180321A (en) Hybrid electronic component
KR20140061812A (en) Common mode filter using a through contact
JP5532945B2 (en) Circuit module
WO2018051858A1 (en) Electronic component
JP4915366B2 (en) Non-reciprocal circuit element
JP5136322B2 (en) Non-reciprocal circuit element
US20180115038A1 (en) Non-reciprocal circuit element, high-frequency circuit and communication device
JP5799794B2 (en) Non-reciprocal circuit element
JP2012257161A (en) Electronic component module
JP5477191B2 (en) Coil parts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150921

R150 Certificate of patent or registration of utility model

Ref document number: 5821466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees