JP5532945B2 - Circuit module - Google Patents
Circuit module Download PDFInfo
- Publication number
- JP5532945B2 JP5532945B2 JP2010007179A JP2010007179A JP5532945B2 JP 5532945 B2 JP5532945 B2 JP 5532945B2 JP 2010007179 A JP2010007179 A JP 2010007179A JP 2010007179 A JP2010007179 A JP 2010007179A JP 5532945 B2 JP5532945 B2 JP 5532945B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- isolator
- ferrite
- core
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
本発明は、回路モジュールに関し、より特定的には、アイソレータが設けられている回路モジュールに関する。 The present invention relates to a circuit module, and more specifically to a circuit module provided with an isolator.
従来のアイソレータとしては、例えば、特許文献1に記載の非可逆回路素子が知られている。該非可逆回路素子は、一対の対向する主面を有するフェライトと、複数の中心電極と、フェライトの主面に対向する主面を有する永久磁石と、回路基板と、を備えている。複数の中心電極は、永久磁石の主面に互いに絶縁されて交差した状態で導体膜によって形成され、かつ、フェライトの主面に直交する端面に形成した中継用電極を介して電気的に接続されている。更に、フェライト及び永久磁石は、共に回路基板上にそれぞれの主面が回路基板の表面と直交する方向に配置されている。以上のような非可逆回路素子は、例えば、通信装置等に用いられる。
As a conventional isolator, for example, a non-reciprocal circuit device described in
ところで、近年、通信装置の小型化の要求に伴い、アイソレータの小型化の要求が高まっている。そこで、特許文献1に記載の非可逆回路素子において、磁界が外部に漏れることを抑制するためのヨークを取り除くことが提案されている。
Incidentally, in recent years, with the demand for miniaturization of communication devices, the demand for miniaturization of isolators has increased. Accordingly, it has been proposed to remove the yoke for suppressing the magnetic field from leaking outside in the non-reciprocal circuit device described in
しかしながら、非可逆回路素子からヨークが取り除かれた場合には、アイソレータの周囲に磁界が漏れてしまう。そのため、非可逆回路素子の近傍に配置されている電子部品を磁界が貫くようになり、電子部品の特性が本来の特性から変動してしまう。 However, when the yoke is removed from the nonreciprocal circuit element, a magnetic field leaks around the isolator. For this reason, the magnetic field penetrates through the electronic component arranged in the vicinity of the non-reciprocal circuit element, and the characteristics of the electronic component vary from the original characteristics.
そこで、本発明の目的は、ヨークを有していないアイソレータが実装された回路モジュールにおいて、アイソレータの周囲に配置された電子部品に対するアイソレータの磁界による悪影響を低減することである。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to reduce an adverse effect caused by a magnetic field of an isolator on an electronic component arranged around the isolator in a circuit module on which an isolator having no yoke is mounted.
本発明の第1の形態に係る回路モジュールは、回路基板と、フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第1の中心電極と、該第1の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第2の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、前記コアアイソレータと共にアイソレータを構成する第1の電子部品であって、前記回路基板に実装されている第1の電子部品と、前記アイソレータを構成していない第2の電子部品であって、前記回路基板に実装されている第2の電子部品と、前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、を備えており、前記強磁性体部材は、前記被覆物に設けられており、前記被覆物は、金属ケースであり、前記強磁性体部材は、前記コアアイソレータと対向するように、前記金属ケースにおける前記回路基板の主面と平行な面に設けられており、前記金属ケースにおける前記回路基板の主面と平行な面には、前記コアアイソレータに向かって突出する凸部が形成されており、前記強磁性体部材は、前記凸部に設けられていること、を特徴とする。
本発明の第2の形態に係る回路モジュールは、回路基板と、フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第1の中心電極と、該第1の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第2の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、前記コアアイソレータと共にアイソレータを構成する第1の電子部品であって、前記回路基板に実装されている第1の電子部品と、前記アイソレータを構成していない第2の電子部品であって、前記回路基板に実装されている第2の電子部品と、前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、を備えており、前記強磁性体部材は、絶縁性樹脂である前記被覆物に設けられており、前記絶縁性樹脂は、前記回路基板の法線方向に複数層積層されており、前記強磁性体部材は、前記絶縁性樹脂の層間に設けられていること、を特徴とする。
本発明の第3の形態に係る回路モジュールは、回路基板と、フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第1の中心電極と、該第1の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第2の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、前記コアアイソレータと共にアイソレータを構成する第1の電子部品であって、前記回路基板に実装されている第1の電子部品と、前記アイソレータを構成していない第2の電子部品であって、前記回路基板に実装されている第2の電子部品と、前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、を備えており、前記強磁性体部材は、絶縁樹脂である前記被覆物に設けられており、前記強磁性体部材は、前記絶縁性樹脂内に設けられ、かつ、前記コアアイソレータの側面と対向する部分を有していること、を特徴とする。
A circuit module according to a first aspect of the present invention includes a circuit board, a ferrite, a permanent magnet that applies a DC magnetic field to the ferrite, and one end electrically connected to the input port. A first center electrode having one end connected to the output port, and the ferrite provided to intersect the first center electrode in an insulated state, one end connected to the output port, and the other end to the ground port A core isolator having a second center electrode connected thereto, wherein the core isolator is mounted on the circuit board so that the direction of the DC magnetic field is parallel to the main surface of the circuit board; A first electronic component constituting an isolator together with a core isolator, the first electronic component mounted on the circuit board, and a second electronic unit not constituting the isolator A is, and a second electronic component mounted on the circuit board, when viewed in plan from a normal direction of the circuit board, and the ferromagnetic member which is provided so as to overlap with the core isolator, and and a coating provided on said circuit board so as to cover the core isolator, said ferromagnetic member is provided on the coating, the coating may be a metal case The ferromagnetic member is provided on a surface parallel to the main surface of the circuit board in the metal case so as to face the core isolator, and is parallel to the main surface of the circuit board in the metal case. A convex portion that protrudes toward the core isolator is formed on the surface, and the ferromagnetic member is provided on the convex portion .
A circuit module according to a second aspect of the present invention includes a circuit board, a ferrite, a permanent magnet that applies a DC magnetic field to the ferrite, and one end electrically connected to the input port. A first center electrode having one end connected to the output port, and the ferrite provided to intersect the first center electrode in an insulated state, one end connected to the output port, and the other end to the ground port A core isolator having a second center electrode connected thereto, wherein the core isolator is mounted on the circuit board so that the direction of the DC magnetic field is parallel to the main surface of the circuit board; A first electronic component constituting an isolator together with a core isolator, the first electronic component mounted on the circuit board, and a second electronic unit not constituting the isolator The second electronic component mounted on the circuit board, and a ferromagnetic member provided to overlap the core isolator when viewed in plan from the normal direction of the circuit board, A covering provided on the circuit board so as to cover the core isolator, and the ferromagnetic member is provided on the covering, which is an insulating resin, and the insulating resin. Are laminated in the normal direction of the circuit board, and the ferromagnetic member is provided between the layers of the insulating resin.
A circuit module according to a third aspect of the present invention includes a circuit board, a ferrite, a permanent magnet that applies a DC magnetic field to the ferrite, and one end electrically connected to the input port. A first center electrode having one end connected to the output port, and the ferrite provided to intersect the first center electrode in an insulated state, one end connected to the output port, and the other end to the ground port A core isolator having a second center electrode connected thereto, wherein the core isolator is mounted on the circuit board so that the direction of the DC magnetic field is parallel to the main surface of the circuit board; A first electronic component constituting an isolator together with a core isolator, the first electronic component mounted on the circuit board, and a second electronic unit not constituting the isolator The second electronic component mounted on the circuit board, and a ferromagnetic member provided to overlap the core isolator when viewed in plan from the normal direction of the circuit board, A covering provided on the circuit board so as to cover the core isolator, and the ferromagnetic member is provided on the covering that is an insulating resin, and the ferromagnetic member Is provided in the insulating resin and has a portion facing the side surface of the core isolator.
本発明によれば、アイソレータの周囲に配置された電子部品に対するアイソレータの磁界による悪影響を低減できる。 ADVANTAGE OF THE INVENTION According to this invention, the bad influence by the magnetic field of an isolator with respect to the electronic component arrange | positioned around the isolator can be reduced.
以下に、本発明の一実施形態に係る回路モジュールについて図面を参照しながら説明する。 A circuit module according to an embodiment of the present invention will be described below with reference to the drawings.
(回路モジュールの構成)
まず、回路モジュールの構成について図面を参照しながら説明する。図1は、本発明の一実施形態に係る回路モジュール1に実装されている電子部品の配置図である。図2は、図1の回路モジュール1のブロック図である。図3は、図1の回路モジュール1の分解斜視図である。なお、図1及び図3では、主要な電子部品のみが示されており、チップコンデンサやチップインダクタ等の細かな電子部品については省略してある。
(Configuration of circuit module)
First, the configuration of the circuit module will be described with reference to the drawings. FIG. 1 is a layout view of electronic components mounted on a
回路モジュール1は、携帯電話等の無線通信機の送信回路の一部を構成しており、複数種類の高周波信号を増幅して出力する。回路モジュール1は、回路基板2及び送信経路R1,R2を備えている。回路基板2は、表面及び内部に電気回路が形成された板状のプリント多層基板である。
The
送信経路R1は、入力信号RFin_BC0(800MHz帯),RFin_BC3(900MHz帯)を増幅して、出力信号RFout_BC0(800MHz帯),RFout_BC3(900MHz帯)として出力する。送信経路R1は、SAWフィルタ(表面波フィルタ)3a,3b、スイッチ4、パワーアンプ(増幅器)6a、カプラ7、アイソレータ8a及びスイッチ9により構成されている。SAWフィルタ3a,3b、スイッチ4、パワーアンプ6a、カプラ7、アイソレータ8a及びスイッチ9は、図1及び図3に示すように、回路基板2上に実装されている電子部品である。
The transmission path R1 amplifies the input signals RFin_BC0 (800 MHz band) and RFin_BC3 (900 MHz band) and outputs them as output signals RFout_BC0 (800 MHz band) and RFout_BC3 (900 MHz band). The transmission path R1 includes SAW filters (surface wave filters) 3a and 3b, a switch 4, a power amplifier (amplifier) 6a, a coupler 7, an
SAWフィルタ3a,3bは、図1及び図3に示すように、一つの電子部品により構成されており、所定の周波数の信号のみを通過させるバンドパスフィルタである。SAWフィルタ3a,3bは、パワーアンプ6aの入力端子(図示せず)にスイッチ4を介して電気的に接続されている。SAWフィルタ3aには、入力信号RFin_BC3が入力している。また、SAWフィルタ3bには、入力信号RFin_BC0が入力している。
As shown in FIGS. 1 and 3, the
スイッチ4は、SAWフィルタ3a,3b及びパワーアンプ6aに接続されており、図2に示すように、SAWフィルタ3aから出力されてくる入力信号RFin_BC3又はSAWフィルタ3bから出力されてくる入力信号RFin_BC0のいずれかをパワーアンプ6aに出力する。
The switch 4 is connected to the
パワーアンプ6aは、スイッチ4から出力されてくる入力信号RFin_BC0,RFin_BC3を増幅する。パワーアンプ6aは、後段のカプラ7の入力端子(図示せず)に接続されている。カプラ7は、アイソレータ8aの入力端子(図示せず)に接続されている。そして、カプラ7は、パワーアンプ6aが増幅した入力信号RFin_BC0,RFin_BC3の一部を出力信号Coupler outとして、回路モジュール1外に分離して出力すると共に、入力信号RFin_BC0,RFin_BC3を後段のアイソレータ8aに対して出力する。アイソレータ8aは、入力信号RFin_BC0,RFin_BC3を後段のスイッチ9に出力し、スイッチ9側から反射してきた信号をカプラ7側に出力しない非可逆回路素子である。なお、アイソレータ8aの詳細については後述する。スイッチ9は、アイソレータ8aから出力されてきた入力信号RFin_BC0,RFin_BC3のいずれかを出力信号RFout_BC0,RFout_BC3として回路モジュール1外へと出力する。
The
送信経路R2は、入力信号RFin_BC6(1900MHz帯)を増幅して、出力信号RFout_BC6(1900MHz帯)として出力する。送信経路R2は、SAWフィルタ3c、パワーアンプ6b及びアイソレータ8bにより構成されている。SAWフィルタ3c、パワーアンプ6b及びアイソレータ8bは、図1及び図3に示すように、回路基板2上に実装されている電子部品である。
The transmission path R2 amplifies the input signal RFin_BC6 (1900 MHz band) and outputs it as an output signal RFout_BC6 (1900 MHz band). The transmission path R2 includes a SAW filter 3c, a
SAWフィルタ3cは、所定の周波数の信号のみを通過させるバンドパスフィルタである。SAWフィルタ3cには、入力信号RFin_BC6が入力している。 The SAW filter 3c is a bandpass filter that passes only a signal having a predetermined frequency. An input signal RFin_BC6 is input to the SAW filter 3c.
パワーアンプ6bは、SAWフィルタ3cから出力されてくる入力信号RFin_BC6を増幅する。アイソレータ8bは、入力信号RFin_BC6を回路モジュール1外へと出力し、回路モジュール1外から反射してきた信号をパワーアンプ6b側に出力しない非可逆回路素子である。なお、アイソレータ8bの詳細については後述する。
The
(アイソレータの構成)
以下に、アイソレータ8a,8bについて図面を参照しながら説明する。図4は、アイソレータ8a,8bの外観斜視図である。図5は、中心電極35,36が設けられたフェライト32の外観斜視図である。図6は、フェライト32の外観斜視図である。図7は、コアアイソレータ30a,30bの分解斜視図である。
(Configuration of isolator)
Hereinafter, the
アイソレータ8(8a,8b)は、集中定数型アイソレータであり、図4に示すように、回路基板2、コアアイソレータ30(30a,30b)、コンデンサC1,C2,CS1,CS2及び抵抗Rにより構成されている。
The isolator 8 (8a, 8b) is a lumped constant type isolator and includes a
コアアイソレータ30は、図4に示すように、フェライト32、及び、一対の永久磁石41により構成されている。コアアイソレータ30とは、フェライト32及び永久磁石41のみで構成された部分を指す。フェライト32には、図5に示すように、表裏の主面32a,32bに互いに電気的に絶縁された中心電極35,36が設けられている。ここで、フェライト32は、互いに対向する平行な主面32a,32bを有する直方体形状をなしている。
As shown in FIG. 4, the
また、永久磁石41は、フェライト32に対して直流磁界を主面32a,32bに略垂直方向に印加するように主面32a,32bに対して、例えば、エポキシ系の接着剤42を介して接着されている(図7参照)。永久磁石41の主面41aは、フェライト32の主面32a,32bと同一寸法である。そして、フェライト32及び永久磁石41は、主面32a,32bの外形と主面41aの外形とが一致した状態で対向するように、配置されている。
The
中心電極35は、フェライト32の表面に設けられている導体膜である。すなわち、中心電極35は、図5に示すように、フェライト32の主面32aにおいて右下から立ち上がって2本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜している。そして、中心電極35は、左上方に立ち上がり、上面32c上の中継用電極35aを介して主面32bに回り込んでいる。更に、中心電極35は、主面32bにおいて主面32aと透視状態で重なるように2本に分岐するように設けられている。中心電極35の一端は、下面32dに形成された接続用電極35bに接続されている。また、中心電極35の他端は、下面32dに形成された接続用電極35cに接続されている。このように、中心電極35は、フェライト32に1ターン巻回されている。そして、中心電極35と以下に説明する中心電極36とは、間に絶縁膜が設けられることにより互いに絶縁された状態で交差している。中心電極35,36の交差角は、必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
The
中心電極36は、フェライト32の表面に設けられている導体膜である。中心電極36は、0.5ターン目36aが主面32aにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して中心電極35と交差した状態で形成され、上面32c上の中継用電極36bを介して主面32bに回り込み、この1ターン目36cが主面32bにおいてほぼ垂直に中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面32dの中継用電極36dを介して主面32aに回り込み、この1.5ターン目36eが主面32aにおいて0.5ターン目36aと平行に中心電極35と交差した状態で形成され、上面32c上の中継用電極36fを介して主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表面にそれぞれ形成されている。また、中心電極36の両端は、それぞれフェライト32の下面32dに形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは中心電極35及び中心電極36のそれぞれの端部の接続用電極として共用されている。
The
また、接続用電極35b,35c,36p及び中継用電極35a,36b,36d,36f,36h,36j,36l,36nは、フェライト32の上面32c及び下面32dに形成された凹部37(図6参照)に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填することにより設けられている。また、上面32c及び下面32dには、各種電極と平行に凹部38も設けられ、かつ、ダミー電極39a,39b,39cが設けられている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部37,38に導体膜として形成したものであってもよい。
Further, the
フェライト32としてはYIGフェライトなどが用いられている。中心電極35,36及び各種電極は、銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどの工法で形成可能である。中心電極35,36の絶縁膜としては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフィなどの工法で形成することができる。
As the
なお、フェライト32を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるPd,Ag又はPd/Agを用いることになる。
The
永久磁石41には、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
As the
回路基板2は、通常のプリント配線回路基板と同種の材料からなる。回路基板2の表面には、図4に示すように、コアアイソレータ30、コンデンサC1,C2,CS1,CS2及び抵抗Rを実装するための端子電極21a,21b,21c,22a〜22jや入出力用電極、グランド電極(図示せず)等が設けられている。
The
コアアイソレータ30は、回路基板2上に実装される。具体的には、フェライト32の下面32dの接続用電極35b,35c,36pが回路基板2上の端子電極21a,21b,21cとリフローはんだ付けされて一体化されると共に、永久磁石41の下面が回路基板2上に接着剤にて一体化される。これにより、コアアイソレータ30は、永久磁石41がフェライトに印加している直流磁界が回路の主面に平行となるように回路基板2上に実装されている。
The
また、コンデンサC1,C2,CS1,CS2及び抵抗Rは、回路基板2上の端子電極22a〜22jとリフローはんだ付けされる。コアアイソレータ30、コンデンサC1,C2,CS1,CS2及び抵抗Rは、図3に示すように、回路基板2に実装されている(図3ではコンデンサC1,C2,CS1,CS2の参照符号は省略)。そして、コアアイソレータ30、コンデンサC1,C2,CS1,CS2及び抵抗Rは、回路基板2内の配線により接続されることにより、アイソレータ8a,8bを構成している。一方、回路基板2に実装されているSAWフィルタ3a〜3c、スイッチ4、パワーアンプ6a、カプラ7及びスイッチ9は、アイソレータ8a,8bを構成していない電子部品である。
Capacitors C1, C2, CS1, CS2 and resistor R are reflow soldered to terminal electrodes 22a-22j on
(アイソレータの回路構成)
次に、アイソレータ8a,8bの回路構成について図面を参照しながら説明する。図8は、アイソレータ8a,8bの等価回路図である。
(Isolator circuit configuration)
Next, circuit configurations of the
入力ポートP1は、コンデンサCS1を介してコンデンサC1と抵抗Rとに接続されている。コンデンサCS1は、中心電極35の一端に接続されている。中心電極35の他端及び中心電極36の一端は、抵抗R及びコンデンサC1,C2に接続され、かつ、コンデンサCS2を介して出力ポートP2に接続されている。中心電極36の他端及びコンデンサC2は、グランドポートP3に接続されている。
The input port P1 is connected to the capacitor C1 and the resistor R via the capacitor CS1. The capacitor CS <b> 1 is connected to one end of the
以上の等価回路からなるアイソレータ8a,8bにおいては、中心電極35の一端が入力ポートP1に電気的に接続され他端が出力ポートP2に電気的に接続され、中心電極36の一端が出力ポートP2に電気的に接続され他端がグランドポートP3に電気的に接続されているため、挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。
In the
また、コアアイソレータ30は、フェライト32と一対の永久磁石41が接着剤42で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。
Further, the
(ヨークの構成)
ところで、アイソレータ8は、ヨークを有していない。そのため、コアアイソレータ30が発生した磁界は、アイソレータ8外に漏れて、回路基板2上に実装されている電子部品に対して悪影響を及ぼすおそれがある。更に、コアアイソレータ30が発生した磁界は、回路基板2外に漏れて、回路基板2外に設けられている電子部品に対しても悪影響を及ぼすおそれがある。
(Yoke configuration)
Incidentally, the
そこで、回路モジュール1は、図3に示すように、金属ケース50及びヨーク60a,60bを備えている。金属ケース50は、回路基板2上に設けられ、SAWフィルタ3a〜3c、スイッチ4、パワーアンプ6a,6b、カプラ7、アイソレータ8a,8b及びスイッチ9を覆っている被覆物である。具体的には、金属ケース50は、図3に示すように、下方が開口している直方体の箱状をなしており、SAWフィルタ3a〜3c、スイッチ4、パワーアンプ6a,6b、カプラ7、アイソレータ8a,8b及びスイッチ9が実装されている回路基板2の主面を覆い隠すように、該回路基板2に取り付けられる。そして、金属ケース50には、回路基板2を介して接地電位が印加されている。
Therefore, the
ヨーク60a,60bはそれぞれ、回路基板2の法線方向から平面視したときに、コアアイソレータ30a,30bと重なるように設けられている強磁性体部材(例えば、軟鉄)である。ヨーク60a,60bは、コアアイソレータ30a,30bと対向するように、金属ケース50における回路基板2の主面と平行な面に設けられている。すなわち、ヨーク60a,60bは、金属ケース50の天面の内周面側に対して接着剤等により貼り付けられている。
The
(効果)
以上のように構成された回路モジュール1では、コアアイソレータ30a,30bの周囲に配置された電子部品に対するコアアイソレータ30a,30bの磁界による悪影響を低減することができる。図9は、図1の回路モジュール1の断面構造図である。以下に、図9を参照しながら、コアアイソレータ30bを例にとって説明する。
(effect)
In the
コアアイソレータ30bでは、図4に示すように、永久磁石41は、フェライト32に対して直流磁界を主面32a,32bに略垂直方向に印加している。そして、コアアイソレータ30bは、該直流磁界の方向が回路基板2の主面と平行となるように回路基板2に実装されている。故に、ヨーク60bが設けられていない場合には、コアアイソレータ30bが発生した磁界B'は、図9に示すように、回路基板2の主面に沿って延在するように発生する。この場合、磁界B'は、パワーアンプ6bを貫いてしまう。更に、磁界B'は、金属ケース50を通過して、回路モジュール1外へと漏れてしまう。よって、磁界B'は、回路モジュール1外に設けられた電子部品にまで広がるおそれがある。
In the
そこで、回路モジュール1では、強磁性体部材を用いたヨーク60bが設けられている。これにより、磁界Bは、磁気抵抗の小さなヨーク60b近傍を通過するようになる。そして、ヨーク60bは、回路基板2の法線方向から平面視したときに、コアアイソレータ30bと重なるように設けられている。よって、磁界Bは、磁界B'のように大回りすることなく、比較的に小回りに発生するようになる。すなわち、磁界Bは、アイソレータ8bから出るとすぐに上側に進み、ヨーク60b内を通過した後にすぐに下側に進み、アイソレータ8bへと戻るようになる。これにより、磁界Bは、磁界B'のように、回路基板2に沿って延在しなくなるので、パワーアンプ6b等への広がりが低減される。更に、磁界Bは、ヨーク60bを通過後に、コアアイソレータ30bに戻っているので、金属ケース50外に漏れない。よって、磁界Bの回路モジュール1外に設けられた電子部品への広がりが低減される。
Therefore, in the
また、回路モジュール1では、金属ケース50の内側にヨーク60a,60bが設けられている。よって、磁界Bをより小回りに発生させることが可能となる。その結果、磁界Bがパワーアンプ6b等へ広がることによるパワーアンプ6bの特性への影響がより効果的に低減されると共に、磁界Bが回路モジュール1外に漏れることがより効果的に低減される。
In the
また、回路モジュール1では、金属ケース50に接地電位が印加されている。これにより、回路モジュール1内で発生したノイズが回路モジュール1外に放射されることを抑制できると共に、回路モジュール1外からのノイズが回路モジュール1内に侵入することを抑制できる。
In the
また、回路モジュール1では、ヨーク60a,60bを設けることにより、回路モジュール1外に磁界が漏れることを抑制している。そのため、金属ケース50は、磁界が漏れることを抑制するための材料により作製される必要がない。そのため、金属ケース50を安価な材料により作製することが可能となる。
Further, in the
また、回路モジュール1では、以下に説明するように、コアアイソレータ30a,30bとヨーク60a,60bとの距離を大きくできるので、優れたアイソレータ8の挿入損失特性及びアイソレーション特性を得ることができる。
Further, in the
本願発明者は、コアアイソレータ30a,30bとヨーク60a,60bとの距離L(図9参照)と、アイソレータ8a,8bの挿入損失特性及びアイソレーション特性との関係をコンピュータシミュレーションにより調べた。具体的には、本願発明者は、距離Lを0.05mm、0.10mm、0.15mm、∞に変化させたときの挿入損失特性及びアイソレーション特性をコンピュータに演算させた。図10は、アイソレータ8の挿入損失特性を示したグラフである。縦軸は減衰量を示し、横軸は周波数を示す。図11は、アイソレータ8のアイソレーション特性を示したグラフである。縦軸は減衰量を示し、横軸は周波数を示す。なお、挿入損失特性とは、図8の等価回路において入力ポートP1から出力ポートP2へ通過する信号の周波数特性であり、アイソレーション特性とは、出力ポートP2から入力ポートP1へ通過する信号の周波数特性である。アイソレータ8では、所望の周波数において、挿入損失はできるだけ小さく、アイソレーションはできるだけ大きくすることが求められている。
The inventor of the present application investigated the relationship between the distance L (see FIG. 9) between the
図10及び図11に示すように、距離Lが大きくなればなるほど、挿入損失特性及びアイソレーション特性がよくなっていることが分かる。よって、コアアイソレータ30a,30bとヨーク60a,60bとはできるだけ離して配置することが望ましい。そこで、回路モジュール1のようにヨーク60a,60bを金属ケース50に貼り付けることにより、ヨーク60a,60bをコアアイソレータ30a,30bに直接設けた場合に比べて、コアアイソレータ30a,30bとヨーク60a,60bとの距離Lを大きくすることができる。以上より、回路モジュール1では、優れた挿入損失特性及びアイソレーション特性を得ることができる。
As shown in FIGS. 10 and 11, it can be seen that as the distance L increases, the insertion loss characteristic and the isolation characteristic are improved. Therefore, it is desirable to arrange the
(第1の変形例)
以下に、第1の変形例に係る回路モジュールについて図面を参照しながら説明する。図12は、第1の変形例に係る回路モジュール1aの断面構造図である。
(First modification)
The circuit module according to the first modification will be described below with reference to the drawings. FIG. 12 is a cross-sectional structure diagram of a circuit module 1a according to a first modification.
回路モジュール1aでは、金属ケース50における回路基板2と平行な面であって、該回路基板2と対向する面には、凹部Gが設けられている。そして、ヨーク60a,60bは、図12に示すように、凹部G内に取り付けられている。これにより、金属ケース50の外周面にヨーク60a,60bによる突起を形成することなく、コアアイソレータ30a,30bとヨーク60a,60bとの距離Lを大きくすることができる。
In the circuit module 1 a, a recess G is provided on a surface of the
(第2の変形例)
以下に、第2の変形例に係る回路モジュールについて図面を参照しながら説明する。図13は、第2の変形例に係る回路モジュール1bの断面構造図である。
(Second modification)
The circuit module according to the second modification will be described below with reference to the drawings. FIG. 13 is a cross-sectional structure diagram of a circuit module 1b according to a second modification.
回路モジュール1bでは、金属ケース50における回路基板2と平行な面であって、該回路基板2と対向する面の反対側の面には、凹部Gが設けられている。そして、ヨーク60a,60bは、図13に示すように、凹部G内に取り付けられている。これにより、金属ケース50の外周面にヨーク60a,60bによる突起を形成することなく、コアアイソレータ30a,30bとヨーク60a,60bとの距離Lを大きくすることができる。
In the circuit module 1 b, a concave portion G is provided on a surface of the
(第3の変形例)
以下に、第3の変形例に係る回路モジュールについて図面を参照しながら説明する。図14は、第3の変形例に係る回路モジュール1cの断面構造図である。
(Third Modification)
Hereinafter, a circuit module according to a third modification will be described with reference to the drawings. FIG. 14 is a cross-sectional structure diagram of a circuit module 1c according to a third modification.
回路モジュール1cでは、金属ケース50における回路基板2と平行な面であって、該回路基板2と対向する面には、コアアイソレータ30a,30bに向かって突出する凸部Pが設けられている。そして、ヨーク60a,60bは、図14に示すように、凸部Pの先端に取り付けられている。これにより、凸部Pの高さを調整することにより、コアアイソレータ30a,30bとヨーク60a,60bとの距離Lを最適な大きさに調整することが可能となる。
In the circuit module 1c, a convex portion P that protrudes toward the
(第4の変形例)
以下に、第4の変形例に係る回路モジュールについて図面を参照しながら説明する。図15は、第4の変形例に係る回路モジュール1dの断面構造図である。
(Fourth modification)
Hereinafter, a circuit module according to a fourth modification will be described with reference to the drawings. FIG. 15 is a cross-sectional structure diagram of a
回路モジュール1dでは、図15に示すように、被覆物として金属ケース50の代わりに絶縁性樹脂70が設けられている。具体的には、絶縁性樹脂70は、例えば、エポキシ系樹脂であり、回路基板2のコアアイソレータ30a,30bが実装されている面を覆うように設けられている。絶縁性樹脂70は、回路基板2へのコアアイソレータ30等の電子部品の実装終了後に、樹脂を回路基板2上に滴下し、硬化させることにより形成される。ヨーク60a,60bは、絶縁性樹脂70の上面に設けられている。
In the
金属ケース50を用いた場合、金属加工上の問題から、金属ケース50に浅い凹部Gを形成することができなかったり、加工ばらつきの問題により、金属ケース50の凹部Gを浅くしすぎると、金属ケース50とアイソレータ8を含む部品との距離がばらつくことになり、回路モジュールのばらつきが大きくなっていた。しかしながら、樹脂を用いた場合には、塗布方法などを最適化することにより、薄い樹脂膜を精度よく形成することができる。よって、回路モジュール1dによれば、金属ケース50が用いられている回路モジュール1,1a〜1cに比べて、低背化を図ることが可能となる。更に、ヨーク60a,60bをスクリーン印刷等により形成することが可能となるので、ヨーク60a,60bを所望の形状に形成することが可能となる。
When the
(第5の変形例)
以下に、第5の変形例に係る回路モジュールについて図面を参照しながら説明する。図16は、第5の変形例に係る回路モジュール1eの断面構造図である。
(Fifth modification)
Hereinafter, a circuit module according to a fifth modification will be described with reference to the drawings. FIG. 16 is a cross-sectional structure diagram of a circuit module 1e according to a fifth modification.
回路モジュール1eでは、複数層の絶縁性樹脂70a,70bが、回路基板2の法線方向に積層されている。そして、ヨーク60a,60bは、絶縁性樹脂70a,70bの層間に設けられている。これにより、絶縁性樹脂70aの厚みを調整することにより、コアアイソレータ30a,30bとヨーク60a,60bとの間の距離Lを任意の大きさに調整することが可能となる。
In the circuit module 1 e, a plurality of layers of insulating
(第6の変形例)
以下に、第6の変形例に係る回路モジュールについて図面を参照しながら説明する。図17は、第6の変形例に係る回路モジュール1fの断面構造図である。
(Sixth Modification)
The circuit module according to the sixth modification will be described below with reference to the drawings. FIG. 17 is a cross-sectional structure diagram of a circuit module 1f according to a sixth modification.
回路モジュール1fでは、ヨーク60a,60bはそれぞれ、上面61a及び側面61b,61cを有している。側面61b,61cは、上面61aに対して下方に向かって折り曲げられている。そして、上面61aは、絶縁性樹脂70の上面に設けられ、側面61b,61cは、絶縁性樹脂70内に設けられ、コアアイソレータ30a,30bの側面と対向している。これにより、コアアイソレータ30a,30bが発生した磁界が回路基板2に沿って延在することがより効果的に抑制されるようになる。
In the circuit module 1f, the
なお、側面61b,61cは、例えば、以下の手順により作製される。まず、絶縁性樹脂70の上面に対して、ダイサーによって溝G1,G2を形成する。溝G1,G2の深さは、回路基板2に到達しない深さである。次に、スクリーン印刷により、強磁性体ペーストを溝G1,G2内に充填して、側面61b,61cを形成する。側面61b,61cの形成と同時に、上面61aも形成してもよい。
The side surfaces 61b and 61c are produced, for example, by the following procedure. First, grooves G1 and G2 are formed on the upper surface of the insulating
(第7の変形例)
以下に、第7の変形例に係る回路モジュールについて図面を参照しながら説明する。図18は、第7の変形例に係る回路モジュール1gの断面構造図である。
(Seventh Modification)
The circuit module according to the seventh modification will be described below with reference to the drawings. FIG. 18 is a cross-sectional structure diagram of a
回路モジュール1gでは、ヨーク60a,60bは、回路基板2においてコアアイソレータ30a,30bが実装されている主面とは反対側の主面に設けられている。これにより、回路基板2の下側に磁界が漏れることを抑制できる。
In the
(第8の変形例)
以下に、第8の変形例に係る回路モジュールについて図面を参照しながら説明する。図19は、第8の変形例に係る回路モジュール1hの断面構造図である。
(Eighth modification)
Hereinafter, a circuit module according to an eighth modification will be described with reference to the drawings. FIG. 19 is a cross-sectional structure diagram of a
回路モジュール1hでは、ヨーク60a,60bが設けられていない。その代わり、回路モジュール1hには、強磁性体材料が混入された絶縁性樹脂80が設けられている。絶縁性樹脂80は、回路基板2のコアアイソレータ30a,30bが実装されている面を覆うように設けられている。これにより、コアアイソレータ30a,30bは、強磁性体材料が混入された絶縁性樹脂80により覆われている。以上のような構成によっても、回路モジュール1,1a〜1gと同様に、コアアイソレータ30の周囲に配置された電子部品に対するコアアイソレータ30の磁界による悪影響を低減できる。
In the
なお、回路モジュール1,1a〜1gにおいて、ヨーク60a,60bは、回路基板2の全面に対向するように設けられていてもよい。
In the
以上のように、本発明は、回路モジュールに有用であり、特に、ヨークを有していないアイソレータが実装された回路モジュールにおいて、アイソレータの周囲に配置された電子部品に対するアイソレータの磁界による悪影響を低減できる点において優れている。 As described above, the present invention is useful for a circuit module, and particularly in a circuit module on which an isolator having no yoke is mounted, an adverse effect due to the magnetic field of the isolator on an electronic component arranged around the isolator is reduced. It is excellent in that it can
C1,C2,CS1,CS2 コンデンサ
P1 入力ポート
P2 出力ポート
P3 グランドポート
1,1a〜1h 回路モジュール
2 回路基板
3a〜3c SAWフィルタ
4,9 スイッチ
6a,6b パワーアンプ
7 カプラ
8a,8b アイソレータ
30a,30b コアアイソレータ
32 フェライト
35,36 中心電極
41 永久磁石
50 金属ケース
60a,60b ヨーク
70,70a,70b,80 絶縁性樹脂
C1, C2, CS1, CS2 Capacitor P1 Input port P2 Output port
Claims (6)
フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第1の中心電極と、該第1の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第2の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、
前記コアアイソレータと共にアイソレータを構成する第1の電子部品であって、前記回路基板に実装されている第1の電子部品と、
前記アイソレータを構成していない第2の電子部品であって、前記回路基板に実装されている第2の電子部品と、
前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、
前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、
を備えており、
前記強磁性体部材は、前記被覆物に設けられており、
前記被覆物は、金属ケースであり、
前記強磁性体部材は、前記コアアイソレータと対向するように、前記金属ケースにおける前記回路基板の主面と平行な面に設けられており、
前記金属ケースにおける前記回路基板の主面と平行な面には、前記コアアイソレータに向かって突出する凸部が形成されており、
前記強磁性体部材は、前記凸部に設けられていること、
を特徴とする回路モジュール。 A circuit board;
A ferrite, a permanent magnet for applying a DC magnetic field to the ferrite, a first center electrode provided on the ferrite, having one end electrically connected to the input port and the other end connected to the output port; A core isolator having a second center electrode provided on the ferrite so as to intersect the first center electrode in an insulated state, having one end connected to the output port and the other end connected to the ground port. A core isolator mounted on the circuit board so that the direction of the DC magnetic field is parallel to the main surface of the circuit board;
A first electronic component constituting an isolator together with the core isolator, wherein the first electronic component is mounted on the circuit board;
A second electronic component that does not constitute the isolator, the second electronic component mounted on the circuit board;
A ferromagnetic member provided so as to overlap the core isolator when viewed from the normal direction of the circuit board;
A covering provided on the circuit board so as to cover the core isolator;
Equipped with a,
The ferromagnetic member is provided on the covering,
The covering is a metal case;
The ferromagnetic member is provided on a surface parallel to the main surface of the circuit board in the metal case so as to face the core isolator,
On the surface parallel to the main surface of the circuit board in the metal case, a convex portion protruding toward the core isolator is formed,
The ferromagnetic member is provided on the convex portion;
A circuit module characterized by
を特徴とする請求項1に記載の回路モジュール。 The metal case covers the core isolator, the first electronic component and the second electronic component;
The circuit module according to claim 1 .
を特徴とする請求項1又は請求項2のいずれかに記載の回路モジュール。 A ground potential is applied to the metal case,
The circuit module according to claim 1 or claim 2, characterized in.
フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第1の中心電極と、該第1の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第2の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、
前記コアアイソレータと共にアイソレータを構成する第1の電子部品であって、前記回路基板に実装されている第1の電子部品と、
前記アイソレータを構成していない第2の電子部品であって、前記回路基板に実装されている第2の電子部品と、
前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、
前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、
を備えており、
前記強磁性体部材は、絶縁性樹脂である前記被覆物に設けられており、
前記絶縁性樹脂は、前記回路基板の法線方向に複数層積層されており、
前記強磁性体部材は、前記絶縁性樹脂の層間に設けられていること、
を特徴とする回路モジュール。 A circuit board;
A ferrite, a permanent magnet for applying a DC magnetic field to the ferrite, a first center electrode provided on the ferrite, having one end electrically connected to the input port and the other end connected to the output port; A core isolator having a second center electrode provided on the ferrite so as to intersect the first center electrode in an insulated state, having one end connected to the output port and the other end connected to the ground port. A core isolator mounted on the circuit board so that the direction of the DC magnetic field is parallel to the main surface of the circuit board;
A first electronic component constituting an isolator together with the core isolator, wherein the first electronic component is mounted on the circuit board;
A second electronic component that does not constitute the isolator, the second electronic component mounted on the circuit board;
A ferromagnetic member provided so as to overlap the core isolator when viewed from the normal direction of the circuit board;
A covering provided on the circuit board so as to cover the core isolator;
Equipped with a,
The ferromagnetic member is provided on the covering which is an insulating resin,
The insulating resin is laminated in a plurality of layers in the normal direction of the circuit board,
The ferromagnetic member is provided between layers of the insulating resin;
A circuit module characterized by
フェライトと、直流磁界を該フェライトに印加する永久磁石と、該フェライトに設けられ、一端が入力ポートに電気的に接続され、他端が出力ポートに接続されている第1の中心電極と、該第1の中心電極と絶縁状態で交差するように該フェライトに設けられ、一端が出力ポートに接続され、他端がグランドポートに接続されている第2の中心電極と、を有するコアアイソレータであって、該直流磁界の方向が前記回路基板の主面に平行となるように該回路基板に実装されているコアアイソレータと、
前記コアアイソレータと共にアイソレータを構成する第1の電子部品であって、前記回路基板に実装されている第1の電子部品と、
前記アイソレータを構成していない第2の電子部品であって、前記回路基板に実装されている第2の電子部品と、
前記回路基板の法線方向から平面視したときに、前記コアアイソレータと重なるように設けられている強磁性体部材と、
前記コアアイソレータを覆うように前記回路基板上に設けられている被覆物と、
を備えており、
前記強磁性体部材は、絶縁樹脂である前記被覆物に設けられており、
前記強磁性体部材は、前記絶縁性樹脂内に設けられ、かつ、前記コアアイソレータの側面と対向する部分を有していること、
を特徴とする回路モジュール。 A circuit board;
A ferrite, a permanent magnet for applying a DC magnetic field to the ferrite, a first center electrode provided on the ferrite, having one end electrically connected to the input port and the other end connected to the output port; A core isolator having a second center electrode provided on the ferrite so as to intersect the first center electrode in an insulated state, having one end connected to the output port and the other end connected to the ground port. A core isolator mounted on the circuit board so that the direction of the DC magnetic field is parallel to the main surface of the circuit board;
A first electronic component constituting an isolator together with the core isolator, wherein the first electronic component is mounted on the circuit board;
A second electronic component that does not constitute the isolator, the second electronic component mounted on the circuit board;
A ferromagnetic member provided so as to overlap the core isolator when viewed from the normal direction of the circuit board;
A covering provided on the circuit board so as to cover the core isolator;
Equipped with a,
The ferromagnetic member is provided on the covering which is an insulating resin,
The ferromagnetic member has a portion provided in the insulating resin and facing a side surface of the core isolator;
A circuit module characterized by
を特徴とする請求項1ないし請求項5のいずれかに記載の回路モジュール。 The second electronic component is a power amplifier;
The circuit module according to any one of claims 1 to 5, characterized in.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010007179A JP5532945B2 (en) | 2010-01-15 | 2010-01-15 | Circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010007179A JP5532945B2 (en) | 2010-01-15 | 2010-01-15 | Circuit module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011147011A JP2011147011A (en) | 2011-07-28 |
JP5532945B2 true JP5532945B2 (en) | 2014-06-25 |
Family
ID=44461455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010007179A Active JP5532945B2 (en) | 2010-01-15 | 2010-01-15 | Circuit module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5532945B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5821466B2 (en) * | 2011-09-23 | 2015-11-24 | 株式会社村田製作所 | Transmission module |
WO2020250823A1 (en) | 2019-06-13 | 2020-12-17 | 株式会社村田製作所 | Module |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002290170A (en) * | 2001-01-10 | 2002-10-04 | Tdk Corp | Power amplifier module |
JP4345709B2 (en) * | 2005-05-02 | 2009-10-14 | 株式会社村田製作所 | Non-reciprocal circuit device, manufacturing method thereof, and communication device |
JP4858543B2 (en) * | 2007-01-18 | 2012-01-18 | 株式会社村田製作所 | Non-reciprocal circuit device and manufacturing method thereof |
-
2010
- 2010-01-15 JP JP2010007179A patent/JP5532945B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011147011A (en) | 2011-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380769B2 (en) | Non-reciprocal circuit device, manufacturing method thereof, and communication device | |
JP4356787B2 (en) | Non-reciprocal circuit device and communication device | |
JP4656186B2 (en) | Non-reciprocal circuit device and method of manufacturing composite electronic component | |
JP5423814B2 (en) | Circuit module | |
JP5170139B2 (en) | Circuit module | |
JPWO2009154024A1 (en) | Non-reciprocal circuit element | |
JP5018790B2 (en) | Non-reciprocal circuit element | |
JP4640455B2 (en) | Ferrite / magnet elements, non-reciprocal circuit elements and composite electronic components | |
JP5532945B2 (en) | Circuit module | |
JP5459396B2 (en) | Circuit module and measuring method | |
JP5056878B2 (en) | Circuit module | |
JPWO2008087782A1 (en) | Non-reciprocal circuit element | |
JP5168011B2 (en) | Non-reciprocal circuit element | |
JP5573178B2 (en) | Non-reciprocal circuit element | |
JP4760981B2 (en) | Non-reciprocal circuit element | |
JP5098813B2 (en) | Non-reciprocal circuit device and composite electronic component | |
JP5527331B2 (en) | Circuit module | |
JP4929488B2 (en) | Non-reciprocal circuit element | |
JP4915366B2 (en) | Non-reciprocal circuit element | |
JP5120101B2 (en) | Ferrite / magnet element manufacturing method | |
JP5083113B2 (en) | Non-reciprocal circuit element | |
JP2009296051A (en) | Ferrite-magnet element, irreversible circuit element, and composite electronic component | |
JP2007208320A (en) | Nonreciprocal circuit element and communication equipment | |
JP2010183130A (en) | Non-reciprocal circuit component and method of manufacturing the same | |
JP2013038526A (en) | Wiring board for surface mounting non-reciprocal circuit element, and mobile communication equipment including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140116 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5532945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |