JP5811408B2 - 信号処理装置、及び、信号処理方法 - Google Patents

信号処理装置、及び、信号処理方法 Download PDF

Info

Publication number
JP5811408B2
JP5811408B2 JP2012125261A JP2012125261A JP5811408B2 JP 5811408 B2 JP5811408 B2 JP 5811408B2 JP 2012125261 A JP2012125261 A JP 2012125261A JP 2012125261 A JP2012125261 A JP 2012125261A JP 5811408 B2 JP5811408 B2 JP 5811408B2
Authority
JP
Japan
Prior art keywords
clock
frequency
unit
signal
clocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012125261A
Other languages
English (en)
Other versions
JP2013251748A (ja
Inventor
雄一 平山
雄一 平山
諭志 岡田
諭志 岡田
水谷　祐一
祐一 水谷
壮太郎 大原
壮太郎 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012125261A priority Critical patent/JP5811408B2/ja
Priority to US14/402,252 priority patent/US9900854B2/en
Priority to PCT/JP2013/064329 priority patent/WO2013179999A1/ja
Publication of JP2013251748A publication Critical patent/JP2013251748A/ja
Application granted granted Critical
Publication of JP5811408B2 publication Critical patent/JP5811408B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4633—Interconnection of networks using encapsulation techniques, e.g. tunneling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2416—Real-time traffic

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Noise Elimination (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本技術は、信号処理装置、及び、信号処理方法に関し、特に、例えば、RF(Radio Frequency)信号に含まれるTS(Transport Stream)をシリアルで出力するときの、TSのデータのタイミングを表すTSクロックやその高調波が、RF信号のノイズとなって、RF信号を受信する受信システムの受信性能を低下させることを防止することができるようにする信号処理装置、及び、信号処理方法に関する。
例えば、ディジタル放送では、画像（動画）等が、MPEG(Moving Picture Experts Group)等の所定のエンコード方式でエンコードされ、その結果得られるエンコードデータがペイロードに配置されたTSパケットで構成されるTSを含むRF信号が送信される。
ディジタル放送を受信する受信システムでは、RF信号の復調、及び、誤り訂正が行われることによって、TSが復元されて出力される。
受信システムにおいて、誤り訂正を行うFEC(Forward Error Correction)モジュールから出力される信号としては、TSや、TSのデータのタイミングを表すTSクロック信号等がある（例えば、特許文献１）。
特開2008-167115号公報
FECモジュールが、TSを、シリアルで出力する場合、TSクロックは、TSの（シリアルの）データレート以上の高い周波数の信号となる。
従来の受信システムでは、TSクロックとして、固定の周波数のクロックが出力されるため、その周波数によっては、TSクロックやその高調波が、RF信号のノイズとして、RF信号に大きな影響を与え、受信システムの受信性能が低下することがある。
本技術は、このような状況に鑑みてなされたものであり、TSクロックやその高調波が、TSを含むRF信号のノイズとなって、RF信号を受信する受信システムの受信性能を低下させることを防止することができるようにするものである。
本技術の一側面の信号処理装置は、RF(Radio Frequency)信号から、必要な周波数帯域の、ディジタル変調された変調信号を出力するRFチューナと、前記RFチューナからの変調信号から、TS(Transport Stream)を復元して処理する復調装置と、RF信号に含まれる前記TSをシリアルで出力するときのデータレートであるシリアルレート以上の周波数の複数のクロックから、前記TSのデータのタイミングを表すTSクロックとなる１つのクロックを選択して出力する選択部を備え、前記RFチューナと前記復調装置とが１チップで一体的に構成される信号処理装置である。
本技術の一側面の信号処理方法は、信号処理装置の信号処理方法であって、前記信号処理装置は、RF(Radio Frequency)信号から、必要な周波数帯域の、ディジタル変調された変調信号を出力するRFチューナと、前記RFチューナからの変調信号から、TS(Transport Stream)を復元して処理する復調装置とが１チップで一体的に構成されており、RF信号に含まれる前記TSをシリアルで出力するときのデータレートであるシリアルレート以上の周波数の複数のクロックから、前記TSのデータのタイミングを表すTSクロックとなる１つのクロックを選択して出力する選択ステップを含む。
本技術の一側面においては、RF(Radio Frequency)信号から、必要な周波数帯域の、ディジタル変調された変調信号を出力するRFチューナと、前記RFチューナからの変調信号から、TS(Transport Stream)を復元して処理する復調装置とが１チップで一体的に構成されており、RF信号に含まれる前記TSをシリアルで出力するときのデータレートであるシリアルレート以上の周波数の複数のクロックから、前記TSのデータのタイミングを表すTSクロックとなる１つのクロックを選択されて出力される。
なお、信号処理装置は、独立した装置であっても良いし、独立した装置の内部ブロックであっても良い。
本技術によれば、受信性能の低下を防止することができる。特に、例えば、TSクロックやその高調波が、TSを含むRF信号のノイズとなって、RF信号を受信する受信システムの受信性能を低下させることを防止することができる。
本技術が適用される受信システムの構成例を示すブロック図である。 本技術の信号処理装置を適用した受信システムの第１実施の形態の構成例を示すブロック図である。 TSインタフェース２３、及び、クロック生成部３０の構成例を示すブロック図である。 選択部３４において、複数のTSIF用クロックから、１つのTSIF用クロックを選択するクロック選択の処理を説明するフローチャートである。 本技術の信号処理装置を適用した受信システムの第２実施の形態の構成例を示すブロック図である。 クロック生成部１４、及び、TSインタフェース５０の構成例を示すブロック図である。 TSIF用クロックと、2分周部４２ないし3+4分周部４６において、TSIF用クロックを分周することにより生成される分周クロックとの例を示す波形図である。 選択部４７において、複数の分周クロックから、１つの分周クロックを選択するクロック選択の処理を説明するフローチャートである。 本技術の信号処理装置を適用した受信システムの第３実施の形態の構成例を示すブロック図である。 本技術を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
［本技術が適用される受信システム］
図１は、本技術が適用される受信システムの構成例を示すブロック図である。
図１の受信システムは、例えば、ディジタル放送を受信する。
すなわち、図１において、受信システムは、アンテナ１１、RFチューナ１２、復調装置１３、及び、クロック生成部１４を有する。
アンテナ１１は、例えば、TSを含むディジタル放送のRF信号を受信し、RFチューナ１２に供給する。
RFチューナ１２は、アンテナ１１からのRF信号から、必要な周波数帯域の、ディジタル変調された変調信号を、復調装置１３に供給する。
復調装置１３は、RFチューナ１２からの変調信号から、TSを復元して処理する。
すなわち、復調装置１３は、復調部２１、FEC部２２、及び、TSインタフェース２３を有する。
復調部２１は、RFチューナ１２からの変調信号を復調し、その結果得られる復調信号を、FEC部２２に供給する。
FEC部２２は、復調部２１からの復調信号の誤り訂正を行い、その結果得られるTS等の信号を、TSインタフェース２３に供給する。
TSインタフェース２３は、TSを、外部に出力する出力制御を行う出力制御部として機能するインタフェースであり、FEC部２２からのTSのデータのタイミングを表すTSクロックとともに、そのTSクロックに同期させて、FEC部２２からのTSを出力する。
クロック生成部１４は、例えば、PLL(Phase Lock Loop)で構成され、受信システムを構成する各部を動作させるための基本（ベース）となるシステムクロックを生成する。
さらに、クロック生成部１４は、システムクロックから、例えば、復調装置１３を構成する復調部２１、FEC部２２、及び、TSインタフェース２３それぞれを動作させるためのクロックを生成し、復調部２１、FEC部２２、及び、TSインタフェース２３に供給する。復調部２１、FEC部２２、及び、TSインタフェース２３は、クロック生成部１４から供給されるクロックに従って動作する。
以上のように構成される受信システムでは、アンテナ１１で、TSを含むディジタル放送のRF信号が受信され、RFチューナ１２に供給される。RFチューナ１２は、アンテナ１１からのRF信号から、例えば、ユーザの操作等に従った所定の周波数帯域の変調信号を抽出し、復調装置１３に供給する。
復調装置１３では、変調信号の復調、及び、誤り訂正が、復調部２１、及び、FEC部２２においてそれぞれ行われ、その結果得られるTSが、TSインタフェース２３に供給される。
TSインタフェース２３は、クロック生成部１４から供給されるクロックから、TSクロックを得て、そのTSクロックを出力する。さらに、TSインタフェース２３は、TSクロックに同期させて、FEC部２２からのTSを、シリアルで出力する。
以上のような受信システムにおいて、TSクロックが、固定の周波数のクロックである場合、そのTSクロックや高調波が、図中、点線で示すように、RFチューナ１２に供給されるRF信号のノイズとして、RF信号に大きな影響を与える周波数の信号になっており、RFスプリアス妨害が生じるときには、そのRFスプリアス妨害を回避することができず、受信システムの受信性能が低下することがある。
特に、RFチューナ１２と復調装置１３とが、1チップで一体的に構成される場合には、特定の周波数のTSクロックや高調波が、RFチューナ１２に供給されるRF信号にとって、大きなノイズとなることがある。
［本技術を適用した受信システムの第１実施の形態の構成例］
そこで、図２は、本技術の信号処理装置を適用した受信システムの第１実施の形態の構成例を示すブロック図である。
なお、図中、図１の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図２において、受信システムは、アンテナ１１、RFチューナ１２、及び、復調装置１３を有する点で、図１の場合と共通する。
但し、図２の受信システムは、クロック生成部１４に代えて、クロック生成部３０が設けられている点で、図１の場合と相違する。
クロック生成部３０は、図１のクロック生成部１４と同様に、システムクロックを生成し、そのシステムクロックから、復調装置１３を構成する復調部２１、FEC部２２、及び、TSインタフェース２３それぞれを動作させるためのクロックを生成して、復調部２１、FEC部２２、及び、TSインタフェース２３に供給する。
但し、クロック生成部３０は、TSインタフェース２３を動作させるためのクロック（以下、TSIF用クロックともいう）については、TSをシリアルで出力するときのデータレートであるシリアルレート以上の周波数の複数のクロックを生成し、その複数のクロックから１つのクロックを選択して、TSインタフェース２３に供給する。
［TSインタフェース２３、及び、クロック生成部３０の構成例］
図３は、図２のTSインタフェース２３、及び、クロック生成部３０の構成例を示すブロック図である。
TSインタフェース２３は、PS(Parallel Serial)変換部４１を有する。
PS変換部４１には、FEC部２２から、TS（TSパケット）が、パラレル、すなわち、例えば、8ビット単位等の並列で供給される。
さらに、PS変換部４１には、クロック生成部３０から、シリアルレート以上の周波数のTSIF用クロックが供給される。
TSインタフェース２３は、クロック生成部３０からのTSIF用クロックを、TSクロックとして出力する。
また、TSインタフェース２３では、PS変換部４１が、FEC部２２からのパラレルのTSを受信し、1ビットずつ、シリアルで出力する。
このとき、PS変換部４１は、シリアルでのTSの出力を、クロック生成部３０からのTSIF用クロック、すなわち、TSクロックに同期して行う。
クロック生成部３０は、水晶振動子３１、PLL３２、可変分周部３３、選択部３４、及び、制御部３５を有する。
水晶振動子３１は、PLL３２の発振の基準（ベース）となる基準信号を出力する。ここで、受信システムが、地上波放送を受信するシステムである場合、水晶振動子３１が基準信号（として出力する信号）の周波数は、例えば、41MHzである。
PLL３２は、水晶振動子３２からの基準信号と、例えば、PLL３２が出力する出力信号を16分周した信号との位相比較によって、基準信号の16倍の周波数のパルス状の信号を、システムクロックとして生成し、可変分周部３３に供給する。
したがって、基準信号が、41MHzの信号である場合、システムクロックの周波数は、656MHz＝41MHz×16となる。
可変分周部３３は、可変の分周比で、複数の分周比による分周を行うことが可能な分周器であり、PLL３２からのシステムクロックを分周することにより、復調部２１を動作させるための１つのクロック（以下、復調部用クロックともいう）と、FEC部２２を動作させるための１つのクロック（以下、FEC部用クロックともいう）とを生成する。
そして、可変分周部３３は、復調部用クロックを、復調部２１に供給するとともに、FEC部用クロックを、FEC部２２に供給する。
また、可変分周部３３は、PLL３２からのシステムクロックを分周することにより、TSインタフェース部２３を動作させるための、シリアルレート以上の周波数の複数のTSIF用クロックを生成し、選択部３４に供給する。
ここで、図３では、可変分周部３３において、システムクロックの5分周、4分周、及び、3分周が行われ、131.2MHz，164.0MHz、及び、218.6MHzの３つの周波数のTSIF用クロックが生成されている。
なお、本実施の形態において、N分周とは、信号の周波数を1/N倍にする処理（信号の周期をN倍）にする処理であり、その処理の方法は、特に限定されるものではない。
また、図３では、可変分周部３３において、３つの周波数のTSIF用クロックを生成しているが、可変分周部３３において生成するTSIF用クロックの数は、３つ以外の２つや４つ以上であっても良い。
さらに、分周比は、本実施の形態で明示する値に限定されるものではなく、0より大の任意の値を採用することができる。なお、分周比が1の分周とは、分周前の信号を、そのまま分周後の信号として出力することを意味する。また、分周比が1未満の分周は、逓倍に相当する。
選択部３４は、制御部３５から供給される選択信号に従って、可変分周部３３から供給される複数としての３つのTSIF用クロックから、１つのTSIF用クロックを選択し、TSインタフェース２３に供給する。
制御部３５は、例えば、FEC部２２での誤り訂正の結果等に基づいて、選択部３４に、１つのTSIF用クロックを選択することを指示する選択信号を生成し、選択部３４に供給することで、選択部３４を制御する。
以上のように構成されるTSインタフェース２３、及び、クロック生成部３０では、PLL３２が、システムクロックを生成し、可変分周部３３に供給する。
可変分周部３３は、PLL３２からのシステムクロックを分周することにより、１つの復調部用クロック、１つのFEC部用クロック、及び、複数としての３つの周波数の異なるTSIF用クロックを生成する。
そして、可変分周部３３は、復調部用クロックを、復調部２１に、FEC部用クロックを、FEC部２２に、３つのTSIF用クロックを、選択部３４に、それぞれ供給する。
選択部３４は、制御部３５から供給される選択信号に従って、可変分周部３３からの３つのTSIF用クロックから、１つのTSIF用クロックを選択し、TSインタフェース２３に供給する。
TSインタフェース２３は、クロック生成部３０からのTSIF用クロックを、TSクロックとして出力する。
さらに、TSインタフェース２３では、PS変換部４１が、FEC部２２からのパラレルのTSを受信して、シリアルデータに変換し、クロック生成部３０からのTSIF用クロック、すなわち、TSクロックに同期して出力する。
図４は、図３の選択部３４において、複数のTSIF用クロックから、１つのTSIF用クロックを選択するクロック選択の処理を説明するフローチャートである。
ステップＳ１１において、選択部３４は、制御部３５から選択信号が供給されるのを待って、その選択信号を受信する。
ここで、制御部３５は、例えば、FEC部２２での誤り訂正の結果に基づき、誤り訂正が失敗する頻度が高い場合に、選択部３４に、現在選択しているTSIF用クロック以外のTSIF用クロックの選択を指示する選択信号を生成して、選択部３４に供給する。
あるいは、また、制御部３５は、例えば、可変分周部３３から供給される複数のTSIF用クロックを順次選択することを指示する選択信号を生成して、選択部３４に供給し、その後、FEC部２２での誤り訂正の結果に基づき、誤り訂正を失敗する頻度が最も低かったTSIF用クロックを選択することを指示する選択信号を生成して、選択部３４に供給する。
ステップＳ１２において、選択部３４は、制御部３５から供給される選択信号に従って、可変分周部３３からの３つのTSIF用クロックから、１つのTSIF用クロックを選択し、TSインタフェース２３に供給し、処理を終了する。
以上のように、RF信号に含まれるTSをシリアルで出力するときのデータレートであるシリアルレート以上の周波数の複数のクロック（TSIF用クロック）から、TSクロックとなる１つのクロックを選択して出力するので、TSクロックやその高調波が、RF信号のノイズとなって、RF信号を受信する受信システムの受信性能を低下させることを防止することができる。
すなわち、選択部３４でのTSIF用クロックの選択によって、RF信号のノイズとなるTSクロックやその高調波の周波数をずらすことができ、選択部３４において、RF信号への影響がなるべく小さい周波数のTSIF用クロックを選択することによって、受信システムの受信性能の低下を防止（軽減）することができる。
［本技術を適用した受信システムの第２実施の形態の構成例］
図５は、本技術の信号処理装置を適用した受信システムの第２実施の形態の構成例を示すブロック図である。
なお、図中、図１又は図２の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図５において、受信システムは、アンテナ１１、RFチューナ１２、復調装置１３、及び、クロック生成部１４を有する点で、図１の場合と共通する。
但し、図５の受信システムは、復調装置１３が、TSインタフェース２３に代えて、TSインタフェース５０を有する点で、図１の場合と相違する。
TSインタフェース５０は、TSを、外部に出力する出力制御を行う出力制御部として機能する点で、図１のTSインタフェース２３（図３）と共通する。
但し、TSインタフェース５０は、クロック生成部１４から供給されるTSIF用クロックを分周することにより、シリアルレート以上の周波数の複数のクロックを生成し、その複数のクロックから、TSクロックとなる１つのクロックを選択する点で、クロック生成部１４から供給されるTSIF用クロックが、常時、TSクロックとして使用されるTSインタフェース２３（図１、図２、図３）と相違する。
［クロック生成部１４、及び、TSインタフェース５０の構成例］
図６は、図５のクロック生成部１４、及び、TSインタフェース５０の構成例を示すブロック図である。
なお、図中、図３のTSインタフェース２３、及び、クロック生成部３０と共通する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
クロック生成部１４は、水晶振動子３１、及び、PLL３２を有する点で、図３のクロック生成部３０と共通する。
但し、クロック生成部１４は、可変分周部３３に代えて、可変分周部６１が設けられている点、並びに、選択部３４、及び、制御部３５を有しない点で、図３のクロック生成部３０と相違する。
クロック生成部１４において、可変分周部６１は、図３の可変分周部３３と同様に、PLL３２からのシステムクロックを分周することにより、１つの復調部用クロックと、１つのFEC部用クロックとを生成し、復調部用クロックを、復調部２１に供給するとともに、FEC部用クロックを、FEC部２２に供給する。
また、可変分周部６１は、PLL３２からのシステムクロックを分周することにより、（複数ではなく、）１つのTSIF用クロックを生成し、TSインタフェース５０に供給する。
TSインタフェース５０は、PS変換部４１を有する点で、図３のTSインタフェース２３と共通する。
但し、TSインタフェース５０は、2分周部４２、3分周部４３、4分周部４４、2+3分周部４５、3+4分周部４６、選択部４７、及び、制御部４８を有する点で、図３のTSインタフェース２３と相違する。
2分周部４２ないし3+4分周部４６には、クロック生成部１４（の可変分周部６１）から、TSIF用クロックが供給される。
2分周部４２ないし3+4分周部４６は、クロック生成部１４からのTSIF用クロックを分周することにより、シリアルレート以上の周波数の複数のクロックとしての５つのクロックを生成し、選択部４７に供給する。
すなわち、2分周部４２は、クロック生成部１４からのTSIF用クロックの2分周を行うことにより、そのTSIF用クロックの周波数の1/2の周波数の2分周クロックを生成し、選択部４７に供給する。
3分周部４３は、クロック生成部１４からのTSIF用クロックの3分周を行うことにより、そのTSIF用クロックの周波数の1/3の周波数の3分周クロックを生成し、選択部４７に供給する。
4分周部４４は、クロック生成部１４からのTSIF用クロックの4分周を行うことにより、そのTSIF用クロックの周波数の1/4の周波数の4分周クロックを生成し、選択部４７に供給する。
2+3分周部４５は、クロック生成部１４からのTSIF用クロックの2分周と3分周を行うことにより、2分周クロックと3分周クロックとが混在した2+3分周クロックを生成し、選択部４７に供給する。
3+4分周部４６は、クロック生成部１４からのTSIF用クロックの3分周と4分周を行うことにより、3分周クロックと4分周クロックとが混在した3+4分周クロックを生成し、選択部４７に供給する。
なお、2分周クロック、3分周クロック、4分周クロック、2+3分周クロック、及び、3+4分周クロックの周波数は、いずれも、シリアルレート以上になっている。
選択部４７は、制御部４８から供給される選択信号に従って、2分周部４２ないし3+4分周部４６から供給される５つの分周クロック（2分周クロック、3分周クロック、4分周クロック、2+3分周クロック、及び、3+4分周クロック）から、１つの分周クロックを選択し、TSクロックとして出力するとともに、PS変換部４１に供給する。
制御部４８は、例えば、FEC部２２での誤り訂正の結果等に基づいて、選択部４７に、１つの分周クロックを選択することを指示する選択信号を生成し、選択部４７に供給することで、選択部４７を制御する。
以上のように構成されるクロック生成部１４、及び、TSインタフェース５０では、PLL３２が、システムクロックを生成し、可変分周部６１に供給する。
可変分周部６１は、PLL３２からのシステムクロックを分周することにより、１つの復調部用クロック、１つのFEC部用クロック、及び、１つのTSIF用クロックを生成する。
そして、可変分周部６１は、復調部用クロックを、復調部２１に、FEC部用クロックを、FEC部２２に、TSIF用クロックを、TSインタフェース５０に、それぞれ供給する。
TSインタフェース５０では、2分周部４２ないし3+4分周部４６において、可変分周部６１からのTSIF用クロックが分周されることにより、周波数成分が異なる５つの分周クロックである、2分周クロック、3分周クロック、4分周クロック、2+3分周クロック、及び、3+4分周クロックが生成され、選択部４７に供給される。
選択部４７は、制御部４８から供給される選択信号に従って、可変分周部６１からの５つの分周クロックから、１つの分周クロックを選択し、TSクロックとして出力するとともに、PS変換部４１に供給する。
PS変換部４１は、FEC部２２からのパラレルのTSを受信し、選択部４７からのTSクロックに同期して、シリアルで出力する。
［TSIF用クロックと、分周クロック］
図７は、TSIF用クロックと、2分周部４２ないし3+4分周部４６において、TSIF用クロックを分周することにより生成される分周クロックとの例を示す波形図である。
2分周クロックは、TSIF用クロックの周波数の1/2の周波数のクロックになっている。同様に、3分周クロックは、TSIF用クロックの周波数の1/3の周波数のクロックになっており、4分周クロックは、TSIF用クロックの周波数の1/4の周波数のクロックになっている。
2+3分周クロックは、TSIF用クロックの周波数の1/2の周波数の2分周クロックと、TSIF用クロックの周波数の1/3の周波数の3分周クロックとが混在したクロックであり、2分周クロックの1周期分と、3分周クロックの1周期分とが交互に並んだクロックになっている。
3+4分周クロックは、TSIF用クロックの周波数の1/3の周波数の3分周クロックと、TSIF用クロックの周波数の1/4の周波数の4分周クロックとが混在したクロックであり、3分周クロックの1周期分と、4分周クロックの1周期分とが交互に並んだクロックになっている。
図８は、図６の選択部４７において、複数の分周クロックから、１つの分周クロックを選択するクロック選択の処理を説明するフローチャートである。
ステップＳ２１において、選択部４７は、制御部４８から選択信号が供給されるのを待って、その選択信号を受信する。
ここで、制御部４８は、図３の制御部３５と同様に、選択信号を生成して、選択部４７に供給する。
すなわち、制御部４８は、例えば、FEC部２２での誤り訂正の結果に基づき、誤り訂正が失敗する頻度が高い場合に、選択部４７に、現在選択している分周クロック以外の分周クロックの選択を指示する選択信号を生成して、選択部４７に供給する。
あるいは、また、制御部４８は、例えば、2分周部４２ないし3+4分周部４６が出力する５つの分周クロックを順次選択することを指示する選択信号を生成して、選択部４７に供給し、その後、FEC部２２での誤り訂正の結果に基づき、誤り訂正を失敗する頻度が最も低かった分周クロックを選択することを指示する選択信号を生成して、選択部４７に供給する。
ステップＳ２２において、選択部４７は、制御部４８から供給される選択信号に従って、2分周部４２ないし3+4分周部４６が出力する５つの分周クロックから、１つの分周クロックを選択し、TSクロックとして出力するとともに、PS変換部４１に供給して、処理を終了する。
以上のように、RF信号に含まれるTSをシリアルで出力するときのデータレートであるシリアルレート以上の周波数の複数のクロック（分周クロック）から、TSクロックとなる１つのクロックを選択して出力するので、TSクロックやその高調波が、RF信号のノイズとなって、RF信号を受信する受信システムの受信性能を低下させることを防止することができる。
すなわち、選択部４７での分周クロックの選択によって、RF信号のノイズとなるTSクロックやその高調波の周波数をずらすことができ、選択部４７において、RF信号への影響がなるべく小さい周波数の分周クロックを選択することによって、受信システムの受信性能の低下を防止（軽減）することができる。
なお、図６では、2分周クロック及び3分周クロック等の、異なる分周比の分周で得られる分周クロックを混在した、2+3分周クロック等の分周クロック（以下、混在クロックともいう）が生成されるが、混在クロックは、その混在クロックの生成に用いられた単一の周波数の分周クロックに比較して、周波数（振幅）特性のピークが小さくなる。
したがって、混在クロックは、その混在クロックの生成に用いられた単一の周波数の分周クロックに比較して、ノイズとしてのレベルが小さいということができ、そのような混在クロックによれば、RF信号への、ノイズとしての影響を軽減することが可能となる。
［本技術を適用した受信システムの第３実施の形態の構成例］
図９は、本技術の信号処理装置を適用した受信システムの第３実施の形態の構成例を示すブロック図である。
なお、図中、図１、図２、又は、図５の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図９において、受信システムは、アンテナ１１、RFチューナ１２、復調部２１、及び、FEC部２２を有する点で、図１の場合と共通する。
但し、図９の受信システムは、クロック生成部１４に代えて、図２のクロック生成部３０が設けられているとともに、TSインタフェース２３に代えて、図５のTSインタフェース５０を有する点で、図１の場合と相違する。
クロック生成部３０では、例えば、図３で説明したように、周波数が異なる３つのTSIF用クロックから、１つのTSIF用クロックが選択され、TSインタフェース３０では、例えば、図６で説明したように、（クロック生成部３０で選択された）TSIF用クロック（中間クロック）から、周波数成分が異なる５つの分周クロックが生成されて、その５つの分周クロックから、１つの分周クロックが、TSクロックとして選択される。
したがって、図９の受信システムでは、15（＝3×5）種類のクロックの中から、TSクロックを選択することができ、受信システムの受信性能の低下を、より軽減することができるTSクロックを選択することができる。
ここで、図２や、図５、図９の受信システムは、図１の受信システムに対して、それほど、回路規模を大にすることなく、実装することができる。
なお、本実施の形態では、TSパケットを、シリアルで1ビット単位で出力する場合について説明したが、本技術は、その他、例えば、TSパケットを、パラレルで、8ビット単位等で出力する場合にも適用可能である。
また、本技術は、TS以外の任意のストリームを出力する場合、すなわち、ストリームを同期させるクロックとともにストリームを出力する場合に適用可能である。
［本技術を適用したコンピュータの説明］
次に、上述した一連の処理のうちの少なくとも一部の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。
そこで、図１０は、処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。
プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク１０５やROM１０３に予め記録しておくことができる。
あるいはまた、プログラムは、リムーバブル記録媒体１１１に格納（記録）しておくことができる。このようなリムーバブル記録媒体１１１は、いわゆるパッケージソフトウエアとして提供することができる。ここで、リムーバブル記録媒体１１１としては、例えば、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)，MO(Magneto Optical)ディスク，DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリ等がある。
なお、プログラムは、上述したようなリムーバブル記録媒体１１１からコンピュータにインストールする他、通信網や放送網を介して、コンピュータにダウンロードし、内蔵するハードディスク１０５にインストールすることができる。すなわち、プログラムは、例えば、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送することができる。
コンピュータは、CPU(Central Processing Unit)１０２を内蔵しており、CPU１０２には、バス１０１を介して、入出力インタフェース１１０が接続されている。
CPU１０２は、入出力インタフェース１１０を介して、ユーザによって、入力部１０７が操作等されることにより指令が入力されると、それに従って、ROM(Read Only Memory)１０３に格納されているプログラムを実行する。あるいは、CPU１０２は、ハードディスク１０５に格納されたプログラムを、RAM(Random Access Memory)１０４にロードして実行する。
これにより、CPU１０２は、上述したフローチャートにしたがった処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU１０２は、その処理結果を、必要に応じて、例えば、入出力インタフェース１１０を介して、出力部１０６から出力、あるいは、通信部１０８から送信、さらには、ハードディスク１０５に記録等させる。
なお、入力部１０７は、キーボードや、マウス、マイク等で構成される。また、出力部１０６は、LCD(Liquid Crystal Display)やスピーカ等で構成される。
ここで、本明細書において、コンピュータがプログラムに従って行う処理は、必ずしもフローチャートとして記載された順序に沿って時系列に行われる必要はない。すなわち、コンピュータがプログラムに従って行う処理は、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含む。
また、プログラムは、１のコンピュータ（プロセッサ）により処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。
さらに、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、すべての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、本技術は、１つの機能をネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
なお、本技術は、以下のような構成をとることができる。
［１］
RF(Radio Frequency)信号に含まれるTS(Transport Stream)をシリアルで出力するときのデータレートであるシリアルレート以上の周波数の複数のクロックから、前記TSのデータのタイミングを表すTSクロックとなる１つのクロックを選択して出力する選択部を備える
信号処理装置。
［２］
所定のシステムクロックを分周することにより、前記シリアルレート以上の周波数の複数のクロックを生成する分周部をさらに備える
［１］に記載の信号処理装置。
［３］
所定のシステムクロックを分周することにより生成されたクロックを分周することにより、前記シリアルレート以上の周波数の複数のクロックを生成する分周部をさらに備える
［１］に記載の信号処理装置。
［４］
所定のシステムクロックを分周することにより、前記シリアルレート以上の周波数の複数の中間クロックを生成する第１の分周部と、
前記第１の分周部で生成された複数の中間クロックから選択された１つの中間クロックを分周することにより、前記シリアルレート以上の周波数の複数のクロックを生成する第２の分周部と
をさらに備え、
前記第１の分周部で生成された複数の中間クロックから１つの中間クロックを選択する第１の選択部と、
前記第２の分周部が前記第１の選択部で選択された１つの中間クロックを分周することにより生成されるシリアルレート以上の周波数の複数のクロックから、１つのクロックを選択して出力する第２の選択部と
を、前記選択部として備える
［１］に記載の信号処理装置。
［５］
前記選択部によるクロックの選択を制御する制御部をさらに備え、
前記制御部は、RF信号への影響が小さい周波数のクロックを選択させる
［１］ないし［４］のいずれかに記載の信号処理装置。
［６］
前記TSは、前記RF信号の復調、及び、誤り訂正を行うことにより得られ、
前記制御部は、前記誤り訂正の結果に基づいて、前記選択部によるクロックの選択を制御する
［５］に記載の信号処理装置。
［７］
RF(Radio Frequency)信号に含まれるTS(Transport Stream)をシリアルで出力するときのデータレートであるシリアルレート以上の周波数の複数のクロックから、前記TSのデータのタイミングを表すTSクロックとなる１つのクロックを選択して出力する選択ステップを含む
信号処理方法。
１１ アンテナ， １２ RFチューナ， １３ 復調装置， １４ クロック生成部， ２１ 復調部， ２２ FEC部， ２３ TSインタフェース， ３０ クロック生成部， ３１ 水晶振動子， ３２ PLL， ３３ 可変分周部， ３４ 選択部， ３５ 制御部， ４１ PS変換部， ４２ 2分周部， ４３ 3分周部， ４４ 4分周部， ４５ 2+3分周部， ４６ 3+4分周部， ４７ 選択部， ４８ 制御部， ５０ TSインタフェース， ６１ 可変分周部， １０１ バス， １０２ CPU， １０３ ROM， １０４ RAM， １０５ ハードディスク， １０６ 出力部， １０７ 入力部， １０８ 通信部， １０９ ドライブ， １１０ 入出力インタフェース， １１１ リムーバブル記録媒体

Claims (7)

  1. RF(Radio Frequency)信号から、必要な周波数帯域の、ディジタル変調された変調信号を出力するRFチューナと、
    前記RFチューナからの変調信号から、TS(Transport Stream)を復元して処理する復調装置と、
    RF信号に含まれる前記TSをシリアルで出力するときのデータレートであるシリアルレート以上の周波数の複数のクロックから、前記TSのデータのタイミングを表すTSクロックとなる１つのクロックを選択して出力する選択部を備え、
    前記RFチューナと前記復調装置とが１チップで一体的に構成される
    信号処理装置。
  2. 所定のシステムクロックを分周することにより、前記シリアルレート以上の周波数の複数のクロックを生成する分周部をさらに備える
    請求項１に記載の信号処理装置。
  3. 所定のシステムクロックを分周することにより生成されたクロックを分周することにより、前記シリアルレート以上の周波数の複数のクロックを生成する分周部をさらに備える
    請求項１に記載の信号処理装置。
  4. 所定のシステムクロックを分周することにより、前記シリアルレート以上の周波数の複数の中間クロックを生成する第１の分周部と、
    前記第１の分周部で生成された複数の中間クロックから選択された１つの中間クロックを分周することにより、前記シリアルレート以上の周波数の複数のクロックを生成する第２の分周部と
    をさらに備え、
    前記第１の分周部で生成された複数の中間クロックから１つの中間クロックを選択する第１の選択部と、
    前記第２の分周部が前記第１の選択部で選択された１つの中間クロックを分周することにより生成されるシリアルレート以上の周波数の複数のクロックから、１つのクロックを選択して出力する第２の選択部と
    を、前記選択部として備える
    請求項１に記載の信号処理装置。
  5. 前記選択部によるクロックの選択を制御する制御部をさらに備え、
    前記制御部は、RF信号への影響が小さい周波数のクロックを選択させる
    請求項４に記載の信号処理装置。
  6. 前記TSは、前記RF信号の復調、及び、誤り訂正を行うことにより得られ、
    前記制御部は、前記誤り訂正の結果に基づいて、前記選択部によるクロックの選択を制御する
    請求項５に記載の信号処理装置。
  7. 信号処理装置の信号処理方法であって、
    前記信号処理装置は、RF(Radio Frequency)信号から、必要な周波数帯域の、ディジタル変調された変調信号を出力するRFチューナと、前記RFチューナからの変調信号から、TS(Transport Stream)を復元して処理する復調装置とが１チップで一体的に構成されており、
    RF信号に含まれる前記TSをシリアルで出力するときのデータレートであるシリアルレート以上の周波数の複数のクロックから、前記TSのデータのタイミングを表すTSクロックとなる１つのクロックを選択して出力する選択ステップを含む
    信号処理方法。
JP2012125261A 2012-05-31 2012-05-31 信号処理装置、及び、信号処理方法 Active JP5811408B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012125261A JP5811408B2 (ja) 2012-05-31 2012-05-31 信号処理装置、及び、信号処理方法
US14/402,252 US9900854B2 (en) 2012-05-31 2013-05-23 Signal processing device and signal processing method
PCT/JP2013/064329 WO2013179999A1 (ja) 2012-05-31 2013-05-23 信号処理装置、及び、信号処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012125261A JP5811408B2 (ja) 2012-05-31 2012-05-31 信号処理装置、及び、信号処理方法

Publications (2)

Publication Number Publication Date
JP2013251748A JP2013251748A (ja) 2013-12-12
JP5811408B2 true JP5811408B2 (ja) 2015-11-11

Family

ID=49673198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012125261A Active JP5811408B2 (ja) 2012-05-31 2012-05-31 信号処理装置、及び、信号処理方法

Country Status (3)

Country Link
US (1) US9900854B2 (ja)
JP (1) JP5811408B2 (ja)
WO (1) WO2013179999A1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2630871B1 (fr) * 1988-04-29 1994-03-18 Alcatel Cit Procede et dispositif d'adjonction et de separation d'un canal numerique a bas debit au canal numerique a haut debit d'une liaison de transmission
JP3106818B2 (ja) * 1993-11-29 2000-11-06 株式会社村田製作所 ディジタル無線受信方法および装置
US6359878B1 (en) * 1998-07-20 2002-03-19 Wirless Facilities, Inc. Non-data-aided maximum likelihood based feedforward timing synchronization method
US6088347A (en) * 1999-03-10 2000-07-11 Massachusetts Institute Of Technology Variable chip rate code-division multiple access
US20020141347A1 (en) * 2001-03-30 2002-10-03 Harp Jeffrey C. System and method of reducing ingress noise
US8281031B2 (en) * 2005-01-28 2012-10-02 Standard Microsystems Corporation High speed ethernet MAC and PHY apparatus with a filter based ethernet packet router with priority queuing and single or multiple transport stream interfaces
US20080298519A1 (en) 2005-11-21 2008-12-04 Fujitsu Ten Limited Receiver Device
JP4867652B2 (ja) 2006-12-28 2012-02-01 ソニー株式会社 検出装置および方法、並びに、受信装置
US8270920B2 (en) * 2008-06-05 2012-09-18 Broadcom Corporation Systems and methods for receiving and transferring video information
US8102897B1 (en) * 2009-01-28 2012-01-24 L-3 Communications, Corp. Direct sequence spread spectrum system and method with plural chipping rates
JP5196574B2 (ja) * 2009-02-04 2013-05-15 Ｎｅｃカシオモバイルコミュニケーションズ株式会社 通信端末、および、プログラム

Also Published As

Publication number Publication date
JP2013251748A (ja) 2013-12-12
US9900854B2 (en) 2018-02-20
WO2013179999A1 (ja) 2013-12-05
US20150139220A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
JP4650554B2 (ja) 無線受信機
CN104052947B (zh) 使用内插分频器的多调谐器
JP2007096694A (ja) Ｆｍトランスミッタ
US20170033820A1 (en) Reception device and electronic apparatus
JP2005198304A (ja) 基準周波数生成方法およびその装置
JP2013200135A (ja) レーダ送受信機
JPH11355375A (ja) ディジタルシンクロダインされるｖｓｂ及びｑａｍ最終中間周波数信号に対する個別的な中間周波数増幅器を備えるテレビジョン受信機
JP2005295341A (ja) デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザ、及び、無線通信装置
JP6652130B2 (ja) 無線アクセスシステム及びその制御方法
JP6032945B2 (ja) 信号処理装置、及び、信号処理方法
CN101132219A (zh) 接收电路和接收器
JP2008028726A (ja) 信号発生装置及び方法並びにデータ生成装置及び方法
JP5811408B2 (ja) 信号処理装置、及び、信号処理方法
JP2009010621A (ja) デジタル放送復調装置およびデジタル放送復調方法
JP2004080557A (ja) ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法
JP5525262B2 (ja) 復調装置及び受信装置、並びに復調方法
JP2005260356A (ja) 復調装置及び復調方法
WO2014000296A1 (zh) 多发多收微波设备载波频率的调整方法和设备
JP4855129B2 (ja) デジタル放送受信装置およびデジタル放送システム
JP2007300450A (ja) クロック生成回路、情報再生装置、電子機器及びクロック生成回路の設計方法
JP4323880B2 (ja) クロック信号発生回路、受信装置、および受信方法
JPH1174807A (ja) 位相同期装置
JP2006339868A (ja) 地上デジタル放送受信チューナ
JP6360716B2 (ja) 基準信号発生装置および基準信号発生方法
JP2004040562A (ja) 標準電波を用いた基準周波数発生方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150902

R151 Written notification of patent or utility model registration

Ref document number: 5811408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250