JP5809917B2 - 電圧変換システム、電圧−周波数変換回路、および周波数−電圧変換回路 - Google Patents

Description

本発明は、海底光伝送システムの給電装置などの直流高電圧を直流低電圧に変換するための電圧変換システム、電圧−周波数変換回路、および周波数−電圧変換回路に関する。

海底光伝送システムの給電装置は、高電圧定電流で陸上端局より直列接続された海底光中継器に電力を供給する。海底光伝送システムの給電装置は、伝送ルート、給電ルートの切り替えや海底光ケーブルの障害探索などにも使用されるため、低電流領域でも安定した電力の供給が求められる。そのためには、高品位な定電流コンバータが必要である（たとえば、特許文献１参照）。

海底光伝送システムの給電装置のように高電圧を出力する電源装置では、出力電圧を監視する際、人体に危険が及ぶ可能性がある。また、過電圧を検出するための検出回路に、高耐圧な部品を使用する必要があるため高コストになるという問題もある。そこで、出力トランスの一次側から電圧を取得し、その電圧を降圧トランスに通した後、電圧を検出する方法が考えられる。

図１は、従来の電圧検出システム５００の一例を示す図である。当該電圧検出システム５００は、ＡＣ−ＤＣコンバータ、電圧検出トランスＴ２、第２整流回路５２０および電圧検出回路５３０を備える。当該ＡＣ−ＤＣコンバータは出力トランスＴ１および第１整流回路５１０を有する。出力トランスＴ１の一次側には、リーケージインダクタンスＬ５が発生する。

上記ＡＣ−ＤＣコンバータには、図示しないスイッチング電源（たとえば、プッシュプル回路、フルブリッジ回路など）により生成された交流電圧が印加される。出力トランスＴ１は、一次側に入力される入力電圧を昇圧して、二次側から出力電圧を出力する。第１整流回路５１０は出力トランスＴ１の二次巻線に接続され、出力トランスＴ１の二次側の電圧を整流する。第１整流回路５１０により整流された上記ＡＣ−ＤＣコンバータの出力電圧は、直流高電圧となる。

電圧検出トランスＴ２の一次巻線の両端はそれぞれ、出力トランスＴ１の一次巻線の両端に接続される。電圧検出トランスＴ２は、出力トランスＴ１の一次側に入力される入力電圧を降圧して、二次側から検出用の電圧を出力する。

第２整流回路５２０は電圧検出トランスＴ２の二次巻線に接続され、電圧検出トランスＴ２の二次側の電圧を整流する。電圧検出回路５３０は第２整流回路５２０により整流された検出用の電圧から、出力トランスＴ１での昇圧および電圧検出トランスＴ２での降圧を参酌して、上記ＡＣ−ＤＣコンバータの出力電圧を測定する。この電圧が、設定された上限電圧または下限電圧を超えるときアラームを鳴らすなどにより、過電圧検出または低電圧検出を外部に通知する。

特開２００４−８８９５２号公報

図１に示した電圧検出システム５００では出力トランスＴ１のリーケージインダクタンスＬ５による影響を受けて電圧の検出精度が低下することがある。また、直流高電圧の出力電圧を直接降圧するのではなく、第１整流回路５１０による整流前の交流電圧を降圧しているため、その降圧後に第２整流回路５２０による整流が必要となる。すなわち、追加的な整流回路が必要となる。

本発明はこうした状況に鑑みてなされたものであり、その目的は、直流高電圧を高精度に検出するのに有効な技術を提供することにある。

上記課題を解決するために、本発明のある態様の電圧変換システムは、検出対象の直流高電圧を周波数に変換する電圧−周波数変換回路と、電圧−周波数変換回路により変換された周波数に応じた直流低電圧に変換する周波数−電圧変換回路と、を備える。電圧−周波数変換回路は、検出対象の直流出力電圧が印加される第１抵抗と、第１抵抗の出力ノードに直接またはインダクタを介して接続され、第１抵抗に流れる電流に応じた電荷を蓄積する第１容量と、第１抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数−電圧変換回路の受光素子に伝達する発光素子と、第１抵抗の出力ノードに逆バイアス接続されるツェナーダイオードと、発光素子への電流流入をスイッチングするスイッチ部と、を含む。スイッチ部は、出力ノードの電圧がツェナーダイオードのツェナー電圧以上になるとオンして発光素子に電流を流入させ、ツェナーダイオードに流れる電流が所定の値より小さくなるとオフして発光素子への電流流入を停止させる。

この態様によると、電圧−周波数変換回路において能動素子を使用せずに、直流高電圧を直流低電圧に変換できる。また、電圧−周波数変換回路から光パルス信号を用いて周波数−電圧変換回路に検出対象の電圧を伝達するため、安全に電圧を検出できる。

周波数−電圧変換回路は、検出用電圧を出力する出力端子に接続された第２抵抗と、第２抵抗の出力ノードに接続され、出力端子から第２抵抗を介して流れる電流に応じた電荷を蓄積する第２容量と、第２抵抗の出力ノードの電圧と、ツェナー電圧の１／ｎ（ｎは１を超える数）に設定された参照電圧とを比較し、その比較結果に応じた電圧を第３抵抗を介して出力端子に出力するコンパレータと、第２抵抗の出力ノードとグラウンドとの間に接続され、発光素子から伝達された光パルス信号を受信し、当該光パルス信号に応じてオンオフする受光素子と、を含んでもよい。コンパレータの出力端子と、コンパレータの反転入力端子との間に、第２容量の充電電圧の非線形性を補償するための第３容量が接続されてもよい。

これによれば、周波数−電圧変換回路側において、電圧−周波数変換回路側の第１容量に対応する第２容量がエクスポネンシャル充電することによる、第２容量の充電電圧の非線形性を補償することができる。

本発明の別の態様は、電圧−周波数変換回路である。この電圧−周波数変換回路は、検出対象の直流高電圧が印加される抵抗と、抵抗の出力ノードに直接またはインダクタを介して接続され、抵抗に流れる電流に応じた電荷を蓄積する容量と、抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数−電圧変換回路の受光素子に伝達する発光素子と、抵抗の出力ノードに逆バイアス接続されるツェナーダイオードと、発光素子への電流流入をスイッチングするスイッチ部と、を含む。スイッチ部は、出力ノードの電圧がツェナーダイオードのツェナー電圧以上になるとオンして発光素子に電流を流入させ、ツェナーダイオードに流れる電流が所定の値より小さくなるとオフして発光素子への電流流入を停止させる。

この態様によると、能動素子を使用せずに、電圧を周波数に変換できる。

本発明のさらに別の態様もまた、電圧−周波数変換回路である。この電圧−周波数変換回路は、検出対象の直流高電圧が印加される抵抗と、抵抗の出力ノードに接続され、抵抗に流れる電流に応じた電荷を蓄積する容量と、抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数−電圧変換回路の受光素子に伝達する発光素子と、発光素子への電流流入をスイッチングするスイッチ部と、抵抗の出力ノードの電圧と第１参照電圧とを比較し、出力ノードの電圧が第１参照電圧以上になるとスイッチ部をオンして、発光素子に電流を流入させるコンパレータと、容量に追加的な電流を流すための電流源と、直流出力電圧と第２参照電圧とを差動増幅して生成した電圧により、電流源を制御する差動増幅回路と、を備える。

この態様によると、容量に追加的な電流を流して容量への充電速度を調整することにより、容量がエクスポネンシャル充電することによる、容量の充電電圧の非線形性を補償することができる。

本発明のさらに別の態様もまた、電圧−周波数変換回路である。この電圧−周波数変換回路は、検出対象の直流高電圧が印加される抵抗と、抵抗の出力ノードに接続され、抵抗に流れる電流に応じた電荷を蓄積する容量と、抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数−電圧変換回路の受光素子に伝達する発光素子と、発光素子への電流流入をスイッチングするスイッチ部と、抵抗の出力ノードの電圧と参照電圧とを比較し、出力ノードの電圧が参照電圧以上になるとスイッチ部をオンして、発光素子に電流を流入させるコンパレータと、直流出力電圧が設定値以下になると参照電圧を低下させる参照電圧補正部と、を備える。

この態様によると、コンパレータの参照電圧を低下させて、容量への充電速度を調整することにより、容量がエクスポネンシャル充電することによる、容量の充電電圧の非線形性を補償することができる。

本発明のさらに別の態様は、周波数−電圧変換回路である。この周波数−電圧変換回路は、検出用電圧を出力する出力端子に接続された第１抵抗と、第１抵抗の出力ノードに接続され、出力端子から第１抵抗を介して流れる電流に応じた電荷を蓄積する第１容量と、第１抵抗の出力ノードの電圧と参照電圧とを比較し、その比較結果に応じた電圧を第２抵抗を介して出力端子に出力するコンパレータと、第１抵抗の出力ノードとグラウンドとの間に接続され、検出対象の直流出力電圧を周波数に変換する電圧−周波数変換回路の発光素子から伝達された光パルス信号を受信し、当該光パルス信号に応じてオンオフする受光素子と、を含む。コンパレータの出力端子と、コンパレータの反転入力端子との間に、第１容量の充電電圧の非線形性を補償するための第２容量が接続される。

この態様によると、周波数を電圧に変換する際に、第１容量がエクスポネンシャル充電することによる、第１容量の充電電圧の非線形性を補償することができる。

本発明によれば、直流高電圧を高精度に検出できる。

従来の電圧検出システムの一例を示す図である。 本発明の実施の形態に係る電圧検出システムの構成を示す図である。 Ｖ−Ｆ変換回路の基本構成例を示す図である。 第１容量の充電電圧およびフォトダイオードに流れる電流の波形を示す図である。 Ｖ−Ｆ変換回路の第１構成例を示す図である。 図６（ａ）、（ｂ）は、図３のＶ−Ｆ変換回路において、コンバータ出力電圧の２０〜２０００Ｖの範囲の誤差を示す図である。 Ｖ−Ｆ変換回路の第２構成例を示す図である。 図８（ａ）、（ｂ）は、図７のＶ−Ｆ変換回路において、コンバータ出力電圧の２０〜２０００Ｖの範囲の誤差を示す図である。 Ｖ−Ｆ変換回路の第３構成例を示す図である。 図１０（ａ）、（ｂ）は、図９のＶ−Ｆ変換回路において、コンバータ出力電圧の２０〜２０００Ｖの範囲の時間、誤差を示す図である。 Ｖ−Ｆ変換回路の第４構成例を示す図である。 図１２（ａ）、（ｂ）は、図１１のＶ−Ｆ変換回路において、コンバータ出力電圧の２０〜２０００Ｖの範囲の時間、誤差を示す図である。 図３のＶ−Ｆ変換回路における第１容量の電圧波形を示す図である。 Ｆ−Ｖ変換回路の構成例を示す図である。 図１４のＦ−Ｖ変換回路における第３容量の電圧波形を示す図である。 図１６（ａ）、（ｂ）は、図３のＶ−Ｆ変換回路および図１４のＦ−Ｖ変換回路において、コンバータ出力電圧の１５〜２０００Ｖの範囲の、時間、周波数、出力電圧および誤差を示す図である。 図１７（ａ）、（ｂ）は、図１４のＦ−Ｖ変換回路における第３容量の電圧波形の一例を示す図である。 図１８（ａ）、（ｂ）は、図１４のＦ−Ｖ変換回路における第３容量の電圧波形の別の例を示す図である。

図２は、本発明の実施の形態に係る電圧検出システム１００の構成を示す図である。電圧検出システム１００は、第１抵抗Ｒ１、電圧−周波数変換器１０ａ、フォトカプラＰｃおよび周波数−電圧変換器２０ａを備える。フォトカプラＰｃは発光素子としてのフォトダイオードＰｄおよび受光素子としてのフォトトランジスタＰｔにより構成される。図２の例では、フォトダイオードＰｄから発光された光信号は、光ファイバ１５を介してフォトトランジスタＰｔに伝達される。第１抵抗Ｒ１、電圧−周波数変換器１０ａおよびフォトダイオードＰｄは、高圧部を構成する。以下、これらの構成を総称して電圧−周波数変換回路１０という。フォトトランジスタＰｔおよび周波数−電圧変換器２０ａは、低圧部を構成する。以下、これらの構成を総称して周波数−電圧変換回路２０という。

電圧−周波数変換回路（以下、Ｖ−Ｆ変換回路と表記する）１０は、検出対象の直流高電圧（本実施の形態では、給電装置用のコンバータ出力電圧Ｖｃｏｎｖ）を周波数に変換する。より具体的には、Ｖ−Ｆ変換回路１０は当該コンバータ出力電圧Ｖｃｏｎｖに比例した周波数の光パルス信号を発生させ、フォトカプラＰｃで絶縁された周波数−電圧変換回路（以下、Ｆ−Ｖ変換回路と表記する）２０に伝達する。Ｆ−Ｖ変換回路２０は、Ｖ−Ｆ変換回路１０から伝達された光パルス信号の周波数に応じた直流低電圧を生成する。図示しない電圧検出回路は、この直流低電圧を検出することにより、検出対象の直流高電圧を計測できる。

図３は、Ｖ−Ｆ変換回路１０の基本構成例を示す図である。図３に示すＶ−Ｆ変換回路１０は、第１抵抗Ｒ１、第１容量Ｃ１、フォトダイオードＰｄ、コンパレータＣｍｐおよび第１トランジスタＱ１を備える。第１抵抗Ｒ１の入力端子には、コンバータ出力電圧Ｖｃｏｎｖが印加される。第１抵抗Ｒ１の出力端子と、グラウンドとの間に第１容量Ｃ１が接続される。第１容量Ｃ１は、第１抵抗Ｒ１に流れる電流に応じた電荷（エネルギー）を蓄積する。

第１抵抗Ｒ１と第１容量Ｃ１との間のノードと、グラウンドとの間に、フォトダイオードＰｄおよび第１トランジスタＱ１の直列回路が接続される。より具体的には、当該ノードにフォトダイオードＰｄのアノード端子が接続され、フォトダイオードＰｄのカソード端子に第１トランジスタＱ１のコレクタ端子が接続され、第１トランジスタＱ１のエミッタ端子にグラウンドが接続される。

コンパレータＣｍｐの反転入力端子には、第１抵抗Ｒ１と第１容量Ｃ１との間のノードの電圧が入力され、その非反転入力端子には参照電圧Ｖｒｅｆが入力される。コンパレータＣｍｐの出力端子は、第１トランジスタＱ１のベース端子に接続される。

コンバータ出力電圧Ｖｃｏｎｖは第１抵抗Ｒ１を介して第１容量Ｃ１に充電され、第１容量Ｃ１の充電電圧が参照電圧Ｖｒｅｆに到達するとコンパレータＣｍｐの出力が反転する。具体的には、ハイレベルからローレベルに変化する。これにより、第１トランジスタＱ１がオンし、フォトダイオードＰｄに第１容量Ｃ１からの放電電流が流入し、フォトダイオードＰｄが発光する。放電により第１容量Ｃ１の充電電圧が参照電圧Ｖｒｅｆ未満になると、コンパレータＣｍｐの出力が反転する。これにより、第１トランジスタＱ１がオフされ、フォトダイオードＰｄが消光するとともに、第１容量Ｃ１への充電が再開される。この過程が繰り返されることにより、光パルス信号が生成される。

第１容量Ｃ１の充電時間の長さ（すなわち、フォトカプラＰｃの発振周波数）は、検出対象の電圧の大きさに比例するため、電圧を周波数に変換できる。Ｆ−Ｖ変換回路２０は、Ｖ−Ｆ変換回路１０から受信したパルス信号の周波数を電圧に変換することにより、直流高電圧を直流低電圧へ変換できる。

図４は、第１容量Ｃ１の充電電圧Ｖｃ１およびフォトダイオードＰｄに流れる電流Ｉｐｄの波形を示す図である。Ｖ−Ｆ変換回路１０にコンバータ出力電圧Ｖｃｏｎｖが印加されると第１容量Ｃ１に電圧が充電される。第１容量Ｃ１の静電容量をＣ、第１容量Ｃ１の電圧をＶｃ１、第１容量Ｃ１に流れる電流をＩｃ１とすると、Ｖｃ１＝１／Ｃ・Ｉｃ１／ｔの関係式が成り立つ。この式より、時間経過とともに第１容量Ｃ１の電圧Ｖｃ１が上昇することがわかる。

第１容量Ｃ１の電圧Ｖｃ１が参照電圧Ｖｒｅｆ以上になると、第１トランジスタＱ１がオンし、第１容量Ｃ１からフォトダイオードＰｄに放電電流が流れ、フォトダイオードＰｄが発光する。

図３に示したＶ−Ｆ変換回路１０において、第１抵抗Ｒ１の抵抗値を大きくして、小さな電流で第１容量Ｃ１を充電することが好ましい。そして、短時間でその充電された電荷をフォトダイオードＰｄに供給し、大きな光パルス信号を得ることが好ましい。これにより、コンパレータＣｍｐおよび参照電圧Ｖｒｅｆの電圧源の消費電力を低減できる。

図５は、Ｖ−Ｆ変換回路１０の第１構成例を示す図である。第１構成例は、図３に示した基本構成例と比較し、能動素子を使用しない例である。図３のコンパレータＣｍｐを第１ツェナーダイオードＺＤ１で代替した構成である。図５に示すＶ−Ｆ変換回路１０は、第１抵抗Ｒ１、第１インダクタＬ１、第１容量Ｃ１、第１ダイオードＤ１、第２抵抗Ｒ２、フォトダイオードＰｄ、第１ツェナーダイオードＺＤ１および第１ａトランジスタＱ１ａ、第１ｂトランジスタＱ１ｂおよび第３抵抗Ｒ３を備える。

第１抵抗Ｒ１の入力端子にはコンバータ出力電圧Ｖｃｏｎｖが印加される。第１抵抗Ｒ１はＶ−Ｆ変換回路１０に流れる電流量を決定する。第１抵抗Ｒ１の出力端子と、グラウンドとの間に第１インダクタＬ１と第１容量Ｃ１の直列回路が接続される。第１インダクタＬ１は、第１ａトランジスタＱ１ａおよび第１ｂトランジスタＱ１ｂがオンした後、第１容量Ｃ１と共振して第１ａトランジスタＱ１ａおよび第１ｂトランジスタＱ１ｂをオフする。

第１容量Ｃ１は、コンバータ出力電圧Ｖｃｏｎｖによって充電され、第１容量Ｃ１の電圧が第１ツェナーダイオードＺＤ１のツェナー電圧（ブレイクダウン電圧ともいう）を以上になると放電する。第１容量Ｃ１と並列に第１ダイオードＤ１が接続される。第１ダイオードＤ１のアノード端子はグラウンドに接続され、カソード端子は第１インダクタＬ１に接続される。第１ダイオードＤ１は第１容量Ｃ１が逆方向に充電されることを防止する。

第１抵抗Ｒ１と第１インダクタＬ１との間のノードに、第２抵抗Ｒ２の入力端子が接続され、第２抵抗Ｒ２の出力端子にフォトダイオードＰｄのアノード端子が接続され、フォトダイオードＰｄのカソード端子に第１ｂトランジスタＱ１ｂのコレクタ端子が接続される。第１ｂトランジスタＱ１ｂのエミッタ端子は第３抵抗Ｒ３の入力端子に接続され、第３抵抗Ｒ３の出力端子はグラウンドに接続される。第２抵抗Ｒ２は、第１ｂトランジスタＱ１ｂ側に流れる電流量を決定する。フォトダイオードＰｄは、第１容量Ｃ１の放電電流により発光し、Ｖ−Ｆ変換を行う。

第１抵抗Ｒ１と第１インダクタＬ１との間のノードに、第１ツェナーダイオードＺＤ１のカソード端子が接続され、第１ツェナーダイオードＺＤ１のアノード端子が、第１ｂトランジスタＱ１ｂと第３抵抗Ｒ３との間のノードに接続される。第１ａトランジスタＱ１ａのコレクタ端子は第１ｂトランジスタＱ１ｂのベース端子と接続され、第１ａトランジスタＱ１ａのエミッタ端子はグラウンドに接続され、第１ａトランジスタＱ１ａのベース端子は第１ツェナーダイオードＺＤ１と第３抵抗Ｒ３との間のノードに接続される。当該ノードには第１ｂトランジスタＱ１ｂのエミッタ端子も接続される。

第１ツェナーダイオードＺＤ１は、第１ａトランジスタＱ１ａがオンする閾値電圧を設定する。当該閾値電圧は、図３、図４の参照電圧Ｖｒｅｆに相当する。第１ａトランジスタＱ１ａおよび第１ｂトランジスタＱ１ｂは、第１容量Ｃ１の充電電圧が上記閾値電圧まで上昇したときにオンして、フォトダイオードＰｄに電流を流す。すなわち、第１ａトランジスタＱ１ａおよび第１ｂトランジスタＱ１ｂは、フォトダイオードＰｄに電流を流すか否かを決定するスイッチとして機能する。なお、第１ａトランジスタＱ１ａおよび第１ｂトランジスタＱ１ｂの代わりにサイリスタを用いてもよい。第３抵抗Ｒ３は、第１ツェナーダイオードＺＤ１の漏れ電流により第１ａトランジスタＱ１ａがオンしないように当該漏れ電流をグラウンドに流す。

図３の基本構成例と同様に、Ｖ−Ｆ変換回路１０にコンバータ出力電圧Ｖｃｏｎｖが印加されると、第１容量Ｃ１への充電が開始され、時間経過とともに第１容量Ｃ１の電圧が上昇する（ステップ１）。つぎに、第１容量Ｃ１の電圧が第１ツェナーダイオードＺＤ１のツェナー電圧以上になると、第１ａトランジスタＱ１ａがオンし、それに伴って第１ｂトランジスタＱ１ｂもオンする。これにより、第１容量Ｃ１に充電された電荷がフォトダイオードＰｄに流入し、フォトダイオードＰｄが発光する（ステップ２）。つぎに、第１容量Ｃ１および第１インダクタＬ１で共振させて第１ａトランジスタＱ１ａおよび第１ｂトランジスタＱ１ｂを逆バイアスして、第１ａトランジスタＱ１ａおよび第１ｂトランジスタＱ１ｂをオフする（ステップ３）。

このように、ステップ１〜ステップ３を繰り返し、フォトダイオードＰｄを発光させる。第１容量Ｃ１の充電速度は第１容量Ｃ１に流れる電流に比例し、その電流はコンバータ出力電圧Ｖｃｏｎｖに比例するため、コンバータ出力電圧Ｖｃｏｎｖを周波数に変換できる。フォトダイオードＰｄにより生成された光パルス信号は、Ｆ−Ｖ変換回路２０に入力され、当該光パルス信号に応じた電圧が取得される。

なお、図５において第１インダクタＬ１を用いない構成も可能である。第１抵抗Ｒ１、第２抵抗Ｒ２、第１ツェナーダイオードＺＤ１、第１ａトランジスタＱ１ａおよび第１ｂトランジスタＱ１ｂのそれぞれ設定値を調整することにより、共振による逆バイアスを使用しなくても、自己保持電圧により第１ａトランジスタＱ１ａおよび第１ｂトランジスタＱ１ｂをオフさせることが可能である。

つぎに、Ｖ−Ｆ変換回路１０で発生する充電誤差について説明する。以下の説明では、第１容量Ｃ１へは０Ｖから充電するものとし、放電時間はないものと仮定する。第１容量Ｃ１への充電について定電流充電とエクスポネンシャル充電の２種類を考える。定電流充電では、第１容量Ｃ１への充電電圧は、定電流（Ｖｃｏｎｔ／Ｒ１）で直線的に上昇する。これは理想的な線形モデルである。エクスポネンシャル充電は実際の回路の振る舞いである。

定電流充電とエクスポネンシャル充電との差が誤差として現れる。下記（式１）は定電流充電における第１容量Ｃ１の電圧Ｖを示す。下記（式２）はエクスポネンシャル充電における第１容量Ｃ１の電圧Ｖを示す。下記（式３）は定電流充電における第１容量Ｃ１の電圧Ｖが参照電圧Ｖｒｅｆに到達するまでの時間Ｔ１を示す。下記（式４）はエクスポネンシャル充電における第１容量Ｃ１の電圧Ｖが参照電圧Ｖｒｅｆに到達するまでの時間Ｔ２を示す。下記（式５）は時間Ｔ１に対する時間Ｔ２の誤差δ［％］を示す。

図６（ａ）、（ｂ）は、図３のＶ−Ｆ変換回路１０において、コンバータ出力電圧Ｖｃｏｎｖの２０〜２０００Ｖの範囲の誤差δを示す図である。前提として、Ｖｒｅｆ＝５Ｖ、Ｒ１＝４ＭΩ、Ｃ１＝０．５μＦに設定してシミュレーションしている。図６（ａ）は、コンバータ出力電圧Ｖｃｏｎｖの２０〜２０００Ｖの範囲の誤差δをプロットした図である。図６（ｂ）は、図６（ａ）の２０〜２００Ｖの範囲を拡大して示した図である。図６（ａ）、（ｂ）から分かるようにコンバータ出力電圧Ｖｃｏｎｖが低くなるにつれ、誤差δが大きくなる。とくに、５０Ｖ以下では５％を超える誤差δが発生している。

以下、この誤差δを小さくする手法について説明する。まず、コンパレータＣｍｐの参照電圧Ｖｒｅｆを下げる手法について考える。図７は、Ｖ−Ｆ変換回路１０の第２構成例を示す図である。第２構成例は、図３に示した基本構成例と比較し、第４抵抗Ｒ４および第２容量Ｃ２が追加された構成である。

第１抵抗Ｒ１および第４抵抗Ｒ４のそれぞれの入力端子には、コンバータ出力電圧Ｖｃｏｎｖが印加される。第１抵抗Ｒ１の出力端子と、グラウンドとの間に第１容量Ｃ１が接続される。第１抵抗Ｒ１と第１容量Ｃ１との間のノードと、グラウンドとの間に、フォトダイオードＰｄおよび第１トランジスタＱ１の直列回路が接続される。

第４抵抗Ｒ４の出力端子と、グラウンドとの間に第２容量Ｃ２が接続される。コンパレータＣｍｐの反転入力端子には、第４抵抗Ｒ４と第２容量Ｃ１２との間のノード電圧が入力され、その非反転入力端子には参照電圧Ｖｒｅｆが入力される。コンパレータＣｍｐの出力端子は、第１トランジスタＱ１のベース端子に接続される。

図８（ａ）、（ｂ）は、図７のＶ−Ｆ変換回路１０において、コンバータ出力電圧Ｖｃｏｎｖの２０〜２０００Ｖの範囲の誤差δを示す図である。前提として、Ｖｒｅｆ＝１Ｖ、Ｒ１＝４ＭΩ、Ｃ１＝０．５μＦ、Ｒ４＝２０ＭΩ、Ｃ２＝０．５μＦに設定してシミュレーションしている。すなわち、図７のＶ−Ｆ変換回路１０は、図３のＶ−Ｆ変換回路１０と比較し、コンパレータＣｍｐの参照電圧Ｖｒｅｆを１／５に設定している。それに対応して、第４抵抗Ｒ４の抵抗値を５倍にして第２容量Ｃ２に流れ込む電流を１／５にしている。

図８（ａ）は、コンバータ出力電圧Ｖｃｏｎｖの２０〜２０００Ｖの範囲の誤差δをプロットした図である。図８（ｂ）は、図６（ａ）の２０〜２００Ｖの範囲を拡大して示した図である。図８（ａ）、（ｂ）と図６（ａ）、（ｂ）とを比較すると、低電圧領域の誤差δが改善していることが分かる。このように、コンパレータＣｍｐの参照電圧Ｖｒｅｆを下げることにより、誤差δを改善できる。

つぎに、低電圧領域を直線補償する手法について考える。以下の説明では、２００Ｖ以下の領域を補償する例を挙げる。図９は、Ｖ−Ｆ変換回路１０の第３構成例を示す図である。第３構成例は、図３に示した基本構成例と比較し、電流源Ｉおよび差動増幅回路Ａｍｐが追加された構成である。電流源Ｉは、たとえば、ｎチャンネルＭＯＳＦＥＴで構成できる。

電流源Ｉの入力端子にはコンバータ出力電圧Ｖｃｏｎｖが印加される。電流源Ｉの出力端子は、第１抵抗Ｒ１と第１容量Ｃ１との間のノードに接続される。すなわち、電流源Ｉは第１容量Ｃ１は追加的な電流を供給することができる。差動増幅回路Ａｍｐの反転入力端子にはコンバータ出力電圧Ｖｃｏｎｖが印加される。その非反転入力端子には第２参照電圧Ｖｒｅｆ２が入力される。図９の例では第２参照電圧Ｖｒｅｆ２は２００Ｖである。差動増幅回路Ａｍｐは、コンバータ出力電圧Ｖｃｏｎｖと第２参照電圧Ｖｒｅｆ２との差分を増幅して電流源Ｉの制御端子（たとえば、ゲート端子）に入力する。

図９に示す例では、電流源Ｉから第１容量Ｃ１に供給される電流Ｉは、下記（式６）により算出される。
Ｉ＝−（Ｖｃｏｎｖ−２００）×６×１０^９………（式６）

図１０（ａ）、（ｂ）は、図９のＶ−Ｆ変換回路１０において、コンバータ出力電圧Ｖｃｏｎｖの２０〜２０００Ｖの範囲の時間Ｔ２、誤差δを示す図である。上述したように、時間Ｔ２はエクスポネンシャル充電における第１容量Ｃ１の電圧Ｖが参照電圧Ｖｒｅｆに到達するまでの時間を示す。前提として、Ｖｒｅｆ＝５Ｖ、Ｒ１＝４ＭΩ、Ｃ１＝０．５μＦに設定してシミュレーションしている。

図１０（ａ）は、コンバータ出力電圧Ｖｃｏｎｖの２０〜２０００Ｖの範囲の時間Ｔ２および誤差δをまとめた表である。図１０（ｂ）は、コンバータ出力電圧Ｖｃｏｎｖの２０〜２０００Ｖの範囲の時間Ｔ２および誤差δをプロットした図である。図１０（ｂ）から分かるように、低電圧領域を直線補償することにより、誤差δを２％以内に収めることができる。

つぎに、低電圧領域で参照電圧Ｖｒｅｆを補償する手法について考える。以下の例では、低電圧領域で参照電圧Ｖｒｅｆを下げて時間（周期）Ｔ２の増加を補償する。図１１は、Ｖ−Ｆ変換回路１０の第４構成例を示す図である。第４構成例は、図３に示した基本構成例と比較し、第５抵抗Ｒ５、第６抵抗Ｒ６、第７抵抗Ｒ７、第８抵抗Ｒ８、第９抵抗Ｒ９、第１０抵抗Ｒ１０、第１１抵抗Ｒ１１、第２ツェナーダイオードＺＤ２および第３ツェナーダイオードＤ３が追加された構成である。これらの構成は、コンバータ出力電圧Ｖｃｏｎｖが設定値以下になると参照電圧Ｖｒｅｆを低下させる参照電圧補正部として機能する。

コンバータ出力電圧Ｖｃｏｎｖが印加される第１抵抗Ｒ１とグラウンドとの間に、第５抵抗Ｒ５と第２ツェナーダイオードＺＤ２の第１直列回路と、第６抵抗Ｒ６と第３ツェナーダイオードＺＤ３の第２直列回路とが並列に接続される。第２ツェナーダイオードＺＤ２のカソード端子が第５抵抗Ｒ５に接続され、そのアノード端子がグラウンドに接続される。第３ツェナーダイオードＺＤ３のカソード端子が第６抵抗Ｒ６に接続され、そのアノード端子がグラウンドに接続される。

第７抵抗Ｒ７の入力端子は、第５抵抗Ｒ５と第２ツェナーダイオードＺＤ２との間のノードに接続され、第８抵抗Ｒ８の入力端子は、第６抵抗Ｒ６と第３ツェナーダイオードＺＤ３との間のノードに接続される。第７抵抗Ｒ７の出力端子と第８抵抗Ｒ８の出力端子は結合される。

第２トランジスタＱ２のベース端子は当該結合ノードに接続され、そのコレクタ端子は第１０抵抗Ｒ１０を介してコンパレータＣｍｐの非反転入力端子に接続され、そのエミッタ端子は第９抵抗Ｒ９を介してグラウンドに接続される。参照電圧Ｖｒｅｆは、第２トランジスタＱ２のコレクタ端子と第１０抵抗Ｒ１０の入力端子に印加される。第１０抵抗Ｒ１０とコンパレータＣｍｐの非反転入力端子との間のノードと、第２トランジスタＱ２のエミッタ端子と第９抵抗との間のノードとの間に、第１１抵抗Ｒ１１が接続される。

図１１のＶ−Ｆ変換回路１０において、第２ツェナーダイオードＺＤ２および第３ツェナーダイオードＺＤ３を用いて、コンバータ出力電圧Ｖｃｏｎｖの２０〜２００Ｖの範囲で２段の直線で参照電圧Ｖｒｅｆを補正している。まず、第５抵抗Ｒ５の出力端子電圧が第２ツェナーダイオードＺＤ２のツェナー電圧以上になると１段目の補正が発動し、第６抵抗Ｒ６の出力端子電圧が第３ツェナーダイオードＺＤ３以上になると２段目の補正が発動する。

図１２（ａ）、（ｂ）は、図１１のＶ−Ｆ変換回路１０において、コンバータ出力電圧Ｖｃｏｎｖの２０〜２０００Ｖの範囲の時間Ｔ２、誤差δを示す図である。前提として、Ｖｒｅｆ＝５Ｖ、Ｒ１＝４ＭΩ、Ｃ１＝５０ｎＦ、Ｒ５＝９ＭΩ、ＶＤ２＝７Ｖ、Ｒ６＝９ＭΩ、ＶＤ２＝７０Ｖ、Ｒ７＝８００ｋΩ、Ｒ８＝５ＭΩ、Ｒ９＝５０ｋΩ、Ｒ１０＝１００ｋΩ、Ｒ１１＝１ＭΩに設定してシミュレーションしている。なお、ＶＤ２およびＶＤ３は、第２ツェナーダイオードＺＤ２および第３ツェナーダイオードＺＤ３のそれぞれのツェナー電圧を指す。

図１２（ａ）は、コンバータ出力電圧Ｖｃｏｎｖの２０〜２０００Ｖの範囲の時間Ｔ２および誤差δをまとめた表である。図１２（ｂ）は、コンバータ出力電圧Ｖｃｏｎｖの２０〜２０００Ｖの範囲の時間Ｔ２および誤差δをプロットした図である。図１２（ａ）、（ｂ）から分かるように、低電圧領域の参照電圧Ｖｒｅｆを補償することにより、コンバータ出力電圧Ｖｃｏｎｖ＝２０Ｖ以上の誤差δは、±５％以内に収めることができる。コンバータ出力電圧Ｖｃｏｎｖ＝２５Ｖ以上の誤差δは、±３％以内に収めることができる。

図１３は、図３のＶ−Ｆ変換回路１０における第１容量Ｃ１の電圧波形を示す図である。前提として、Ｖｃｏｎｖ＝２０００Ｖ、Ｖｒｅｆ＝５Ｖ、Ｒ１＝４ＭΩ、Ｃ１＝５０ｎＦに設定してシミュレーションしている。Ｖｃｏｎｖ＝２０００Ｖが約５００μｓ（０．５ｍｓ）に変換される。

つぎに、上述の誤差δをＦ−Ｖ変換回路２０で小さくする手法について説明する。図１４は、Ｆ−Ｖ変換回路２０の構成例を示す図である。図１４に示すＦ−Ｖ変換回路２０は、フォトトランジスタＰｔ、第１２抵抗Ｒ１２、第３容量Ｃ３、第１ボルテージフォロワＶｆ１、第２ダイオードＤ２、第４容量Ｃ４、第１３抵抗Ｒ１３、第２ボルテージフォロワＶｆ２、第１４抵抗Ｒ１４、第２コンパレータＣｍｐ２、第１５抵抗Ｒ１５、第５容量Ｃ５、第１６抵抗Ｒ１６および第６容量Ｃ６を備える。

第１２抵抗Ｒ１２、第３容量Ｃ３および第２コンパレータＣｍｐ２は、図３に示したＶ−Ｆ変換回路１０の第１抵抗Ｒ１、第１容量Ｃ１およびコンパレータＣｍｐにそれぞれ対応する。なお、図５に示したＶ−Ｆ変換回路１０では、第２コンパレータＣｍｐ２と第１ツェナーダイオードＺＤ１が対応する。図１３に示したシミュレーション例では、コンパレータＣｍｐの参照電圧Ｖｒｅｆは５Ｖに設定した。これに対して、本構成例では第２コンパレータＣｍｐ２の第３参照電圧Ｖｒｅｆ３を５０ｍＶに設定する。なお、図５に示したＶ−Ｆ変換回路１０では、コンパレータＣｍｐの参照電圧Ｖｒｅｆの代わりに第１ツェナーダイオードＺＤ１のツェナー電圧となる。

このように、図１４に示すＦ−Ｖ変換回路２０は、図３または図５に示すＶ−Ｆ変換回路１０に対応する回路構成とし、１／１００のモデルとする。たとえば、コンバータ出力電圧Ｖｃｏｎｖが２０００Ｖの場合に、Ｆ−Ｖ変換回路２０の出力電圧が２０Ｖになるよう設計する。なお、１／１００に限ることなく、１／ｎ（ｎは１を超える数）であればよい。

図１４において、第１２抵抗Ｒ１２は検出用電圧ＯＵＴを出力する出力端子（チェック端子）Ｔｏに接続される。第１２抵抗Ｒ１２の入力端子とグラウンドとの間に、第６容量Ｃ６が接続される。第１２抵抗Ｒ１２の出力端子とグラウンドとの間に、第３容量Ｃ３が接続される。第３容量Ｃ３は、出力端子Ｔｏから第１２抵抗Ｒ１２を介して流れる電流に応じた電荷を蓄積する。

第１ボルテージフォロワＶｆ１の非反転入力端子には、第１２抵抗Ｒ１２と第３容量Ｃ３との間のノード電圧が印加され、第１ボルテージフォロワＶｆ１の出力端子とその反転入力端子は接続される。第１ボルテージフォロワＶｆ１は、出力インピーダンスを低下させる。

第１ボルテージフォロワＶｆ１の出力端子は、第２ボルテージフォロワＶｆ２の非反転入力端子に順方向バイアスの第２ダイオードＤ２を介して接続される。第２ダイオードＤ２のカソード端子とグラウンドとの間に、第４容量および第１３抵抗Ｒ１３の並列回路が接続される。当該並列回路は第２ボルテージフォロワＶｆ２の非反転入力端子に入力される電圧を安定化させる。

第２ボルテージフォロワＶｆ２の出力端子とその反転入力端子は接続される。第２ボルテージフォロワＶｆ２も、出力インピーダンスを低下させる。第２ボルテージフォロワＶｆ２の出力端子は、第１４抵抗Ｒ１４を介して第２コンパレータＣｍｐ２の反転入力端子に接続される。第２コンパレータＣｍｐ２の非反転入力端子には第３参照電圧Ｖｒｅｆ３が入力される。第２コンパレータＣｍｐ２の出力端子と非反転入力端子との間に、第１５抵抗Ｒ１５と第５容量Ｃ５の並列回路が接続される。また、第２コンパレータＣｍｐ２の出力端子は、第１６抵抗Ｒ１６を介してＦ−Ｖ変換回路２０の出力端子Ｔｏに接続される。

本構成例では、第１４抵抗Ｒ１４の抵抗値より第１５抵抗Ｒ１５の抵抗値を非常に大きく設定しているため、差動増加器の入出力特性よりコンパレータの入出力特性に近くなる。すなわち、入力電圧が第３参照電圧Ｖｒｅｆ３より小さい間は、第２コンパレータＣｍｐ２の出力電圧は最大値をとり、入力電圧が第３参照電圧Ｖｒｅｆ３より大きくなると、第２コンパレータＣｍｐ２の出力電圧は最小値に変化する。したがって、第３参照電圧Ｖｒｅｆ３は、第３容量Ｃ３に充電される最大電圧を規定することになる。

第１２抵抗Ｒ１２と第３容量Ｃ３との間のノードと、グラウンドとの間にフォトトランジスタＰｔが接続される。フォトトランジスタＰｔは、Ｖ−Ｆ変換回路１０のフォトダイオードＰｄから伝達された光パルス信号を受信し、当該光パルス信号に応じてオンオフする。フォトトランジスタＰｔがオンすると、第３容量Ｃ３に蓄積された電荷がグラウンドに抜けて、第３容量Ｃ３の電圧が０Ｖになる。

図１４に示す回路構成において、第５容量Ｃ５は、第３容量Ｃ３へのエクスポネンシャル充電による非線形性を補償するために接続される。容量のインピーダンスは（１／２πｆＣ）である。第５容量Ｃ５と第１５抵抗Ｒ１５との並列回路において、周波数が十分に低い場合、第５容量Ｃ５のインピーダンスが第１５抵抗Ｒ１５の抵抗値に比べて大きくなるため、当該並列回路のインピーダンスはほぼ第１５抵抗Ｒ１５の抵抗値になる。一方、周波数が十分に高い場合、第５容量Ｃ５のインピーダンスが第１５抵抗Ｒ１５の抵抗値に比べて小さくなるため、当該並列回路のインピーダンスはほぼ第５容量Ｃ５のインピーダンスになる。コンパレータＣｍｐ２全体で見ると、カットオフ周波数を超えると増幅率が低下していく。

したがって、カットオフ周波数の値を調整することにより、Ｖ−Ｆ変換回路１０において、低電圧領域（すなわち、低周波領域）では高い増幅率で高速で充電し、それ以外の領域では充電速度を緩めることができる。よって、Ｆ−Ｖ変換回路２０側において、エクスポネンシャル充電による非線形性を補償することができる。

図１５は、図１４のＦ−Ｖ変換回路２０における第３容量Ｃ３の電圧波形を示す図である。前提として、Ｖｒｅｆ３＝５０ｍＶ、Ｒ１２＝４ＭΩ、Ｃ３＝５０ｎＦ、Ｃ４＝１０ｎＦ、Ｒ１３＝１ＭΩ、Ｒ１４＝１００Ω、Ｒ１５＝１００ＭΩ、Ｃ５＝２００μＦ、Ｒ１６＝１ｋΩ、Ｃ６＝５００ｎＦに設定してシミュレーションしている。ｆ＝１．９９９６ｋＨｚ（約５０１μｓ）が２０Ｖに変換される。

図１６（ａ）、（ｂ）は、図３のＶ−Ｆ変換回路１０および図１４のＦ−Ｖ変換回路２０において、コンバータ出力電圧Ｖｃｏｎｖの１５〜２０００Ｖの範囲の、時間Ｔ、周波数ｆ、出力電圧Ｖｏｕｔおよび誤差を示す図である。図１６（ａ）、（ｂ）に示すシミュレーション結果は、図３のＶ−Ｆ変換回路１０にコンバータ出力電圧Ｖｃｏｎｖを入力し、時間Ｔおよび周波数ｆを求め、当該周波数ｆを図１４のＦ−Ｖ変換回路２０に入力し、出力電圧Ｖｏｕｔを求めたものである。誤差Δは下記（式７）により求められる。
Δ＝（Ｖｃｏｎｖ−Ｖｏｕｔ＊１００）×Ｖｃｏｎｖ＊１００………（式７）

図１６（ａ）は、コンバータ出力電圧Ｖｃｏｎｖの１５〜２０００Ｖの範囲の、時間Ｔ、周波数ｆ、出力電圧Ｖｏｕｔおよび誤差をまとめた表である。図１６（ｂ）は、コンバータ出力電圧Ｖｃｏｎｖの１５〜２０００Ｖの範囲の誤差をプロットした図である。図１６（ａ）、（ｂ）から分かるように、図１４のＦ−Ｖ変換回路２０を用いることにより、Ｖ−Ｆ変換回路１０に入力される電圧と、Ｆ−Ｖ変換回路２０で検出される電圧との正規化後の誤差を１％以内に収めることができる。

図１７（ａ）、（ｂ）は、図１４のＦ−Ｖ変換回路２０における第３容量Ｃ３の電圧波形の一例を示す図である。図１７（ａ）は波形を巨視的に、図１７（ｂ）は微視的に見た図である。図１７（ａ）、（ｂ）では、ｆ＝６９８．３Ｈｚ（Ｔ＝約１．４３ｍｓ）の例を示しており、図１６（ａ）から分かるようにコンバータ出力電圧Ｖｃｏｎｖが７００Ｖの例である。このとき、図１４のＦ−Ｖ変換回路２０の出力電圧Ｖｏｕｔは約７Ｖとなる。

図１８（ａ）、（ｂ）は、図１４のＦ−Ｖ変換回路２０における第３容量Ｃ３の電圧波形の別の例を示す図である。図１８（ａ）、（ｂ）では、ｆ＝１７．４Ｈｚ（Ｔ＝約５７ｍｓ）の例を示しており、図１６（ａ）から分かるようにコンバータ出力電圧Ｖｃｏｎｖが２０Ｖの例である。このとき、図１４のＦ−Ｖ変換回路２０の出力電圧Ｖｏｕｔは約２０ｍＶとなる。

図１７（ｂ）と図１８（ｂ）とを比較すると、低周波数の後者では、伝達される光パルス信号がハイレベルになりフォトトランジスタＰｔがオンになるタイミングより前に、第３容量Ｃ３の電圧が第３参照電圧Ｖｒｅｆ３の５０ｍＶに到達することが分かる。前者では、フォトトランジスタＰｔがオンになるタイミングと第３容量Ｃ３の電圧が第３参照電圧Ｖｒｅｆ３の５０ｍＶに到達するタイミングが実質的に同時であることが分かる。このように、図１４のＦ−Ｖ変換回路２０は、周波数帯域に応じて第３容量Ｃ３への充電速度を調整することにより、エクスポネンシャル充電による非線形性を補償できる。

以上説明したように本実施の形態によれば、直流高電圧を安全に高精度に検出することができる。直流高電圧を出力する電源装置の電圧を、直接検出しようとすると人体に危険が及ぶ場合がある。図１に示した手法では高電圧を監視するために、高電圧を分岐し、電圧を下げて監視している。具体的には、高電圧を出力する出力トランスＴ１の一次側（低圧側）から電圧を取得し、その電圧を電圧検出トランスＴ２を用いてさらに下げて監視している。この手法では、出力トランスＴ１の一次側のリーケージインダクタンスＬ５によって電圧波形が歪み場合があり、十分な電圧検出精度を得られない場合がある。

この点、本実施の形態によれば、フォトカプラＰｃを用いてＶ−Ｆ変換することにより電圧検出トランスＴ２を用いずに安全に高電圧を検出できる。より具体的には、Ｖ−Ｆ変換回路１０で直流高電圧を光パルス信号に変換し、フォトカプラＰｃで絶縁し、その光パルス信号をＦ−Ｖ変換回路２０で低電圧に変換する。Ｖ−Ｆ変換回路１０では、検出対象の電圧を第１容量Ｃ１に充電し、第１容量Ｃ１が所定の電圧まで上昇したときに放電し、そのエネルギーによりフォトダイオードＰｄが発光する。ここで、充電時間の長さ、つまりフォトカプラＰｃの発振周波数は、検出対象の電圧の大きさに比例するためＶ−Ｆ変換できる。その後、Ｖ−Ｆ変換回路１０と絶縁されたＦ−Ｖ変換回路２０において、Ｆ−Ｖ変換することにより、直流高電圧を直流低電圧へ変換することができ、直流高電圧を安全に検出できる。

また、本実施の形態によれば、出力トランスＴ１の二次側から検出対象の電圧を取得するため、一次側のリーケージインダクタンスＬ５の影響を受けずに電圧を検出できる。また、本実施の形態によれば、わずかな電流で第１容量Ｃ１および第３容量Ｃ３に充電するため、消費電力を極めて低減できる。

また、図１に示した手法では、直流高電圧を直接降圧するのではなく、整流前の交流電圧を降圧するため、降圧後に新たに整流器を用いて整流する必要がある。この点、本実施の形態によれば、整流された直流高電圧を検出するため、追加的な整流器を用いずに電圧を検出できる。

また、図５に示したＶ−Ｆ変換回路１０の第１構成例によれば、オペアンプなどの能動素子を使用していないため、回路規模の簡素化、低コスト化を図ることができる。さらに、図７、図９、図１１に示したＶ−Ｆ変換回路１０の第２〜４構成例、および図１４に示したＦ−Ｖ変換回路２０の構成例によれば、エクスポネンシャル充電による非線形性を補償することができる。したがって、検出対象電圧の検出精度を高めることができる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

１００ 電圧検出システム、 １０ Ｖ−Ｆ変換回路、 ２０ Ｆ−Ｖ変換回路、 Ｐｃ フォトカプラ、 Ｐｄ フォトダイオード、 Ｐｔ フォトトランジスタ、 １５ 光ファイバ、 Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗、 Ｒ３ 第３抵抗、 Ｒ４ 第４抵抗、 Ｒ５ 第５抵抗、 Ｒ６ 第６抵抗、 Ｒ７ 第７抵抗、 Ｒ８ 第８抵抗、 Ｒ９ 第９抵抗、 Ｒ１０ 第１０抵抗、 Ｒ１１ 第１１抵抗、 Ｒ１２ 第１２抵抗、 Ｒ１３ 第１３抵抗、 Ｒ１４ 第１４抵抗、 Ｒ１５ 第１５抵抗、 Ｒ１６ 第１６抵抗、 Ｃ１ 第１容量、 Ｃ２ 第２容量、 Ｃ３ 第３容量、 Ｃ４ 第４容量、 Ｃ５ 第５容量、 Ｃ６ 第６容量、 Ｄ１ 第１ダイオード、 Ｄ２ 第２ダイオード、 ＺＤ１ 第１ツェナーダイオード、 ＺＤ２ 第２ツェナーダイオード、 ＺＤ３ 第３ツェナーダイオード、 Ｃｍｐ コンパレータ、 Ｉ 電流源、 Ａｍｐ 差動増幅回路、 Ｃｍｐ２ 第２コンパレータ、 Ｖｆ１ 第１ボルテージフォロワ、 Ｖｆ２ 第２ボルテージフォロワ。

Claims (4)

1. 検出対象の直流高電圧を周波数に変換する電圧−周波数変換回路と、
   前記電圧−周波数変換回路により変換された周波数に応じた直流低電圧に変換する周波数−電圧変換回路と、を備え、
   前記周波数−電圧変換回路は、
   検出用電圧を出力する出力端子に接続された第１抵抗と、
   前記第１抵抗の出力ノードに接続され、前記出力端子から前記第１抵抗を介して流れる電流に応じた電荷を蓄積する第１容量と、
   前記第１抵抗の出力ノードの電圧が反転入力端子に入力され、参照電圧が非反転入力端子に入力され、両者の比較結果に応じた電圧を第２抵抗を介して前記出力端子に出力するコンパレータと、
   前記第１抵抗の出力ノードとグラウンドとの間に接続され、前記電圧−周波数変換回路の発光素子から伝達された光パルス信号を受信し、当該光パルス信号に応じてオンオフする受光素子と、を含み、
   前記コンパレータの出力端子と、前記コンパレータの反転入力端子との間に、前記第１容量の充電電圧の非線形性を補償するための第２容量が接続されることを特徴とする電圧変換システム。
2. 検出対象の直流高電圧が印加される抵抗と、
   前記抵抗の出力ノードに接続され、前記抵抗に流れる電流に応じた電荷を蓄積する容量と、
   前記抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数−電圧変換回路の受光素子に伝達する発光素子と、
   前記発光素子への電流流入をスイッチングするスイッチ部と、
   前記抵抗の出力ノードの電圧と第１参照電圧とを比較し、前記出力ノードの電圧が前記第１参照電圧以上になると前記スイッチ部をオンして、前記発光素子に電流を流入させるコンパレータと、
   前記容量に追加的な電流を流すための電流源と、
   前記直流高電圧と第２参照電圧とを差動増幅して生成した電圧により、前記電流源を制御する差動増幅回路と、
   を備えることを特徴とする電圧−周波数変換回路。
3. 検出対象の直流高電圧が印加される抵抗と、
   前記抵抗の出力ノードに接続され、前記抵抗に流れる電流に応じた電荷を蓄積する容量と、
   前記抵抗の出力ノードに接続され、電流を光パルス信号に変換して当該光パルス信号を周波数−電圧変換回路の受光素子に伝達する発光素子と、
   前記発光素子への電流流入をスイッチングするスイッチ部と、
   前記抵抗の出力ノードの電圧と参照電圧とを比較し、前記出力ノードの電圧が前記参照電圧以上になると前記スイッチ部をオンして、前記発光素子に電流を流入させるコンパレータと、
   前記直流高電圧が設定値以下になると前記参照電圧を低下させる参照電圧補正部と、
   を備えることを特徴とする電圧−周波数変換回路。
4. 検出用電圧を出力する出力端子に接続された第１抵抗と、
   前記第１抵抗の出力ノードに接続され、前記出力端子から前記第１抵抗を介して流れる電流に応じた電荷を蓄積する第１容量と、
   前記第１抵抗の出力ノードの電圧が反転入力端子に入力され、参照電圧が非反転入力端子に入力され、両者の比較結果に応じた電圧を第２抵抗を介して前記出力端子に出力するコンパレータと、
   前記第１抵抗の出力ノードとグラウンドとの間に接続され、検出対象の直流出力電圧を周波数に変換する電圧−周波数変換回路の発光素子から伝達された光パルス信号を受信し、当該光パルス信号に応じてオンオフする受光素子と、を含み、
   前記コンパレータの出力端子と、前記コンパレータの反転入力端子との間に、前記第１容量の充電電圧の非線形性を補償するための第２容量が接続されることを特徴とする周波数−電圧変換回路。

Images