JP5804552B2 - Dc/dc変換器及び電源モジュール - Google Patents
Dc/dc変換器及び電源モジュール Download PDFInfo
- Publication number
- JP5804552B2 JP5804552B2 JP2011168783A JP2011168783A JP5804552B2 JP 5804552 B2 JP5804552 B2 JP 5804552B2 JP 2011168783 A JP2011168783 A JP 2011168783A JP 2011168783 A JP2011168783 A JP 2011168783A JP 5804552 B2 JP5804552 B2 JP 5804552B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- switch
- input voltage
- vin
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 363
- 238000006243 chemical reaction Methods 0.000 description 28
- 230000007423 decrease Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- 230000004907 flux Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
図1を用いて、本実施形態に係る電源モジュール1を説明する。電源モジュール1は、電源11、スイッチトキャパシタ部12、レギュレータ13、及び制御部14を備えている。電源モジュール1は、負荷回路Rに接続される。電源モジュール1は、負荷回路Rに電力を供給する。
スイッチトキャパシタ部12の降圧比が1/rであるとする。rが、r≦2(N−1)である場合、制御部14は、デジタル選択モードで動作するようスイッチトキャパシタ部12を制御する。この場合、制御部14は、第1〜第3スイッチ群及び第4スイッチS4のオン/オフを切り替えることで、入力電圧Vinの2(N−1)分の1の整数倍を掛け合わせた電圧で、第1〜第NキャパシタC1〜CNを充電する。
まず、第1期間の間、全てのキャパシタC1〜C4が直列接続される。直列接続された第1〜第4キャパシタC1〜C4の両端に入力電圧Vinが印可され、第1〜第4キャパシタC1〜C4が入力電圧Vinで充電される。具体的には、制御部14が第4スイッチS4及び第3スイッチ群をオンし、第1スイッチ群及び第2スイッチ群をオフするようスイッチトキャパシタ部12を制御することで、第1〜第4キャパシタC1〜C4を直列接続し、両端に入力電圧Vinを印可する。
次に、第2期間の間、第1キャパシタC1と、直列接続された第2〜第4キャパシタC2〜C4とが並列接続される。具体的には、制御部14は、第11スイッチS11、第21スイッチS21及び第32,第33スイッチS32,S33をオンし、それ以外のスイッチをオフするようスイッチトキャパシタ部12を制御する。
第3期間の間、第2キャパシタC2と、直列接続された第3,第4キャパシタC3,C4とが並列接続される。具体的には、制御部14は、第12スイッチS12、第22スイッチS22及び第33スイッチS33をオンし、それ以外のスイッチをオフするようスイッチトキャパシタ部12を制御する。
第4期間の間、第3キャパシタC3と第4キャパシタC4とが並列接続される。具体的には、制御部14は、第13スイッチS13及び第23スイッチS23をオンし、それ以外のスイッチをオフするようスイッチトキャパシタ部12を制御する。
スイッチトキャパシタ部12の降圧比が1/rであり、rが、r≦Tri(N+1)である場合、制御部14は、トリボナッチモードで動作するようスイッチトキャパシタ部12を制御する。この場合、制御部14は、第1〜第3スイッチ群及び第4スイッチS4のオン/オフを切り替えることで、入力電圧VinのTri(N+1)分の1の整数倍を掛け合わせた電圧で、第1〜第NキャパシタC1〜CNを充電する。ここで、Tri(x)は、いわゆるトリボナッチ数列をあらわし、次式で定義される。
Tri(0)=0
Tri(1)=1
Tri(2)=1
Tri(x+3)=Tri(x)+Tri(x+1)+Tri(x+2)
まず、第1期間の間、第1〜第3キャパシタC1〜C3が直列接続され、第3キャパシタC3と第4キャパシタC4とが並列接続される。また、直列接続された第1〜第3キャパシタC1〜C3の両端に入力電圧Vinが印可される。具体的には、制御部14が第4スイッチS4、第23スイッチS23、第13スイッチS13、及び第31、第32スイッチS31,S32をオンし、それ以外のスイッチをオフするようにスイッチトキャパシタ部12を制御する。
Vin=Vc1+Vc2+Vc3
Vc(3k−3)=Vc(3k−2)+Vc(3k−1)+Vc3k
次に、第2期間の間、第1キャパシタC1と、直列接続された第2〜第4キャパシタC2〜C4とが並列接続される。具体的には、制御部14は、第11スイッチS11、第21スイッチS21及び第32,第33スイッチS32,S33をオンし、それ以外のスイッチをオフするようスイッチトキャパシタ部12を制御する。
Vc(3k−2)=Vc(3k−1)+Vc3k+Vc(3k+1)
第3期間の間、第2キャパシタC2と、直列接続された第3,第4キャパシタC3,C4とが並列接続される。具体的には、制御部14は、第12スイッチS12、第22スイッチS22及び第33スイッチS33をオンし、それ以外のスイッチをオフするようスイッチトキャパシタ部12を制御する。
Vc(3k−1)=Vc3k+Vc(3k+1)+Vc(3k+2)
スイッチトキャパシタ部12の降圧比が1/rであり、rが、r≦Fib(N+1)である場合、制御部14は、フィボナッチモードで動作するようスイッチトキャパシタ部12を制御する。この場合、制御部14は、第1〜第3スイッチ群及び第4スイッチS4のオン/オフを切り替えることで、入力電圧VinのFib(N+1)分の1の整数倍を掛け合わせた電圧で、第1〜第NキャパシタC1〜CNを充電する。ここで、Fib(x)は、いわゆるフィボナッチ数列をあらわし、次式で定義される。
Fib(0)=0
Fib(1)=1
Fib(x+2)=Fib(x)+Fib(x+1)
まず、第1期間の間、第1,第2キャパシタC1,C2が直列接続され、第2キャパシタC2と直列接続された第3,第4キャパシタC3,C4とが並列接続される。また、直列接続された第1,第2キャパシタC1,C2の両端に入力電圧Vinが印可される。具体的には、制御部14が第4スイッチS4、第12スイッチS12、第22スイッチS22、及び第31、第33スイッチS31,S33をオンし、それ以外のスイッチをオフするようにスイッチトキャパシタ部12を制御する。
Vin=Vc1+Vc2
Vc(2k−2)=Vc(2k−1)+Vc2k
次に、第2期間の間、第1キャパシタC1と直列接続された第2,第3キャパシタC2,C3とが並列接続され、第2キャパシタC2と直列接続された第3,第4キャパシタC3,C4とが並列接続される。具体的には、制御部14は、第11スイッチS11、第21,第22スイッチS21,S22及び第32,第33スイッチS32,S33をオンし、それ以外のスイッチをオフするようスイッチトキャパシタ部12を制御する。
Vc1=Vc2+Vc3
Vc(2k−1)=Vc2k+Vc(2k+1)
スイッチトキャパシタ部12の降圧比が1/rであり、rが、r≦Nである場合、制御部14は、直並列モードで動作するようスイッチトキャパシタ部12を制御する。この場合、制御部14は、第1〜第3スイッチ群及び第4スイッチS4のオン/オフを切り替えることで、入力電圧VinのN分の1を掛け合わせた電圧で、第1〜第NキャパシタC1〜CNを充電する。
まず、第1期間の間、第1〜第NキャパシタC1〜CNが直列接続される。また、直列接続された第1〜第NキャパシタC1〜CNの両端に入力電圧Vinが印可される。具体的には、制御部14が第4スイッチS4、第3スイッチ群をオンし、第1,第2スイッチ群をオフするようにスイッチトキャパシタ部12を制御する。
Vcj=Vin/N (j=1,2,・・・,N)
次に、第2期間の間、第1〜第NキャパシタC1〜CNは、それぞれ並列接続される。具体的には、制御部14が第4スイッチS4、第3スイッチ群をオフし、第1,第2スイッチ群をオンするようにスイッチトキャパシタ部12を制御する。
図11に、制御部14が第4スイッチS4、第3スイッチ群をオフし、第1,第2スイッチ群をオンした場合のスイッチトキャパシタ部12の瞬時等価回路を示す。この場合、第2〜第4キャパシタC2〜C4の各電圧Vc2〜Vc4は、Vc1と等しくなる。
Vcj=Vin/N (j=1,2,・・・,N)
12 スイッチトキャパシタ部
13 レギュレータ
14 制御部
Claims (8)
- 入力電圧Vinに対し出力電圧Vout=(s/r)×Vinを出力するDC/DC変換器であって、
N個のキャパシタと、
3N−2個のスイッチと、を備え、
前記3N−2個のスイッチのオンオフを切り替えることにより、
r≦2(N−1)の場合、1≦s≦2 (N−1) であり(sは自然数)、前記入力電圧Vinの2(N−1)分の1の整数倍を掛け合わせた電圧で、前記N個のキャパシタを充電し、
r≦Tri(N+1)(Tri(x)はトリボナッチ数列)の場合、1≦s≦Tri(N+1)であり(sは自然数)、前記入力電圧VinのTri(N+1)分の1の整数倍を掛け合わせた電圧で、前記N個のキャパシタを充電し、
r≦Fib(N+1)(Fib(x)はフィボナッチ数列)の場合、1≦s≦Fib(N+1)であり(sは自然数)、前記入力電圧VinのFib(N+1)分の1の整数倍を掛け合わせた電圧で、前記N個のキャパシタを充電し、
r≦Nの場合、1≦s≦Nであり(sは自然数)、前記入力電圧VinのN分の1を掛け合わせた電圧で、前記N個のキャパシタを充電し、
該第1〜第Nキャパシタの充電電圧を単独にもしくはいくつか加算して、前記出力電圧Voutを生成することを特徴とするDC/DC変換器。 - 前記N個のキャパシタは、第1〜第Nキャパシタであり、
前記3N−2個のスイッチは、
一端が第n(n=1,2,・・・,N−1)キャパシタの一端に接続され、他端が第n+1キャパシタの一端に接続された第1nスイッチを有する第1スイッチ群と、
一端が第nキャパシタの他端に接続された第2nスイッチを有し、該第2nスイッチの他端同士が接続されている第2スイッチ群と、
一端が第nキャパシタの他端に接続され、他端が第n+1キャパシタの一端に接続された第3nスイッチを有する第3スイッチ群と、
一端が入力端子に接続され、他端が前記第1キャパシタの一端に接続された第4スイッチと、を備えることを特徴とする請求項1に記載のDC/DC変換器。 - r≦2(N−1)の場合、
第1〜第Nキャパシタが直列接続され、該第1〜第Nキャパシタの両端に前記入力電圧Vinが印可される第1期間と、
直列接続された第j〜第Nキャパシタと、第j−1キャパシタとが並列接続される第j期間(j=2〜N−1)と、
第N−1キャパシタと第Nキャパシタとが並列接続される第N期間と、
を繰り返すように前記第1〜第3スイッチ群及び前記第4スイッチのオンオフを切り替えることを特徴とする請求項2に記載のDC/DC変換器。 - r≦Tri(N+1)の場合、
第1〜第3キャパシタが直列接続され、該第1〜第3キャパシタの両端に前記入力電圧Vinが印可されるとともに、直列接続された第3k−2,第3k−1,及び第3kキャパシタと、第3k−3キャパシタとが並列接続される第1期間と、
直列接続された第3k−1,第3k,及び第3k+1キャパシタと、第3k−2キャパシタとが並列接続される第2期間と、
直列接続された第3k,第3k+1,及び第3k+2キャパシタと、第3k−1キャパシタとが並列接続される(kは、2以上、N/3以下の整数)第3期間と、
を繰り返すように前記第1〜第3スイッチ群及び前記第4スイッチのオンオフを切り替えることを特徴とする請求項2に記載のDC/DC変換器。 - r≦Fib(N+1)の場合、
第1及び第2キャパシタが直列接続され、該第1及び第2キャパシタの両端に前記入力電圧Vinが印可されるとともに、直列接続された第2k−1及び第2kキャパシタと、第2k−2キャパシタとが並列接続される第1期間と、
直列接続された第2、第3キャパシタと、第1キャパシタとが並列接続され、直列接続された第2k及び第2k+1キャパシタと、第2k−1キャパシタとが並列接続される(kは、2以上、N/2以下の整数)第2期間と、
を繰り返すように前記第1〜第3スイッチ群及び前記第4スイッチのオンオフを切り替えることを特徴とする請求項2に記載のDC/DC変換器。 - r≦Nの場合、
第1〜第Nキャパシタのうちr個のキャパシタが直列接続され、該r個のキャパシタの両端に前記入力電圧Vinが印可される第1期間と、
前記r個のキャパシタのうちs個のキャパシタが直列接続される第2期間と
を繰り返すように前記第1〜第3スイッチ群及び前記第4スイッチのオンオフを切り替えることを特徴とする請求項2に記載のDC/DC変換器。 - 入力電圧Vinに対し出力電圧Vout=(s/r)×Vinを生成するDC/DC変換器であって、
N個のキャパシタと、
3N−2個のスイッチと、
前記N個のキャパシタ及び前記3N−2個のスイッチによって降圧した前記出力電圧をさらに降圧して出力するレギュレータと、を備え、
前記3N−2個のスイッチのオンオフを切り替えることにより、
r≦2(N−1)の場合、1≦s≦2 (N−1) であり(sは自然数)、前記入力電圧Vinの2(N−1)分の1の整数倍を掛け合わせた電圧で、前記N個のキャパシタを充電し、
r≦Tri(N+1)(Tri(x)はトリボナッチ数列)の場合、1≦s≦Tri(N+1)であり(sは自然数)、前記入力電圧VinのTri(N+1)分の1の整数倍を掛け合わせた電圧で、前記N個のキャパシタを充電し、
r≦Fib(N+1)(Fib(x)はフィボナッチ数列)の場合、1≦s≦Fib(N+1)であり(sは自然数)、前記入力電圧VinのFib(N+1)分の1の整数倍を掛け合わせた電圧で、前記N個のキャパシタを充電し、
r≦Nの場合、1≦s≦Nであり(sは自然数)、前記入力電圧VinのN分の1を掛け合わせた電圧で、前記N個のキャパシタを充電し、
該第1〜第Nキャパシタの充電電圧を単独にもしくはいくつか加算して、前記出力電圧Voutを生成することを特徴とするDC/DC変換器。 - 入力電圧Vinを生成する電源と、
入力電圧Vinに対し出力電圧Vout=(s/r)×Vinを生成するDC/DC変換器と、を備え、
前記DC/DC変換器は、
N個のキャパシタと、
3N−2個のスイッチと、
前記N個のキャパシタ及び前記3N−2個のスイッチによって降圧した前記出力電圧をさらに降圧して出力するレギュレータと、を備え、
前記3N−2個のスイッチのオンオフを切り替えることにより、
r≦2(N−1)の場合、1≦s≦2 (N−1) であり(sは自然数)、前記入力電圧Vinの2(N−1)分の1の整数倍を掛け合わせた電圧で、前記N個のキャパシタを充電し、
r≦Tri(N+1)(Tri(x)はトリボナッチ数列)の場合、1≦s≦Tri(N+1)であり(sは自然数)、前記入力電圧VinのTri(N+1)分の1の整数倍を掛け合わせた電圧で、前記N個のキャパシタを充電し、
r≦Fib(N+1)(Fib(x)はフィボナッチ数列)の場合、1≦s≦Fib(N+1)であり(sは自然数)、前記入力電圧VinのFib(N+1)分の1の整数倍を掛け合わせた電圧で、前記N個のキャパシタを充電し、
r≦Nの場合、1≦s≦Nであり(sは自然数)、前記入力電圧VinのN分の1を掛け合わせた電圧で、前記N個のキャパシタを充電し、
該第1〜第Nキャパシタの充電電圧を単独にもしくはいくつか加算して、前記出力電圧Voutを生成することを特徴とする電源モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168783A JP5804552B2 (ja) | 2011-08-01 | 2011-08-01 | Dc/dc変換器及び電源モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168783A JP5804552B2 (ja) | 2011-08-01 | 2011-08-01 | Dc/dc変換器及び電源モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013034298A JP2013034298A (ja) | 2013-02-14 |
JP5804552B2 true JP5804552B2 (ja) | 2015-11-04 |
Family
ID=47789714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011168783A Expired - Fee Related JP5804552B2 (ja) | 2011-08-01 | 2011-08-01 | Dc/dc変換器及び電源モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5804552B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8619445B1 (en) | 2013-03-15 | 2013-12-31 | Arctic Sand Technologies, Inc. | Protection of switched capacitor power converter |
WO2017143044A1 (en) * | 2016-02-16 | 2017-08-24 | Arctic Sand Technologies, Inc. | Switched capacitors for ac-dc applications |
KR101997844B1 (ko) * | 2017-11-08 | 2019-07-08 | 충북대학교 산학협력단 | 분할 커패시터의 고효율 단계별 충전방법 및 장치 |
CN109617407B (zh) * | 2018-12-19 | 2020-02-07 | 北京理工大学 | 一种升压式串并联全谐振开关电容变换器 |
JP6721754B2 (ja) * | 2019-05-08 | 2020-07-15 | シチズン時計株式会社 | 降圧回路及びこれを用いた降圧充電回路 |
JP7426273B2 (ja) * | 2020-03-30 | 2024-02-01 | 株式会社デンソーテン | 昇降圧装置および昇降圧方法 |
KR102282706B1 (ko) * | 2020-11-26 | 2021-07-29 | 인텍전기전자 주식회사 | 영전압-영전류 직류 차단 장치 |
CN112994449B (zh) * | 2021-02-26 | 2022-08-19 | 珠海澳大科技研究院 | 三态谐振开关电容功率变换器及其控制方法 |
CN116207976A (zh) * | 2021-12-01 | 2023-06-02 | 澳门大学 | 一种降压电路及电源管理装置 |
CN114598147A (zh) * | 2022-03-03 | 2022-06-07 | 珠海澳大科技研究院 | 降压直流-直流转换器、控制方法及电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2844650B2 (ja) * | 1989-01-21 | 1999-01-06 | 日本電気株式会社 | スイツチトキヤパシタ方式出力電圧制御回路 |
JPH03117938U (ja) * | 1990-03-14 | 1991-12-05 | ||
JPH05336734A (ja) * | 1992-03-30 | 1993-12-17 | Sumitomo Metal Ind Ltd | Dc−dcコンバータ |
JP3480423B2 (ja) * | 2000-05-25 | 2003-12-22 | 松下電器産業株式会社 | 電源回路 |
JP2003033009A (ja) * | 2001-07-13 | 2003-01-31 | Takion Co Ltd | 電源装置 |
-
2011
- 2011-08-01 JP JP2011168783A patent/JP5804552B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013034298A (ja) | 2013-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5804552B2 (ja) | Dc/dc変換器及び電源モジュール | |
US20230283175A1 (en) | Power converter with modular stages connected by floating terminals | |
US10574140B2 (en) | Charge balanced charge pump control | |
US10069408B2 (en) | Switched capacitor circuit modifying voltage on the inductor of a buck regulator | |
KR102125595B1 (ko) | 컨버터와 다단 배전압 정류회로를 병용한 균등화 기능을 구비한 충방전기 | |
US7948221B2 (en) | Electric power converter | |
US9093901B2 (en) | Switching converter and method for controlling a switching converter | |
WO2014024184A1 (en) | A high efficiency resonant switched capacitor converter with continuous conversion ratio | |
JP7015172B2 (ja) | 調整回路及びスイッチングネットワークを備えるフレキシブルな電力変換器構造 | |
US7224085B2 (en) | Single inductor dual output buck converter | |
JP5538791B2 (ja) | スイッチトキャパシタ電源装置 | |
Chen et al. | A 92.7%-efficiency 30A 48V-to-1V dual-path hybrid Dickson converter for PoL applications | |
Athikkal et al. | A voltage multiplier based non isolated high gain DC-DC converter for DC bus application | |
KR20160058999A (ko) | 다중 출력 스위치드 캐패시터 dc-dc 변환기 | |
JP2013172467A (ja) | スイッチング電源回路 | |
KR20100054643A (ko) | 컨버터의 최적의 상의 개수를 선정하는 방법 및 이를 이용한 장치 | |
JP5673920B2 (ja) | 縦続接続昇圧型スイッチング電源回路 | |
CN110707923B (zh) | 一种升降压电荷泵 | |
Sekine et al. | Multi-Output SEIPC Multiplied Boost Converter with Exclusive Control | |
Shiming et al. | High-efficiency synchronous dual-output switched-capacitor dc-dc converter with digital state machine control | |
Abbas et al. | Efficient Performance Technical Selection of Positive Buck-Boost Converter | |
Sun et al. | Digital time-multiplexing control of single-switch dual-output dc/dc converter | |
Chakraborty et al. | A Single-Active Switch SCN-supported Enhanced Boost DC-DC converter for PV application | |
Kumar et al. | Design and Evaluation of Charge Pump | |
KR20230150743A (ko) | 인덕터가 없는 전력 컨버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5804552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |