JP5794075B2 - Electronic device and manufacturing method thereof - Google Patents

Electronic device and manufacturing method thereof Download PDF

Info

Publication number
JP5794075B2
JP5794075B2 JP2011213470A JP2011213470A JP5794075B2 JP 5794075 B2 JP5794075 B2 JP 5794075B2 JP 2011213470 A JP2011213470 A JP 2011213470A JP 2011213470 A JP2011213470 A JP 2011213470A JP 5794075 B2 JP5794075 B2 JP 5794075B2
Authority
JP
Japan
Prior art keywords
graphene sheet
source electrode
drain electrode
openings
zigzag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011213470A
Other languages
Japanese (ja)
Other versions
JP2013074208A (en
Inventor
秀幸 實宝
秀幸 實宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011213470A priority Critical patent/JP5794075B2/en
Publication of JP2013074208A publication Critical patent/JP2013074208A/en
Application granted granted Critical
Publication of JP5794075B2 publication Critical patent/JP5794075B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明はグラフェンシートを使った電子装置に関する。   The present invention relates to an electronic device using a graphene sheet.

グラフェンは例えば黒鉛結晶中において炭素の六角形格子を構成するsp結合をした炭素原子よりなる原子層であるが、散乱の効果を抑制できれば室温でも200000cm2-1cm-1を超える非常に大きな電子移動度を達成可能であることから、グラフェンのシートを使って超高速電子装置を作製する研究がなされている。 Graphene for example an atomic layer made of carbon atoms of sp 2 bonds constituting the hexagonal lattice of carbon in the graphite crystal, if suppressing the effect of scattering beyond the 200000cm 2 V -1 cm -1 at room temperature very Since high electron mobility can be achieved, research on fabricating ultrafast electronic devices using graphene sheets has been conducted.

しかしながら黒鉛結晶と同様にグラフェンシートも半金属であり、価電子帯と伝導帯が重なっていてバンドギャップが存在しないため、そのままでは電流のスイッチングに使えない。   However, as with graphite crystals, graphene sheets are also semimetals, and since the valence band and conduction band overlap and there is no band gap, it cannot be used for current switching as it is.

このため、特許文献1におけるようにグラフェンシートにより幅が10nm以下のリボン状構造を形成し、量子閉じ込め効果によって、バンドギャップを発生させる技術が提案されている。   For this reason, a technique has been proposed in which a ribbon-like structure having a width of 10 nm or less is formed by a graphene sheet as in Patent Document 1 and a band gap is generated by a quantum confinement effect.

またグラフェンシートに半径が10nm前後の孔をメッシュ状に形成し、形成された孔の周期配列の効果によりバンドギャップを発生させる技術も提案されている(非特許文献1〜3)。バンドギャップが発生するという効果までは言及されていないものの、このような穴開き構造は、特許文献2よっても公知である。   In addition, a technique has been proposed in which holes having a radius of around 10 nm are formed in a graphene sheet in a mesh shape and a band gap is generated by the effect of periodic arrangement of the formed holes (Non-Patent Documents 1 to 3). Although no mention is made of the effect of generating a band gap, such a perforated structure is also known from Patent Document 2.

特開2009−94190号公報JP 2009-94190 A 特開平10−139411号公報JP-A-10-139411

J. Bai et al., Nature Nanotech. 5, 190 (2010)J. Bai et al., Nature Nanotech. 5, 190 (2010) M. Kim et al., Nano. Lett. 10, 1125 (2010)M. Kim et al., Nano. Lett. 10, 1125 (2010) X. Liang et al., Nano Lett. 10, 2454 (2010)X. Liang et al., Nano Lett. 10, 2454 (2010) K. S. Noveselov, et al., Science 306, 666 (2004)K. S. Noveselov, et al., Science 306, 666 (2004) C. Berger, et al., J. Phys. Chem. B 108, 19912 (2004)C. Berger, et al., J. Phys. Chem. B 108, 19912 (2004) A. Reina et.al., Nano. Lett. 9, 30 (2009)A. Reina et.al., Nano. Lett. 9, 30 (2009)

図1は、グラフェンシート1の例を示す平面図である。   FIG. 1 is a plan view showing an example of the graphene sheet 1.

図1を参照するに、グラフェンシート1は先にも述べた通りsp結合をした炭素原子の六角格子よりなる原子層であるが、このようなグラフェンシート1を構成する六角形格子は、互いに平行で互い違いに配置されたC−C結合1aおよびC−C結合1bを含み全体としては前記C−C結合1aおよび1bの方向に延在する第1のエッジ1Aと、ジグザグに繰り返すC−C(炭素−炭素)結合1cおよび1dを含み、全体としては前記エッジ1Aに直交する方向に延在する第2のエッジ1Bで画成されている。 Referring to FIG. 1, the graphene sheet 1 is an atomic layer composed of hexagonal lattices of carbon atoms having sp 2 bonds as described above. The hexagonal lattices constituting the graphene sheet 1 are mutually connected. A first edge 1A including CC bonds 1a and CC bonds 1b arranged in parallel and staggered and extending in the direction of the CC bonds 1a and 1b as a whole, and a CC repeating in a zigzag manner It includes (carbon-carbon) bonds 1c and 1d, and is entirely defined by a second edge 1B extending in a direction orthogonal to the edge 1A.

前記第1のエッジ1Aでは、C−C結合1aは次のC−C結合1bに斜めのC−C結合1eで連続し、また前記C−C結合1bが次のC−C結合1aに、斜めのC−C結合1fにより連続し、アームチェア端とよばれる縁部形状をなす。これに対し前記第2のエッジ1Bは前記C−C結合1cとC−C結合1dが繰り返されることからジグザグ端とよばれる形状をなす。図1を参照するに、例えばC−C結合1cとC−C結合1dとが1d−1c−1d−1c・・・と繰り返されるジグザグ端1Bには5個以上の炭素原子が含まれ、そのうち2個以上の炭素原子が他の炭素原子に結合していない結合手を有するのが明らかである。 In the first edge 1A, the C—C bond 1a continues to the next C—C bond 1b with an oblique CC bond 1e, and the C—C bond 1b becomes the next C—C bond 1a. It is continuous by an oblique CC bond 1f and forms an edge shape called an armchair end. On the other hand, the second edge 1B has a shape called a zigzag end because the CC bond 1c and CC bond 1d are repeated. Referring to FIG. 1, for example, a zigzag end 1B in which a CC bond 1c and a CC bond 1d are repeated as 1d-1c-1d-1c... Includes 5 or more carbon atoms, of which It is clear that two or more carbon atoms have bonds not bonded to other carbon atoms.

このようなアームチェア端をなすエッジ1Aあるいはジグザグ端をなすエッジ1Bでは電子の量子閉じ込め効果が生じ、このため、前記特許文献1ではこのようなアームチェア端あるいはジグザグ端により、グラフェンシートのバンド構造中にバンドギャップを発生させ、電子装置のオン/オフ動作を可能としていた。   The edge 1A forming the armchair end or the edge 1B forming the zigzag end causes an electron quantum confinement effect. Therefore, in Patent Document 1, the band structure of the graphene sheet is formed by the armchair end or zigzag end. A band gap was generated in the inside, enabling the on / off operation of the electronic device.

しかし特許文献1に記載の方法では、チャネルが実効的に前記アームチェア端あるいはジグザグ端に対応して形成されるためチャネル幅が10nm以下と狭くなり、大きな電流を得ようとすると、アームチェア端あるいはジグザグ端を有する多数のリボン状構造をグラフェンシートにより作製し、これらのリボン状構造をソース領域とドレイン領域の間に並列に、かつ高密度に配置する必要がある。このためかかる従来技術では、電子装置の製造工程が複雑になる問題が生じる。   However, in the method described in Patent Document 1, since the channel is effectively formed corresponding to the armchair end or the zigzag end, the channel width is narrowed to 10 nm or less. Alternatively, it is necessary to produce a large number of ribbon-like structures having zigzag edges with a graphene sheet, and to arrange these ribbon-like structures in parallel and at high density between the source region and the drain region. For this reason, in such a prior art, the problem which the manufacturing process of an electronic device becomes complicated arises.

また非特許文献1〜3に記載の方法では、孔の二次元周期配列によりバンドギャップを発生させていることから、グラフェンシート中に半径が10nm程度の孔を二次元的に配列させる必要があり、チャネル長が数十ナノメートル程度の微細化された電子装置には使うことができない。さらにこのような10nmオーダーの周期性により形成されたバンドギャップはせいぜい0.1eV程度と小さく、通常の電子装置で使われるような動作電圧で確実にオンオフ動作をさせるのは容易ではない。   In the methods described in Non-Patent Documents 1 to 3, since the band gap is generated by the two-dimensional periodic arrangement of holes, it is necessary to two-dimensionally arrange holes having a radius of about 10 nm in the graphene sheet. It cannot be used for a miniaturized electronic device having a channel length of about several tens of nanometers. Furthermore, the band gap formed by such periodicity of the order of 10 nm is as small as about 0.1 eV, and it is not easy to reliably perform the on / off operation with an operating voltage used in a normal electronic device.

さらに2層になったグラフェンシートの面に垂直に電場を印加することによりバンドギャップを発生させる技術も提案されているが、かかる構成で得られるバンドギャップの大きさは最大でも0.3eV程度にしかならず、電子装置への適用は困難である。   In addition, a technique for generating a band gap by applying an electric field perpendicular to the surface of the two-layer graphene sheet has also been proposed, but the band gap obtained with such a configuration is at most about 0.3 eV. Of course, application to electronic devices is difficult.

また特許文献2に記載の方法では、円形の穴又は円形の組み合わせによる穴、又は多角形の穴を有する構造を請求しているが、穴の形状や並べ方、サイズによっては期待通りの大きさのバンドギャップを得られない可能性がある。   The method described in Patent Document 2 claims a structure having a circular hole, a circular combination of holes, or a polygonal hole. However, depending on the shape, arrangement, and size of the holes, the size may be as expected. There is a possibility that the band gap cannot be obtained.

一の側面によれば電子装置は基板と、前記基板上にゲート絶縁膜を介して形成されたグラフェンシートと、前記グラフェンシートの一端に形成されたソース電極と、前記グラフェンシートの他端に形成されたドレイン電極と、前記グラフェンシートに前記ソース電極とドレイン電極との間でゲート電圧を印加するゲート電極と、前記グラフェンシートに前記ソース電極とドレイン電極の間において、前記ソース電極とドレイン電極を結ぶ方向を横切って形成された、複数の開口部よりなる開口部列と、を備え、前記複数の開口部はいずれも、三つのジグザグ端により画成されて正三角形の形状を有し、前記ジグザグ端のうち二つは、前記ソース電極とドレイン電極を結んだ方向に対しいずれも30°の角度をなし、もう一つのジグザグ端は90°の角度をなし、前記複数の開口部は前記開口部列において、それぞれの正三角形の向きを揃えて形成されている。 According to one aspect, an electronic device is formed on a substrate, a graphene sheet formed on the substrate via a gate insulating film, a source electrode formed on one end of the graphene sheet, and the other end of the graphene sheet The gate electrode for applying a gate voltage between the source electrode and the drain electrode on the graphene sheet, and the source electrode and the drain electrode between the source electrode and the drain electrode on the graphene sheet. A plurality of openings formed across the connecting direction, each of the plurality of openings having an equilateral triangular shape defined by three zigzag ends, Two of the zigzag ends are at an angle of 30 ° with respect to the direction connecting the source electrode and the drain electrode, and the other zigzag end is 9 °. ° an angle of said plurality of openings in the opening sequence, and is formed by aligning the orientation of each equilateral triangle.

他の側面によれば電子装置は基板と、前記基板上に形成されたグラフェンシートと、前記グラフェンシートの一端に形成されたソース電極と、前記グラフェンシートの他端に形成されたドレイン電極と、前記グラフェンシートを前記ソース電極とドレイン電極の間において覆うゲート絶縁膜と、前記ソース電極とドレイン電極の間において前記グラフェンシート上に、前記ゲート絶縁膜を介して形成され、前記グラフェンシートに前記ソース電極とドレイン電極との間でゲート電圧を印加するゲート電極と、前記ソース電極とドレイン電極の間において、前記グラフェンシートに前記ソース電極とドレイン電極を結ぶ方向を横切って形成された複数の開口部よりなる開口部列と、を備え、前記複数の開口部はいずれも、三つのジグザグ端により画成されて正三角形の形状を有し、前記ジグザグ端のうち二つは、前記ソース電極とドレイン電極を結んだ方向に対しいずれも30°の角度をなし、もう一つのジグザグ端は90°の角度をなし、前記複数の開口部は前記開口部列において、それぞれの正三角形の向きを揃えて形成されている。 According to another aspect, an electronic device includes a substrate, a graphene sheet formed on the substrate, a source electrode formed on one end of the graphene sheet, a drain electrode formed on the other end of the graphene sheet, A gate insulating film that covers the graphene sheet between the source electrode and the drain electrode, and is formed on the graphene sheet between the source electrode and the drain electrode with the gate insulating film interposed therebetween, and the source on the graphene sheet a gate electrode for applying a gate voltage between the electrode and the drain electrode, wherein between the source electrode and the drain electrode, wherein the plurality of openings formed across the direction connecting the source electrode and the drain electrode in the graphene sheet Each of the plurality of openings is formed by three zigzag ends. The zigzag end is defined as an equilateral triangle, and two of the zigzag ends are at an angle of 30 ° with respect to the direction connecting the source electrode and the drain electrode, and the other zigzag end is 90 °. The plurality of openings are formed so that their equilateral triangles are aligned in the opening row.

他の側面によれば電子装置の製造方法は、基板上にグラフェンシートを形成する工程と、前記グラフェンシート上に絶縁膜を形成する工程と、前記絶縁膜中に複数のマスク開口部を形成する工程と、前記グラフェンシートを、前記絶縁膜をマスクにパターニングし、前記グラフェンシート中に前記複数のマスク開口部にそれぞれ対応した複数の開口部を形成し、前記複数の開口部により開口部列を形成する工程と、前記グラフェンシートを非酸化性雰囲気中で熱処理し、前記グラフェンシート中の前記複数の開口部の形状を安定な形状に変化させる工程と、前記グラフェンシート上に、前記開口部列を挟んで一方の側にソース電極を、他方の側にドレイン電極を形成する工程と、を含み、前記複数のマスク開口部を形成する工程は、前記複数のマスク開口部の各々が、前記ソース電極とドレイン電極を結ぶ直線に対し、いずれも時計回り方向と反時計回り方向に30°の角度をなす二つの縁部と、前記ソース電極とドレイン電極を結ぶ直線に対して直交する一つの縁部により画成される正三角形の形状を有するように実行され、また前記複数のマスク開口部を形成する工程では、前記複数のマスク開口部が、それぞれの三角形の向きを揃えて形成され、前記グラフェンシートにおいて前記複数の開口部はいずれも三つのジグザグ端により画成されて正三角形の形状を有し、前記ジグザグ端のうち二つは、前記ソース電極とドレイン電極を結んだ方向に対しいずれも30°の角度をなし、もう一つのジグザグ端は90°の角度をなし、前記複数の開口部は前記開口部列において、それぞれの正三角形の向きを揃えて形成されているAccording to another aspect, a method for manufacturing an electronic device includes a step of forming a graphene sheet on a substrate, a step of forming an insulating film on the graphene sheet, and forming a plurality of mask openings in the insulating film A step of patterning the graphene sheet using the insulating film as a mask, forming a plurality of openings corresponding to the plurality of mask openings in the graphene sheet, and forming an array of openings by the plurality of openings. A step of heat-treating the graphene sheet in a non-oxidizing atmosphere to change the shape of the plurality of openings in the graphene sheet to a stable shape, and the opening row on the graphene sheet. Forming a source electrode on one side and a drain electrode on the other side, with the step of forming the plurality of mask openings Each of the mask openings connects the source electrode and the drain electrode with two edges that form an angle of 30 ° in the clockwise direction and the counterclockwise direction with respect to the straight line connecting the source electrode and the drain electrode. In the step of forming the plurality of mask openings, the plurality of mask openings are formed in respective triangles, and are executed so as to have an equilateral triangle shape defined by one edge perpendicular to a straight line. In the graphene sheet, each of the plurality of openings is defined by three zigzag ends and has an equilateral triangle shape, and two of the zigzag ends are the source electrode and the zigzag end. Each of them forms an angle of 30 ° with respect to the direction in which the drain electrodes are connected, the other zigzag end forms an angle of 90 °, and the plurality of openings are respectively in the opening row. It is formed by aligning of the equilateral triangle of orientation.

本発明によれば、グラフェンシート中に、向きを揃えて正三角形形状の複数の開口部を形成することにより、前記グラフェンシートのバンド構造中に、大きな伝導ギャップを形成することが可能となる。   According to the present invention, a large conduction gap can be formed in the band structure of the graphene sheet by forming a plurality of equilateral triangular openings in the graphene sheet.

グラフェンの六角形格子を示す平面図である。It is a top view which shows the hexagonal lattice of graphene. 第1の実施形態による電子装置を示す平面図である。It is a top view which shows the electronic device by 1st Embodiment. 図2中、線A−A'に沿った断面図である。FIG. 3 is a sectional view taken along line AA ′ in FIG. 2. 比較対照例による開口部の例を示す平面図である。It is a top view which shows the example of the opening part by a comparative example. 比較対照例による開口部の他の例を示す平面図である。It is a top view which shows the other example of the opening part by a comparative example. 比較対照例による開口部のさらに他の例を示す平面図である。It is a top view which shows the further another example of the opening part by a comparative example. 第1の実施形態の一変形例による開口部列を示す平面図である。It is a top view which shows the opening part row | line by the modification of 1st Embodiment. 第1の実施形態の他の変形例による開口部列を示す平面図である。It is a top view which shows the opening part row | line by the other modification of 1st Embodiment. 第1の実施形態のさらに他の変形例による開口部列を示す平面図である。It is a top view which shows the opening part row | line by the further another modification of 1st Embodiment. 第1の実施形態のさらに他の変形例による開口部列を示す平面図である。It is a top view which shows the opening part row | line by the further another modification of 1st Embodiment. 図2の電子装置においてグラフェンシートに生じるバンドギャップを示すグラフである。3 is a graph showing a band gap generated in a graphene sheet in the electronic device of FIG. 2. 図2の電子装置の製造方法を説明するフローチャートである。3 is a flowchart illustrating a method for manufacturing the electronic device in FIG. 2. 図2の電子装置の製造方法を説明する工程断面図(その1)である。FIG. 3 is a process cross-sectional view (part 1) illustrating the method for manufacturing the electronic device of FIG. 2; 図2の電子装置の製造方法を説明する工程断面図(その2)である。FIG. 6 is a process cross-sectional view (part 2) illustrating the method for manufacturing the electronic device of FIG. 2. 図2の電子装置の製造方法を説明する工程断面図(その3)である。FIG. 9 is a process cross-sectional view (part 3) illustrating the manufacturing method of the electronic device of FIG. 2; 図2の電子装置の製造方法を説明する工程断面図(その4)である。FIG. 6 is a process cross-sectional view (part 4) illustrating the method for manufacturing the electronic device of FIG. 2. 図2の電子装置の製造方法を説明する工程断面図(その5)である。FIG. 10 is a process cross-sectional view (part 5) illustrating the manufacturing method of the electronic device of FIG. 2; 図2の電子装置の製造方法を説明する工程断面図(その6)である。FIG. 6 is a process cross-sectional view (part 6) illustrating the manufacturing method of the electronic device of FIG. 2; 図2の電子装置の製造方法を説明する工程断面図(その7)である。FIG. 10 is a process cross-sectional view (part 7) illustrating the manufacturing method of the electronic device of FIG. 2; 図2の電子装置の製造方法を説明する工程断面図(その8)である。FIG. 11 is a process cross-sectional view (No. 8) for explaining the manufacturing method of the electronic device of FIG. 2; 図2の電子装置の製造方法を説明する工程断面図(その9)である。FIG. 10 is a process cross-sectional view (No. 9) for explaining the manufacturing method of the electronic device of FIG. 2; 図2の電子装置の製造方法を説明する工程断面図(その10)である。FIG. 10 is a process cross-sectional view (No. 10) for explaining the manufacturing method of the electronic device of FIG. 2; 図13Gの工程で使われるマスクパターンを示す平面図である。It is a top view which shows the mask pattern used at the process of FIG. 13G. 第2の実施形態による電子装置を示す断面図である。It is sectional drawing which shows the electronic device by 2nd Embodiment. 図15の電子装置の製造方法を説明するフローチャートである。16 is a flowchart illustrating a method for manufacturing the electronic device of FIG. 図15の電子装置の製造方法を説明する工程断面図(その1)である。FIG. 16 is a process cross-sectional view (part 1) illustrating the manufacturing method of the electronic device of FIG. 15; 図15の電子装置の製造方法を説明する工程断面図(その2)である。FIG. 16 is a process cross-sectional view (part 2) illustrating the manufacturing method of the electronic device of FIG. 15; 図15の電子装置の製造方法を説明する工程断面図(その3)である。FIG. 16 is a process cross-sectional view (part 3) illustrating the manufacturing method of the electronic device of FIG. 15; 図15の電子装置の製造方法を説明する工程断面図(その4)である。FIG. 16 is a process cross-sectional view (part 4) illustrating the manufacturing method of the electronic device of FIG. 15; 図15の電子装置の製造方法を説明する工程断面図(その5)である。FIG. 16 is a process cross-sectional view (part 5) for explaining the manufacturing method of the electronic device of FIG. 15; 図15の電子装置の製造方法を説明する工程断面図(その6)である。FIG. 16 is a process cross-sectional view (part 6) illustrating the method for manufacturing the electronic device of FIG. 15; 図15の電子装置の製造方法を説明する工程断面図(その7)である。FIG. 16 is a process cross-sectional view (part 7) illustrating the method for manufacturing the electronic device of FIG. 15. 図15の電子装置の製造方法を説明する工程断面図(その8)である。FIG. 16 is a process cross-sectional view (part 8) illustrating the manufacturing method of the electronic device of FIG. 15; 図15の電子装置の製造方法を説明する工程断面図(その9)である。FIG. 16 is a process cross-sectional view (part 9) illustrating the manufacturing method of the electronic device of FIG. 15; 図15の電子装置の製造方法を説明する工程断面図(その10)である。FIG. 16 is a process cross-sectional view (part 10) illustrating the method for manufacturing the electronic device of FIG. 15; 図15の電子装置の製造方法を説明する工程断面図(その11)である。FIG. 16 is a process cross-sectional view (part 11) illustrating the method for manufacturing the electronic device of FIG. 15;

[第1の実施形態]
図2は、第1の実施形態による電子装置20の平面図、図3は、図2中、線A−A'に沿った断面図を示す。
[First Embodiment]
FIG. 2 is a plan view of the electronic device 20 according to the first embodiment, and FIG. 3 is a cross-sectional view taken along line AA ′ in FIG.

最初に図3の断面図を参照するに、例えばp+型にドープされゲート電極を兼用するシリコン基板21上には、ゲート絶縁膜となるシリコン酸化膜22が形成されており、前記シリコン酸化膜22上には前記図1のグラフェンシート1と同様なグラフェンシート23が形成されている。   First, referring to the cross-sectional view of FIG. 3, for example, a silicon oxide film 22 serving as a gate insulating film is formed on a silicon substrate 21 that is doped p + type and also serves as a gate electrode. A graphene sheet 23 similar to the graphene sheet 1 of FIG. 1 is formed on the top.

さらに前記シリコン基板21上、前記グラフェンシート23の一方の端にはソース電極23Sが、また他方の端にはドレイン電極23Dが形成されている。   Further, on the silicon substrate 21, a source electrode 23S is formed at one end of the graphene sheet 23, and a drain electrode 23D is formed at the other end.

前記グラフェンシート23には、図2の平面図に示すように複数の開口部23Aが、前記ソース電極23Sとドレイン電極23Dを結んだ方向(以下、「チャネル方向」と表記する)を横切って、前記チャネル方向に直交するチャネル幅方向に延在する開口部列23Nの形で形成されている。図示の例では各々の開口部23Aは縁部23a〜23aにより画成されて正三角形をなしており、前記縁部23a〜23aのすべてにジグザグ端が形成されている。ここで前記「チャネル方向」は、前記ソース電極23Sから前記グラフェンシート23に放出された電子が前記グラフェンシート23中をドレイン電極23Dに向かって走行する方向でもあり、図2における直線A−A'に平行な方向である。 In the graphene sheet 23, as shown in the plan view of FIG. 2, a plurality of openings 23A cross the direction connecting the source electrode 23S and the drain electrode 23D (hereinafter referred to as “channel direction”), It is formed in the form of an opening row 23N extending in the channel width direction orthogonal to the channel direction. Each of the openings 23A in the illustrated embodiment is defined by the edges 23a 1 ~23a 3 and forms a regular triangle, zigzag edge is formed on all of the edges 23a 1 ~23a 3. Here, the “channel direction” is also a direction in which electrons emitted from the source electrode 23S to the graphene sheet 23 travel in the graphene sheet 23 toward the drain electrode 23D, and are straight lines AA ′ in FIG. Is parallel to the direction.

図2の構成の電子装置20では前記ソース電極23Sとドレイン電極23Dとは平行に対向しており、前記直線A−A'は前記ソース電極23Sおよびドレイン電極23Dに直交している。   In the electronic device 20 having the configuration of FIG. 2, the source electrode 23S and the drain electrode 23D face each other in parallel, and the straight line AA ′ is orthogonal to the source electrode 23S and the drain electrode 23D.

さらに図2の構成の電子装置20では、前記グラフェンシート23が前記シリコン基板21上において、グラフェンシート23を構成する炭素原子の六角形格子のうちの平行に対向する一対の縁部が、前記チャネル方向に平行になるような向きに配置されており、その結果、前記ジグザグ端23a、23aは、前記チャネル方向に対してそれぞれ反時計回りと時計回り方向に30°傾いた角度をなしており、23aは、前記チャネル方向に直交している。 Further, in the electronic device 20 having the configuration shown in FIG. 2, the pair of edges facing each other in parallel among hexagonal lattices of carbon atoms constituting the graphene sheet 23 are formed on the silicon substrate 21. As a result, the zigzag ends 23a 1 and 23a 2 are inclined at an angle of 30 ° counterclockwise and clockwise with respect to the channel direction, respectively. cage, 23a 3 is orthogonal to the channel direction.

このような構成の電子装置20において、グラフェンシート23に生じるバンドギャップEgの大きさを計算したところ、例えば図2に示した構成において前記開口部23Aの一辺の長さを約2.5nmとして、前記開口部23Aを中心間距離が約3.5nmとなるように配列した場合、前記バンドギャップEgは1.00eVとなることが示された。ただしこの計算は、炭素原子一個あたり一つのpz軌道を基底とし、最近接原子間の相互作用のみを考慮した強束縛近似計算により行っている。   In the electronic device 20 having such a configuration, the magnitude of the band gap Eg generated in the graphene sheet 23 is calculated. For example, in the configuration illustrated in FIG. 2, the length of one side of the opening 23A is about 2.5 nm. It was shown that the band gap Eg was 1.00 eV when the openings 23A were arranged so that the center-to-center distance was about 3.5 nm. However, this calculation is performed by a tight binding approximation calculation based on one pz orbital per carbon atom and considering only the interaction between the nearest atoms.

一方、前記グラフェンシート23中に形成される開口部23Aの代わりに、比較対照例として、(A)図4の平面図に示すように一辺の長さが2.5nmの菱形形状を有し、ジグザグ端23b〜23bのみで画成された開口部23Bを形成した場合、(B)図5に示すように長方形状で、2つのジグザグ端23c,23cによる長さ2.5nmの辺と2つのアームチェア端23c,23cによる長さ2.3nmの辺を有する開口部23Cを形成した場合、および(C)図6に示すように一辺の長さが1.5nmの六角形状を有し、ジグザグ端のみで画成された開口部23Eを形成した場合を考えると、前記バンドギャップEgの大きさは、前記(A),(B),(C)に対応して、それぞれ0.54eV,0.13eV,および0.56eVとなることが示された。ただしこの計算も、炭素原子一個あたり一つのpz軌道を基底とし、最近接原子間の相互作用のみを考慮した強束縛近似計算により行っている。また上記の計算でも、開口部の中心間距離は約3.5nmとしている。 On the other hand, instead of the opening 23A formed in the graphene sheet 23, as a comparative example, (A) as shown in the plan view of FIG. 4 has a rhombus shape with a side length of 2.5 nm, When the opening 23B defined only by the zigzag ends 23b 1 to 23b 4 is formed, (B) a rectangular shape as shown in FIG. 5 and a length of 2.5 nm by the two zigzag ends 23c 1 and 23c 3 is used. When an opening 23C having a side having a length of 2.3 nm is formed by the side and two armchair ends 23c 2 and 23c 4 , and (C) a hexagon having a side length of 1.5 nm as shown in FIG. Considering the case where the opening 23E having a shape and defined only by the zigzag end is formed, the size of the band gap Eg corresponds to (A), (B), (C), 0.54 eV, 0.13 eV, It has been shown to be called 0.56eV. However, this calculation is also performed by a tightly bound approximation calculation based on one pz orbital per carbon atom and considering only the interaction between the nearest atoms. Also in the above calculation, the distance between the centers of the openings is about 3.5 nm.

上記の計算において、図4,図5および図6におけるグラフェンシート23の向きは、図2におけるグラフェンシート23の向きと同じに設定している。そこで図4の構成(A)では前記開口部23Bは、チャネル幅方向に互いに対向し、かつチャネル方向に対してそれぞれ反時計回り方向および時計回り方向に30°傾いたジグザグ端23bおよび23bと、チャネル幅方向に互いに対向し、かつチャネル方向に対してそれぞれ時計回り方向および反時計回り方向に30°傾いたジグザグ端23bおよび23bとを含む縁部で画成されており、また図5の構成(B)では、前記開口部23Cを画成するジグザグ端23c,23cは、前記チャネル方向に直交する方向、すなわちチャネル幅方向に延在し、一方、前記アームチェア端23c,23cは、前記チャネル幅方向に直交する方向、すなわちチャネル方向に延在しており、また図6の構成(C)では、前記開口部23Eを画成するジグザグ端23e,23eは前記チャネル方向に直交する方向、すなわちチャネル幅方向に延在する一方、ジグザグ端23e,23e,23c,23cは前記チャネル方向に対して反時計回り方向あるいは時計回り方向に30°の角度をなしていることに注意すべきである。 In the above calculation, the orientation of the graphene sheet 23 in FIGS. 4, 5 and 6 is set to be the same as the orientation of the graphene sheet 23 in FIG. Therefore, in the configuration (A) of FIG. 4, the openings 23B are opposed to each other in the channel width direction, and zigzag ends 23b 1 and 23b 2 inclined 30 ° counterclockwise and clockwise with respect to the channel direction, respectively. And zigzag ends 23b 3 and 23b 4 that are opposed to each other in the channel width direction and that are inclined by 30 ° clockwise and counterclockwise with respect to the channel direction, respectively, and In the configuration (B) of FIG. 5, the zigzag ends 23c 1 and 23c 3 that define the opening 23C extend in a direction orthogonal to the channel direction, that is, the channel width direction, while the armchair end 23c 2, 23c 4 is a direction orthogonal to the channel width direction, i.e. the extend in the channel direction, and arrangement of FIG. 6 (C), the said opening Zigzag edge 23e 1 defining the 3E, 23e 4 is a direction orthogonal to the channel direction, i.e. one that extends in the channel width direction, zigzag edge 23e 2, 23e 3, 23c 5 , 23c 6 whereas the channel direction It should be noted that the angle is 30 ° counterclockwise or clockwise.

このように本実施形態によれば、グラフェンシート23には、図2に示した正三角形形状の開口部を形成した場合に、最も大きなバンドギャップEgが生じることが発見された。   As described above, according to the present embodiment, it has been found that the largest band gap Eg is generated in the graphene sheet 23 when the equilateral triangular opening shown in FIG. 2 is formed.

次に、前記正三角形形状の開口部23Aに対応する正三角形形状の開口部23Fの、前記グラフェンシート23中における並べ方を、図7〜10のように様々に変化させた場合における、前記バンドギャップEgの変化について説明する。   Next, the band gap when the arrangement of the equilateral triangular openings 23F in the graphene sheet 23 corresponding to the equilateral triangular openings 23A is variously changed as shown in FIGS. A change in Eg will be described.

まず図7を参照するに、図7の例は前記図2と実質的に同一であり、正三角形の開口部23Fが同じ方向を向いてチャネル幅方向に沿って整列している。この場合のバンドギャップは前述の通り1.00eVである。また図8に示したように各開口部23Fがチャネル幅方向に沿って一列に整列していない場合であっても、先と同様な計算により、バンドギャップEgとして前記1.00eVの値が得られることが示された。   First, referring to FIG. 7, the example of FIG. 7 is substantially the same as FIG. 2, and equilateral triangular openings 23 </ b> F are aligned along the channel width direction in the same direction. In this case, the band gap is 1.00 eV as described above. Further, even when the openings 23F are not aligned in a line along the channel width direction as shown in FIG. 8, the value of 1.00 eV is obtained as the band gap Eg by the same calculation as described above. It was shown that

一方、同様な計算により、図9に示すような、正三角形状開口部23Fとその逆向きの正三角形状開口部23Gが交互に配列され、かつこれらがチャネル幅方向に沿って一列に整列している場合にはバンドギャップEgは0.02eVにしかならず、また図10に示すような、開口部23Fと23Gが交互に並んではいるが、それぞれの底辺を結ぶ線で左右に線対称に折り返され、チャネル幅方向に沿って一列には整列していない場合には、バンドギャップEgは0.06eVにしかならないことが示された。   On the other hand, by the same calculation, equilateral triangle openings 23F and opposite equilateral triangle openings 23G as shown in FIG. 9 are alternately arranged and aligned in a line along the channel width direction. In this case, the band gap Eg is only 0.02 eV, and the openings 23F and 23G are alternately arranged as shown in FIG. 10, but they are folded symmetrically left and right along the lines connecting the bases. It was shown that the band gap Eg was only 0.06 eV when not aligned in a line along the channel width direction.

このような図7あるいは図8以外の配置においてバンドギャップEgの減少が生じる理由であるが、例えば図9における開口部23Fと開口部23Gとでは、二つの隣接する開口部で、二つのジグザグ端が平行に対向していることが関係している可能性がある。すなわち、平行なジグザグ端が近接して形成された場合、それぞれのジグザグ端に局在化してバンドギャップを形成するはずであった電子の波動関数が拡がってしまい、このような電子の波動関数の非局在化が上記のバンドギャップの減少をもたらしている可能性がある。例えば図10の配置では、開口部23Fおよび23Gの相対向する平行なジグザグ端が図9の場合よりも斜めに離間しており、これに伴ってより大きな0.06eVのバンドギャップEgが生じている可能性がある。このようなグラフェンシート23において平行に相対向するジグザグ端は、比較対照例による前記図4の構成、図5の構成および図6の構成においても生じていることがわかる。これに対し、図2あるいは図7,図8に示す本実施形態においては、このような平行に相対向するジグザグ端は形成されていないことに注意すべきである。   This is the reason why the band gap Eg is reduced in such an arrangement other than FIG. 7 or FIG. 8. For example, in the opening 23F and the opening 23G in FIG. 9, two adjacent openings have two zigzag ends. May be related to facing each other in parallel. That is, when parallel zigzag edges are formed close to each other, the electron wavefunctions that should have localized to each zigzag edge to form a band gap spread, and the wavefunctions of such electrons It is possible that delocalization leads to the reduction of the band gap. For example, in the arrangement of FIG. 10, the opposite parallel zigzag ends of the openings 23F and 23G are more obliquely separated than in the case of FIG. 9, and a larger band gap Eg of 0.06 eV is generated accordingly. There is a possibility. It can be seen that such zigzag edges facing each other in parallel in the graphene sheet 23 also occur in the configuration of FIG. 4, the configuration of FIG. 5, and the configuration of FIG. On the other hand, it should be noted that such parallel zigzag ends are not formed in this embodiment shown in FIG.

このように本実施形態によれば、グラフェンシート23において大きなバンドギャップEgを得るには、前記グラフェンシート23中に、各々三つのジグザグ端により画成された正三角形状の複数の開口部23Fを、前記ジグザグ端のうち二つは、前記ソース電極23Sとドレイン電極23Dを結んだ方向に対しいずれも30°の角度をなし、もう一つのジグザグ端は90°の角度をなすように、向きを揃えて形成するのが有利であることが結論される。   As described above, according to the present embodiment, in order to obtain a large band gap Eg in the graphene sheet 23, a plurality of equilateral triangular openings 23F each defined by three zigzag ends are provided in the graphene sheet 23. Two of the zigzag ends are oriented so that each of them forms an angle of 30 ° with respect to the direction connecting the source electrode 23S and the drain electrode 23D, and the other zigzag end forms an angle of 90 °. It is concluded that it is advantageous to form them together.

図11は、前記図7に示した一列に整列した正三角形状開口部23Fについて、(a)隣接する開口部23F間での中心間距離を固定し、開口部23Fの大きさ、すなわち正三角形の一辺の長さを変化させた場合、(b)開口部23Fの端間距離を固定し開口部23Fの大きさ、すなわち正三角形の一辺の長さを変化させた場合、および(c)開口部23Fの大きさ、すなわち正三角形の一辺の長さを固定し開口部23Fの中心間距離を変化させた場合について、バンドギャップEgの値を、先の計算と同様にして求めた結果を示すグラフである。中心間距離、端間距離および辺の長さは、図11に定義した通りである。   FIG. 11 shows (a) the distance between the centers of adjacent openings 23F is fixed with respect to the equilateral triangular openings 23F aligned in a line shown in FIG. (B) when the distance between the ends of the opening 23F is fixed and the size of the opening 23F, that is, the length of one side of the equilateral triangle is changed, and (c) the opening The result of obtaining the value of the band gap Eg in the same manner as the previous calculation in the case where the size of the portion 23F, that is, the length of one side of the equilateral triangle is fixed and the distance between the centers of the openings 23F is changed is shown. It is a graph. The center-to-center distance, end-to-end distance, and side length are as defined in FIG.

図11を参照するに、横軸は、前記開口部23Fの中心間距離に対する前記開口部23Fの正三角形の一辺の長さの割合を示しているが、図11の関係より、この割合が大きいほどバンドギャップEgが増大することが分かる。例えばEg>0.5eVのグラフェンシート23を得たい場合は、前記割合を6割以上にすればよいことがわかる。   Referring to FIG. 11, the horizontal axis indicates the ratio of the length of one side of the equilateral triangle of the opening 23F to the distance between the centers of the openings 23F, but this ratio is larger than the relation of FIG. It can be seen that the band gap Eg increases. For example, when it is desired to obtain the graphene sheet 23 with Eg> 0.5 eV, it is understood that the ratio should be 60% or more.

なお本実施形態において、前記グラフェンシート23を、図2あるいは図4〜図10におけるように、六角形格子の互いに平行な一対の縁部が前記チャネル方向に平行するような向きに配置し、かかるグラフェンシート23に前記開口部23A,23B,23C,23E,23F,23Gなどの一般的な開口部を形成した場合、熱力学的な安定性の観点から、前記開口部を画成する縁部のうち安定なものは、前記チャネル方向に対し0°,あるいは反時計回りあるいは時計回り方向に30°、あるいは反時計回りあるいは時計回り方向に60°、あるいは90°のいずれかの角度をなすものに限定されることに注意すべきである。このうち0°方向および反時計回りあるいは時計回り方向に60°の角度をなす縁部はアームチェア端を形成し、反時計回りあるいは時計回り方向に30°の角度をなす縁部、および90°の角度をなす縁部はジグザグ端を形成する。 In the present embodiment, the graphene sheet 23, as in FIG. 2 or FIG. 4 to FIG. 10, a pair of edge portions mutually parallel hexagonal lattice is placed in a direction such as to be parallel to the channel direction, such When a general opening such as the openings 23A, 23B, 23C, 23E, 23F, and 23G is formed in the graphene sheet 23, the edge portion that defines the opening is formed from the viewpoint of thermodynamic stability. Among them, the stable one is an angle of 0 ° with respect to the channel direction, 30 ° counterclockwise or clockwise, or 60 ° or 90 ° counterclockwise or clockwise. Note that it is limited. Of these, the edge that forms an angle of 60 ° in the 0 ° direction and the counterclockwise or clockwise direction forms the end of the armchair, the edge that forms an angle of 30 ° in the counterclockwise or clockwise direction, and 90 ° The edge forming the angle forms a zigzag end.

次に、図12のフローチャートおよび図13A〜図13Jの工程断面図を参照しながら、図2の電子装置20の製造工程について説明する。   Next, the manufacturing process of the electronic device 20 of FIG. 2 will be described with reference to the flowchart of FIG. 12 and the process cross-sectional views of FIGS. 13A to 13J.

図12のフローチャートを参照するに、ステップ1において図13Aに示すように、例えばp+型にドープされたシリコン基板21上に、ゲート絶縁膜として作用する厚さが例えば300nmのシリコン酸化膜22を形成する。ここで前記シリコン酸化膜22は、前記シリコン基板21の熱酸化などにより形成することができる。なお前記基板21としては、p+型にドープされたシリコン基板以外にも、n+型にドープされたシリコン基板や金属基板など、他の導電性基板を使うことができる。この場合には前記シリコン酸化膜22は例えばスパッタ法などにより形成することができる。   Referring to the flowchart of FIG. 12, in step 1, as shown in FIG. 13A, a silicon oxide film 22 having a thickness of, for example, 300 nm and serving as a gate insulating film is formed on a silicon substrate 21 doped, for example, p + type. To do. Here, the silicon oxide film 22 can be formed by thermal oxidation of the silicon substrate 21 or the like. In addition to the p + type doped silicon substrate, other conductive substrates such as an n + type doped silicon substrate and a metal substrate can be used as the substrate 21. In this case, the silicon oxide film 22 can be formed by sputtering, for example.

次に図12のステップ2において、図13Bに示すように、前記シリコン酸化膜22上にグラフェンシート23を形成する。前記グラフェンシート23は、例えば高配向熱分解グラファイト(Highly Oriented Pyrolytic Graphite;HOPG)や天然グラファイト、キッシュグラファイトなどのバルクグラファイト結晶表面からグラファイト層をスコッチテープ(登録商標)やセロテープ(登録商標)などの粘着テープや粘着シートなどの粘着媒体により機械的に剥離ないしへき開させ、さらにこれを例えば非特許文献4などに記載されているように、別の粘着テープで繰り返しへき開させることにより薄片化するプロセスにより得ることができる。このようにして得られたグラフェンシート23は、さらに粘着媒体ごと、前記シリコン酸化膜22の表面にこすりつけて転写され、これにより図13Bの構造が得られる。   Next, in step 2 of FIG. 12, a graphene sheet 23 is formed on the silicon oxide film 22 as shown in FIG. 13B. The graphene sheet 23 is made of, for example, a scotch tape (registered trademark) or a cello tape (registered trademark) such as a highly oriented pyrolytic graphite (HOPG), a natural graphite, or a bulk graphite crystal surface such as quiche graphite. By a process of mechanically peeling or cleaving with an adhesive medium such as an adhesive tape or an adhesive sheet and further cleaving with another adhesive tape as described in Non-Patent Document 4, etc. Can be obtained. The graphene sheet 23 obtained in this manner is further rubbed and transferred to the surface of the silicon oxide film 22 together with the adhesive medium, thereby obtaining the structure of FIG. 13B.

あるいは非特許文献5などに記載されているように六方晶系の6H−SiC基板を用意し、これを真空中またはArなど非酸化性雰囲気中、1200℃以上に加熱することで基板表面からSi原子を脱離させることにより、SiC基板表面にSiCの六方晶系の原子配列に依存してグラフェンシートをエピタキシャルに得ることも可能である。この場合にも、得られたグラフェンシートを粘着媒体などに転写し、これを前記シリコン酸化膜22の表面に転写することによって、前記図13Bの構造を得ることができる。   Alternatively, as described in Non-Patent Document 5 or the like, a hexagonal 6H—SiC substrate is prepared and heated to 1200 ° C. or higher in a vacuum or in a non-oxidizing atmosphere such as Ar to form Si from the substrate surface. It is also possible to obtain a graphene sheet epitaxially depending on the hexagonal atomic arrangement of SiC on the SiC substrate surface by desorbing atoms. Also in this case, the structure of FIG. 13B can be obtained by transferring the obtained graphene sheet to an adhesive medium or the like and transferring it to the surface of the silicon oxide film 22.

また非特許文献6などに記載されているようにグラフェンシートをCVD法で形成することも可能である。この場合には、Fe,Ni,Cuなどの金属触媒をシリコン基板上のシリコン酸化膜表面に堆積し、アセチレンを原料とした熱CVDプロセスを650〜1000℃程度の温度で実行することにより、前記金属触媒上にグラフェンを合成することができる。この場合も、得られたグラフェンを粘着媒体に転写し、さらにこれを前記シリコン酸化膜22の表面に転写することにより、図13Bの構造を得ることができる。   In addition, as described in Non-Patent Document 6 and the like, a graphene sheet can be formed by a CVD method. In this case, a metal catalyst such as Fe, Ni, or Cu is deposited on the silicon oxide film surface on the silicon substrate, and a thermal CVD process using acetylene as a raw material is performed at a temperature of about 650 to 1000 ° C. Graphene can be synthesized on a metal catalyst. Also in this case, the obtained graphene is transferred to an adhesive medium, and further transferred to the surface of the silicon oxide film 22, whereby the structure of FIG. 13B can be obtained.

次にステップ3において図13Cに示すように、前記グラフェンシート23を覆って、ハードマスクとなるシリコン酸化膜HM1を、例えばCVD法あるいはスパッタ法により、例えば10nmの膜厚に形成し、さらにステップ4において、レジストパターンR1のマスク方位を合わせた上で、前記シリコン酸化膜HM1を図13Dに示すように、前記レジストパターンR1をマスクにパターニングし、前記グラフェンシート23のうち、前記ソース電極23Sが形成されるソース領域23sと前記ドレイン電極23Dが形成されるドレイン領域23dとを、前記ソース領域23sとドレイン領域23dとを結んだ線が、前記グラフェンシート23を構成する炭素の六角形格子のうち、平行に対向して延在する二辺に平行するように、露出させる。 Next, in step 3, as shown in FIG. 13C, a silicon oxide film HM1 serving as a hard mask is formed to a film thickness of, for example, 10 nm by CVD or sputtering, covering the graphene sheet 23, and further in step 4 Then, after aligning the mask orientation of the resist pattern R1, the silicon oxide film HM1 is patterned using the resist pattern R1 as a mask as shown in FIG. 13D to form the source electrode 23S in the graphene sheet 23. The line connecting the source region 23s and the drain region 23d where the drain electrode 23D is formed and the source region 23s and the drain region 23d is connected to the hexagonal lattice of carbon constituting the graphene sheet 23. to be parallel to the two sides extending in parallel to and facing, exposed of That.

さらにステップ5において前記図13Dの構造上にソース電極パターン23S,ドレイン電極パターン23Dとなる金属膜23Mを、図13Eに示すように前記シリコン酸化膜HM1上においてレジストパターンRをも覆うように例えばスパッタ法あるいは電子ビーム蒸着法などにより堆積し、さらにステップ7において前記レジストパターンRを、その上に堆積した金属膜23M共々リフトオフする。これにより、前記グラフェンシート23のソース領域23sに前記ソース電極パターン23Sが、またドレイン領域23dに前記ドレイン電極パターン23Dが、それぞれ形成される。前記金属膜23Mは、例えば厚さが5nmのTi密着膜(図示せず)と厚さが例えば30nmのAu膜(図示せず)とを順次積層した構造を有してもよい。 Moreover source electrode pattern 23S on the structure of Figure 13D in step 5, the metal film 23M serving as the drain electrode pattern 23D, as is to cover the resist pattern R 1 on the silicon oxide film HM1 as shown in FIG. 13E e.g. is deposited by a sputtering method or an electron beam deposition method, further the resist pattern R 1 at step 7, the metal film 23M together liftoff deposited thereon. As a result, the source electrode pattern 23S is formed in the source region 23s of the graphene sheet 23, and the drain electrode pattern 23D is formed in the drain region 23d. The metal film 23M may have a structure in which, for example, a Ti adhesion film (not shown) having a thickness of 5 nm and an Au film (not shown) having a thickness of 30 nm, for example, are sequentially stacked.

次にステップ8において前記シリコン酸化膜HM上にレジスト膜Rが形成され、前記レジスト膜R中に図14のマスクパターンMを使って図13Gに示すようにレジスト開口部R2Aが、前記マスクパターンM中のマスク開口部23Mに対応して形成される。前記マスク開口部23Mは、前記グラフェンシート23中に形成される開口部列23Aに対応した正三角形形状のマスク開口部を、向きを揃えて前記開口部列に沿って配列させた構成を有しており、前記開口部23Aのジグザグ端23a、23aおよび23aがそれぞれマスク開口部23Mのエッジ23m、23mおよび23mに対応している。 Then the resist film R 2 is formed on the silicon oxide film HM 1 in step 8, the in the resist film R 2 using the mask pattern M of Fig. 14 is a resist opening R2A as shown in FIG. 13G, the It is formed corresponding to the mask opening 23M in the mask pattern M. The mask opening 23M has a configuration in which equilateral triangular mask openings corresponding to the opening row 23A formed in the graphene sheet 23 are arranged along the opening row with the orientation thereof aligned. The zigzag ends 23a 1 , 23a 2 and 23a 3 of the opening 23A correspond to the edges 23m 1 , 23m 2 and 23m 3 of the mask opening 23M, respectively.

前記ステップ8ではその際、前記マスク開口部23Mの向きが、前記グラフェンシート23中に形成したい開口部23Aの向きに一致するように、前記グラフェンシート23に対して前記レジスト膜Rの方位を設定される。このようなマスク方位合わせの結果、前記エッジ23mは前記チャネル方向から反時計回り方向に30°傾いており、一方前記エッジ23mは、前記チャネル方向から時計回り方向に30°傾いている。前記エッジ23mは、前記チャネル方向に直交している。 At that time in the step 8, the orientation of the mask opening 23M is, to match the orientation of the opening portion 23A to be formed in the graphene sheet 23, the orientation of the resist film R 2 relative to the graphene sheet 23 Is set. As a result of such mask orientation alignment, the edge 23m 1 is inclined 30 ° counterclockwise from the channel direction, while the edge 23m 2 is inclined 30 ° clockwise from the channel direction. The edge 23m 3 is orthogonal to the channel direction.

前記ステップ8では、さらにこのようにして形成されたレジスト開口部R2Aにより前記シリコン酸化膜HMがパターニングされ、前記シリコン酸化膜HM中には、図13Hに示すように前記マスク開口部23Mに対応したマスク開口部HMAが形成される。 In the step 8, further this way is the silicon oxide film HM 1 is patterned by the formed resist opening R2A are, in the silicon oxide film HM 1, the mask opening 23M as shown in FIG. 13H A corresponding mask opening HMA is formed.

次にステップ9の工程において前記グラフェンシート23に対し、前記シリコン酸化膜HMをマスクに、例えば10mTorrの圧力下、90Wのプラズマパワーで25sccmの流量で酸素ガスを供給しながら反応性イオンエッチング(RIE)を行い、前記グラフェンシート23に、図13Iに示すように、前記マスク開口部HMAに対応して開口部23Aを、前記グラフェンシート23の方位に対して所定の関係になるように、すなわち開口部23Aのジグザグ端23aおよび23aが、前記チャネル方向に対してそれぞれ反時計回り方向および時計回り方向に30°傾き、ジグザグ端23mが、前記チャネル方向に直交するように、形成する。前記マスクパタ―ンMにおいて前記マスク開口部23Mは図14に示すように開口部列方向に周期的に形成されており、これにより前記グラフェンシート23にはかかる開口部23Aにより開口部列23Nが、前記チャネル幅方向に形成される。 Next to the graphene sheet 23 in the process of the step 9, the silicon oxide film HM 1 as a mask, for example, under a pressure of 10 mTorr, the oxygen gas reactive ion etching while supplying at a flow rate of 25sccm with the plasma power of 90W ( RIE), and in the graphene sheet 23, as shown in FIG. 13I, the opening 23A corresponding to the mask opening HMA has a predetermined relationship with the orientation of the graphene sheet 23, that is, zigzag ends 23a 1 and 23a 2 of the opening portion 23A is, the inclination 30 ° in the counterclockwise direction and clockwise direction, respectively to the channel direction, zigzag edge 23m 3, so as to be perpendicular to the channel direction, to form . In the mask pattern M, the mask openings 23M are periodically formed in the direction of the openings as shown in FIG. 14, so that the openings 23A are formed in the graphene sheet 23 by the openings 23A. It is formed in the channel width direction.

さらにステップ10において図13Jに示すように前記シリコン酸化膜HMを、HFを使ったウェットエッチングにより選択的に除去し、その後、水素雰囲気などの還元雰囲気中、例えば1000°の温度で熱処理することにより、前記開口部23Aの端部における炭素原子の配列を安定化させる。かかる安定化の結果、仮に図13Hの工程でマスクパタ―ンMの方位が僅かにずれていたとしても、前記開口部23Aの縁部において炭素原子は再配列し、前記チャネル方向に反時計回り方向あるいは時計回り方向に30°の角度のジグザグ端が安定に得られる。 The silicon oxide film HM 1 as shown in FIG. 13J In still step 10, it is selectively removed by wet etching using HF, then, in a reducing atmosphere such as hydrogen atmosphere, a heat treatment at a temperature of, for example 1000 ° This stabilizes the arrangement of the carbon atoms at the end of the opening 23A. As a result of such stabilization, even if the orientation of the mask pattern M is slightly shifted in the step of FIG. 13H, the carbon atoms are rearranged at the edge of the opening 23A and counterclockwise in the channel direction. Alternatively, a zigzag end with an angle of 30 ° in the clockwise direction can be stably obtained.

[第2の実施形態]
図14は、第2の実施形態による電子装置60の構成を示す断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
[Second Embodiment]
FIG. 14 is a cross-sectional view showing the configuration of the electronic device 60 according to the second embodiment. In the figure, portions corresponding to the portions described above are denoted by the same reference numerals, and description thereof is omitted.

図14を参照するに、電子装置60は6H−SiC基板61の(0001)面上に形成されており、前記(0001)面上に直接に形成され、前記図2の平面図に示した開口部23Aにより開口部列23Nを形成されたグラフェンシート23と、前記グラフェンシート23上に、前記グラフェンシート23を構成する炭素原子の六角形格子のうち、平行に対向する二辺に対して平行する向きにおいて相互に対向するように形成されたソース電極23Sおよびドレイン電極23Dを含む。 Referring to FIG. 14, the electronic device 60 is formed on the (0001) plane of the 6H—SiC substrate 61, formed directly on the (0001) plane, and the opening shown in the plan view of FIG. 2. The graphene sheet 23 in which the opening row 23N is formed by the portion 23A and the hexagonal lattice of carbon atoms constituting the graphene sheet 23 on the graphene sheet 23 are parallel to two sides facing each other in parallel A source electrode 23S and a drain electrode 23D are formed so as to face each other in the direction.

さらに前記グラフェンシート23は、前記開口部列23Nごと、たとえは厚さが10nmの酸化ハフニウム(HfO)よりなるゲート絶縁膜62により覆われ、前記ゲート絶縁膜62上には、厚さが例えば5nmのチタン(Ti)膜と厚さが例えば30nmの金(Au)膜とを順次積層した構成のゲート電極63が形成されている。 Further, the graphene sheet 23 is covered with the gate insulating film 62 made of hafnium oxide (HfO 2 ) having a thickness of 10 nm, for example, for each of the opening rows 23N. A gate electrode 63 having a structure in which a 5 nm titanium (Ti) film and a gold (Au) film having a thickness of, for example, 30 nm are sequentially stacked is formed.

なお図示の構成ではソース電極23Sおよびドレイン電極23Dも前記酸化ハフニウム膜62により覆われており、前記酸化ハフニウム膜62には前記ソース電極23Sおよび23Dに対応して図示しないビアホールが形成される。   In the configuration shown in the drawing, the source electrode 23S and the drain electrode 23D are also covered with the hafnium oxide film 62, and via holes (not shown) are formed in the hafnium oxide film 62 corresponding to the source electrodes 23S and 23D.

かかる構成の電子装置でも、前記ソース電極23Sとドレイン電極23Dとが、前記ソース電極23Sとドレイン電極23Dとを結んだ直線が、前記グラフェンシート23Sを構成する炭素の六角形格子のうち相対向する二辺に対して平行するような向きに形成されているため、先の図2の実施形態と同様に、前記グラフェンシート23中には、前記チャネル方向に対して時計回り方向あるいは反時計回り方向に30°傾いたジグザグ端とチャネル方向に直交するジグザグ端により画成された正三角形形状の開口部23Aの開口部列23Nが、先の実施形態と同様に形成されており、その結果、前記グラフェンシート23は、先の図11のグラフよりわかるように、例えば開口部23Aの辺の長さが開口部23Aの中心間距離の6割以上であれば、0.5eV以上の大きなバンドギャップEgを示す。このため図14の電子装置60においても、前記ソース電極23Sからドレイン電極62Dへの電子の流れを、前記ゲート電極63に印加したゲート電圧により確実に制御することが可能となる。 Also in the electronic device having such a configuration, the straight line connecting the source electrode 23S and the drain electrode 23D and the source electrode 23S and the drain electrode 23D is opposed to each other in the hexagonal lattice of carbon constituting the graphene sheet 23S. Since it is formed so as to be parallel to two sides, the graphene sheet 23 has a clockwise direction or a counterclockwise direction with respect to the channel direction, as in the embodiment of FIG. An opening row 23N of equilateral triangular openings 23A defined by a zigzag end inclined by 30 ° and a zigzag end orthogonal to the channel direction is formed in the same manner as in the previous embodiment. As can be seen from the graph of FIG. 11, the graphene sheet 23 has a side length of the opening 23A that is 60% or more of the center-to-center distance of the opening 23A, for example. If, it shows a large band gap Eg of more than 0.5eV. Therefore, also in the electronic device 60 of FIG. 14, the flow of electrons from the source electrode 23 </ b> S to the drain electrode 62 </ b> D can be reliably controlled by the gate voltage applied to the gate electrode 63.

以下、図15の電子装置60の製造方法を、図16のフローチャートおよび図17A〜図17Kの工程断面図を参照しながら説明する。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。   A method for manufacturing the electronic device 60 of FIG. 15 will be described below with reference to the flowchart of FIG. 16 and the process cross-sectional views of FIGS. 17A to 17K. In the figure, portions corresponding to the portions described above are denoted by the same reference numerals, and description thereof is omitted.

図16のフローチャートを参照するに、ステップ21において図17Aに示すように(0001)面を主面とする6H−SiC基板61を準備し、ステップ22において前記6H−SiC基板を真空中、あるいは1200°以上のアルゴン(Ar)など非酸化雰囲気中において熱処理し、前記基板21の主面を画成する(0001)面からSi元素を脱離させる。その結果、(0001)面よりなる前記6H−SiC基板21の主面には、図17Bに示すように六方晶系配列した炭素原子よりなる炭素原子層が残り、所望のグラフェンシート23がエピタキシャルに形成される。   Referring to the flowchart of FIG. 16, in step 21, as shown in FIG. 17A, a 6H—SiC substrate 61 having a (0001) plane as a main surface is prepared, and in step 22, the 6H—SiC substrate is placed in vacuum or 1200. A heat treatment is performed in a non-oxidizing atmosphere such as argon (Ar) or more to remove Si element from the (0001) plane that defines the main surface of the substrate 21. As a result, on the main surface of the 6H—SiC substrate 21 made of (0001), a carbon atom layer made of carbon atoms arranged in a hexagonal system as shown in FIG. 17B remains, and the desired graphene sheet 23 is epitaxially formed. It is formed.

次に図16のステップ23において図17Cに示すようにシリコン酸化膜よりなるハードマスク膜HM1を、例えばスパッタ法やCVD法により形成し、ステップ24において前記ハードマスク膜HM1を、図17Dに示すようにレジストパターンR1をマスクにパターニングして、前記グラフェンシート23のうち、ソース領域23sとドレイン領域23dとを露出する。   Next, in step 23 of FIG. 16, as shown in FIG. 17C, a hard mask film HM1 made of a silicon oxide film is formed by, eg, sputtering or CVD, and in step 24, the hard mask film HM1 is formed as shown in FIG. 17D. Then, the resist pattern R1 is patterned as a mask to expose the source region 23s and the drain region 23d of the graphene sheet 23.

さらに図16のステップ25において前記図17Dの構造上に、厚さが5nmのチタン膜と厚さが30nmの金膜とを、電子ビーム蒸着法あるいはスパッタ法により順次堆積して図17Eに示す金属膜23Mを形成し、さらに図16のステップ26において図17Fに示すように前記レジストパターンR1をその上の金属膜23M共々リフトオフし、前記グラフェンシート23のソース領域23sにソース電極23Sを、またドレイン領域23dにドレイン電極23Dを、それぞれ形成する。   Further, in step 25 of FIG. 16, a titanium film having a thickness of 5 nm and a gold film having a thickness of 30 nm are sequentially deposited on the structure of FIG. 17D by electron beam evaporation or sputtering, and the metal shown in FIG. A film 23M is formed, and in step 26 of FIG. 16, the resist pattern R1 is lifted off together with the metal film 23M thereon as shown in FIG. 17F, a source electrode 23S is formed in the source region 23s of the graphene sheet 23, and the drain A drain electrode 23D is formed in each region 23d.

さらに図16のステップ27において前記ハードマスク膜HM1を、例えば先の図14で説明したマスクパタ―ンMを使ってマスク開口部23Mに従ってパターニングし、図17Gに示すように前記グラフェンシート23を露出する開口部HMAを形成し、ステップ28において前記グラフェンシート23を、前記ハードマスク膜HM1をマスクにパターニングし、さらに図17Hに示すように前記グラフェンシート23中に、例えば開口部23Aよりなる開口部列23Nを形成する。   Further, in step 27 of FIG. 16, the hard mask film HM1 is patterned in accordance with the mask opening 23M using the mask pattern M described in FIG. 14, for example, and the graphene sheet 23 is exposed as shown in FIG. 17G. An opening HMA is formed, and in step 28, the graphene sheet 23 is patterned using the hard mask film HM1 as a mask. Further, as shown in FIG. 17H, in the graphene sheet 23, for example, an opening row comprising openings 23A 23N is formed.

さらに図16のステップ29において、前記グラフェンシート23を水素雰囲気など還元雰囲気中、例えば1000°の温度で熱処理し、先に形成された開口部23Aの縁部における炭素原子の配列を安定化させる。さらにステップ30において図17Iに示すようにハードマスク膜HM1をたとえはHFによるウェット処理により除去し、さらにステップ31において図17Jに示すように、ゲート絶縁膜62を前記グラフェンシート23上に形成する。図示の例では、前記ゲート絶縁膜62として酸化ハフニウム(HfO)膜を使っているが、酸化ジルコニウム(ZrO)膜やハフニウムシリケート(HfSiO)膜やハフニウムジルコネート(ZrSiO)膜などを使うことも可能である。 Further, in step 29 of FIG. 16, the graphene sheet 23 is heat-treated in a reducing atmosphere such as a hydrogen atmosphere at a temperature of 1000 °, for example, to stabilize the arrangement of carbon atoms at the edge of the opening 23A formed earlier. Further, in step 30, as shown in FIG. 17I, the hard mask film HM1 is removed by wet processing using HF, for example, and in step 31, a gate insulating film 62 is formed on the graphene sheet 23 as shown in FIG. 17J. In the illustrated example, a hafnium oxide (HfO 2 ) film is used as the gate insulating film 62, but a zirconium oxide (ZrO 2 ) film, a hafnium silicate (HfSiO 4 ) film, a hafnium zirconate (ZrSiO 4 ) film, or the like is used. It can also be used.

さらにステップ32において前記ゲート絶縁膜62上に前記ソース電極パターン23Sあるいはドレイン電極パターン23Dと同様な、Ti膜と金膜の積層構造のゲート電極63を形成することにより、図17Kに示すようにトップゲート構造の電子装置を得ることができる。   Further, in step 32, a gate electrode 63 having a laminated structure of a Ti film and a gold film, which is the same as the source electrode pattern 23S or the drain electrode pattern 23D, is formed on the gate insulating film 62 as shown in FIG. 17K. An electronic device having a gate structure can be obtained.

なお上記の各実施形態において、「グラフェンシート」は、必ずしも、炭素の六角形格子を構成するsp結合をした炭素原子よりなる厳密に単一の原子層である必要はなく、かかる原子層を複数含んでいてもよい。 In each of the above embodiments, the “graphene sheet” does not necessarily have to be a strictly single atomic layer made of carbon atoms having sp 2 bonds constituting a hexagonal lattice of carbon. Multiple may be included.

以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。   As mentioned above, although this invention was described about preferable embodiment, this invention is not limited to this specific embodiment, A various deformation | transformation and change are possible within the summary described in the claim.

1,23 グラフェンシート
1A アームチェア端
1B ジグザグ端
1a,1b,1c,1d,1e C−C結合
20,60 電子装置
21 シリコン基板
23A,23B,23C,23E,23F,23G 開口部
23a〜23a,23b〜23b,23c〜23c,23e〜23e 縁部
23N 開口部列
23M マスク開口部
23m〜23m エッジ
23S ソース電極パターン
23D ドレイン電極パターン
61 SiC基板
62 ゲート絶縁膜
63 ゲート電極
1,23 graphene sheet 1A armchair end 1B zigzag ends 1a, 1b, 1c, 1d, 1e C-C bonds 20, 60 electronic device 21 silicon substrate 23A, 23B, 23C, 23E, 23F, 23G openings 23a 1 ~23a 3 , 23 b 1 to 23 b 4 , 23 c 1 to 23 c 4 , 23 e 1 to 23 e 6 edge 23 N opening array 23 M mask opening 23 m 1 to 23 m 3 edge 23 S source electrode pattern 23 D drain electrode pattern 61 SiC substrate 62 gate insulating film 63 Gate electrode

Claims (10)

基板と、
前記基板上にゲート絶縁膜を介して形成されたグラフェンシートと、
前記グラフェンシートの一端に形成されたソース電極と、
前記グラフェンシートの他端に形成されたドレイン電極と、
前記グラフェンシートに前記ソース電極とドレイン電極との間でゲート電圧を印加するゲート電極と、
前記グラフェンシートに前記ソース電極とドレイン電極の間において、前記ソース電極とドレイン電極を結ぶ方向を横切って形成された、複数の開口部よりなる開口部列と、
を備え、
前記複数の開口部はいずれも、三つのジグザグ端により画成されて正三角形の形状を有し、前記ジグザグ端のうち二つは、前記ソース電極とドレイン電極を結んだ方向に対しいずれも30°の角度をなし、もう一つのジグザグ端は90°の角度をなし、
前記複数の開口部は前記開口部列において、それぞれの正三角形の向きを揃えて形成されていることを特徴とする電子装置。
A substrate,
A graphene sheet formed on the substrate via a gate insulating film;
A source electrode formed at one end of the graphene sheet;
A drain electrode formed on the other end of the graphene sheet;
A gate electrode for applying a gate voltage between the source electrode and the drain electrode to the graphene sheet;
An opening row formed of a plurality of openings formed between the source electrode and the drain electrode on the graphene sheet and across a direction connecting the source electrode and the drain electrode;
With
Each of the plurality of openings has an equilateral triangular shape defined by three zigzag ends, and two of the zigzag ends are all 30 in the direction connecting the source electrode and the drain electrode. Make an angle of °, another zigzag edge makes an angle of 90 °,
The electronic device, wherein the plurality of openings are formed so that the directions of the equilateral triangles are aligned in the opening row.
基板と、
前記基板上に形成されたグラフェンシートと、
前記グラフェンシートの一端に形成されたソース電極と、
前記グラフェンシートの他端に形成されたドレイン電極と、
前記グラフェンシートを前記ソース電極とドレイン電極の間において覆うゲート絶縁膜と、
前記ソース電極とドレイン電極の間において前記グラフェンシート上に、前記ゲート絶縁膜を介して形成され、前記グラフェンシートに前記ソース電極とドレイン電極との間でゲート電圧を印加するゲート電極と、
前記ソース電極とドレイン電極の間において、前記グラフェンシートに前記ソース電極とドレイン電極を結ぶ方向を横切って形成された複数の開口部よりなる開口部列と、
を備え、
前記複数の開口部はいずれも、三つのジグザグ端により画成されて正三角形の形状を有し、前記ジグザグ端のうち二つは、前記ソース電極とドレイン電極を結んだ方向に対しいずれも30°の角度をなし、もう一つのジグザグ端は90°の角度をなし、
前記複数の開口部は前記開口部列において、それぞれの正三角形の向きを揃えて形成されていることを特徴とする電子装置。
A substrate,
A graphene sheet formed on the substrate;
A source electrode formed at one end of the graphene sheet;
A drain electrode formed on the other end of the graphene sheet;
A gate insulating film covering the graphene sheet between the source electrode and the drain electrode;
A gate electrode formed between the source electrode and the drain electrode on the graphene sheet via the gate insulating film, and applying a gate voltage between the source electrode and the drain electrode on the graphene sheet;
Between the source electrode and the drain electrode, an opening row composed of a plurality of openings formed across the direction connecting the source electrode and the drain electrode to the graphene sheet,
With
Each of the plurality of openings has an equilateral triangular shape defined by three zigzag ends, and two of the zigzag ends are all 30 in the direction connecting the source electrode and the drain electrode. Make an angle of °, another zigzag edge makes an angle of 90 °,
The electronic device, wherein the plurality of openings are formed so that the directions of the equilateral triangles are aligned in the opening row.
前記ジグザグ端の一つは、前記グラフェンシートの面に対して垂直方向から見た場合に、前記ソース電極とドレイン電極を結んだ方向に対し、時計回りに30°の角度をなすことを特徴とする請求項1または2記載の電子装置。   One of the zigzag edges forms an angle of 30 ° clockwise with respect to the direction connecting the source electrode and the drain electrode when viewed from a direction perpendicular to the surface of the graphene sheet. The electronic device according to claim 1 or 2. 前記ジグザグ端の一つは、前記グラフェンシートの面に対して垂直方向から見た場合に、前記ソース電極とドレイン電極を結んだ方向に対し、反時計回りに30°の角度をなすことを特徴とする請求項1または2記載の電子装置。   One of the zigzag edges forms an angle of 30 ° counterclockwise with respect to the direction connecting the source electrode and the drain electrode when viewed from a direction perpendicular to the surface of the graphene sheet. The electronic device according to claim 1 or 2. 前記ジグザグ端の一つは、前記グラフェンシートの面に対して垂直方向から見た場合に、前記ソース電極とドレイン電極を結んだ方向に対し、直交することを特徴とする請求項1または2記載の電子装置。   The one of the zigzag edges is perpendicular to a direction connecting the source electrode and the drain electrode when viewed from a direction perpendicular to the surface of the graphene sheet. Electronic devices. 前記ジグザグ端は、他の炭素原子に結合していない結合手を有する炭素原子を二個以上含む5個以上の炭素原子から構成されていることを特徴とする請求項1〜5のうち、いずれか一項記載の電子装置。 The Jiguza grayed end, of the preceding claims, characterized in that it is constituted of carbon atoms having a bond that is not bonded to another carbon atom of five or more carbon atoms, including two or more, The electronic device as described in any one. 前記開口部列は、前記ソース電極とドレイン電極の間でキャリアの流れを横切って複数列にわたり形成されていることを特徴とする請求項1〜6のうち、いずれか一項記載の電子装置。 The opening column of the preceding claims, characterized in that it is formed over a plurality of rows across the flow between can Yaria of the source electrode and the drain electrode, the electron apparatus according to any one claim . 前記開口部列において、隣接する開口部間の中心間距離に対する前記開口部の一辺の長さの割合が6割以上であることを特徴とする請求項1〜7のうち、いずれか一項記載の電子装置。   In the said opening part row | line | column, the ratio of the length of the one side of the said opening part with respect to the center distance between adjacent opening parts is 60% or more, The any one of Claims 1-7 characterized by the above-mentioned. Electronic devices. 基板上にグラフェンシートを形成する工程と、
前記グラフェンシート上に絶縁膜を形成する工程と、
前記絶縁膜中に複数のマスク開口部を形成する工程と、
前記グラフェンシートを、前記絶縁膜をマスクにパターニングし、前記グラフェンシート中に前記複数のマスク開口部にそれぞれ対応した複数の開口部を形成し、前記複数の開口部により開口部列を形成する工程と、
前記グラフェンシートを非酸化性雰囲気中で熱処理し、前記グラフェンシート中の前記複数の開口部の形状を安定な形状に変化させる工程と、
前記グラフェンシート上に、前記開口部列を挟んで一方の側にソース電極を、他方の側にドレイン電極を形成する工程と、
を含み、
前記複数のマスク開口部を形成する工程は、前記複数のマスク開口部の各々が、前記ソース電極とドレイン電極を結ぶ直線に対し、いずれも時計回り方向と反時計回り方向に30°の角度をなす二つの縁部と、前記ソース電極とドレイン電極を結ぶ直線に対して直交する一つの縁部により画成される正三角形の形状を有するように実行され、
また前記複数のマスク開口部を形成する工程では、前記複数のマスク開口部が、それぞれの三角形の向きを揃えて形成され
前記グラフェンシートにおいて前記複数の開口部はいずれも三つのジグザグ端により画成されて正三角形の形状を有し、前記ジグザグ端のうち二つは、前記ソース電極とドレイン電極を結んだ方向に対しいずれも30°の角度をなし、もう一つのジグザグ端は90°の角度をなし、前記複数の開口部は前記開口部列において、それぞれの正三角形の向きを揃えて形成されていることを特徴とする電子装置の製造方法。
Forming a graphene sheet on the substrate;
Forming an insulating film on the graphene sheet;
Forming a plurality of mask openings in the insulating film;
Patterning the graphene sheet using the insulating film as a mask, forming a plurality of openings corresponding to the plurality of mask openings in the graphene sheet, and forming an opening row by the plurality of openings; When,
Heat treating the graphene sheet in a non-oxidizing atmosphere, and changing the shape of the plurality of openings in the graphene sheet to a stable shape;
On the graphene sheet, a step of forming a source electrode on one side and a drain electrode on the other side across the opening row,
Including
In the step of forming the plurality of mask openings, each of the plurality of mask openings has an angle of 30 ° in a clockwise direction and a counterclockwise direction with respect to a straight line connecting the source electrode and the drain electrode. Two edges formed, and having an equilateral triangle shape defined by one edge orthogonal to a straight line connecting the source electrode and the drain electrode,
Further, in the step of forming the plurality of mask openings, the plurality of mask openings are formed with the directions of the respective triangles aligned .
In the graphene sheet, each of the plurality of openings is defined by three zigzag ends and has an equilateral triangle shape, and two of the zigzag ends are in a direction connecting the source electrode and the drain electrode. Each of them has an angle of 30 °, the other zigzag end has an angle of 90 °, and the plurality of openings are formed in the opening row so that the directions of the equilateral triangles are aligned. A method for manufacturing an electronic device.
前記ソース電極とドレイン電極とを形成する工程は、前記ソース電極とドレイン電極とを結んだ直線が、前記グラフェンシートを構成する炭素原子の六角形格子の相対向する2辺に平行するように、位置合わせする工程を含むことを特徴とする請求項9記載の電子装置の製造方法。 Process line that runs on the source electrode and the drain electrode, opposing flat row to so that two sides of the hexagonal grid of the carbon atoms constituting the graphene sheet forming the said source and drain electrodes The method for manufacturing an electronic device according to claim 9, further comprising a step of aligning.
JP2011213470A 2011-09-28 2011-09-28 Electronic device and manufacturing method thereof Expired - Fee Related JP5794075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011213470A JP5794075B2 (en) 2011-09-28 2011-09-28 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011213470A JP5794075B2 (en) 2011-09-28 2011-09-28 Electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013074208A JP2013074208A (en) 2013-04-22
JP5794075B2 true JP5794075B2 (en) 2015-10-14

Family

ID=48478425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011213470A Expired - Fee Related JP5794075B2 (en) 2011-09-28 2011-09-28 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5794075B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6062321B2 (en) * 2013-06-03 2017-01-18 東京エレクトロン株式会社 Organic semiconductor film, manufacturing method thereof, and transistor structure
CN111430326B (en) * 2020-03-05 2022-02-11 广东工业大学 Embedded high-heat-dissipation fan-out type packaging structure and packaging method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4669957B2 (en) * 2007-03-02 2011-04-13 日本電気株式会社 Semiconductor device using graphene and method for manufacturing the same
JP2009094190A (en) * 2007-10-05 2009-04-30 Fujitsu Ltd Semiconductor apparatus
US8440331B2 (en) * 2008-03-13 2013-05-14 University Of Utah Magnetic nanohole superlattices
US8268180B2 (en) * 2010-01-26 2012-09-18 Wisconsin Alumni Research Foundation Methods of fabricating large-area, semiconducting nanoperforated graphene materials

Also Published As

Publication number Publication date
JP2013074208A (en) 2013-04-22

Similar Documents

Publication Publication Date Title
US8450198B2 (en) Graphene based switching device having a tunable bandgap
JP6169328B2 (en) Graphene structure and manufacturing method thereof, graphene element and manufacturing method thereof
JP5783530B2 (en) Graphene wiring structure
JP6268419B2 (en) Electronic device and manufacturing method thereof
JP2009164432A (en) Method of manufacturing semiconductor apparatus, semiconductor apparatus, and wiring structure
JP6195266B2 (en) Manufacturing method of electronic device
US20150287787A1 (en) Graphene Device And Method Of Fabricating A Graphene Device
JP2009277803A (en) Semiconductor device, method for manufacturing the semiconductor device and transistor
JP6187185B2 (en) Electronic device and manufacturing method thereof
KR20140013405A (en) Transistor and method of manufacturing the same
JP2012054303A (en) Semiconductor device
JP5685987B2 (en) Electronic device and manufacturing method thereof
JP5794075B2 (en) Electronic device and manufacturing method thereof
JP5671896B2 (en) Semiconductor device and manufacturing method thereof
JP6842042B2 (en) Graphene nanoribbons and precursor molecules used in their production
JP5772307B2 (en) Electronic device and manufacturing method thereof
Ma et al. First-principles studies of Fe atoms adsorption on hydrogen-terminated boron nitride nanoribbons
JP2019048791A (en) Compound, manufacturing method of compound, manufacturing method of graphene nano-ribbon, graphene nano-ribbon, and semiconductor device
US8860106B2 (en) Spin filter and driving method thereof
JP5763597B2 (en) Method for producing graphene
JP4873466B2 (en) Layered material and semiconductor device using the same
SHINDE et al. Semiconducting graphene
JP2017139389A (en) Semiconductor device and semiconductor device manufacturing method
WO2019244548A1 (en) Two-dimensional material device and method for manufacturing same
JP2022078721A (en) Graphene nanoribbon and production method thereof, and graphene nanoribbon precursor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150727

R150 Certificate of patent or registration of utility model

Ref document number: 5794075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees