JP2017139389A - Semiconductor device and semiconductor device manufacturing method - Google Patents
Semiconductor device and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2017139389A JP2017139389A JP2016020298A JP2016020298A JP2017139389A JP 2017139389 A JP2017139389 A JP 2017139389A JP 2016020298 A JP2016020298 A JP 2016020298A JP 2016020298 A JP2016020298 A JP 2016020298A JP 2017139389 A JP2017139389 A JP 2017139389A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- gate electrode
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Carbon And Carbon Compounds (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、半導体装置及び半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
炭素原子がハニカム格子状に並んだ単原子層のシート構造をもつグラフェンは、室温において極めて高い移動度を示す。このため、次世代のエレクトロニクス材料、特に低消費電力及び高速動作の電界効果トランジスタ(FET)のチャネル材料としての応用が期待されている。ところがグラフェンは、π電子共役が2次元に拡張しているため、バンドギャップがゼロに等しく、金属的な物性を示すことから、グラフェンをチャネルに用いたトランジスタでは、実用上十分な電流オン/オフ比が得られない。よって、グラフェンをトランジスタに用いる際には、グラフェンにバンドギャップを導入し、半導体化させることが必要である。 Graphene having a monoatomic sheet structure in which carbon atoms are arranged in a honeycomb lattice exhibits extremely high mobility at room temperature. Therefore, it is expected to be applied as a channel material for a next-generation electronic material, particularly a field effect transistor (FET) with low power consumption and high-speed operation. However, since graphene has a two-dimensional expansion of π-electron conjugation, its band gap is equal to zero and exhibits metallic properties. Therefore, a transistor using graphene as a channel has practically sufficient current on / off. The ratio is not obtained. Therefore, when graphene is used for a transistor, it is necessary to introduce a band gap into the graphene to make it semiconductor.
グラフェンにバンドギャップを導入する方法の一つとして、2次元のグラフェンシートを数nm〜数十nm幅の短冊状にして1次元にリボン化し、グラフェンナノリボン(GNR)を形成する方法がある。GNRでは、量子閉じ込め効果によってバンドギャップが開き、そのギャップサイズはリボン幅によって変化することが知られている(例えば、非特許文献1を参照)。 As one method of introducing a band gap into graphene, there is a method of forming a graphene nanoribbon (GNR) by forming a two-dimensional graphene sheet into a strip of several nm to several tens of nm into a one-dimensional ribbon. In GNR, it is known that a band gap opens due to the quantum confinement effect, and the gap size changes depending on the ribbon width (see, for example, Non-Patent Document 1).
GNRの作製方法としては、ネガ型レジスト(ハイドロシルセスキオキサン)を用いて電子線リソグラフィにより形成する方法(例えば、非特許文献2を参照)、カーボンナノチューブを化学的に切開する方法(例えば、特許文献1を参照)、有機溶媒に溶解したグラファイトフレークからソノケミカル法により形成する方法(例えば、非特許文献3を参照)等が開示されている。 As a GNR production method, a negative resist (hydrosilsesquioxane) is formed by electron beam lithography (for example, see Non-Patent Document 2), a carbon nanotube is chemically cut (for example, Patent Document 1), a method of forming graphite flakes dissolved in an organic solvent by a sonochemical method (for example, see Non-Patent Document 3), and the like are disclosed.
最近では、アントラセンダイマーを合成し、それらを原子レベルで平坦な(111)結晶面を有するAu又はAgの金属基板上に超高真空下で蒸着し、基板加熱によるラジカル反応により連結/縮環して、ボトムアップ的にGNRを形成する方法(例えば、非特許文献4を参照)が開示されている。 Recently, anthracene dimers have been synthesized, deposited on an Au or Ag metal substrate having a flat (111) crystal plane at an atomic level under ultrahigh vacuum, and linked / condensed by a radical reaction by heating the substrate. A method of forming a GNR in a bottom-up manner (for example, see Non-Patent Document 4) is disclosed.
GNRのエッジ構造には、炭素原子がジグザグ状に配列した所謂ジグザグ型と、2原子周期で配列した所謂アームチェア型の2種類が存在する。アームチェア型GNR(AGNR)は、バンドギャップを有し半導体的な性質を示す。これに対して、ジグザグ型GNR(ZGNR)は、金属的な性質を示す。 There are two types of GNR edge structures: a so-called zigzag type in which carbon atoms are arranged in a zigzag shape, and a so-called armchair type in which carbon atoms are arranged in a two-atom period. The armchair type GNR (AGNR) has a band gap and exhibits a semiconductor property. On the other hand, zigzag type GNR (ZGNR) exhibits metallic properties.
非特許文献2、非特許文献3、特許文献1等において示されている方法でGNRを形成した場合、均一なエッジ構造の制御が難しく、ジグザグ型のエッジ構造とアームチェア型のエッジ構造とが混在し、更には、リボン幅を均一に揃えることも困難である。
When the GNR is formed by the method shown in
ところで、FETの設計の観点からは、GNRのリボン幅を変えてバンドギャップのサイズを制御することは重要な技術ではある。しかしながら、非特許文献4の方法で作製されたものは、ベンゼン環が4つ以上の高次アセンでは反応性の高いベンゼン環が内側に複数存在するために安定して直線的に連結されず、結果的にランダムなエッジ構造のGNRが形成される可能性がある。 By the way, from the viewpoint of FET design, it is an important technique to control the band gap size by changing the ribbon width of the GNR. However, those produced by the method of Non-Patent Document 4 are not stably linearly connected to a higher-order acene having four or more benzene rings because a plurality of highly reactive benzene rings are present inside. As a result, a GNR having a random edge structure may be formed.
また、非特許文献4の方法で形成したGNRを用いてFETを作製する際には、金属基板からGNRを切り離し、他の絶縁基板(例えば、表面にシリコン酸化膜が形成されたSi基板)へ転写するという困難なプロセスを行う必要がある。また、このように転写されたGNRの位置及び方向は制御されていないため、所望の特性のFETを得ることができない。 Further, when an FET is manufactured using the GNR formed by the method of Non-Patent Document 4, the GNR is separated from the metal substrate and is transferred to another insulating substrate (for example, a Si substrate having a silicon oxide film formed on the surface). It is necessary to perform a difficult process of transferring. Further, since the position and direction of the GNR thus transferred are not controlled, it is not possible to obtain an FET having a desired characteristic.
また、半導体となるGNRの上に、酸化物等によりゲート絶縁膜を形成し、ゲート絶縁膜の上にゲート電極が形成されている構造の半導体装置の場合、ゲート絶縁膜を形成する際に、GNRがダメージを受ける場合がある。このように、GNRがダメージを受けると、製造される半導体装置は所望の特性を得ることができない。 Further, in the case of a semiconductor device having a structure in which a gate insulating film is formed of an oxide or the like on a GNR to be a semiconductor and a gate electrode is formed on the gate insulating film, when forming the gate insulating film, GNR may be damaged. As described above, when the GNR is damaged, the manufactured semiconductor device cannot obtain desired characteristics.
このため、GNRを用いた半導体装置において、容易に作製することのできる半導体装置が求められている。 Therefore, there is a demand for a semiconductor device that can be easily manufactured in a semiconductor device using GNR.
本実施の形態の一観点によれば、基板の上に順に積層された第1の絶縁膜、ゲート電極膜、第2の絶縁膜により形成されているメサ構造と、前記第1の絶縁膜、前記ゲート電極膜、前記第2の絶縁膜の側面を覆う第3の絶縁膜と、前記ゲート電極膜の側面における前記第3の絶縁膜の上に形成される所望のバンドギャップを有するチャネル膜と、前記チャネル膜の一方の端部と接続されているソース電極と、前記チャネル膜の他方の端部と接続されているドレイン電極と、を有することを特徴とする。 According to one aspect of the present embodiment, a mesa structure formed of a first insulating film, a gate electrode film, and a second insulating film that are sequentially stacked on a substrate, the first insulating film, A third insulating film covering a side surface of the gate electrode film, the second insulating film, and a channel film having a desired band gap formed on the third insulating film on the side surface of the gate electrode film; And a source electrode connected to one end of the channel film and a drain electrode connected to the other end of the channel film.
開示の半導体装置によれば、GNRを用いた半導体装置を容易に作製することができる。 According to the disclosed semiconductor device, a semiconductor device using GNR can be easily manufactured.
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。また、便宜上、図面においては、構成部材の大きさや厚み等については相対的には正確に示されていない。 The form for implementing is demonstrated below. In addition, about the same member etc., the same code | symbol is attached | subjected and description is abbreviate | omitted. For convenience, in the drawings, the size and thickness of the constituent members are not shown relatively accurately.
〔第1の実施の形態〕
(半導体装置)
第1の実施の形態における半導体装置について、図1に基づき説明する。尚、図1(a)は、本実施の形態における半導体装置の上面図であり、図1(b)は、図1(a)の一点鎖線1A−1Bにおいて切断した断面図である。本実施の形態における半導体装置は、基板10の上に、第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23が順に積層されたメサ構造が形成されている。基板10の上、メサ構造を形成している第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23の側面、及び、第2の絶縁膜23の上面は、第3の絶縁膜31により覆われている。このように形成された第3の絶縁膜31の上の一部には、グラフェンチャネル膜40が形成されている。具体的には、第2の絶縁膜23の上、第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23の側面、基板10の上における第3の絶縁膜31の上には、グラフェンチャネル膜40が形成されている。従って、グラフェンチャネル膜40は、一方の端部40aが第3の絶縁膜31を介した第2の絶縁膜23の上に形成されており、他方の端部40bが第3の絶縁膜31を介した基板10の上に形成されている。このため、第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23の側面には、第3の絶縁膜31を介してグラフェンチャネル膜40の一方の端部40aと他方の端部40bとの間の領域が形成されている。
[First Embodiment]
(Semiconductor device)
The semiconductor device according to the first embodiment will be described with reference to FIG. 1A is a top view of the semiconductor device according to the present embodiment, and FIG. 1B is a cross-sectional view taken along one-dot chain line 1A-1B in FIG. 1A. In the semiconductor device according to the present embodiment, a mesa structure in which a first
第2の絶縁膜23の上には、第3の絶縁膜31を介してソース電極52が形成されており、グラフェンチャネル膜40の一方の端部40aと接触しており、電気的に接続されている。また、基板10の上には、第3の絶縁膜31を介してドレイン電極53が形成されており、グラフェンチャネル膜40の他方の端部40bと接触しており、電気的に接続されている。第3の絶縁膜31及び第2の絶縁膜23には、コンタクトホールが形成されており、ゲート電極51は、コンタクトホールに形成されており、電極膜12と電気的に接続されている。
A
グラフェンチャネル膜40は、長手方向に沿ったエッジ構造がアームチェア型のリボン形状のグラフェン膜、即ち、AGNRにより形成されている。
The
本実施の形態においては、メサ構造20を形成している膜の膜厚等を変えることにより、半導体装置となるFETのパラメータを容易に制御することができる。例えば、FETのゲート長(Lg)は、ゲート電極膜22の厚さを変えることにより制御することができ、ゲート−ドレイン間の長さ(Lgd)は、第1の絶縁膜21の厚さやドレイン電極53が形成される位置を調整することにより制御することができる。
In the present embodiment, the parameters of the FET serving as the semiconductor device can be easily controlled by changing the film thickness or the like of the film forming the
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について説明する。
(Method for manufacturing semiconductor device)
Next, a method for manufacturing a semiconductor device in the present embodiment will be described.
最初に、図2に示すように、基板10となるマイカ基板の劈開面の上に、第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23を順に積層して形成する。尚、図2(a)は、本実施の形態における半導体装置の上面図であり、図2(b)は、図2(a)の一点鎖線2A−2Bにおいて切断した断面図である。
First, as shown in FIG. 2, a first
第1の絶縁膜21は、原子層堆積(ALD:Atomic Layer Deposition)法によりHfO2膜を膜厚が5nm〜20nmとなるように成膜することにより形成する。ゲート電極膜22は真空蒸着等により、Au膜を膜厚が5nm〜10nmとなるように成膜することにより形成する。第2の絶縁膜23は、原子層堆積(ALD)法によりHfO2膜を膜厚が5nm〜20nmとなるように成膜することにより形成する。
The first
基板10は、絶縁性を有する結晶基板が用いられる。上記においては、基板10には、大気中で劈開して清浄表面を出したマイカ基板を用いたが、基板10は、絶縁性と平坦な結晶表面を有すること以外に限定はなく、他にc面サファイア(α−Al2O3)結晶基板、MgO(111)結晶基板等を用いてもよい。第1の絶縁膜21及び第2の絶縁膜23は、絶縁性を有する膜であればよく、Al2O3、Si3N4、HfSiO、HfAlON、Y2O3、SrTiO3、PbZrTiO3、BaTiO3等により形成してもよい。また、第1の絶縁膜21及び第2の絶縁膜23の成膜方法は、特に制限はなく、形成される絶縁膜の種類に応じて好ましい成膜方法を選択することができる。ゲート電極膜22を形成する材料には、Au以外にもAg、Cu、Co、Ni、Pd、Ir、Pt等を用いてもよい。ゲート電極膜22は、スパッタリング法、パルスレーザー堆積法、分子線エピタキシー法等の成膜方法により形成してもよい。
As the
次に、図3に示すように、基板10上に積層されている第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23を加工して矩形状のメサ構造20を形成し、メサ構造20の側面となる第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23の側面を露出させる。尚、図3(a)は、本実施の形態における半導体装置の上面図であり、図3(b)は、図3(a)の一点鎖線3A−3Bにおいて切断した断面図である。
Next, as shown in FIG. 3, the first insulating
具体的には、第2の絶縁膜23の上に、電子線レジストをスピンコートにより塗布し、電子線リソグラフィによる露光、現像を行うことにより、第2の絶縁膜23の上の中央部分に不図示のレジストパターンを形成する。形成される不図示のレジストパターンは、長さが100nm〜200nm、幅が5nm〜20nmである。電子線レジストには、例えば、ZEP520A(日本ゼオン社製)をZEP−A(同社製)で1:1に希釈したレジストを用いる。この後、反応性イオンエッチング(RIE:Reactive Ion Etching)やArイオンミリングにより、レジストパターンが形成されていない領域の第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23を除去する。この後、不図示のレジストパターンは、有機溶剤等により除去する。これにより、第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23により矩形状のメサ構造20を形成する。メサ構造20の長さや幅は、後に形成されるグラフェンチャネル膜40の長さや幅等により適宜調整して形成されており、メサ構造20の幅はグラフェンチャネル膜40の幅よりも広くなるよう形成されている。
Specifically, an electron beam resist is applied onto the second insulating
次に、図4に示すように、露出しているメサ構造20を形成している第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23と基板10を覆うように、金属膜30を形成する。尚、図4(a)は、本実施の形態における半導体装置の上面図であり、図4(b)は、図4(a)の一点鎖線4A−4Bにおいて切断した断面図である。
Next, as shown in FIG. 4, the metal film is formed so as to cover the first insulating
金属膜30は、ALD法により膜厚が5nm〜10nmのAl膜を成膜することにより形成する。メサ構造20の上面及び側面の全面を覆うように、金属膜30を形成するためには、指向性なく等方的に成膜することのできるALD法が好ましい。本実施の形態においては、後述するように、金属膜30の上にグラフェンチャネル膜40を形成した後、金属膜30を窒化して第3の絶縁膜31を形成する。このため、金属膜30を形成している材料は、比較的容易に窒化が可能な材料が好ましい。尚、第3の絶縁膜31を金属膜30を窒化することにより形成しているのは、金属膜を酸化することにより絶縁膜を形成した場合、酸化の際にグラフェンチャネル膜40がダメージを受け、所望の特性の半導体装置を得ることができない場合があるからである。
The
次に、図5に示すように、メサ構造20の長手方向に延びる領域を除き、金属膜30を除去する。尚、図5(a)は、本実施の形態における半導体装置の上面図であり、図5(b)は、図5(a)の一点鎖線5A−5Bにおいて切断した断面図である。
Next, as shown in FIG. 5, the
具体的には、金属膜30の上に、電子線レジストをスピンコートにより塗布し、電子線リソグラフィによる露光、現像を行う。これにより、金属膜30を介し、メサ構造20の上面となる第2の絶縁膜23の上、メサ構造20の長手方向における第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23の側面及び基板10の上を覆う、不図示のレジストパターンを形成する。電子線レジストには、例えば、ZEP520A(日本ゼオン社製)をZEP−A(同社製)で1:1に希釈したレジストを用いる。この後、反応性イオンエッチングやArイオンミリングにより、レジストパターンが形成されていない領域における金属膜30を除去し、基板10の表面を露出させる。この後、不図示のレジストパターンは、有機溶剤等により除去する。
Specifically, an electron beam resist is applied onto the
次に、図6に示すように、メサ構造20の上面となる第2の絶縁膜23の上、第1の絶縁膜21、ゲート電極膜22、第2の絶縁膜23の側面、基板10の上における金属膜30の上に、グラフェンチャネル膜40を形成する。グラフェンチャネル膜40はAGNR(アームチェア型GNR)により形成されている。尚、図6(a)は、本実施の形態における半導体装置の上面図であり、図6(b)は、図6(a)の一点鎖線6A−6Bにおいて切断した断面図である。また、図6(c)は、図6(a)の一点鎖線6Cで囲まれた領域の拡大図であり、グラフェンチャネル膜40の構造を示す。
Next, as shown in FIG. 6, the first insulating
具体的には、最初に、メサ構造20と、メサ構造20の長手方向の上の基板10を覆い形成されている金属膜30の表面清浄処理を行う。この表面清浄処理は、金属膜30におけるArイオンスパッタと超高真空アニールとを1セットとして行うものであり、このような表面清浄処理を複数サイクル繰り返して行う。表面清浄処理を行うことにより、金属膜30であるAl膜の表面に付着しているレジスト残渣等の有機系コンタミを除去することができ、また、金属膜30であるAl膜の表面の平坦性を向上させることができる。
Specifically, first, the surface cleaning process of the
表面清浄処理においては、Arイオンスパッタは、イオン加速電圧が0.8kV、イオン電流が1.0μAの条件で1分間行い、アニールは、5×10−7Pa以下の真空度を保持しつつ、300℃〜450℃の温度で15分間行う。本実施の形態においては、この表面清浄処理を4サイクル行った。 In the surface cleaning treatment, Ar ion sputtering is performed for 1 minute under conditions of an ion acceleration voltage of 0.8 kV and an ion current of 1.0 μA, and annealing is performed while maintaining a vacuum degree of 5 × 10 −7 Pa or less. It is performed at a temperature of 300 ° C. to 450 ° C. for 15 minutes. In the present embodiment, this surface cleaning treatment was performed for 4 cycles.
このような表面清浄処理を行ったものを大気に曝すことなく、超高真空の真空槽内において、メサ構造20と基板10の表面の上における金属膜30の上に、AGNRをin situ形成することにより、グラフェンチャネル膜40を形成する。
An AGNR is formed in situ on the
本実施の形態においては、グラフェンチャネル膜40は、アントラセンを基本骨格とするアントラセン前駆体(10,10'-dibromo-9,9'-bianthracene)を蒸着し、基板10を加熱する。これにより、アントラセンAGNRをメサ構造20の側面等に金属膜30を介して形成する。アントラセンAGNRは、図6(c)に示すように、AGNRの短手方向に六員環が3つ配列されている構造のものであり、リボン幅となるAGNRの短手方向の幅(アームチェア型の幅)は、約0.74nmである。従って、AGNRのアームチェア型の幅は、0.7nm以上となる。
In the present embodiment, the
具体的には、基板温度を200℃〜250℃に保持した状態で、5×10−8Pa以下の超高真空下にて、アントラセン前駆体をK−cell型エバポレーターを用いて200℃〜250℃の温度に加熱して、Alにより形成されている金属膜30の上に蒸着する。この際、K−cell型エバポレーターからの前駆体の放射方向と基板10の表面の法線方向の角度が約45°となるように基板10を傾けた状態で前駆体を蒸着する。このように基板10を傾けることにより、メサ構造20の側面における金属膜30の上に前駆体を蒸着することができる。本実施の形態においては、前駆体の蒸着速度が0.05nm/min〜0.1nm/min、蒸着膜厚が0.5ML〜1MLとなるように形成する。尚、1ML(monolayer)は、約0.2nmである。
Specifically, the anthracene precursor is used at a temperature of 200 ° C. to 250 ° C. using a K-cell evaporator in an ultrahigh vacuum of 5 × 10 −8 Pa or less while the substrate temperature is maintained at 200 ° C. to 250 ° C. It heats to the temperature of (degreeC) and vapor-deposits on the
200℃〜250℃の温度の金属膜30の上では、アントラセン前駆体は、脱臭素化・ラジカル重合反応により直線的に連結した高分子鎖となる。この反応は金属膜30の上でしか誘起されない。このため、金属膜30やメサ構造20の位置や方向を制御することにより、最終的に形成されるアントラセンAGNRの位置や方向を制御することができる。
On the
この後、400℃〜450℃の温度に昇温し、この温度を5分〜20分間維持することにより、脱水素化・環化反応が誘起され、メサ構造20の側面等における金属膜30の上に、アントラセンAGNRを形成することができる。
Thereafter, the temperature is raised to a temperature of 400 ° C. to 450 ° C., and this temperature is maintained for 5 to 20 minutes to induce a dehydrogenation / cyclization reaction, and the
このようにアントラセンAGNRにより形成されるグラフェンチャネル膜40は、一方の端部40aは、メサ構造20の上面となる第2の絶縁膜23の上に、金属膜30を介して形成され、他方の端部40bは、基板10の上に、金属膜30を介して形成される。メサ構造20の側面には、金属膜30を介し、グラフェンチャネル膜40の一方の端部40aと他方の端部40bとの間の領域が形成される。
Thus, the
上記においては、アントラセンAGNRによりグラフェンチャネル膜40を形成する場合について説明したが、グラフェンチャネル膜40は、ペンタセンAGNR、ヘプタセンAGNR、ノナセンAGNRにより形成してもよい。具体的には、六員環が5つのペンタセン前駆体を用いることにより、ペンタセンAGNRを形成することができる。六員環が7つのヘプタセン前駆体を用いることにより、ヘプタセンAGNRを形成することができる。六員環が9つのノナセン前駆体を用いることにより、ノナセンAGNRを形成することができる。これらのAGNRのリボン幅(アームチェア型の幅)は、ペンタセンAGNRが約1.2nm、ヘプタセンAGNRが約1.7nm、ノナセンAGNRが約2.2nmである。尚、AGNRのバンドギャップは、AGNRのリボン幅(アームチェア型の幅)に反比例するため、前駆体の種類、即ち、AGNRのリボン幅は、所望とするバンドギャップの幅やFETの特性に応じて選択すればよい。
In the above description, the
次に、図7に示すように、金属膜30を窒化し金属窒化物を形成することにより第3の絶縁膜31を形成する。このように形成された第3の絶縁膜31は、本実施の形態における半導体装置であるFETのゲート絶縁膜となる。具体的には、窒素系のガス雰囲気中で300℃〜400℃の温度のアニール処理を1時間〜3時間行い、金属膜30を形成しているAlを窒化して絶縁性を有するAlNにすることにより第3の絶縁膜31にする。尚、図7(a)は、本実施の形態における半導体装置の上面図であり、図7(b)は、図7(a)の一点鎖線7A−7Bにおいて切断した断面図である。
Next, as shown in FIG. 7, the third insulating
次に、図8に示すように、第3の絶縁膜31の上のグラフェンチャネル膜40の一方の端部40aに接するソース電極52と、他方の端部40bに接するドレイン電極53とを形成する。尚、図8(a)は、本実施の形態における半導体装置の上面図であり、図8(b)は、図8(a)の一点鎖線8A−8Bにおいて切断した断面図である。
Next, as shown in FIG. 8, a
具体的には、第3の絶縁膜31及びグラフェンチャネル膜40の上に、電子線レジストを塗布し、電子線リソグラフィによる露光、現像を行うことにより、ソース電極52及びドレイン電極53が形成される領域に開口を有する不図示のレジストパターンを形成する。本実施の形態においては、このレジストパターンは、スピンコートにより塗布された2層レジストにより形成されている。下層の犠牲層レジストにはPMGI SFG2S(Michrochem社製)が用いられており、上層の電子線レジストには、上述したZEP520Pを希釈したレジストが用いられている。この後、真空蒸着により、Au/Tiの積層金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する積層金属膜により、ソース電極52及びドレイン電極53が形成される。
Specifically, the
上記の積層金属膜は、Ti、Auの順に成膜する。Tiは蒸着速度が0.05nm/s〜0.1nm/sの条件で、膜厚が0.5nm〜1nmとなるように成膜し、Auは蒸着速度が0.1nm/s〜1nm/sの条件で、膜厚が30nm〜50nmとなるように成膜する。積層金属膜の成膜方法としては、真空蒸着の他、スパッタリング法やパルスレーザー堆積法等により成膜してもよい。また、ソース電極52及びドレイン電極53を形成するための積層金属膜は、Au/Tiの他、Ag/Ti、Pt/Ti、Pd/Ti等により形成してもよい。
The laminated metal film is formed in the order of Ti and Au. Ti is deposited at a deposition rate of 0.05 nm / s to 0.1 nm / s so that the film thickness is 0.5 nm to 1 nm, and Au is a deposition rate of 0.1 nm / s to 1 nm / s. Under these conditions, the film is formed so as to have a film thickness of 30 nm to 50 nm. As a method for forming the laminated metal film, the film may be formed by sputtering, pulsed laser deposition, or the like in addition to vacuum evaporation. Further, the laminated metal film for forming the
次に、図9に示すように、メサ構造20の上面における第3の絶縁膜31及び第2の絶縁膜23の一部を除去し、底面にゲート電極膜22が露出しているコンタクトホールを形成し、このコンタクトホールを埋め込むゲート電極51を形成する。このように形成されたゲート電極51はゲート電極膜22と接触しているため、ゲート電極51とゲート電極膜22とは電気的に接続されている。尚、図9(a)は、本実施の形態における半導体装置の上面図であり、図9(b)は、図9(a)の一点鎖線9A−9Bにおいて切断した断面図である。
Next, as shown in FIG. 9, a part of the third insulating
具体的には、第3の絶縁膜31、グラフェンチャネル膜40等の上に、電子線レジストを塗布し、電子線リソグラフィによる露光、現像を行うことにより、コンタクトホールが形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域における第3の絶縁膜31及び第2の絶縁膜23をRIEやArイオンミリングにより除去し、ゲート電極膜22を露出させることにより、ゲート電極51を形成するためのコンタクトホールを形成する。この後、レジストパターンは、有機溶剤等により除去する。尚、電子線レジストには、上述したZEP520Pを希釈したレジストが用いられる。
Specifically, an electron beam resist is applied on the third insulating
この後、第3の絶縁膜31及びグラフェンチャネル膜40等の上に、電子線レジストを塗布し、電子線リソグラフィによる露光、現像を行うことにより、ゲート電極51が形成される領域に開口を有する不図示のレジストパターンを形成する。電子線レジストには、上述したZEP520Pを希釈したレジストが用いられている。この後、真空蒸着により、Au/Tiの積層金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている積層金属膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する積層金属膜により、ゲート電極51が形成される。この際形成される積層金属膜は、Ti、Auの順に成膜する。Tiは蒸着速度が0.05nm/s〜0.1nm/sの条件で、膜厚が0.5nm〜1nmとなるように成膜する。また、Auは蒸着速度が0.1nm/s〜1nm/sの条件で、コンタクトホールを十分埋め込むことができるように、膜厚が50nm〜100nmとなるように成膜する。これにより、メサ構造20の上における第3の絶縁膜31の上に、ゲート電極膜22と電気的に接続されているゲート電極51が形成される。
Thereafter, an electron beam resist is applied on the third insulating
以上の工程により、本実施の形態における半導体装置を製造することができる。 Through the above steps, the semiconductor device in this embodiment can be manufactured.
〔第2の実施の形態〕
次に、第2の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図10に示されるように、メサ構造の側面のうち、グラフェンチャネル膜40が形成されている側とは反対側の側面にゲート電極151を形成した構造の半導体装置である。尚、図10(a)は、本実施の形態における半導体装置の上面図であり、図10(b)は、図10(a)の一点鎖線10A−10Bにおいて切断した断面図である。
[Second Embodiment]
Next, a semiconductor device according to the second embodiment will be described. As shown in FIG. 10, the semiconductor device in the present embodiment is a semiconductor having a structure in which a
本実施の形態における半導体装置は、第1の実施の形態における図8に示す工程の後、図11に示すように、グラフェンチャネル膜40が形成されている側面とは反対側のメサ構造20の一部を除去する。これにより、メサ構造20においてグラフェンチャネル膜40が形成されている側面とは反対側の側面におけるゲート電極膜22の側面を露出させる。この後、露出したゲート電極膜22の側面と接するようにゲート電極151を形成する。これにより、本実施の形態における半導体装置を作製することができる。尚、図11(a)は、本実施の形態における半導体装置の上面図であり、図11(b)は、図11(a)の一点鎖線11A−11Bにおいて切断した断面図である。
After the step shown in FIG. 8 in the first embodiment, the semiconductor device in the present embodiment has a
尚、本実施の形態においては、メサ構造20においてグラフェンチャネル膜40が形成されている側面とは反対側のメサ構造20の一部を除去することなく、反対側の側面の第3の絶縁膜31を除去することにより、ゲート電極膜22の側面を露出させてもよい。また、金属膜30を形成する工程において、グラフェンチャネル膜40が形成される側面とは反対側のメサ構造20の側面には、金属膜30が形成されないように、成膜等を行ってもよい。
In the present embodiment, the third insulating film on the side surface on the opposite side is removed without removing a part of the
尚、上記以外の内容については、第1の実施の形態と同様である。 The contents other than the above are the same as in the first embodiment.
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 Although the embodiment has been described in detail above, it is not limited to the specific embodiment, and various modifications and changes can be made within the scope described in the claims.
上記の説明に関し、更に以下の付記を開示する。
(付記1)
基板の上に順に積層された第1の絶縁膜、ゲート電極膜、第2の絶縁膜により形成されているメサ構造と、
前記第1の絶縁膜、前記ゲート電極膜、前記第2の絶縁膜の側面を覆う第3の絶縁膜と、
前記ゲート電極膜の側面における前記第3の絶縁膜の上に形成される所望のバンドギャップを有するチャネル膜と、
前記チャネル膜の一方の端部と接続されているソース電極と、
前記チャネル膜の他方の端部と接続されているドレイン電極と、
を有することを特徴とする半導体装置。
(付記2)
前記チャネル膜は、グラフェンナノリボンにより形成されていることを特徴とする付記1に記載の半導体装置。
(付記3)
前記チャネル膜は、長手方向に沿ったエッジ構造がアームチェア型のリボン形状のグラフェン膜により形成されていることを特徴とする付記2に記載の半導体装置。
(付記4)
前記チャネル膜は、短手方向におけるアームチェア型の幅が、0.7nm以上であることを特徴とする付記3に記載の半導体装置。
(付記5)
前記チャネル膜は、短手方向におけるアームチェア型の幅が、2.2nm以下であることを特徴とする付記4に記載の半導体装置。
(付記6)
前記グラフェンナノリボンは、単原子層構造であることを特徴とする付記2から5のいずれかに記載の半導体装置。
(付記7)
前記第3の絶縁膜は、金属窒化物により形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。
(付記8)
前記第2の絶縁膜の上には、前記ゲート電極膜と接続されるゲート電極が形成されていることを特徴とする付記1から7のいずれかに記載の半導体装置。
(付記9)
基板の上に、第1の絶縁膜、ゲート電極膜、第2の絶縁膜が順に積層されたメサ構造を形成する工程と、
前記メサ構造の側面における前記ゲート電極膜の側面を含む領域に金属膜を形成する工程と、
前記金属膜の上にグラフェンナノリボンによりチャネル膜を形成する工程と、
前記金属膜を窒化することにより第3の絶縁膜を形成する工程と、
前記第2の絶縁膜の上の前記チャネル膜の一方の端部に接続されるソース電極と、前記基板の上の前記チャネル膜の他方の端部に接続されるドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記10)
前記金属膜は、Alを含む材料により形成されていることを特徴とする付記9に記載の半導体装置の製造方法。
(付記11)
前記金属膜は、前記メサ構造を形成している前記第1の絶縁膜、前記ゲート電極膜、前記第2の絶縁膜の側面及び前記第2の絶縁膜の上面、前記基板の上に形成されており、
前記チャネル膜は、前記金属膜を介し、前記メサ構造を形成している前記第1の絶縁膜、前記ゲート電極膜、前記第2の絶縁膜の側面及び前記第2の絶縁膜の上、前記基板の上に形成されており、
前記ソース電極は、前記第2の絶縁膜の上の前記第3の絶縁膜の上に形成されており、
前記ドレイン電極は、前記基板の上の前記第3の絶縁膜の上に形成されていることを特徴とする付記9または10に記載の半導体装置の製造方法。
In addition to the above description, the following additional notes are disclosed.
(Appendix 1)
A mesa structure formed of a first insulating film, a gate electrode film, and a second insulating film sequentially stacked on the substrate;
A third insulating film covering a side surface of the first insulating film, the gate electrode film, and the second insulating film;
A channel film having a desired band gap formed on the third insulating film on the side surface of the gate electrode film;
A source electrode connected to one end of the channel film;
A drain electrode connected to the other end of the channel film;
A semiconductor device comprising:
(Appendix 2)
2. The semiconductor device according to appendix 1, wherein the channel film is formed of graphene nanoribbons.
(Appendix 3)
The semiconductor device according to
(Appendix 4)
The semiconductor device according to appendix 3, wherein the channel film has an armchair width in a short direction of 0.7 nm or more.
(Appendix 5)
The semiconductor device according to appendix 4, wherein the channel film has an armchair width in a short direction of 2.2 nm or less.
(Appendix 6)
6. The semiconductor device according to any one of
(Appendix 7)
The semiconductor device according to any one of appendices 1 to 6, wherein the third insulating film is formed of a metal nitride.
(Appendix 8)
8. The semiconductor device according to any one of appendices 1 to 7, wherein a gate electrode connected to the gate electrode film is formed on the second insulating film.
(Appendix 9)
Forming a mesa structure in which a first insulating film, a gate electrode film, and a second insulating film are sequentially stacked on a substrate;
Forming a metal film in a region including a side surface of the gate electrode film on a side surface of the mesa structure;
Forming a channel film with graphene nanoribbons on the metal film;
Forming a third insulating film by nitriding the metal film;
Forming a source electrode connected to one end of the channel film on the second insulating film, and a drain electrode connected to the other end of the channel film on the substrate;
A method for manufacturing a semiconductor device, comprising:
(Appendix 10)
The method for manufacturing a semiconductor device according to appendix 9, wherein the metal film is made of a material containing Al.
(Appendix 11)
The metal film is formed on the first insulating film, the gate electrode film, the side surface of the second insulating film, the upper surface of the second insulating film, and the substrate forming the mesa structure. And
The channel film is formed on the first insulating film, the gate electrode film, the side surface of the second insulating film, and the second insulating film forming the mesa structure via the metal film, Formed on the substrate,
The source electrode is formed on the third insulating film on the second insulating film;
11. The method of manufacturing a semiconductor device according to
10 基板
20 メサ構造
21 第1の絶縁膜
22 ゲート電極膜
23 第2の絶縁膜
30 金属膜
31 第3の絶縁膜
40 グラフェンチャネル膜
40a 一方の端部
40b 他方の端部
51 ゲート電極
52 ソース電極
53 ドレイン電極
10
Claims (6)
前記第1の絶縁膜、前記ゲート電極膜、前記第2の絶縁膜の側面を覆う第3の絶縁膜と、
前記ゲート電極膜の側面における前記第3の絶縁膜の上に形成される所望のバンドギャップを有するチャネル膜と、
前記チャネル膜の一方の端部と接続されているソース電極と、
前記チャネル膜の他方の端部と接続されているドレイン電極と、
を有することを特徴とする半導体装置。 A mesa structure formed of a first insulating film, a gate electrode film, and a second insulating film sequentially stacked on the substrate;
A third insulating film covering a side surface of the first insulating film, the gate electrode film, and the second insulating film;
A channel film having a desired band gap formed on the third insulating film on the side surface of the gate electrode film;
A source electrode connected to one end of the channel film;
A drain electrode connected to the other end of the channel film;
A semiconductor device comprising:
前記メサ構造の側面における前記ゲート電極膜の側面を含む領域に金属膜を形成する工程と、
前記金属膜の上にグラフェンナノリボンによりチャネル膜を形成する工程と、
前記金属膜を窒化することにより第3の絶縁膜を形成する工程と、
前記第2の絶縁膜の上の前記チャネル膜の一方の端部に接続されるソース電極と、前記基板の上の前記チャネル膜の他方の端部に接続されるドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 Forming a mesa structure in which a first insulating film, a gate electrode film, and a second insulating film are sequentially stacked on a substrate;
Forming a metal film in a region including a side surface of the gate electrode film on a side surface of the mesa structure;
Forming a channel film with graphene nanoribbons on the metal film;
Forming a third insulating film by nitriding the metal film;
Forming a source electrode connected to one end of the channel film on the second insulating film, and a drain electrode connected to the other end of the channel film on the substrate;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016020298A JP6645226B2 (en) | 2016-02-04 | 2016-02-04 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016020298A JP6645226B2 (en) | 2016-02-04 | 2016-02-04 | Semiconductor device and method of manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017139389A true JP2017139389A (en) | 2017-08-10 |
JP6645226B2 JP6645226B2 (en) | 2020-02-14 |
Family
ID=59566100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016020298A Active JP6645226B2 (en) | 2016-02-04 | 2016-02-04 | Semiconductor device and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6645226B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019156791A (en) * | 2018-03-15 | 2019-09-19 | 富士通株式会社 | Graphene nano ribbon precursor, graphene nano ribbon and electronic apparatus, method for producing graphene nano ribbon precursor and method for producing graphene nano ribbon |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08340053A (en) * | 1995-06-13 | 1996-12-24 | Sony Corp | Semiconductor storage device and its manufacture |
KR20100110853A (en) * | 2007-12-31 | 2010-10-13 | 아토메이트 코포레이션 | Edge-contacted vertical carbon nanotube transistor |
US20150144884A1 (en) * | 2013-11-22 | 2015-05-28 | National Institute Of Advanced Industrial Science And Technology | Graphene film, electronic device, and method for manufacturing electronic device |
US20150280012A1 (en) * | 2014-03-27 | 2015-10-01 | Fujitsu Limited | Electronic device and method of manufacturing the same |
-
2016
- 2016-02-04 JP JP2016020298A patent/JP6645226B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08340053A (en) * | 1995-06-13 | 1996-12-24 | Sony Corp | Semiconductor storage device and its manufacture |
KR20100110853A (en) * | 2007-12-31 | 2010-10-13 | 아토메이트 코포레이션 | Edge-contacted vertical carbon nanotube transistor |
CN101933125A (en) * | 2007-12-31 | 2010-12-29 | 伊特蒙塔公司 | Edge-contacted vertical carbon nanotube transistor |
JP2011522394A (en) * | 2007-12-31 | 2011-07-28 | エータモタ・コーポレイション | End contact type vertical carbon nanotube transistor |
US20120138902A1 (en) * | 2007-12-31 | 2012-06-07 | Etamota Corporation | Edge-Contacted Vertical Carbon Nanotube Transistor |
US20150144884A1 (en) * | 2013-11-22 | 2015-05-28 | National Institute Of Advanced Industrial Science And Technology | Graphene film, electronic device, and method for manufacturing electronic device |
JP2015101499A (en) * | 2013-11-22 | 2015-06-04 | 富士通株式会社 | Graphene film, electronic device, and method for manufacturing electronic device |
US20150280012A1 (en) * | 2014-03-27 | 2015-10-01 | Fujitsu Limited | Electronic device and method of manufacturing the same |
JP2015191975A (en) * | 2014-03-27 | 2015-11-02 | 富士通株式会社 | Electronic device and manufacturing method of the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019156791A (en) * | 2018-03-15 | 2019-09-19 | 富士通株式会社 | Graphene nano ribbon precursor, graphene nano ribbon and electronic apparatus, method for producing graphene nano ribbon precursor and method for producing graphene nano ribbon |
Also Published As
Publication number | Publication date |
---|---|
JP6645226B2 (en) | 2020-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10985019B2 (en) | Method of forming a semiconductor device using layered etching and repairing of damaged portions | |
US8105928B2 (en) | Graphene based switching device having a tunable bandgap | |
JP6195266B2 (en) | Manufacturing method of electronic device | |
WO2011058651A1 (en) | Semiconductor device and process for manufacturing same | |
WO2013168645A1 (en) | Electronic device, laminated structure, and method for manufacturing same | |
JP5590125B2 (en) | Manufacturing method of semiconductor device | |
US10008605B2 (en) | Connecting structure and method for manufacturing the same, and semiconductor device | |
JP6187185B2 (en) | Electronic device and manufacturing method thereof | |
JP6973208B2 (en) | Graphene nanoribbon precursor, graphene nanoribbon and electronic device, graphene nanoribbon precursor manufacturing method and graphene nanoribbon manufacturing method | |
US20180005824A1 (en) | A field effect transistor using transition metal dichalcogenide and a method for forming the same | |
JP6923288B2 (en) | Resonant tunnel diode manufacturing method | |
JP6645226B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR101749599B1 (en) | Method of recuding contact resistance of mos-fet | |
JP2017160091A (en) | Graphene nanoribbon, method for manufacturing same, and device | |
JP7484701B2 (en) | Graphene nanoribbon precursor, graphene nanoribbon, electronic device, method for producing graphene nanoribbon, and method for producing electronic device | |
JP2013021149A (en) | Synthetic method of graphene, semiconductor device, and manufacturing method of semiconductor device | |
JP6773615B2 (en) | Manufacturing method of nanowire transistor | |
JP2022163995A (en) | Graphene laminate and fabrication method thereof | |
Franklin et al. | Stacking Graphene Channels in Parallel for Enhanced Performance With the Same Footprint |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6645226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |