JP5772307B2 - Electronic device and manufacturing method thereof - Google Patents

Electronic device and manufacturing method thereof Download PDF

Info

Publication number
JP5772307B2
JP5772307B2 JP2011148434A JP2011148434A JP5772307B2 JP 5772307 B2 JP5772307 B2 JP 5772307B2 JP 2011148434 A JP2011148434 A JP 2011148434A JP 2011148434 A JP2011148434 A JP 2011148434A JP 5772307 B2 JP5772307 B2 JP 5772307B2
Authority
JP
Japan
Prior art keywords
graphene sheet
drain electrode
source electrode
electronic device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011148434A
Other languages
Japanese (ja)
Other versions
JP2013016641A (en
Inventor
秀幸 實宝
秀幸 實宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011148434A priority Critical patent/JP5772307B2/en
Publication of JP2013016641A publication Critical patent/JP2013016641A/en
Application granted granted Critical
Publication of JP5772307B2 publication Critical patent/JP5772307B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明はグラフェンシートを使った電子装置に関する。   The present invention relates to an electronic device using a graphene sheet.

グラフェンは例えば黒鉛結晶中において炭素の六角形格子を構成するsp結合をした炭素原子よりなる原子層であるが、散乱の効果を抑制できれば室温でも200000cm2-1cm-1を超える非常に大きな電子移動度を達成可能であることから、グラフェンのシートを使って超高速電子装置を作製する研究がなされている。 Graphene for example an atomic layer made of carbon atoms of sp 2 bonds constituting the hexagonal lattice of carbon in the graphite crystal, if suppressing the effect of scattering beyond the 200000cm 2 V -1 cm -1 at room temperature very Since high electron mobility can be achieved, research on fabricating ultrafast electronic devices using graphene sheets has been conducted.

しかしながら黒鉛結晶と同様にグラフェンシートも半金属であり、価電子帯と伝導帯が重なっていてバンドギャップが存在しないため、そのままでは電流のスイッチングに使えない。   However, as with graphite crystals, graphene sheets are also semimetals, and since the valence band and conduction band overlap and there is no band gap, it cannot be used for current switching as it is.

このため、特許文献1におけるようにグラフェンシートにより幅が10nm以下のリボン状構造を形成し、量子閉じ込め効果によって、バンドギャップを発生させる技術が提案されている。   For this reason, a technique has been proposed in which a ribbon-like structure having a width of 10 nm or less is formed by a graphene sheet as in Patent Document 1 and a band gap is generated by a quantum confinement effect.

またグラフェンシートに半径が10nm前後の孔をメッシュ状に形成し、形成された孔の周期配列の効果によりバンドギャップを発生させる技術も提案されている(非特許文献1〜3)。   In addition, a technique has been proposed in which holes having a radius of around 10 nm are formed in a graphene sheet in a mesh shape and a band gap is generated by the effect of periodic arrangement of the formed holes (Non-Patent Documents 1 to 3).

特開2009−94190号公報JP 2009-94190 A

J. Bai et al., Nature Nanotech. 5, 190 (2010)J. Bai et al., Nature Nanotech. 5, 190 (2010) M. Kim et al., Nano. Lett. 10, 1125 (2010)M. Kim et al., Nano. Lett. 10, 1125 (2010) X. Liang et al., Nano Lett. 10, 2454 (2010)X. Liang et al., Nano Lett. 10, 2454 (2010) K. S. Noveselov, et al., Science 306, 666 (2004)K. S. Noveselov, et al., Science 306, 666 (2004) C. Berger, et al., J. Phys. Chem. B 108, 19912 (2004)C. Berger, et al., J. Phys. Chem. B 108, 19912 (2004) A. Reina et.al., Nano. Lett. 9, 30 (2009)A. Reina et.al., Nano. Lett. 9, 30 (2009)

図1は、グラフェンシート1の例を示す平面図である。   FIG. 1 is a plan view showing an example of the graphene sheet 1.

図1を参照するに、グラフェンシート1は先にも述べた通りsp結合をした炭素原子の六角格子よりなる原子層であるが、このようなグラフェンシート1を構成する六角形格子は、互いに平行で互い違いに配置されたC−C結合1aおよびC−C結合1bを含み全体としては前記C−C結合1aおよび1bの方向に延在する第1のエッジ1Aと、ジグザグに繰り返すC−C(炭素−炭素)結合1cおよび1dを含み、全体としては前記エッジ1Aに直交する方向に延在する第2のエッジ1Bで画成されている。 Referring to FIG. 1, the graphene sheet 1 is an atomic layer composed of hexagonal lattices of carbon atoms having sp 2 bonds as described above. The hexagonal lattices constituting the graphene sheet 1 are mutually connected. A first edge 1A including CC bonds 1a and CC bonds 1b arranged in parallel and staggered and extending in the direction of the CC bonds 1a and 1b as a whole, and a CC repeating in a zigzag manner It includes (carbon-carbon) bonds 1c and 1d, and is entirely defined by a second edge 1B extending in a direction orthogonal to the edge 1A.

前記第1のエッジ1Aでは、C−C結合1aは次のC−C結合1bに斜めのC−C結合1eで連続し、また前記C−C結合1bが次のC−C結合1aに、斜めのC−C結合1fにより連続し、アームチェア端とよばれる縁部形状をなす。これに対し前記第2のエッジ1Bは前記C−C結合1cとC−C結合1dが繰り返されることからジグザグ端とよばれる形状をなす。図1を参照するに、例えばC−C結合1cとC−C結合1dとが1d−1c−1d−1c・・・と繰り返されるジグザグ端1Bには5個以上の炭素原子が含まれ、そのうち2個以上の炭素原子が他の炭素原子に結合していない結合手を有するのが明らかである。 In the first edge 1A, the C—C bond 1a continues to the next C—C bond 1b with an oblique CC bond 1e, and the C—C bond 1b becomes the next C—C bond 1a. It is continuous by an oblique CC bond 1f and forms an edge shape called an armchair end. On the other hand, the second edge 1B has a shape called a zigzag end because the CC bond 1c and CC bond 1d are repeated. Referring to FIG. 1, for example, a zigzag end 1B in which a CC bond 1c and a CC bond 1d are repeated as 1d-1c-1d-1c... Includes 5 or more carbon atoms, of which It is clear that two or more carbon atoms have bonds not bonded to other carbon atoms.

このようなアームチェア端をなすエッジ1Aあるいはジグザグ端をなすエッジ1Bでは電子の量子閉じ込め効果が生じ、このため、前記特許文献1ではこのようなアームチェア端あるいはジグザグ端により、グラフェンシートのバンド構造中にバンドギャップを発生させ、電子装置のオン/オフ動作を可能としていた。   The edge 1A forming the armchair end or the edge 1B forming the zigzag end causes an electron quantum confinement effect. Therefore, in Patent Document 1, the band structure of the graphene sheet is formed by the armchair end or zigzag end. A band gap was generated in the inside, enabling the on / off operation of the electronic device.

しかし特許文献1に記載の方法では、チャネルが実効的に前記アームチェア端あるいはジグザグ端に対応して形成されるためチャネル幅が10nm以下と狭くなり、大きな電流を得ようとすると、アームチェア端あるいはジグザグ端を有する多数のリボン状構造をグラフェンシートにより作製し、これらのリボン状構造をソース領域とドレイン領域の間に並列に、かつ高密度に配置する必要がある。このためかかる従来技術では、電子装置の製造工程が複雑になる問題が生じる。   However, in the method described in Patent Document 1, since the channel is effectively formed corresponding to the armchair end or the zigzag end, the channel width is narrowed to 10 nm or less. Alternatively, it is necessary to produce a large number of ribbon-like structures having zigzag edges with a graphene sheet, and to arrange these ribbon-like structures in parallel and at high density between the source region and the drain region. For this reason, in such a prior art, the problem which the manufacturing process of an electronic device becomes complicated arises.

また非特許文献1〜3に記載の方法では、孔の二次元周期配列によりバンドギャップを発生させていることから、グラフェンシート中に半径が10nm程度の孔を二次元的に配列させる必要があり、チャネル長が数十ナノメートル程度の微細化された電子装置には使うことができない。さらにこのような10nmオーダーの周期性により形成されたバンドギャップはせいぜい0.1eV程度と小さく、通常の電子装置で使われるような動作電圧で確実にオンオフ動作をさせるのは容易ではない。   In the methods described in Non-Patent Documents 1 to 3, since the band gap is generated by the two-dimensional periodic arrangement of holes, it is necessary to two-dimensionally arrange holes having a radius of about 10 nm in the graphene sheet. It cannot be used for a miniaturized electronic device having a channel length of about several tens of nanometers. Furthermore, the band gap formed by such periodicity of the order of 10 nm is as small as about 0.1 eV, and it is not easy to reliably perform the on / off operation with an operating voltage used in a normal electronic device.

さらに2層になったグラフェンシートの面に垂直に電場を印加することによりバンドギャップを発生させる技術も提案されているが、かかる構成で得られるバンドギャップの大きさは最大でも0.3eV程度にしかならず、電子装置への適用は困難である。   In addition, a technique for generating a band gap by applying an electric field perpendicular to the surface of the two-layer graphene sheet has also been proposed, but the band gap obtained with such a configuration is at most about 0.3 eV. Of course, application to electronic devices is difficult.

一の側面によれば電子装置は、基板と、前記基板上にゲート絶縁膜を介して形成されたグラフェンシートと、前記グラフェンシートの一端に形成されたソース電極と、前記グラフェンシートの他端に形成されたドレイン電極と、前記グラフェンシートに前記ソース領域とドレイン領域との間でゲート電圧を印加するゲート電極と、前記グラフェンシートに前記ソース電極とドレイン電極の間において、前記ソース電極とドレイン電極を結ぶ方向を横切って形成された、複数の開口部よりなる開口部列と、を備え、前記各々の開口部は少なくとも一つのジグザグ端により画成されており、前記少なくとも一つのジグザグ端は、前記ソース電極とドレイン電極を結んだ方向に対し、いずれも30°の角度をなす。   According to one aspect, an electronic device includes a substrate, a graphene sheet formed on the substrate via a gate insulating film, a source electrode formed at one end of the graphene sheet, and the other end of the graphene sheet. A drain electrode formed; a gate electrode for applying a gate voltage between the source region and the drain region to the graphene sheet; and the source electrode and the drain electrode between the source electrode and the drain electrode on the graphene sheet. A row of openings formed across a plurality of openings, each opening being defined by at least one zigzag end, wherein the at least one zigzag end is Both of them form an angle of 30 ° with respect to the direction connecting the source electrode and the drain electrode.

他の側面によれば電子装置は、基板と、前記基板上に形成されたグラフェンシートと、前記グラフェンシートの一端に形成されたソース電極と、前記グラフェンシートの他端に形成されたドレイン電極と、前記グラフェンシートを前記ソース電極とドレイン電極の間において覆うゲート絶縁膜と、前記ソース電極とドレイン電極の間において前記グラフェンシート上に、前記ゲート絶縁膜を介して形成され、前記グラフェンシートに前記ソース領域とドレイン領域との間でゲート電圧を印加するゲート電極と、前記ソース電極とドレイン電極の間において、前記グラフェンシートに前記ソース電極とドレイン電極を結ぶ方向を横切って形成された複数の開口部よりなる開口部列と、を備え、前記各々の開口部は少なくとも一つのジグザグ端により画成されており、前記少なくとも一つのジグザグ端は、前記ソース電極とドレイン電極を結んだ方向に対し、いずれも30°の角度をなす。   According to another aspect, an electronic device includes a substrate, a graphene sheet formed on the substrate, a source electrode formed on one end of the graphene sheet, and a drain electrode formed on the other end of the graphene sheet. A gate insulating film that covers the graphene sheet between the source electrode and the drain electrode, and is formed on the graphene sheet between the source electrode and the drain electrode via the gate insulating film. A gate electrode for applying a gate voltage between the source region and the drain region, and a plurality of openings formed between the source electrode and the drain electrode across the direction connecting the source electrode and the drain electrode to the graphene sheet Each of the openings is at least one zigzag end. Riga has made is in said at least one zig-zag end, with respect to the direction which connects the source electrode and the drain electrode, both at an angle of 30 °.

他の側面によれば電子装置の製造方法は、基板上にグラフェンシートを形成する工程と、前記グラフェンシート上に絶縁膜を形成する工程と、前記絶縁膜中にマスク開口部を、形成する工程と、前記グラフェンシートを、前記絶縁膜をマスクにパターニングし、前記グラフェンシート中に前記マスク開口部に対応した開口部を形成する工程と、前記グラフェンシートを非酸化性雰囲気中で熱処理し、前記グラフェンシート中の開口部の形状を安定な形状に変化させる工程と、前記グラフェンシート上に、前記開口部を挟んで一方の側にソース電極を、他方の側にドレイン電極を形成する工程と、を含み、前記マスク開口部を形成する工程は、前記マスク開口部が、前記ソース電極とドレイン電極を結ぶ直線に対し、いずれも時計回り方向あるいは反時計回り方向に30°の角度をなす一または複数の縁部により画成されるように形成される。   According to another aspect, an electronic device manufacturing method includes a step of forming a graphene sheet on a substrate, a step of forming an insulating film on the graphene sheet, and a step of forming a mask opening in the insulating film Patterning the graphene sheet using the insulating film as a mask, forming an opening corresponding to the mask opening in the graphene sheet, heat-treating the graphene sheet in a non-oxidizing atmosphere, A step of changing the shape of the opening in the graphene sheet to a stable shape, a step of forming a source electrode on one side and a drain electrode on the other side across the opening on the graphene sheet; And the step of forming the mask opening is such that the mask opening is in a clockwise direction with respect to a straight line connecting the source electrode and the drain electrode. It is formed as defined by one or more edges forming an angle of 30 ° in the counterclockwise direction.

本発明によれば、グラフェンシート中に、キャリアの移動方向に対して30°の角度をなすジグザグ端が形成でき、かかるジグザグ端の効果により、前記グラフェンシートのバンド構造中に、大きな伝導ギャップを形成することが可能となる。   According to the present invention, a zigzag end that forms an angle of 30 ° with respect to the moving direction of the carrier can be formed in the graphene sheet. Due to the effect of the zigzag end, a large conduction gap is formed in the band structure of the graphene sheet. It becomes possible to form.

グラフェンの六角形格子を示す平面図である。It is a top view which shows the hexagonal lattice of graphene. 第1の実施形態による電子装置を示す平面図である。It is a top view which shows the electronic device by 1st Embodiment. 図2中、線A−A'に沿った断面図である。FIG. 3 is a sectional view taken along line AA ′ in FIG. 2. 図2の電子装置においてグラフェンシートに生じるバンドギャップを示すグラフである。3 is a graph showing a band gap generated in a graphene sheet in the electronic device of FIG. 2. グラフェンシートに形成される他の開口部の例を示す平面図である。It is a top view which shows the example of the other opening part formed in a graphene sheet. グラフェンシートに形成されるさらに他の開口部の例を示す平面図である。It is a top view which shows the example of the other opening part formed in a graphene sheet. 図2の電子装置において生じる電子透過率とエネルギの関係を示すグラフである。3 is a graph showing a relationship between electron transmittance and energy generated in the electronic device of FIG. 2. 図2の電子装置において生じるスイッチング特性を比較対照例のものと比較して示すグラフである。It is a graph which shows the switching characteristic which arises in the electronic device of FIG. 2 compared with the thing of a comparative example. 第2の実施形態による電子装置を示す平面図である。It is a top view which shows the electronic device by 2nd Embodiment. 図9の電子装置においてグラフェンシートに生じるバンドギャップを示すグラフである。It is a graph which shows the band gap which arises in a graphene sheet in the electronic device of FIG. 図9の電子装置において生じる電子透過率とエネルギの関係を示すグラフである。10 is a graph showing a relationship between electron transmittance and energy generated in the electronic device of FIG. 9. 図9の電子装置において生じるスイッチング特性を、比較対照例および図2の電子装置のものと比較して示すグラフである。10 is a graph showing switching characteristics generated in the electronic device of FIG. 9 in comparison with the comparative example and those of the electronic device of FIG. 2. 図2および図9の電子装置の製造方法を説明するフローチャートである。10 is a flowchart illustrating a method for manufacturing the electronic device of FIGS. 2 and 9. 図2および図9の電子装置の製造方法を説明する工程断面図(その1)である。FIG. 10 is a process cross-sectional view (part 1) illustrating the method for manufacturing the electronic device of FIGS. 2 and 9; 図2および図9の電子装置の製造方法を説明する工程断面図(その2)である。FIG. 10 is a process cross-sectional view (part 2) illustrating the method for manufacturing the electronic device of FIGS. 2 and 9. 図2および図9の電子装置の製造方法を説明する工程断面図(その3)である。FIG. 10 is a process cross-sectional view (part 3) illustrating the method for manufacturing the electronic device of FIGS. 2 and 9. 図2および図9の電子装置の製造方法を説明する工程断面図(その4)である。FIG. 10 is a process cross-sectional view (part 4) illustrating the method for manufacturing the electronic device of FIGS. 2 and 9. 図2および図9の電子装置の製造方法を説明する工程断面図(その5)である。FIG. 10 is a process cross-sectional view (part 5) illustrating the method for manufacturing the electronic device of FIGS. 2 and 9; 図2および図9の電子装置の製造方法を説明する工程断面図(その6)である。FIG. 10 is a process cross-sectional view (part 6) illustrating the method for manufacturing the electronic device of FIGS. 2 and 9; 図2および図9の電子装置の製造方法を説明する工程断面図(その7)である。FIG. 10 is a process cross-sectional view (part 7) illustrating the method for manufacturing the electronic device of FIGS. 2 and 9. 図2および図9の電子装置の製造方法を説明する工程断面図(その8)である。FIG. 10 is a process cross-sectional view (No. 8) for explaining the method of manufacturing the electronic device of FIGS. 2 and 9; 図2および図9の電子装置の製造方法を説明する工程断面図(その9)である。FIG. 10 is a process cross-sectional view (part 9) illustrating the method for manufacturing the electronic device of FIGS. 2 and 9. 図2および図9の電子装置の製造方法を説明する工程断面図(その10)である。FIG. 10 is a process cross-sectional view (No. 10) illustrating the method for manufacturing the electronic device of FIGS. 2 and 9. グラフェンシートへの開口部のパターニングに使われるマスクの例を示す平面図である。It is a top view which shows the example of the mask used for patterning of the opening part to a graphene sheet. 第2の実施形態の一変形例によるグラフェンシートを示す平面図である。It is a top view which shows the graphene sheet by the modification of 2nd Embodiment. 第3の実施形態による電子装置を示す断面図である。It is sectional drawing which shows the electronic device by 3rd Embodiment. 図17の電子装置の製造方法を説明するフローチャートである。It is a flowchart explaining the manufacturing method of the electronic device of FIG. 図17の電子装置の製造方法を説明する工程断面図(その1)である。FIG. 18 is a process cross-sectional view (No. 1) illustrating the method for manufacturing the electronic device of FIG. 17; 図17の電子装置の製造方法を説明する工程断面図(その2)である。FIG. 18 is a process cross-sectional view (part 2) illustrating the manufacturing method of the electronic device of FIG. 17; 図17の電子装置の製造方法を説明する工程断面図(その3)である。FIG. 18 is a process cross-sectional view (part 3) illustrating the manufacturing method of the electronic device of FIG. 17; 図17の電子装置の製造方法を説明する工程断面図(その4)である。FIG. 18 is a process cross-sectional view (part 4) illustrating the method for manufacturing the electronic device of FIG. 17; 図17の電子装置の製造方法を説明する工程断面図(その5)である。FIG. 18 is a process cross-sectional view (part 5) illustrating the method for manufacturing the electronic device of FIG. 17; 図17の電子装置の製造方法を説明する工程断面図(その6)である。FIG. 18 is a process cross-sectional view (part 6) illustrating the method for manufacturing the electronic device of FIG. 17; 図17の電子装置の製造方法を説明する工程断面図(その7)である。FIG. 18 is a process cross-sectional view (part 7) illustrating the method for manufacturing the electronic device of FIG. 17; 図17の電子装置の製造方法を説明する工程断面図(その8)である。FIG. 18 is a process cross-sectional view (No. 8) for explaining the manufacturing method of the electronic device of FIG. 17; 図17の電子装置の製造方法を説明する工程断面図(その9)である。FIG. 18 is a process cross-sectional view (part 9) illustrating the manufacturing method of the electronic device of FIG. 17; 図17の電子装置の製造方法を説明する工程断面図(その10)である。FIG. 18 is a process cross-sectional view (part 10) illustrating the manufacturing method of the electronic device of FIG. 17; 図17の電子装置の製造方法を説明する工程断面図(その11)である。FIG. 18 is a process cross-sectional view (No. 11) illustrating the method for manufacturing the electronic device of FIG. 17.

[第1の実施形態]
図2は、第1の実施形態による電子装置20の平面図、図3は、図2中、線A−A'に沿った断面図を示す。
[First Embodiment]
FIG. 2 is a plan view of the electronic device 20 according to the first embodiment, and FIG. 3 is a cross-sectional view taken along line AA ′ in FIG.

最初に図3の断面図を参照するに、例えばp+型にドープされゲート電極を兼用するシリコン基板21上には、ゲート絶縁膜となるシリコン酸化膜22が形成されており、前記シリコン酸化膜22上には前記図1のグラフェンシート1と同様なグラフェンシート23が形成されている。   First, referring to the cross-sectional view of FIG. 3, for example, a silicon oxide film 22 serving as a gate insulating film is formed on a silicon substrate 21 that is doped p + type and also serves as a gate electrode. A graphene sheet 23 similar to the graphene sheet 1 of FIG. 1 is formed on the top.

さらに前記シリコン基板21上、前記グラフェンシート23の一方の端にはソース電極23Sが、また他方の端にはドレイン電極23Dが形成されている。   Further, on the silicon substrate 21, a source electrode 23S is formed at one end of the graphene sheet 23, and a drain electrode 23D is formed at the other end.

前記グラフェンシート23には、図2の平面図に示すように複数の開口部23Aが、前記ソース電極23Sとドレイン電極23Dを結んだ方向(以下、「チャネル方向」と表記する)を横切って、前記チャネル方向に直交するチャネル幅方向に延在する開口部列23Nの形で形成されている。図示の例では各々の開口部23Aは縁部23a〜23aにより画成されて歪んだ七角形をなしており、前記縁部23aにはジグザグ端が、また前記縁部23a〜23aにはアームチェア端が形成されている。ここで前記「チャネル方向」は、前記ソース電極23Sから前記グラフェンシート23に放出された電子が前記グラフェンシート23中をドレイン電極23Dに向かって走行する方向でもあり、図2における直線A−A'に平行な方向である。 In the graphene sheet 23, as shown in the plan view of FIG. 2, a plurality of openings 23A cross the direction connecting the source electrode 23S and the drain electrode 23D (hereinafter referred to as “channel direction”), It is formed in the form of an opening row 23N extending in the channel width direction orthogonal to the channel direction. Each of the openings 23A in the illustrated embodiment is without a heptagon distorted defined by edges 23a 1 ~23a 7, wherein the edge portion 23a 1 is zigzag edge and said edge portions 23a 2 ~23a 7 has an armchair end. Here, the “channel direction” is also a direction in which electrons emitted from the source electrode 23S to the graphene sheet 23 travel in the graphene sheet 23 toward the drain electrode 23D, and are straight lines AA ′ in FIG. Is parallel to the direction.

図2の構成では前記ソース電極23Sとドレイン電極23Dとは平行に対向しており、前記直線A−A'は前記ソース電極23Sおよびドレイン電極23Dに直交している。   In the configuration of FIG. 2, the source electrode 23S and the drain electrode 23D face each other in parallel, and the straight line AA ′ is orthogonal to the source electrode 23S and the drain electrode 23D.

図2の構成の電子装置20では、前記グラフェンシート23が前記シリコン基板21上において、グラフェンシート23を構成する炭素原子の六角形格子のうちの平行に対向する一対のが、前記チャネル方向に平行するような向きに配置されており、その結果、前記ジグザグ端23aは、前記チャネル方向に対して反時計回り方向に30°傾いた角度をなしている。 In the electronic device 20 having the configuration of FIG. 2, the pair of sides facing each other in parallel among hexagonal lattices of carbon atoms constituting the graphene sheet 23 on the silicon substrate 21 are arranged in the channel direction. They are arranged in a direction such as to be parallel, as a result, the zigzag edge 23a are at an angle inclined 30 ° in the counterclockwise direction with respect to the channel direction.

図4は、このような構成の電子装置20において、グラフェンシート23に生じるバンドギャップEgの大きさを、(a)前記グラフェンシート23中に形成される開口部23Aの代わりに、図5に示す、正六角形状を有しアームチェア端のみで画成された開口部23Bを形成した場合、および(b)図6に示すように歪んだ七角形状で、一つのジグザグ端23cと六つのアームチェア端23c〜23cを有する開口部23Cを形成した場合と比較して示すグラフである。図4において(c)で示したデータが、図2および図3の電子装置20のものである。図4の計算は、炭素原子一個あたり一つのpz軌道を基底とし、最近接原子間の相互作用のみを考慮した強束縛近似計算により行っている。 FIG. 4 shows the size of the band gap Eg generated in the graphene sheet 23 in the electronic device 20 having such a configuration, as shown in FIG. 5 (a) instead of the opening 23A formed in the graphene sheet 23. When an opening 23B having a regular hexagonal shape and defined only by an armchair end is formed, and (b) a distorted heptagon as shown in FIG. 6, one zigzag end 23c 1 and six is a graph comparing with the case of forming the openings 23C with armchairs end 23c 2 ~23c 7. The data indicated by (c) in FIG. 4 is for the electronic device 20 in FIGS. 2 and 3. The calculation in FIG. 4 is performed by a tightly bound approximation calculation based on one pz orbital per carbon atom and considering only the interaction between the nearest atoms.

また図4の計算において、図5および図6でのグラフェンシート23の向きは、図2におけるグラフェンシート23の向きと同じにしており、その結果、図5の構成では前記開口部23Bの正六角形を画成する六つのアームチェア端23b〜23bは、前記チャネル方向に対して反時計回り方向に60°または時計回り方向に60°の角度を、あるいは0°の角度をなす。また図6の構成では、前記開口部23Cを画成するジグザグ端23cは、前記チャネル方向に直交する、すなわちチャネル幅方向の向きを有する一方、前記アームチェア端23c〜23cは、前記チャネル方向に対して反時計回り方向あるいは時計回り方向に60°の角度、もしくは0°の角度をなす。 In the calculation of FIG. 4, the orientation of the graphene sheet 23 in FIGS. 5 and 6 is the same as the orientation of the graphene sheet 23 in FIG. 2, and as a result, in the configuration of FIG. six armchair edge 23b 1 ~23b 6 defining the can an angle of 60 ° to 60 ° or clockwise counterclockwise direction with respect to the channel direction, or at an angle of 0 °. In the configuration of FIG. 6, the zigzag end 23c 1 that defines the opening 23C is orthogonal to the channel direction, that is, has an orientation in the channel width direction, while the armchair ends 23c 2 to 23c 7 are An angle of 60 ° or 0 ° is formed counterclockwise or clockwise with respect to the channel direction.

図4中、縦軸はこのようにして求められたバンドギャップEgの半値(Eg/2)をエレクトロンボルトの単位で、横軸は、前記キャリアの流れを横切るように配列された開口部列23N中における開口部23A(あるいは開口部23B,23C)の繰り返し周期を、前記六角形状格子をなす炭素六員環一つの大きさを単位として表したものである。また図4中、(c)のデータは図2および3に示す本実施形態の電子装置20についてのものである。   In FIG. 4, the vertical axis indicates the half value (Eg / 2) of the band gap Eg thus obtained in units of electron volts, and the horizontal axis indicates the opening row 23N arranged so as to cross the carrier flow. The repetition period of the opening 23A (or openings 23B and 23C) in the inside is expressed in units of the size of one carbon six-membered ring forming the hexagonal lattice. In FIG. 4, the data (c) is for the electronic device 20 of the present embodiment shown in FIGS.

なお図2の、グラフェンシート23中に前記開口部23Aにより開口部列23Nを形成した構成の場合、一つの開口部23Aのチャネル幅方向のサイズが、炭素原子六員環15個分の大きさになっているため、図4中で周期が「17」の値の場合には、二つの開口部23Aが前記チャネル幅方向に、炭素原子六員環1ないし2個分の距離を隔てて隣接していることになり、周期の値が事実上の最小値になっている。なおここで「チャネル幅方向」は、前記グラフェンシート23の面内において前記「チャネル方向」に直交する方向を意味する。   In the configuration of FIG. 2 in which the opening row 23N is formed by the opening 23A in the graphene sheet 23, the size of one opening 23A in the channel width direction is the size of 15 carbon atom six-membered rings. Therefore, when the period is “17” in FIG. 4, the two openings 23A are adjacent to each other in the channel width direction with a distance of 1 to 2 carbon atom rings. As a result, the value of the period is a practically minimum value. Here, the “channel width direction” means a direction orthogonal to the “channel direction” in the plane of the graphene sheet 23.

図4を参照するに、(c)で示す図2および図3の電子装置20の場合には、前記開口部列23N中の開口部23Aの繰り返し周期が17〜19の範囲においてバンドギャップEgが1.2eV以上で1.6eVに近い値(半値Eg/2にして0.6eV以上で0.8eVに近い値)をとるのに対し、図2および図3の電子装置20において、図5の形状の開口部23Bを形成したグラフェンシートを使った場合には、特定の繰り返し周期でしか、高いバンドギャップを得られないことがわかる。   Referring to FIG. 4, in the case of the electronic device 20 shown in FIG. 2 and FIG. 3 shown in FIG. 4C, the band gap Eg is in the range where the repetition period of the opening 23A in the opening row 23N is 17-19. Whereas the value is 1.2 eV or more and close to 1.6 eV (half-value Eg / 2 and 0.6 eV or more and close to 0.8 eV), the electronic device 20 shown in FIGS. It can be seen that a high band gap can be obtained only with a specific repetition period when the graphene sheet having the opening 23B having the shape is used.

ただし図4の結果は、前記グラフェンシート23中に、図5のアームチェア端をなす開口部23Bを形成する場合や、図6の、キャリアの移動方向に直交する向きにジグザグ端を有する開口部23Cを形成する場合でも、開口部列中における開口部の繰り返し周期を最適化すれば、従来の0.3eV程度の値を大きく超えるバンドギャップを実現することが可能であることも示している。   However, the result of FIG. 4 is that the graphene sheet 23 is formed with the opening 23B that forms the armchair end of FIG. 5, or the opening having the zigzag end in the direction orthogonal to the moving direction of the carrier of FIG. Even when 23C is formed, it is shown that a band gap greatly exceeding the conventional value of about 0.3 eV can be realized by optimizing the repetition period of the openings in the opening row.

図7は、図2のグラフェンシート23において、前記開口部23Aを、炭素六員環17個を1周期として繰り返し配列して開口部列23Nを形成した場合の電子透過率とエネルギの関係を示すグラフである。図中Eはフェルミ準位を表す。 FIG. 7 shows the relationship between electron transmittance and energy in the graphene sheet 23 of FIG. 2 when the openings 23A are repeatedly arranged with 17 carbon six-membered rings as one period to form the opening row 23N. It is a graph. Figure in E F represents the Fermi level.

図7を参照するに、通常のグラフェンシートではバンドギャップが存在しないのに対し、本実施形態のグラフェンシート23では約1.5eVのバンドギャップエネルギEgが出現しているのがわかる。   Referring to FIG. 7, it can be seen that a band gap energy Eg of about 1.5 eV appears in the graphene sheet 23 of the present embodiment, whereas a normal graphene sheet has no band gap.

図8中、曲線Aは、前記図2のグラフェンシート23において、前記開口部23Aを、炭素六員環17個を1周期として繰り返し配列して開口部列23Nを形成し、さらに前記開口部列に直角方向に電流を流した場合の、グラフェンシート23に印加するバイアス電圧と電流密度との関係を、強束縛近似計算の結果から見積もったグラフである。図8中、横軸はバイアス電圧を、縦軸は電流密度を表す。図8において横軸のバイアス電圧はゲート電極として作用するp+型シリコン基板21により前記グラフェンシート23に、ゲート絶縁膜として作用するシリコン酸化膜22を介して印加され、縦軸の電流密度は、前記ソース電極23Sからドレイン電極23Dへ流れる電流の密度である。   In FIG. 8, a curve A indicates that the opening 23A in the graphene sheet 23 of FIG. 2 is repeatedly arranged with 17 carbon six-membered rings as one cycle to form an opening row 23N, and the opening row 5 is a graph in which the relationship between the bias voltage applied to the graphene sheet 23 and the current density when a current is passed in the direction perpendicular to is estimated from the result of the tight binding approximation calculation. In FIG. 8, the horizontal axis represents the bias voltage, and the vertical axis represents the current density. In FIG. 8, the bias voltage on the horizontal axis is applied to the graphene sheet 23 by the p + type silicon substrate 21 acting as a gate electrode through the silicon oxide film 22 acting as a gate insulating film. This is the density of current flowing from the source electrode 23S to the drain electrode 23D.

図8を参照するに、電子装置20においては、導通/非導通のしきい値となる電流密度を0.2μA/nmとした場合、グラフェンシート23を導通させるには1.5Vのバイアス電圧がしきい値電圧(伝導ギャップ)として必要となり、明瞭なしきい値特性が得られているのがわかる。なお図8中、曲線「REF」は、前記グラフェンシート23の代わりに、開口部を形成していないグラフェンを使った場合を示している。   Referring to FIG. 8, in the electronic device 20, when the current density serving as a conduction / non-conduction threshold is 0.2 μA / nm, a bias voltage of 1.5 V is used to make the graphene sheet 23 conductive. It is necessary for the threshold voltage (conduction gap), and it can be seen that clear threshold characteristics are obtained. In FIG. 8, a curve “REF” indicates a case where graphene having no opening is used instead of the graphene sheet 23.

また前記図8中、曲線Bは前記開口部23Aの代わりに図5の開口部23Bを形成した場合、また曲線Cは図6の開口部23Cを形成した場合の特性を示しているが、このような場合であっても、開口部列23N中における繰り返し周期を、例えば炭素六員環の径(1.7nm)で18個分、あるいは21個分に最適化すれば、図2の開口部23Aを形成した場合と同等のバンドギャップEgを発生させることが可能であるのがわかる。   In FIG. 8, curve B shows the characteristics when the opening 23B of FIG. 5 is formed instead of the opening 23A, and curve C shows the characteristics when the opening 23C of FIG. 6 is formed. Even in such a case, if the repetition period in the opening row 23N is optimized, for example, to 18 pieces or 21 pieces in the diameter of the carbon six-membered ring (1.7 nm), the openings shown in FIG. It can be seen that a band gap Eg equivalent to that in the case of forming 23A can be generated.

なおグラフェンシートに前記開口部23A,23B,23Cを含む一般的な開口部を形成した場合の熱力学的に安定な形状は、グラフェンシートを図2あるいは図5,図6に示すように六角形格子の互いに平行な一対の縁部を前記チャネル方向に直交する向きに配置した場合、前記開口部が前記チャネル方向に対し0°,あるいは反時計回りあるいは時計回り方向に30°,あるいは反時計回りあるいは時計回り方向に60°、あるいは90°のいずれかの角度をなす縁部により画成された形状に限定され、このうち0°方向および反時計回りあるいは時計回り方向に60°の角度をなす縁部はアームチェア端となり、反時計回りあるいは時計回り方向に30°の角度をなす縁部、および90°の角度をなす縁部はジグザグ端となる。   In addition, the thermodynamically stable shape when a general opening including the openings 23A, 23B, and 23C is formed in the graphene sheet is hexagonal as shown in FIG. 2, FIG. 5, or FIG. When a pair of mutually parallel edges of the lattice are arranged in a direction perpendicular to the channel direction, the opening is 0 ° relative to the channel direction, or 30 ° counterclockwise or clockwise, or counterclockwise. Or it is limited to the shape defined by the edge part which makes an angle of either 60 degrees or 90 degrees in the clockwise direction, and makes an angle of 60 degrees in the 0 degree direction and the counterclockwise or clockwise direction. The edge becomes the armchair end, and the edge forming an angle of 30 ° counterclockwise or clockwise and the edge forming the angle of 90 ° become the zigzag end.

前記電子装置20の製造工程については、次の実施形態に関連して説明する。   The manufacturing process of the electronic device 20 will be described in relation to the following embodiment.

[第2の実施形態]
図9は第2の実施形態による電子装置40の構成を示す平面図である。図中、先に説明した部分には対応する参照符号を付し、説明を省略する。また9の断面図は、先に図3で説明したものと同じであり、図示を省略する。
[Second Embodiment]
FIG. 9 is a plan view showing the configuration of the electronic device 40 according to the second embodiment. In the figure, the parts described above are denoted by corresponding reference numerals, and the description thereof is omitted. The sectional view 9 is the same as that described above with reference to FIG.

図9を参照するに、電子装置40ではグラフェンシート23中に、図2の開口部23Aに代えて図示の例では八角形状の開口部23Eが形成され、前記開口部23Eを前記チャネル幅方向に周期配列させることで前記開口部列23Nを形成しており、各々の開口部23Eは、前記チャネル方向に対して反時計回りに30°傾いた第1のジグザグ端23eと、時計回り方向に30°傾いた第2のジグザグ端23eと、さらにアームチェア端23e〜23eとよりなる縁部により画成されている。その際、前記開口部23Fにおいて前記アームチェア端23eと23eとは前記チャネル方向に延在しており、アームチェア端23eと23eとは、前記チャネル方向に対してそれぞれ反時計回り方向および時計回り方向に60°傾いている。またアームチェア端23eと23eとは前記チャネル方向に対してそれぞれ反時計回り方向および時計回り方向に60°および60°傾いている。 Referring to FIG. 9, in the electronic device 40, an octagonal opening 23E is formed in the graphene sheet 23 in the illustrated example instead of the opening 23A in FIG. 2, and the opening 23E extends in the channel width direction. It forms the opening sequence 23N by causing periodic sequence, each opening 23E, the first zigzag edge 23e 1 inclined 30 ° counterclockwise with respect to the channel direction, clockwise The second zigzag end 23e 2 tilted by 30 ° and an edge portion including armchair ends 23e 3 to 23e 8 are defined. At that time, the the said armchair end 23e 3 and 23e 6 in the opening 23F extends in the channel direction, the armchair edge 23e 7 and 23e 8, counterclockwise each direction with respect to the channel direction Tilted 60 ° clockwise and clockwise. The armchair ends 23e 4 and 23e 5 are inclined 60 ° and 60 ° counterclockwise and clockwise, respectively, with respect to the channel direction.

図10は、前記図4の結果に、さらに図9の電子装置40においてグラフェンシート23に生じるバンドギャップEgの大きさを、前記開口部23Eのチャネル幅方向への繰り返し周期の関数として求めた結果を示すグラフである。図4の場合と同様に、バンドギャップEgの計算は、炭素原子一個あたり一つのpz軌道を基底とし、最近接原子間の相互作用のみを考慮した強束縛近似計算により行っている。   FIG. 10 shows the result of obtaining the size of the band gap Eg generated in the graphene sheet 23 in the electronic device 40 of FIG. 9 as a function of the repetition period in the channel width direction of the opening 23E in addition to the result of FIG. It is a graph which shows. As in the case of FIG. 4, the calculation of the band gap Eg is performed by a tightly bound approximation calculation based on one pz orbital per carbon atom and considering only the interaction between the nearest atoms.

図10を参照するに、曲線(a)および曲線(c)は図4の曲線(a)および曲線(c)にそれぞれ対応し、前記グラフェンシート23に図5の開口部23Bあるいは図2の開口部23Aを形成することにより前記開口部列23Nを形成した場合のバンドギャップEgと開口部の繰り返し周期の関係を示している。これに対し、曲線(d)は前記図9の実施形態に対応しており、グラフェンシート23中に開口部23Eにより前記開口部列23Nを形成した場合におけるバンドギャップEgと繰り返し周期との関係を示している。   Referring to FIG. 10, the curves (a) and (c) correspond to the curves (a) and (c) in FIG. 4, respectively, and the graphene sheet 23 has the opening 23 </ b> B in FIG. 5 or the opening in FIG. 2. The relationship between the band gap Eg and the repetition period of the opening when the opening row 23N is formed by forming the portion 23A is shown. On the other hand, the curve (d) corresponds to the embodiment of FIG. 9 and shows the relationship between the band gap Eg and the repetition period when the opening row 23N is formed in the graphene sheet 23 by the opening 23E. Show.

図10を参照するに、前記開口部23Eにはチャネル方向に対して反時計回り方向に傾斜したジグザグ端23eに加えて、時計回り方向にジグザグ端23eが追加して形成されていることに対応して、グラフェンシート23のバンド構造には、曲線(d)の二倍近い大きなバンドギャップEgが生じること、また開口部23Eの繰り返し周期が最小値である17から増大しても、バンドギャップEgの値の減少は、曲線(a)あるいは(c)の場合よりもゆるやかであることがわかる。 Referring to FIG. 10, above the opening 23E in addition to the zigzag edge 23e 1 which is inclined in the counterclockwise direction with respect to the channel direction, the zigzag edge 23e 2 are formed in addition to the clockwise direction Correspondingly, the band structure of the graphene sheet 23 has a band gap Eg that is almost twice as large as that of the curve (d), and even if the repetition period of the opening 23E is increased from 17, which is the minimum value, the band It can be seen that the decrease in the value of the gap Eg is more gradual than in the case of the curve (a) or (c).

図11は、前記図7に対応した、電子装置40中のグラフェンシート23において、前記開口部23Eを、炭素六員環17個を1周期として繰り返し配列して開口部列23Nを形成した場合の電子透過率とエネルギの関係を示すグラフである。図中、比較のため図7に示した電子装置20における電子透過率とエネルギの関係を示している。   FIG. 11 shows a graphene sheet 23 in the electronic device 40 corresponding to FIG. 7 in which the opening 23E is repeatedly arranged with 17 carbon six-membered rings as one cycle to form an opening row 23N. It is a graph which shows the relationship between an electron transmittance and energy. In the figure, for comparison, the relationship between the electron transmittance and energy in the electronic device 20 shown in FIG. 7 is shown.

図11を参照するに、前記電子装置40では、図10の関係に対応して、2.7eVに達する大きなバンドギャップが生じているのがわかる。   Referring to FIG. 11, it can be seen that the electronic device 40 has a large band gap reaching 2.7 eV corresponding to the relationship of FIG.

図12は、前記図8に対応した、グラフェンシート23印加するバイアス電圧と電流密度の関係を、強束縛近似計算の結果から見積もったグラフである。図12中、曲線Aは先の実施形態による電子装置20に対応し、本実施形態による電子装置40の特性は曲線Bにより示されている。なお図8と同様、比較のためグラフェンシート23中に開口部を形成しなかった場合の特性を曲線「Ref」で示している。   FIG. 12 is a graph corresponding to FIG. 8, in which the relationship between the bias voltage applied to the graphene sheet 23 and the current density is estimated from the result of the tight binding approximation calculation. In FIG. 12, a curve A corresponds to the electronic device 20 according to the previous embodiment, and a characteristic of the electronic device 40 according to the present embodiment is indicated by a curve B. As in FIG. 8, for comparison, the characteristic when the opening is not formed in the graphene sheet 23 is indicated by a curve “Ref”.

図12を参照するに、電子装置40ではバンドギャップEgが増大した結果、さらに高い、約2.7Vのしきい値電圧を実現できることがわかる。   Referring to FIG. 12, it can be seen that the electronic device 40 can achieve a higher threshold voltage of about 2.7 V as a result of the increased band gap Eg.

なお上記の各実施形態において、「グラフェンシート」は、必ずしも、炭素の六角形格子を構成するsp結合をした炭素原子よりなる厳密に単一の原子層である必要はなく、かかる原子層を複数含んでいてもよい。 In each of the above embodiments, the “graphene sheet” does not necessarily have to be a strictly single atomic layer made of carbon atoms having sp 2 bonds constituting a hexagonal lattice of carbon. Multiple may be included.

次に、図13のフローチャートおよび図14A〜図14Lの工程断面図を参照しながら、図9の電子装置40の製造工程について説明する。なお図2および図3で説明した第1の実施形態による電子装置20も同様な製造工程により製造することができる。   Next, the manufacturing process of the electronic device 40 of FIG. 9 will be described with reference to the flowchart of FIG. 13 and the process cross-sectional views of FIGS. 14A to 14L. The electronic device 20 according to the first embodiment described with reference to FIGS. 2 and 3 can also be manufactured by the same manufacturing process.

図13のフローチャートを参照するに、ステップ1において図14Aに示すように、例えばp+型にドープされたシリコン基板21上に、ゲート絶縁膜として作用する厚さが例えば300nmのシリコン酸化膜22を介してグラフェンシート23を形成する。ここで前記シリコン酸化膜22は、前記シリコン基板21の熱酸化などにより形成することができる。なお前記基板21としては、p+型にドープされたシリコン基板以外にも、n+型にドープされたシリコン基板や金属基板など、他の導電性基板を使うことができる。この場合には前記シリコン酸化膜22は例えばスパッタ法などにより形成することができる。   Referring to the flowchart of FIG. 13, in step 1, as shown in FIG. 14A, a silicon oxide film 22 having a thickness of, eg, 300 nm serving as a gate insulating film is formed on a silicon substrate 21 doped, for example, p + type. Thus, the graphene sheet 23 is formed. Here, the silicon oxide film 22 can be formed by thermal oxidation of the silicon substrate 21 or the like. In addition to the p + type doped silicon substrate, other conductive substrates such as an n + type doped silicon substrate and a metal substrate can be used as the substrate 21. In this case, the silicon oxide film 22 can be formed by sputtering, for example.

次に図13のステップ2において、図14Bに示すように、前記シリコン酸化膜22上にグラフェンシート23を形成する。前記グラフェンシート23は、例えば高配向熱分解グラファイト(Highly Oriented Pyrolytic Graphite;HOPG)や天然グラファイト、キッシュグラファイトなどのバルクグラファイト結晶表面からグラファイト層をスコッチテープ(登録商標)やセロテープ(登録商標)などの粘着テープや粘着シートなどの粘着媒体により機械的に剥離ないしへき開させ、さらにこれを例えば非特許文献4などに記載されているように、別の粘着テープで繰り返しへき開させることにより薄片化するプロセスにより得ることができる。このようにして得られたグラフェンシート23は、さらに粘着媒体ごと、前記シリコン酸化膜22の表面にこすりつけて転写され、図14Bの構造が得られる。   Next, in step 2 of FIG. 13, a graphene sheet 23 is formed on the silicon oxide film 22 as shown in FIG. 14B. The graphene sheet 23 is made of, for example, a scotch tape (registered trademark) or a cello tape (registered trademark) such as a highly oriented pyrolytic graphite (HOPG), a natural graphite, or a bulk graphite crystal surface such as quiche graphite. By a process of mechanically peeling or cleaving with an adhesive medium such as an adhesive tape or an adhesive sheet and further cleaving with another adhesive tape as described in Non-Patent Document 4, etc. Can be obtained. The graphene sheet 23 obtained in this way is further rubbed and transferred to the surface of the silicon oxide film 22 together with the adhesive medium to obtain the structure of FIG. 14B.

あるいは非特許文献5などに記載されているように六方晶系の6H−SiC基板を用意し、これを真空中またはArなど非酸化性雰囲気中、1200℃以上に加熱することで基板表面からSi原子を脱離させることにより、SiC基板表面にSiCの六方晶系の原子配列に依存してグラフェンシートをエピタキシャルに得ることも可能である。この場合にも、得られたグラフェンシートを粘着媒体などに転写し、これを前記シリコン酸化膜22の表面に転写することによって、前記図14Bの構造を得ることができる。   Alternatively, as described in Non-Patent Document 5 or the like, a hexagonal 6H—SiC substrate is prepared and heated to 1200 ° C. or higher in a vacuum or in a non-oxidizing atmosphere such as Ar to form Si from the substrate surface. It is also possible to obtain a graphene sheet epitaxially depending on the hexagonal atomic arrangement of SiC on the SiC substrate surface by desorbing atoms. Also in this case, the structure of FIG. 14B can be obtained by transferring the obtained graphene sheet to an adhesive medium or the like and transferring it to the surface of the silicon oxide film 22.

また非特許文献6などに記載されているようにグラフェンシートをCVD法で形成することも可能である。この場合には、Fe,Ni,Cuなどの金属触媒をシリコン基板上のシリコン酸化膜表面に堆積し、アセチレンを原料とした熱CVDプロセスを650〜1000℃程度の温度で実行することにより、前記金属触媒上にグラフェンを合成することができる。この場合も、得られたグラフェンを粘着媒体に転写し、さらにこれを前記シリコン酸化膜22の表面に転写することにより、図14Bの構造を得ることができる。   In addition, as described in Non-Patent Document 6 and the like, a graphene sheet can be formed by a CVD method. In this case, a metal catalyst such as Fe, Ni, or Cu is deposited on the silicon oxide film surface on the silicon substrate, and a thermal CVD process using acetylene as a raw material is performed at a temperature of about 650 to 1000 ° C. Graphene can be synthesized on a metal catalyst. Also in this case, the structure of FIG. 14B can be obtained by transferring the obtained graphene to the adhesive medium and further transferring it to the surface of the silicon oxide film 22.

次にステップ3において図14Cに示すように、前記グラフェンシート23を覆って、ハードマスクとなるシリコン酸化膜HM1を、例えばCVD法あるいはスパッタ法により、形成し、さらにステップ4において、レジストパターンR1のマスク方位を合わせた上で、前記シリコン酸化膜HM1を図14Dに示すように、前記レジストパターンR1をマスクにパターニングし、前記グラフェンシート23のうち、前記ソース電極23Sが形成されるソース領域23sと前記ドレイン電極23Dが形成されるドレイン領域23dとを、前記ソース領域23sとドレイン領域23dとを結んだ線が、前記グラフェンシート23を構成する炭素の六角形格子のうち、平行に対向して延在する二辺に直交するように、露出させる。   Next, in step 3, as shown in FIG. 14C, a silicon oxide film HM1 serving as a hard mask is formed by covering the graphene sheet 23 by, for example, CVD or sputtering, and in step 4, the resist pattern R1 is formed. After aligning the mask orientation, the silicon oxide film HM1 is patterned using the resist pattern R1 as a mask, as shown in FIG. 14D, and the source region 23s of the graphene sheet 23 where the source electrode 23S is formed. A line connecting the source region 23s and the drain region 23d and the drain region 23d where the drain electrode 23D is formed extend in parallel with each other in the hexagonal lattice of carbon constituting the graphene sheet 23. It is exposed so as to be orthogonal to the existing two sides.

さらにステップ5において前記図14Dの構造上にソース電極パターン23S,ドレイン電極パターン23Dとなる金属膜23Mを、図14Eに示すように前記シリコン酸化膜HM1上においてレジストパターンRをも覆うように例えばスパッタ法あるいは電子ビーム蒸着法などにより堆積し、さらにステップ7において図14Fに示すように前記レジストパターンRを、その上に堆積した金属膜23M共々リフトオフする。これにより、前記グラフェンシート23のソース領域23sに前記ソース電極パターン23Sが、またドレイン領域23dに前記ドレイン電極パターン23Dが、それぞれ形成される。前記金属膜23Mは、例えば厚さが5nmのTi密着膜(図示せず)と厚さが例えば30nmのAu膜(図示せず)とを順次積層した構造を有してもよい。 Moreover source electrode pattern 23S on the structure of Figure 14D in step 5, the metal film 23M serving as the drain electrode pattern 23D, as is to cover the resist pattern R 1 on the silicon oxide film HM1 as shown in FIG. 14E e.g. is deposited by a sputtering method or an electron beam deposition method, further in step 7 using the resist pattern R 1 as shown in FIG. 14F, metal film 23M together liftoff deposited thereon. As a result, the source electrode pattern 23S is formed in the source region 23s of the graphene sheet 23, and the drain electrode pattern 23D is formed in the drain region 23d. The metal film 23M may have a structure in which, for example, a Ti adhesion film (not shown) having a thickness of 5 nm and an Au film (not shown) having a thickness of 30 nm, for example, are sequentially stacked.

次にステップ8において前記シリコン酸化膜HM上にレジスト膜Rが形成され、前記レジスト膜R中に図15のマスクパターンMを使って図14Gに示すようにレジスト開口部R2Aが、前記マスクパターンM中のマスク開口部23Mに対応して形成される。前記マスク開口部23Mは、前記グラフェンシート23中に形成される開口部列23Eに対応した形状を有しており、前記開口部23Eのジグザグ端23eおよび23eがそれぞれマスク開口部23Mのエッジ23mおよび23mに対応し、また開口部23Eのアームチェア端23e〜23eがそれぞれエッジ23m〜23mに対応している。 Then the resist film R 2 is formed on the silicon oxide film HM 1 in step 8, the in the resist film R 2 using the mask pattern M of Fig. 15 is a resist opening R2A as shown in FIG. 14G, the It is formed corresponding to the mask opening 23M in the mask pattern M. The mask opening 23M has a shape corresponding to the opening sequence 23E formed in the graphene sheet 23, a zigzag edge 23e 1 and 23e 2 are edges of the mask opening 23M each of the openings 23E 23m 1 and 23m 2 , and the armchair ends 23e 3 to 23e 8 of the opening 23E correspond to the edges 23m 3 to 23m 8 , respectively.

ステップ8ではその際、前記マスク開口部23Mの向きが、前記グラフェンシート23中に形成したい開口部23Aの向きに一致するように、前記グラフェンシート23に対して方位を設定される。このようなマスク方位合わせの結果、前記エッジ23mは前記チャネル方向から反時計回り方向に30°傾いており、一方前記エッジ23mは、前記チャネル方向から時計回り方向に30°傾いている。 In step 8, the orientation of the mask opening 23M is set with respect to the graphene sheet 23 so that the orientation of the mask opening 23M matches the orientation of the opening 23A desired to be formed in the graphene sheet 23. As a result of such mask orientation alignment, the edge 23m 1 is inclined 30 ° counterclockwise from the channel direction, while the edge 23m 2 is inclined 30 ° clockwise from the channel direction.

前記ステップ8では、さらにこのようにして形成されたレジスト開口部R2Aにより前記シリコン酸化膜HMが図14Hに示すようにパターニングされ、前記シリコン酸化膜HM中には前記マスク開口部23Mに対応したマスク開口部HMAが形成される。 In the step 8, further this way the silicon oxide film HM 1 by the formed resist opening R2A and is patterned as shown in FIG. 14H, corresponding to the mask opening 23M in the silicon oxide film HM 1 The mask opening HMA thus formed is formed.

次にステップ9の工程において前記グラフェンシート23に対し、図14Iに示すように前記シリコン酸化膜HMをマスクに、例えば10mTorrの圧力下、90Wのプラズマパワーで25sccmの流量で酸素ガスを供給しながら反応性イオンエッチング(RIE)を行い、前記グラフェンシート23に、前記マスク開口部HMAに対応して開口部23Aを、前記グラフェンシート23の方位に対して所定の関係になるように、すなわち開口部23Aのジグザグ端23eおよび23eが、前記チャネル方向に対してそれぞれ反時計回り方向および時計回り方向に30°傾くように、形成する。前記マスクMにおいて前記マスク開口部23Mは図15に示すように開口部列方向に周期的に形成されており、これにより前記グラフェンシート23にはかかる開口部23Aにより開口部列23Nが、前記チャネル幅方向に形成される。 Next to the graphene sheet 23 in the process of the step 9, and supplied to mask the silicon oxide film HM 1 as shown in FIG. 14I, for example, under a pressure of 10 mTorr, an oxygen gas at a flow rate of 25sccm with plasma power of 90W Reactive ion etching (RIE) is performed while opening the opening 23A corresponding to the mask opening HMA in the graphene sheet 23 so as to have a predetermined relationship with the orientation of the graphene sheet 23, that is, opening The zigzag ends 23e 1 and 23e 2 of the portion 23A are formed so as to be inclined 30 ° counterclockwise and clockwise with respect to the channel direction, respectively. In the mask M, the mask openings 23M are periodically formed in the direction of the openings as shown in FIG. 15, whereby the opening rows 23N are formed in the graphene sheet 23 by the openings 23A. It is formed in the width direction.

さらにステップ10において図14Jに示すように前記シリコン酸化膜HMを、HFを使ったウェットエッチングにより選択的に除去し、その後、水素雰囲気などの還元雰囲気中、例えば1000°の温度で熱処理することにより、前記開口部23Aの端部における炭素原子の配列を安定化させる。かかる安定化の結果、仮に図14Hの工程でマスクMの方位が僅かにずれていたとしても、前記開口部23Aの縁部において炭素原子は再配列し、前記チャネル方向に反時計回り方向あるいは時計回り方向に30°の角度のジグザグ端が安定に得られる。 The silicon oxide film HM 1 as shown in FIG. 14J In still step 10, it is selectively removed by wet etching using HF, then, in a reducing atmosphere such as hydrogen atmosphere, a heat treatment at a temperature of, for example 1000 ° This stabilizes the arrangement of the carbon atoms at the end of the opening 23A. As a result of such stabilization, even if the orientation of the mask M is slightly shifted in the step of FIG. 14H, the carbon atoms are rearranged at the edge of the opening 23A and counterclockwise or clockwise in the channel direction. A zigzag end having an angle of 30 ° in the rotation direction can be stably obtained.

先の第1の実施形態の電子装置20においても上記の製造方法を適用することができる。   The above manufacturing method can also be applied to the electronic device 20 of the first embodiment.

なお本実施形態において、図9の開口部23Eの代わりに、図16に示すように、チャネル幅方向に互いに対向し、チャネル方向に対してそれぞれ反時計回り方向および時計回り方向に30°傾いたジグザグ端23fおよび23fと、チャネル幅方向に互いに対向し、チャネル方向に対してそれぞれ時計回り方向および反時計回り方向に30°傾いたジグザグ端23fおよび23fとを含む縁部で画成された開口部23Fを形成することも可能である。図16の構成では、チャネル方向に対して30°傾いたジグザグ端の数が増加するため、バンドギャップEgをさらに増大させることができる。 In the present embodiment, instead of the opening 23E of FIG. 9, as shown in FIG. 16, they face each other in the channel width direction and are inclined by 30 ° counterclockwise and clockwise with respect to the channel direction, respectively. a zigzag edge 23f 1 and 23f 2, facing each other in the channel width direction, image at the edges including a zigzag edge 23f 3 and 23f 4 inclined 30 ° in the clockwise and counterclockwise directions, respectively to the channel direction It is also possible to form the formed opening 23F. In the configuration of FIG. 16, the number of zigzag edges inclined by 30 ° with respect to the channel direction increases, so that the band gap Eg can be further increased.

図16の構成でも、開口部23Fはチャネル幅方向に繰り返し形成されている。   In the configuration of FIG. 16, the opening 23F is repeatedly formed in the channel width direction.

[第3の実施形態]
図17は、第3の実施形態による電子装置60の構成を示す断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
[Third Embodiment]
FIG. 17 is a cross-sectional view illustrating a configuration of an electronic device 60 according to the third embodiment. In the figure, portions corresponding to the portions described above are denoted by the same reference numerals, and description thereof is omitted.

図17を参照するに、電子装置60は6H−SiC基板61の(0001)面上に形成されており、前記(0001)面上に直接に形成され、前記図2あるいは図9、あるいは図16の平面図に示した開口部23A,23Eあるいは23Fにより開口部列23Nを形成されたグラフェンシート23と、前記グラフェンシート23上に、前記グラフェンシート23を構成する炭素原子の六角形格子のうち、平行に対向する二辺に対して直交する向きにおいて相互に対向するように形成されたソース電極23Sおよびドレイン電極23Dを含む。   Referring to FIG. 17, the electronic device 60 is formed on the (0001) plane of the 6H—SiC substrate 61 and is formed directly on the (0001) plane, and the above-described FIG. 2, FIG. 9, or FIG. Of the graphene sheet 23 in which the opening portion row 23N is formed by the opening portions 23A, 23E or 23F shown in the plan view, and the hexagonal lattice of carbon atoms constituting the graphene sheet 23 on the graphene sheet 23, A source electrode 23S and a drain electrode 23D are formed so as to face each other in a direction orthogonal to two parallel sides.

さらに前記グラフェンシート23は、前記開口部列23Nごと、たとえは厚さが10nmの酸化ハフニウム(HfO)よりなるゲート絶縁膜62により覆われ、前記ゲート絶縁膜62上には、厚さが例えば5nmのチタン(Ti)膜と厚さが例えば30nmの金(Au)膜とを順次積層した構成のゲート電極63が形成されている。 Further, the graphene sheet 23 is covered with the gate insulating film 62 made of hafnium oxide (HfO 2 ) having a thickness of 10 nm, for example, for each of the opening rows 23N. A gate electrode 63 having a structure in which a 5 nm titanium (Ti) film and a gold (Au) film having a thickness of, for example, 30 nm are sequentially stacked is formed.

なお図示の構成ではソース電極23Sおよびドレイン電極23Dも前記酸化ハフニウム膜62により覆われており、前記酸化ハフニウム膜62には前記ソース電極23Sおよび23Dに対応して図示しないビアホールが形成される。   In the configuration shown in the drawing, the source electrode 23S and the drain electrode 23D are also covered with the hafnium oxide film 62, and via holes (not shown) are formed in the hafnium oxide film 62 corresponding to the source electrodes 23S and 23D.

かかる構成の電子装置でも、前記ソース電極23Sとドレイン電極23Dとが、前記ソース電極23Sとドレイン電極23Dとを結んだ直線が、前記グラフェンシート23Sを構成する炭素の六角形格子のうち相対向する二辺に対して直交するような向きに形成されているため、先の図2あるいは図9あるいは図16の実施形態と同様に、前記グラフェンシート23中には、前記チャネル方向に対して時計回り方向あるいは反時計回り方向に30°傾いたジグザグ端が形成されており、その結果、前記グラフェンシート23は、図4あるいは図10よりわかるように、1.6eV以上、あるいは2.8eV以上の大きなバンドギャップEgを示す。このため図17の電子装置17においても、前記ソース電極23Sからドレイン電極62Dへの電子の流れを、前記ゲート電極63に印加したゲート電圧により確実に制御することが可能となる。   Also in the electronic device having such a configuration, the straight line connecting the source electrode 23S and the drain electrode 23D and the source electrode 23S and the drain electrode 23D is opposed to each other in the hexagonal lattice of carbon constituting the graphene sheet 23S. Since it is formed so as to be orthogonal to the two sides, the graphene sheet 23 has a clockwise rotation with respect to the channel direction as in the embodiment of FIG. 2, FIG. 9 or FIG. As shown in FIG. 4 or FIG. 10, the graphene sheet 23 has a large value of 1.6 eV or more, or 2.8 eV or more. The band gap Eg is shown. Therefore, also in the electronic device 17 of FIG. 17, the flow of electrons from the source electrode 23S to the drain electrode 62D can be reliably controlled by the gate voltage applied to the gate electrode 63.

以下、図17の電子装置60の製造方法を、図18のフローチャートおよび図19A〜図19Kの工程断面図を参照しながら説明する。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。   Hereinafter, a method of manufacturing the electronic device 60 of FIG. 17 will be described with reference to the flowchart of FIG. 18 and the process cross-sectional views of FIGS. 19A to 19K. In the figure, portions corresponding to the portions described above are denoted by the same reference numerals, and description thereof is omitted.

図18を参照するに、ステップ21において図19Aに示すように(0001)面を主面とする6H−SiC基板61を準備し、ステップ22において前記6H−SiC基板を真空中、あるいは1200°以上のアルゴン(Ar)など非酸化雰囲気中において熱処理し、前記基板21の主面を画成する(0001)面からSi元素を脱離させる。その結果、(0001)面よりなる前記6H−SiC基板21の主面には、図19Bに示すように六方晶系配列した炭素原子よりなる炭素原子層が残り、所望のグラフェンシート23がエピタキシャルに形成される。   Referring to FIG. 18, in step 21, as shown in FIG. 19A, a 6H—SiC substrate 61 having a (0001) plane as a main surface is prepared. In step 22, the 6H—SiC substrate is vacuumed or 1200 ° or more. Then, heat treatment is performed in a non-oxidizing atmosphere such as argon (Ar), and the Si element is desorbed from the (0001) plane defining the main surface of the substrate 21. As a result, on the main surface of the 6H—SiC substrate 21 made of the (0001) plane, a carbon atom layer made of carbon atoms arranged in a hexagonal system as shown in FIG. 19B remains, and the desired graphene sheet 23 is epitaxially formed. It is formed.

次に図18のステップ23において図19Cに示すようにシリコン酸化膜よりなるハードマスク膜HM1を、例えばスパッタ法やCVD法により形成し、ステップ24において前記ハードマスク膜HM1を、レジストパターンR1をマスクにパターニングして、図19Dに示すように前記グラフェンシート23のうち、ソース領域23sとドレイン領域23dとを露出する。   Next, in step 23 of FIG. 18, as shown in FIG. 19C, a hard mask film HM1 made of a silicon oxide film is formed by, eg, sputtering or CVD, and in step 24, the hard mask film HM1 is masked with the resist pattern R1. As shown in FIG. 19D, the source region 23s and the drain region 23d of the graphene sheet 23 are exposed.

さらに図18のステップ25において前記図19Dの構造上に、厚さが5nmのチタン膜と厚さが30nmの金膜とを、電子ビーム蒸着法あるいはスパッタ法により順次堆積して図19Eに示す金属膜23Mを形成し、さらに図18のステップ26において図19Fに示すように前記レジストパターンR1をその上の金属膜23M共々リフトオフし、前記グラフェンシート23のソース領域23sにソース電極23Sを、またドレイン領域23dにドレイン電極23Dを、それぞれ形成する。   Further, in step 25 of FIG. 18, a titanium film having a thickness of 5 nm and a gold film having a thickness of 30 nm are sequentially deposited on the structure of FIG. 19D by electron beam evaporation or sputtering, and the metal shown in FIG. A film 23M is formed, and in step 26 of FIG. 18, the resist pattern R1 is lifted off together with the metal film 23M thereon as shown in FIG. 19F, a source electrode 23S is formed in the source region 23s of the graphene sheet 23, and the drain A drain electrode 23D is formed in each region 23d.

さらに図18のステップ27において前記ハードマスク膜HM1を、例えば図15で説明したマスクMを使ってパターニングして、図19Gに示すように前記グラフェンシート23を露出する開口部HMAを形成し、ステップ28において前記グラフェンシート23を、前記ハードマスク膜HM1をマスクにパターニングし、図19Hに示すように前記グラフェンシート23中に、例えば開口部23Aよりなる開口部列23Nを形成する。前記ステップ28において、前記開口部23Aの代わりに開口部23Eあるいは23Fを形成することも可能である。   Further, in step 27 of FIG. 18, the hard mask film HM1 is patterned using, for example, the mask M described in FIG. 15 to form an opening HMA that exposes the graphene sheet 23 as shown in FIG. 19G. In FIG. 28, the graphene sheet 23 is patterned using the hard mask film HM1 as a mask, and as shown in FIG. 19H, an opening row 23N made of, for example, openings 23A is formed in the graphene sheet 23. In step 28, an opening 23E or 23F may be formed instead of the opening 23A.

さらに図18のステップ29において、前記グラフェンシート23を水素雰囲気など還元雰囲気中、例えば1000°の温度で熱処理し、先に形成された開口部23Aなどの縁部における炭素原子の配列を安定化させる。さらにステップ30において図19Iに示すようにハードマスク膜HM1をたとえはHFによるウェット処理により除去し、さらにステップ31において図19Jに示すように、ゲート絶縁膜62を前記グラフェンシート23上に形成する。図示の例では、前記ゲート絶縁膜62として酸化ハフニウム(HfO)膜を使っているが、酸化ジルコニウム(ZrO)膜やハフニウムシリケート(HfSiO)膜やハフニウムジルコネート(ZrSiO)膜などを使うことも可能である。 Further, in step 29 of FIG. 18, the graphene sheet 23 is heat-treated in a reducing atmosphere such as a hydrogen atmosphere at a temperature of 1000 °, for example, to stabilize the arrangement of carbon atoms at the edge such as the opening 23A previously formed. . Further, in step 30, as shown in FIG. 19I, the hard mask film HM1 is removed by wet processing using HF, for example, and in step 31, a gate insulating film 62 is formed on the graphene sheet 23 as shown in FIG. 19J. In the illustrated example, a hafnium oxide (HfO 2 ) film is used as the gate insulating film 62, but a zirconium oxide (ZrO 2 ) film, a hafnium silicate (HfSiO 4 ) film, a hafnium zirconate (ZrSiO 4 ) film, or the like is used. It can also be used.

さらにステップ32において前記ゲート絶縁膜62上に前記ソース電極パターン23Sあるいはドレイン電極パターン23Dと同様な、Ti膜と金膜の積層構造のゲート電極63を形成することにより、図19Kに示すようにトップゲート構造の電子装置を得ることができる。   Further, in step 32, a gate electrode 63 having a laminated structure of a Ti film and a gold film, which is the same as the source electrode pattern 23S or the drain electrode pattern 23D, is formed on the gate insulating film 62 as shown in FIG. 19K. An electronic device having a gate structure can be obtained.

以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。   As mentioned above, although this invention was described about preferable embodiment, this invention is not limited to this specific embodiment, A various deformation | transformation and change are possible within the summary described in the claim.

1,23 グラフェンシート
1A アームチェア端
1B ジグザグ端
1a,1b,1c,1d,1e C−C結合
20,40,60 電子装置
21 シリコン基板
23A,23B,23C,23E,23F 開口部
23a〜23a,23b〜23b,23c〜23c,23e〜23e,23f〜23f 縁部
23N 開口部列
23M マスク開口部
23m1〜23m8 エッジ
23S ソース電極パターン
23D ドレイン電極パターン
61 SiC基板
62 ゲート絶縁膜
63 ゲート電極
1,23 graphene sheet 1A armchair end 1B zigzag ends 1a, 1b, 1c, 1d, 1e C-C bonds 20, 40, 60 electronic device 21 silicon substrate 23A, 23B, 23C, 23E, 23F openings 23a 1 ~23a 7, 23b 1 ~23b 6, 23c 1 ~23c 7, 23e 1 ~23e 8, 23f 1 ~23f 4 edge 23N opening column 23M mask opening 23m1~23m8 edge 23S source electrode pattern 23D drain electrode pattern 61 SiC substrate 62 Gate insulating film 63 Gate electrode

Claims (8)

基板と、
前記基板上にゲート絶縁膜を介して形成されたグラフェンシートと、
前記グラフェンシートの一端に形成されたソース電極と、
前記グラフェンシートの他端に形成されたドレイン電極と、
前記グラフェンシートに前記ソース電極とドレイン電極との間でゲート電圧を印加するゲート電極と、
前記グラフェンシートに前記ソース電極とドレイン電極の間において、前記ソース電極とドレイン電極を結ぶ方向を横切って形成された、複数の開口部よりなる開口部列と、
を備え、
前記各々の開口部は少なくとも一つのジグザグ端により画成されており、前記少なくとも一つのジグザグ端は、前記ソース電極とドレイン電極を結んだ方向に対し、いずれも30°の角度をなすことを特徴とする電子装置。
A substrate,
A graphene sheet formed on the substrate via a gate insulating film;
A source electrode formed at one end of the graphene sheet;
A drain electrode formed on the other end of the graphene sheet;
A gate electrode for applying a gate voltage between the source electrode and the drain electrode to the graphene sheet;
An opening row formed of a plurality of openings formed between the source electrode and the drain electrode on the graphene sheet and across a direction connecting the source electrode and the drain electrode;
With
Each of the openings is defined by at least one zigzag end, and each of the at least one zigzag end forms an angle of 30 ° with respect to a direction connecting the source electrode and the drain electrode. An electronic device.
基板と、
前記基板上に形成されたグラフェンシートと、
前記グラフェンシートの一端に形成されたソース電極と、
前記グラフェンシートの他端に形成されたドレイン電極と、
前記グラフェンシートを前記ソース電極とドレイン電極の間において覆うゲート絶縁膜と、
前記ソース電極とドレイン電極の間において前記グラフェンシート上に、前記ゲート絶縁膜を介して形成され、前記グラフェンシートに前記ソース電極とドレイン電極との間でゲート電圧を印加するゲート電極と、
前記ソース電極とドレイン電極の間において、前記グラフェンシートに前記ソース電極とドレイン電極を結ぶ方向を横切って形成された複数の開口部よりなる開口部列と、
を備え、
前記各々の開口部は少なくとも一つのジグザグ端により画成されており、前記少なくとも一つのジグザグ端は、前記ソース電極とドレイン電極を結んだ方向に対し、いずれも30°の角度をなすことを特徴とする電子装置。
A substrate,
A graphene sheet formed on the substrate;
A source electrode formed at one end of the graphene sheet;
A drain electrode formed on the other end of the graphene sheet;
A gate insulating film covering the graphene sheet between the source electrode and the drain electrode;
A gate electrode formed between the source electrode and the drain electrode on the graphene sheet via the gate insulating film, and applying a gate voltage between the source electrode and the drain electrode on the graphene sheet;
Between the source electrode and the drain electrode, an opening row composed of a plurality of openings formed across the direction connecting the source electrode and the drain electrode to the graphene sheet,
With
Each of the openings is defined by at least one zigzag end, and each of the at least one zigzag end forms an angle of 30 ° with respect to a direction connecting the source electrode and the drain electrode. An electronic device.
前記少なくとも一つのジグザグ端の一つは、前記グラフェンシートの面に対して垂直方向から見た場合に、前記ソース電極とドレイン電極を結んだ方向に対し、時計回りに30°の角度をなすことを特徴とする請求項1または2記載の電子装置。   One of the at least one zigzag edges forms an angle of 30 ° clockwise with respect to a direction connecting the source electrode and the drain electrode when viewed from a direction perpendicular to the surface of the graphene sheet. The electronic device according to claim 1, wherein: 前記少なくとも一つのジグザグ端の一つは、前記グラフェンシートの面に対して垂直方向から見た場合に、前記ソース電極とドレイン電極を結んだ方向に対し、反時計回りに30°の角度をなすことを特徴とする請求項1または2記載の電子装置。   One of the at least one zigzag edges forms an angle of 30 ° counterclockwise with respect to the direction connecting the source electrode and the drain electrode when viewed from a direction perpendicular to the surface of the graphene sheet. The electronic device according to claim 1, wherein the electronic device is an electronic device. 前記少なくとも一つのジグザグ端は、前記ソース電極から前記ドレイン電極に向かって相互間隔を増大させる第1および第2のジグザグ端と、前記ソース電極から前記ドレイン電極に向かって相互間隔を減少させる第3および第4のジグザグ端と、を含み、前記第1および第3のジグザグ端は、前記ソース電極とドレイン電極を結んだ方向に対し、それぞれ反時計回りおよび時計回りに30°の角度をなし、前記第2および第4のジグザグ端は、前記ソース電極とドレイン電極を結んだ方向に対し、それぞれ時計回りおよび反時計回りに30°の角度をなすことを特徴とする請求項1または2記載の電子装置。   The at least one zigzag end increases a mutual distance from the source electrode toward the drain electrode, and a third zigzag end decreases the mutual distance from the source electrode toward the drain electrode. And a fourth zigzag end, and the first and third zigzag ends form an angle of 30 ° counterclockwise and clockwise with respect to a direction connecting the source electrode and the drain electrode, respectively. 3. The second and fourth zigzag ends form an angle of 30 degrees clockwise and counterclockwise, respectively, with respect to a direction connecting the source electrode and the drain electrode. Electronic equipment. 前記ジグザグ端は、他の炭素原子に結合していない結合手を有する炭素原子を二個以上含む5個以上の炭素原子から構成されていることを特徴とする請求項1〜5のうち、いずれか一項記載の電子装置。 The Jiguza grayed end, of the preceding claims, characterized in that it is constituted of carbon atoms having a bond that is not bonded to another carbon atom of five or more carbon atoms, including two or more, The electronic device as described in any one. 基板上にグラフェンシートを形成する工程と、
前記グラフェンシート上に絶縁膜を形成する工程と、
前記絶縁膜中にマスク開口部を、形成する工程と、
前記グラフェンシートを、前記絶縁膜をマスクにパターニングし、前記グラフェンシート中に前記マスク開口部に対応した開口部を形成する工程と、
前記グラフェンシートを非酸化性雰囲気中で熱処理し、前記グラフェンシート中の開口部の形状を安定な形状に変化させる工程と、
前記グラフェンシート上に、前記開口部を挟んで一方の側にソース電極を、他方の側にドレイン電極を形成する工程と、
を含み、
前記マスク開口部を形成する工程は、前記マスク開口部が、前記ソース電極とドレイン電極を結ぶ直線に対し、いずれも時計回り方向あるいは反時計回り方向に30°の角度をなす一または複数の縁部により画成されるように実行され、前記パターニングにより前記グラフェンシート中に前記マスク開口部に対応して形成される開口部は、前記ソース電極とドレイン電極を結ぶ直線に対し、いずれも時計回り方向あるいは反時計回り方向に30°の角度をなす一または複数のジグザグ端により画成されることを特徴とする電子装置の製造方法。
Forming a graphene sheet on the substrate;
Forming an insulating film on the graphene sheet;
Forming a mask opening in the insulating film;
Patterning the graphene sheet using the insulating film as a mask, and forming an opening corresponding to the mask opening in the graphene sheet;
Heat-treating the graphene sheet in a non-oxidizing atmosphere, and changing the shape of the opening in the graphene sheet to a stable shape;
On the graphene sheet, forming a source electrode on one side and a drain electrode on the other side across the opening; and
Including
The step of forming the mask opening includes at least one edge that forms an angle of 30 ° clockwise or counterclockwise with respect to a straight line connecting the source electrode and the drain electrode. It is performed as defined by section, an opening formed to correspond to the mask opening in the graphene sheet by the patterning, to a straight line connecting the source electrode and the drain electrode, both clockwise A method of manufacturing an electronic device, characterized by being defined by one or more zigzag edges that form an angle of 30 ° in a direction or counterclockwise direction .
前記ソース電極とドレイン電極とを形成する工程は、前記ソース電極とドレイン電極とを結んだ直線が、前記グラフェンシートを構成する炭素原子の六角形格子の相対向する2辺に平行するように、位置合わせする工程を含むことを特徴とする請求項7記載の電子装置の製造方法。 Process line that runs on the source electrode and the drain electrode, opposing flat row to so that two sides of the hexagonal grid of the carbon atoms constituting the graphene sheet forming the said source and drain electrodes The method for manufacturing an electronic device according to claim 7 , further comprising a step of aligning.
JP2011148434A 2011-07-04 2011-07-04 Electronic device and manufacturing method thereof Active JP5772307B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011148434A JP5772307B2 (en) 2011-07-04 2011-07-04 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011148434A JP5772307B2 (en) 2011-07-04 2011-07-04 Electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013016641A JP2013016641A (en) 2013-01-24
JP5772307B2 true JP5772307B2 (en) 2015-09-02

Family

ID=47689025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011148434A Active JP5772307B2 (en) 2011-07-04 2011-07-04 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5772307B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015132865A1 (en) * 2014-03-03 2015-09-11 富士通株式会社 Simulation method, storage medium, and device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447492B2 (en) * 1996-11-12 2003-09-16 日本電気株式会社 Carbon material and its manufacturing method
JP4669957B2 (en) * 2007-03-02 2011-04-13 日本電気株式会社 Semiconductor device using graphene and method for manufacturing the same
JP2009094190A (en) * 2007-10-05 2009-04-30 Fujitsu Ltd Semiconductor apparatus
EP2221874A1 (en) * 2009-02-24 2010-08-25 S.a.r.l. FIRMUS Method for manufacturing nano electronic devices made from 2D carbon crystals like graphene and devices obtained with this method
JP5904734B2 (en) * 2010-09-16 2016-04-20 三星電子株式会社Samsung Electronics Co.,Ltd. Graphene light emitting device and manufacturing method thereof
KR101715355B1 (en) * 2010-11-30 2017-03-13 삼성전자주식회사 Graphene electronic device
JP5685987B2 (en) * 2011-02-24 2015-03-18 富士通株式会社 Electronic device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2013016641A (en) 2013-01-24

Similar Documents

Publication Publication Date Title
JP5353009B2 (en) Semiconductor device manufacturing method and semiconductor device
US8450198B2 (en) Graphene based switching device having a tunable bandgap
JP6169328B2 (en) Graphene structure and manufacturing method thereof, graphene element and manufacturing method thereof
TWI539528B (en) Graphene/nanostructure fet with self-aligned contact and gate
KR101781552B1 (en) graphene substituted with boron and nitrogen and method of fabricationg the same and transistor having the same
JP2009277803A (en) Semiconductor device, method for manufacturing the semiconductor device and transistor
JP6195266B2 (en) Manufacturing method of electronic device
JP6268419B2 (en) Electronic device and manufacturing method thereof
JP6187185B2 (en) Electronic device and manufacturing method thereof
JP5590125B2 (en) Manufacturing method of semiconductor device
US20190287800A1 (en) Graphene nanoribbon precursor, graphene nanoribbon, electronic device, and method
JP5671896B2 (en) Semiconductor device and manufacturing method thereof
JP5685987B2 (en) Electronic device and manufacturing method thereof
JP5772307B2 (en) Electronic device and manufacturing method thereof
JP5794075B2 (en) Electronic device and manufacturing method thereof
JP6842042B2 (en) Graphene nanoribbons and precursor molecules used in their production
JP2014127652A (en) Field effect transistor
JP2019048791A (en) Compound, manufacturing method of compound, manufacturing method of graphene nano-ribbon, graphene nano-ribbon, and semiconductor device
WO2012157368A1 (en) Thermoelectric conversion structure and production method thereof
KR101932761B1 (en) Method for manufacturing graphene nanoribbon, graphene nanoribbon, method for manufacturing semiconductor device, and semiconductor device
JP5763597B2 (en) Method for producing graphene
JP4873466B2 (en) Layered material and semiconductor device using the same
JP2015154006A (en) Semiconductor device and manufacturing method therefor
JP2013021149A (en) Synthetic method of graphene, semiconductor device, and manufacturing method of semiconductor device
JP6773615B2 (en) Manufacturing method of nanowire transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent or registration of utility model

Ref document number: 5772307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150