JP5792063B2 - アンダーフィル材料のフィレットの寸法を制御する方法 - Google Patents
アンダーフィル材料のフィレットの寸法を制御する方法 Download PDFInfo
- Publication number
- JP5792063B2 JP5792063B2 JP2011517608A JP2011517608A JP5792063B2 JP 5792063 B2 JP5792063 B2 JP 5792063B2 JP 2011517608 A JP2011517608 A JP 2011517608A JP 2011517608 A JP2011517608 A JP 2011517608A JP 5792063 B2 JP5792063 B2 JP 5792063B2
- Authority
- JP
- Japan
- Prior art keywords
- fillet
- microelectronic device
- dispensing
- dispensing system
- packaged microelectronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Description
本発明は、一般に、パッケージ形マイクロ電子デバイスに隣接して支持サブストレート上に小出しされたアンダーフィル材料のフィレットの寸法を制御する方法に関する。
半導体業界では、支持サブストレート、例えばプリント回路板（ＰＣＢ）に公知の小出しプロセスにより取り付けられたパッケージ形マイクロ電子デバイス、例えば、ボール・グリッド・アレイ（ball grid array：ＢＧＡ）、チップスケールパッケージ（chip scale package：ＣＳＰ）又はフリップチップのかどを含む１つ又は２つ以上の縁に沿ってフィレットが見受けられる場合がある。フィレットは、強度を機械的連結部に追加すると共に環境からの損傷に対して保護を行うためにパッケージ形マイクロ電子デバイスと支持サブストレートの組立体中に装入されるアンダーフィル材料の属性である。
一例では、規定された量の硬化可能なアンダーフィル材料、例えばエポキシが小出し装置から、あらかじめソルダバンプ相互接続部又は別の形式の取り付け部によりＰＣＢにはんだ付けされている長方形のパッケージ形マイクロ電子デバイスの１つ又は２つ以上の縁に沿って小出しされる。毛管作用により、アンダーフィル材料は、パッケージ形マイクロ電子デバイスの下に存在する隙間の中に引き込まれ、そして、これがパッケージ形マイクロ電子デバイスの他方の縁に向かって外方に流れながらパッケージ形マイクロ電子デバイスをアンダーフィルし、即ち、パッケージ形マイクロ電子デバイスとＰＣＢとの間の隙間を満たす。フィレットは、パッケージ形マイクロ電子デバイスの周りに形成され、このフィレットは、パッケージ形マイクロ電子デバイスの側部からＰＣＢまで延びる。換言すると、フィレットは、パッケージ形マイクロ電子デバイスの下に位置せず、パッケージ形マイクロ電子デバイスの縁に沿って生じる。アンダーフィル材料は、フィレット形成後、最終的に硬化され、典型的には加熱により熱的に硬化される。フィレットは、一様であり又はそうでない場合があり、フィレットは、「シールパス（seal pass）」と当該技術分野において呼ばれている補助小出しプロセスによりその性状が一段と高められる場合がある。
別の例では、小出しプロセスは、硬化可能なアンダーフィル材料のエッジ又はコーナーボンド小出しを利用して当該技術分野においてそれぞれ「エッジボンド又はコーナーボンド」と呼ばれているフィレットを形成する。このプロセスにおいて、フィレットは、パッケージ形マイクロ電子デバイスと支持サブストレートとの間の空間をアンダーフィルすることなく、パッケージ形マイクロ電子デバイスの１つ又は２つ以上の縁（かどを含む）又はその一部分に沿って直接形成される。コーナーボンド小出し法では、小出しされた材料は、ボンディングをもたらす上でパッケージ形マイクロ電子デバイスの下に部分的にしか流れることができない。この場合も又、アンダーフィル材料は、最終的にはフィレット形成後に硬化される。
フラクシング又は「フローなし」アンダーフィルプロセスがフィレットを形成するための更に別の技術である。このプロセスでは、先ず最初に、アンダーフィル材料が支持サブストレートのソルダパッド上に小出しされ、次にパッケージ形マイクロ電子デバイスがアンダーフィル材料の頂部上に載せられる。パッケージ形マイクロ電子デバイスが対応のソルダパッド上に押し下げられると、パッケージ形マイクロ電子デバイスは、アンダーフィル材料を押し退ける。過剰の材料は、パッケージ形マイクロ電子デバイスの縁に沿ってフィレットを形成する。この組立体は、次に、オーブンに通され、オーブンは、ソルダを再び流動させてパッケージ形マイクロ電子デバイスを支持サブストレートに取り付けると同時にアンダーフィル材料を硬化させる。
結果的に得られた組立体は、その意図した使用中の衝撃、振動、熱サイクル又は他の環境応力を受ける場合がある。コーナーボンド材料を含むアンダーフィル材料は、上述のプロセスの各々において、結果的に得られる組立体の信頼性及び動作寿命を向上させるのに役立つ。
フィレット形成に影響を及ぼすことができる多くの変数が存在する。変数としては、例えば、アンダーフィル材料の粘度、表面張力、容積及び／又は温度並びにパッケージ形マイクロ電子デバイス及び支持サブストレートの表面特性及び温度が挙げられる。これら変数は、例えば温度が粘度に影響を及ぼす等相互依存性で有ると共に／或いは動的であり、即ち経時的に変化する場合がある。変数の正確な制御を行うことは困難な場合があるので、アンダーフィル小出しプロセスの質及び一貫性も同様に達成するのが困難な場合があると共にいったんそのように達成されると持続する。
フィレット形成具合をモニタする従来方法では、結果的に得られるフィレットの人間による検査が行われている。例えば、一例では、検査主体としての人間は、支持サブストレートに取り付けられたパッケージ形マイクロ電子デバイスの縁に沿って形成されているフィレットの寸法及び形状を単に観察し、フィレットの寸法形状が正しいかどうかを判定する。フィレットの寸法形状が正しくない場合、アンダーフィル小出しプロセスの動作パラメータ、例えば支持サブストレートの温度又はアンダーフィル材料の量をそれに応じて調節してフィレットの寸法及び／又は形状を変更することができる。
残念ながら、マニュアル検査は、多くの欠点を示している。例えば、フィレットの寸法形状が正しいかどうかを評価する主観性は、オペレータにより様々である。加うるに、トレーサビリティがマニュアル検査プロセスについては欠けている場合がある。
かくして、上述の欠点を解決するフィレット形成具合を検査したり制御したりする改良型システム及び方法を提供することが有益である。
一実施形態では、支持サブストレート上に小出しされた材料を分析する際に用いられる自動化システムが提供される。このシステムは、小出しシステム及び自動化光学検査システムを有する。小出しシステムは、材料を支持サブストレート上に小出しするよう構成された小出し装置を含む。自動化光学検査システムは、材料の画像を捕捉し、画像を分析して小出しされた材料の測定可能な性質の値を求めるよう構成されている。フィードバックループが自動化光学検査システムを小出しシステムに結合する。自動化光学検査システムは、材料の測定可能な性質の値をフィードバックループにより小出しシステムに伝達するよう構成されている。
別の実施形態では、支持サブストレート上に小出しされた材料を分析する際に用いられる方法が提供される。この方法では、材料を小出しシステムにより支持サブストレート上に小出し、次に支持サブストレート及び小出しされた材料を小出しシステムから自動化光学検査システムに移送する。自動化光学検査システムを用いて小出しされた材料の測定可能な性質の値を求め、小出しされた材料の測定可能な性質の値を自動化光学検査システムから小出しシステムに伝達する。
本明細書に組み込まれてその一部をなす添付の図面は、本発明の実施形態を示しており、上述の本発明概要説明及び以下に行われる実施形態の詳細な説明と一緒になって、本発明の原理を説明にするのに役立つ。
図１〜図４を参照すると、本発明の実施形態に従って、自動化システム１０がフィレット１２の形成具合を検査したり制御したりするよう構成されている。パッケージ形マイクロ電子デバイス１４が支持サブストレート１６に直接取り付けられている。フィレット１２は、以下に説明するように小出しプロセス、例えばアンダーフィル小出しプロセスによりパッケージ形マイクロ電子デバイス１４の１つ又は２つ以上の周縁１３ａ，１３ｂに沿って形成されている。一例では、パッケージ形マイクロ電子デバイス１４は、表面実装パッケージ、例えばボール・グリッド・アレイ（ＢＧＡ）、チップスケールパッケージ（ＣＳＰ）又はフリップチップであるのが良く、支持サブストレート１６は、プリント回路板（ＰＣＢ）であるのが良い。パッケージ形マイクロ電子デバイス１４は、１つ又は２つ以上の半導体チップ又はダイ、ダイに取り付けられたインターポーザサブストレート又はリードフレーム、ダイを封入する成形外側ケーシング及びダイを支持サブストレート１６に結合する外部接続部を有するのが良い。パッケージ形マイクロ電子デバイス１４のパッケージングにより、ダイは、環境及び取り扱い上の危険性から保護されると共にパッケージ形マイクロ電子デバイス１４の内側のダイを支持サブストレート１６に電気的に且つ機械的に取り付けることができる。
例示の実施形態では、自動化システム１０は、アンダーフィル小出しプロセスを実施する小出しシステム１８を有している。小出しシステム１８は、制御装置３６及び制御装置３６によって送られた制御信号の制御下で動作する小出し装置２１を有している。小出し装置２１は、アンダーフィル材料２２を小出しするために用いられる小出しノズル２０（一部が示されている）を有し、アンダーフィル材料は、毛管作用によりパッケージ形マイクロ電子デバイス１４と支持サブストレート１６との間の隙間２４に入り込んでこれを満たすことができる。
一実施形態では、小出しシステム１８に用いられる小出し装置は、エレクトロニクス業界において通常用いられている「ジェッティング（jetting）」ディスペンサであるのが良く、これは、少量分の又は小滴状態の流動性の非常に高い材料を支持サブストレート１６のような基板上に非接触方式で選択的に小出しするようになっている。ジェッティングディスペンサの一形式は、放出通路を包囲した弁座及び弁座に対して動くよう構成された先端部を備えたニードルを有する。ニードルの先端部が弁座と接触状態にあるとき、放出通路は、加圧流動材料が供給されるチャンバから隔離される。小出しシステム１８のジェッティングディスペンサから流動材料の小滴を小出しするため、ニードル先端部を弁座から持ち上げて少量の流動材料がチャンバから弁座を通って放出通路に流れるようにする。次に、ニードルの先端部を弁座に向かって迅速に動かして流路を閉じ、運動量を放出通路中の流動材料に伝えて材料の小滴を放出通路の出口から噴出させ又は「ジェット噴射」させる。別個の少量の流動材料を含む小滴は、弾道をなして移動し、最終的にプリント回路板上の指定された場所に着地する。
小出しシステム１８のジェッティングディスペンサは、支持サブストレート１６上を一定の高さを保って「飛行」し、材料を非接触方式で意図した適用領域上にジェット噴射するよう構成されている。この目的のため、小出しシステムのジェッティングディスペンサは、代表的には、支持サブストレート１６の表面全体にわたってパターンをなしてロボット（図示せず）により動かされる。材料を制御装置３６の制御下で迅速に「オンザフライ（on-the-fly）」で（即ち、ジェッティングディスペンサが運動している状態で）ジェット噴射することにより、小出しされた小滴を結合して連続線を形成することができる。その結果、かかるジェッティングディスペンサは、流動材料、例えばアンダーフィルの所望のパターンを小出しするよう小出しシステム１８で用いられるように容易にプログラム可能である。
自動化システム１０による処理のための受け取りに先立って、パッケージ形マイクロ電子デバイス１４と支持サブストレート１６をあらかじめ組み立て、例えば互いにはんだ付けし、それにより図２に最も良く示されているようにこれらの間に隙間２４を形成する。一実施形態では、パッケージ形マイクロ電子デバイス１４をソルダバンプ相互接続部にバンプ接続することによりパッケージ形マイクロ電子デバイス１４を支持サブストレート１６に取り付ける。チップをバンプ接続するため、パッケージ形マイクロ電子デバイス１４の底面をアンダーバンプ金属（underbump metal：ＵＢＭ）の領域で被覆し、それにより電気接続を促進すると共にパッケージ形マイクロ電子デバイス１４をバンプ材料から保護し、更にバンプサイズ及び配設場所を定めるのが良い。パッケージ形マイクロ電子デバイス１４を支持サブストレート１６に機械的に取り付けるソルダバンプ相互接続部は又、電力及び信号のための導電路及びパッケージ形マイクロ電子デバイス１４が動作しているときに生じる熱を放散させる伝熱路を提供する。パッケージ形マイクロ電子デバイス１４と支持サブストレート１６の組立体をオーブン２７、例えばリフロー装置で加熱することにより、はんだが溶融し、このはんだは、凝固時にパッケージ形マイクロ電子デバイス１４と支持サブストレート１６を連結するよう働く。
パッケージ形マイクロ電子デバイス１４と支持サブストレート１６とから成る組立体を適当な上流側機器２６から小出しシステム１８内に送り込む。上流側機器２６は、当該技術分野において知られているローダ、例えばパッケージ形マイクロ電子デバイス１４及び支持サブストレート１６をパッケージ形マイクロ電子デバイス１４及び支持サブストレート１６を収容したカセットにより小出しシステム１８内に移送し又は送り込むインライン式コンベヤシステム又は自動化ローダを含むのが良い。変形例として、上流側機器２６は、ローダだけでなくオーブン２７も含んでも良い。
小出しシステム１８内にいったん位置すると、あらかじめ組み立て状態のパッケージ形マイクロ電子デバイス１４及び／又は支持サブストレート１６を当業者には知られているように加熱装置２９によりあらかじめ加熱する（予熱）のが良い。予熱後、アンダーフィル材料２２を小出しする前に小出しシステム１８内における組立体の位置を評価するのが良い。変形例として、パッケージ形マイクロ電子デバイス１４と支持サブストレート１６の組立体をオーブン２７内で予熱しても良い。
図３に示されているように、アンダーフィル材料２２を小出し装置２１からパッケージ形マイクロ電子デバイス１４の周縁１３ａのうちの少なくとも１つに沿って小出しして毛管流れにより隙間２４（図２）を満たし、かくして、フィレット１２（図４）を形成する。小出しが制御装置３６の制御下で行われる場所としての周縁１３ａは、小出し用周縁と呼ばれる場合がある。上述したように、毛管作用により、小出しされた材料２２は、パッケージ形マイクロ電子デバイス１４の下に引き込まれ、そしてこれがパッケージ形マイクロ電子デバイス１４の非小出し用周縁１３ｂ又は流れ出し縁に向かって外方に流れながら隙間２４を満たす。単一のパス又は多数のパスが小出し用周縁１３ａに沿って送るのが良く、かかるパスは、Ｉの形を定めることができる。小出しも又、多数の周縁１３ａ，１３ｂに沿って行われて例えばＬ字形パス形状を定めるのが良い。加うるに、隙間２４を満たした後、オプションとしてのシールパス（図示せず）を小出し用周縁１３ｂのところで材料２２の周りに施してフィレット１２（図４）を仕上げるのが良い。隙間を満たし、そしてフィレット１２を形成するのに適した材料であるならばどのような材料を利用しても良い。一例では、アンダーフィル材料２２は、硬化可能な非導電性高分子（ポリマー）材料、例えばエポキシである。アンダーフィル材料２２は、１種類又は２種類以上の重合性モノマー、ポリウレタンプレポリマー、ブロックコポリマー及びラジカルコポリマー並びに反応開始剤、触媒、架橋剤、安定剤等を含むのが良い。硬化されて硬くなると、かかる高分子材料２２は、結合度の強い塊を形成するよう連鎖又は架橋を生じる分子を含む。
変形例として、小出しシステム１８は又、コーナー又はエッジボンド小出しを提供することができ、この場合、材料２２は、パッケージ形マイクロ電子デバイス１４の下の隙間２４をアンダーフィルすることなく、周縁１３ａ又は１つ若しくは２つ以上のかどとして（コーナー部）３１のところにフィレット１２を形成するに過ぎない。コーナー又はエッジボンド小出し法の場合、材料２２の小出しは、縁１３ａ，１３ｂ若しくはかど３１のうちの１つ若しくは２つ以上又はその一部分に沿って行われてフィレット１２を形成することができる。そして、コーナーボンド小出し法では、パッケージ形マイクロ電子デバイス１４は、図３Ｂに示されているように、１つ又は２つ以上のコーナーボンド２８を有することができ、フィレット形成は行われない。
材料２２を小出しした後、フィレット１２を形成している材料２２を備えたパッケージ形マイクロ電子デバイス１４及び支持サブストレート１６を加熱装置により加熱するのが良く、その結果、材料２２は、ゼリー状になることができる。ゼリー状化は、材料２２を安定化するのを助け、その結果、パッケージ形マイクロ電子デバイス１４及び支持サブストレート１６をＡＯＩシステム１９のところでの評価前に取り扱うことができるようになる。幾つかの場合、材料２２の安定性は、材料２２を先ず最初にゼリー状にする必要がないように検査にとって十分である場合がある。
図１Ａ及び図３Ａ（図中、同一の参照符号は図１〜図３の同一の特徴を示している）を参照すると、変形実施形態に従って、自動化システム１０の小出しシステム１８は、フローなし（no-flow）アンダーフィル小出しプロセスを利用するよう構成されている。小出しシステム１８は、材料２２を支持サブストレート１６のソルダパッド（図示せず）上に小出しする小出し装置２１とほぼ同じ小出し装置を有している。フローなしプロセス用の材料２２は、一般に、フラクシング及びエポキシ特性を備えている。小出し後、材料２２付きの支持サブストレート１６を例えばコンベヤ組立体により小出しシステム１８からピックアンドプレース機３０に搬送する。ピックアンドプレース機３０のところでは、パッケージ形マイクロ電子デバイス１４をアンダーフィル材料２２の頂部上に載せる。当業者に知られている任意適当なピックアンドプレース機３０をこの作業の実施のために利用することができる。パッケージ形マイクロ電子デバイス１４は、このパッケージ形マイクロ電子デバイス１４がピックアンドプレース機３０によって支持サブストレート１６上に押し下げられると、材料２２を押し退ける。過剰の押し退けられた材料は、パッケージ形マイクロ電子デバイス１４の縁１３ｂに沿ってフィレット１２を形成する。次に、以下に更に説明するように、フィレット１２付きのパッケージ形マイクロ電子デバイス１４と支持サブストレート１６の組立体をピックアンドプレース機３０からＡＯＩシステム１９に搬送する。
図１Ｂ（図中、同一の参照符号は、図１〜図３の同一の特徴を示している）を参照すると、変形実施形態に従って、自動化システム１０の小出しシステム１８とＡＯＩシステム１９を単一のシャーシ内に組み合わせることができる。この機械の組み合わせフォーマットでは、制御装置３６，５０を以下に更に説明するようにフィードバックループ６６によって互いにリンクさせる。或る特定の実施形態では、制御装置３６，５０は、互いに合体されて単一の制御装置にするのが良く、かかる単一の制御装置は、個々の制御装置の機能を持つ。この場合、パッケージ形マイクロ電子デバイス１４、支持サブストレート１６及び材料２２の組立体の材料２２を小出しするに適した場所から小出しされた材料２２を検査するのに適した別の場所までシャーシの内部で搬送しても良く、或いは、小出し及び検査場所を共有して組立体がこれらの作業中、静止状態にあるようにしても良く、或いは、単に僅かな距離移動させて正確な小出し及び画像化に対応するようにしても良い。
適当な小出しシステム１８の一例として、カリフォルニア州カールスバッド所在のアシムテック（Asymtek）社から入手できるAxiom series（アキシォムシリーズ）、例えばAxiom X-1020小出しシステムを本発明の実施形態に利用することができる。
上述したように、小出しプロセスにより形成されたフィレット１２（図４）に影響を及ぼす場合のある多くの変数としては、例えば、材料２２の粘度、表面張力、容積及び／又は温度並びにパッケージ形マイクロ電子デバイス１４及び支持サブストレート１６の表面特性及び温度が挙げられる。小出しシステム１８は、一般に、種々の変数のうちの或る特定のもの、例えば、小出し容積又は量、支持サブストレートの温度及びその結果としてのアンダーフィル材料２２を小出しした後のアンダーフィル材料２２の温度を制御することができる１つ又は２つ以上のソフトウェア特徴を有する。正しく寸法決めされたフィレット１２を生じさせるようにするため、フィレット１２に影響を及ぼす場合のある異なる変数並びにフィレット１２の所望の寸法形状、例えば長さ、幅及び高さを考慮に入れたアンダーフィル小出しシステム１８の動作パラメータを定める。動作パラメータを定めた状態で、以下に更に説明するＡＯＩシステム１９は、フィレット１２の自動化分析を行ってこれら動作パラメータをモニタすると共にフィレット１２の正しい寸法形状を維持することができるようにする。その結果、アンダーフィル小出しプロセスの質及び一貫性をリアルタイムで維持することができる。特に、ＡＯＩシステム１９は、情報を小出しシステム１８に直接戻し又は送ることができ、小出しソフトウェアは、小出しパラメータ、例えば材料２２の量を調節してフィレット１２の寸法を是正することができる。
さらに図１、図１Ａ、図３、図３Ａ及び図４を参照すると、パッケージ形マイクロ電子デバイス１４及び支持サブストレート１６はフィレット１２と共に、次に、アンダーフィル小出しシステム１８から直接又はフローなし小出しの場合ピックアンドプレース機３０から直接ＡＯＩシステム１９に動き、このＡＯＩシステムは、フィレット１２の寸法形状が正しいがどうかを判定するよう構成されている。図１及び図１Ａのシステム１０は、当該技術分野において知られているように「オートメーションのアイランド」又はインライン式システムを構成することができる。一般に、オートメーションのアイランドは、任意他の機械又はプロセスとは独立して機能する単一のロボットシステム又は他の自動的に動作する機械を表している。インラインシステムは、組み立て中の製品が完成するまで作業相互間で連続的に移る機器の構成である。したがって、ＡＯＩシステム１９及び小出しシステム１８は、オートメーションのアイランド中に収納されるのが良く、或いは、変形例として、ＡＯＩシステム１９及び小出しシステム１８は、互いに対してインラインに配列されたものと考えても良い。インライン構成とオートメーションのアイランド構成のいずれにおいても、図１及び図１ＡのＡＯＩシステム１９は、フィレット１２付きのパッケージ形マイクロ電子デバイス１４及び支持サブストレート１６の組立体をそれぞれサブストレートコンベヤアセンブリ３４により小出しシステム１８又はピックアンドプレース機３０から搬送するよう構成されているのが良い。変形例として、小出しシステム１８又はピックアンドプレース機３０は、フィレット１２付きのパッケージ形マイクロ電子デバイス１４及び支持サブストレート１６を収容したカセットをＡＯＩシステム１９に渡すローダ（図示せず）及びアンローダ（図示せず）を利用しても良い。
次に特に図４を参照すると、ＡＯＩシステム１９は、主要構成要素として、少なくとも１つの光源を備えた照明サブシステム４０を有し、かかる光源は、可視光、例えば白色及び／又は多色光をフィレット１２に当ててその自然な画像を生じさせる。照明サブシステム４０は、コンピュータ制御下においてフィレット１２を照明することができる。光源を装置のフィデューシャルアライメント（fiducial alignment）、バーコード読み取り又は光学文字認識（ＯＣＲ）に使用可能である。バーコード又はＯＣＲは、プロセスのトレーサビリティを提供する上で望ましい場合がある。
ＡＯＩシステム１９は、カメラサブシステム４６を更に有し、このカメラサブシステムは、光が照明サブシステム４０からフィレット１２に当てられたときにフィレット１２の１つ又は２つ以上の画像を捕捉するよう位置決めされた光学部品、例えばレンズ付きの少なくとも１つのカメラを有する。カメラ４６は、例示の実施形態ではフィレット１２の１つ又は２つ以上の画像を捕捉するようパッケージ形マイクロ電子デバイス１４の真上に位置した状態で示されている。しかしながら、理解されるべきこととして、２つ以上のカメラ４６を種々の位置に設けてフィレット１２の種々の縁１３ａ，１３ｂを含むかかるフィレット１２の画像を捕捉しても良い。捕捉された画像を、フィレット１２の寸法形状を求め、即ち、フィレット１２の寸法形状が正しいかどうかを判定する制御装置５０に運び、この制御装置は、画像処理コンピュータの代表的な形態を有するのが良い。フィレット１２の寸法形状を標準としての寸法及び形状に関する標的又は所定の値と比較してアンダーフィル小出しシステム１８が効率的に動作しているかどうか及びその動作パラメータのうちの任意のものを調節する必要があるかどうかを判定する。
ＡＯＩシステム１９は、支持サブストレート１６を小出しシステム１８（又はピックアンドプレース機３０）から運搬したりフィレット１２の検査中、支持サブストレート１６を保持したりするサブストレートコンベヤサブシステム５２を更に有する。サブストレートコンベヤサブシステムに代えて、フィレット１２付きのパッケージ形マイクロ電子デバイス１４及び支持サブストレート１６をサブストレートホルダサブシステム（図示せず）上に載せるのにローダ（図示せず）を利用することができる。サブストレートホルダサブシステムは、例えば支持サブストレート１６を確実に位置させるよう構成された支持ピンを用いることにより支持サブストレート１６を下から支持することができる。
これ又ＡＯＩシステム１９の一部として設けられるのが良い搬送機構体５６がＸＹ軸モータを有し、このＸＹ軸モータは、カメラに連結されてこのカメラを動かしてフィレット１２の検査を助ける。所望に応じて他のオプションが想定され、かかるオプションとしては、Ｚ軸運動の導入が挙げられるが、これには限定されない。
ＡＯＩシステム１９の制御装置５０は、カメラサブシステム４６に結合されると共に運動指令を搬送システム５６のＸＹ軸モータに提供するための運動制御装置又はコントローラ６０に結合されている。結合は、例えば画像の表示をカメラサブシステム４６のカメラから制御装置５０に伝えるために光学信号又は電気信号を利用するのが良い。制御装置５０は、捕捉された画像中に示されているようなフィレット１２の寸法形状を評価するマシンビジョンアルゴリズムを実行することができる１つ又は２つ以上のソフトウェアプログラムを含む。ＡＯＩシステム１９とのユーザインターフェイスとしては、コンピュータモニタ、キーボード、及び／又はマウスが挙げられ、これらは全体が参照符号６２で示されていて、コントローラ５０に作動的に結合される。
フィレット１２の自動化検査を実行するために利用できるかかるＡＯＩシステム１９の１つは、カリフォルニア州サンクレメンテ所在のイエステック・インコーポレイテッド（YESTech Inc.）から入手できるＹＴＶシリーズＡＯＩ、例えばＦ又はＭシリーズである。
ＡＯＩシステム１９用の検査プログラムは、一般に、比較標準としての正しく寸法決めされたフィレットで始まる。フィレット寸法を手動でＡＯＩシステム１９にエンターしても良く、或いは、フィレット１２をＡＯＩシステム１９によって自動的に検査して画像処理ソフトウェアが自らを訓練することができるようにするのが良い。フィレット寸法をいったん入力すると共に／或いは学習プロセスを完了すると、フィレット１２の自動化検査がＡＯＩシステム１９内で実行可能である。フィデューシャルアライメントは、代表的には、検査プロセスの一部として実行される。加うるに、検査プロセスは、小出しプロセスよりも何倍も早いのが良い。例えば、検査速度は、毎秒約１平方インチであるのが良く、フィレットについては２０〜３０秒であり、これに対し、フィレット１２に関するフィレット材料２２の小出しは、５分間を要する場合がある。かくして、例示の一実施形態では、フィレット全体、例えばフィレット１２の４つ全ての縁１３ａ，１３ｂを完全に検査することができる。別の例示の実施形態では、フローアウト縁１３ｂのうちの１つ又は２つ以上のところでのフィレット１２の寸法形状のみが検査される。
自動化システム１０は、自動化光学検査（ＡＯＩ）システム１９によって行われる測定によって小出しシステム１８の閉ループ制御が可能フィードバック６６を有する。フィードバックループ６６は、小出しシステム１８のところでのフィレット形成の管理又は制御を促進し、即ち、フィレット１２の所望の寸法形状を維持する。フィードバックループ６６は、小出しシステム１８のところの制御装置３６とＡＯＩシステム１９のところの制御装置５０を連係させ又は結合して情報をＡＯＩシステム１９と小出しシステム１８との間で双方向に交換することができ又はＡＯＩシステム１９から小出しシステム１８に一方向に伝えることができるようにする。交換され又は伝達された情報は、例えば、ＡＯＩシステム１９のところで測定されるフィレット材料２２の測定可能な性質の値、例えば形状、寸法又は別の属性であるのが良い。測定可能な性質の値は、代表的には数値であるが、変形実施形態では、定性的であっても良い。
フィードバックループ６６を提供するのに適したインターフェイス取りは、公知の技術を用いた２つのシステム１８，１９をネットワーク化することにより達成できる。小出しシステム１８のところの制御装置３６をＡＯＩシステム１９のところの制御装置５０に結合するフィードバックループ６６は、通信リンク、例えばケーブル及び動作パラメータの調節を容易にするよう小出しシステム１８で実行されるアルゴリズムを有するのが良い。別の実施形態では、フィードバックループ６６は、小出しシステム１８のところに存在するオペレータとしての人間（図示せず）がＡＯＩシステム１９から得られたフィレット情報に基づいてアンダーフィル小出しシステム１８の動作パラメータを手動で調節してみることにより構成可能である。
フィードバックループ６６により伝達された測定可能な性質の値に応答して、小出しシステム１８は、フィレット１２の正しい寸法決めを維持することができるよう１つ又は２つ以上の動作パラメータを調節するよう構成されている。この通信及び調節は、ＡＯＩシステム１９と小出しシステム１８との間に閉ループ制御システムの閉ループフィードバックを提供する。かかる閉ループ制御システムでは、フィレット１２の測定可能な性質の値がＡＯＩシステム１９の制御装置５０から基準として小出しシステム１８の制御装置３６に送られ、小出しシステム１８は、制御エラーを最小限に抑え又は調節するために必要に応じて小出しシステム１８のところでの材料小出し作業への制御入力を連続的に又は間欠的に調節する。変形例として、ＡＯＩシステム１９は、測定可能な属性から基づく調節を決定し、この調節内容を小出しシステム１８に送っても良い。ＡＯＩシステム１９からの小出しシステム１８の実際の性能のフィードバックに基づき、小出しシステム１８は、フィレット１２の変更、例えば形状又は寸法の変更を生じさせ又は結果としてフィレットの望ましくない形成を生じさせる制御システムに対する外乱を動的に補償することができる。制御システムの一目的は、フィレット１２を小出しする制御されたプロセスを許容可能な動作範囲内に維持することにある。
例えば、フィレット１２がＡＯＩシステム１９によって不適当に寸法決めされていると判定された場合、小出しシステム１８の動作パラメータをそれに応じて、フィードバックループ６６により小出しシステム１８に伝達された情報によって調節することができる。特定の一例では、異常に小さなフィレット寸法の検出に応答して、その情報をコンピュータ５０により小出しシステム１８に自動的に伝達して小出しシステム（図示せず）がフィレット材料２２の小出し量を増加させ、それによりフィレット寸法を増大させるのが良い。別の例では、制御対象外測定がプロセスアラームをトリガすることができ、このプロセスアラームは、アンダーフィル小出しプロセスが制御不能であり、したがってアンダーフィル小出しシステム１８の動作を手動で調節して制御対象外測定をもたらしている条件を正すのが良いという警告をオペレータとしての人間に提供する。
別の例として、コーナーボンド小出しでは、材料２２がパッケージ形マイクロ電子デバイス１４の下に部分的に流れて図３Ｂに示されているようにコーナーボンド２８を形成するがフィレット１２を形成することがないようにすることが望ましい場合がある。したがって、この場合におけるフィレット１２の形成は、有害である場合がある。かくして、ＡＯＩシステム１９がフィレット１２の存在を検出した場合、これは、例え小出しされる材料の量を減少させ若しくは支持サブストレート１６を加熱し、或いはこれら両方を行ってフィレット１２が生じないようにするよう小出しシステム１８にフィードバックされるエラーである。
フィレット１２の検査後、結果的に得られたマイクロ電子組立体６８を適当な下流側機器７０、例えば自動化アンローダ又は手で、即ち手動でＡＯＩシステム１９から取り出すのが良い。適当な自動化ローダ及びアンローダは、カリフォルニア州カールスバッド所在のアシムテック社から入手できる。次に、マイクロ電子組立体６８を手動で又は自動的に硬化又はキュア装置７２、例えば静止オーブンに搬送するのが良く、アンダーフィル材料２２付きのマイクロ電子組立体６８をこの硬化装置内に配置して硬化させ、即ち最終的に加硫させて最終的に永続的な形態の状態に加硫させる。硬化装置は、下流側機器７０に組み込まれるのが良い。硬化後、マイクロ電子組立体６８に更に、追加の公知のプロセス及び技術を施すのが良く、かかるプロセス及び技術としては、成形プロセス、ボール配置プロセス、コンポーネントシンギュレーション等が挙げられる。
したがって、従来型フィレット検査システム及びプロセスの欠点を解決するフィレット形成具合を検査したり制御したりする改良型システム１０及び方法が提供されている。この目的のため、本発明の実施形態としての自動化システム１０及び方法は、迅速で信頼性があり且つ一貫性があると共に再現可能な検査結果を提供する。また、人間の介在なしに小出しシステム１８の動作パラメータをリアルタイムで連続的に調節することができるようにすることによってアンダーフィル一貫性を高めることができる。かくして、仕様対象外組立体を減少させることにより製品の歩留まりを向上させることができる。さらに、制御対象外状況を迅速に検出することができると共に小出しプロセスを停止させると共に／或いは調節することができ、しかも人間の介在か自動調節かのいずれかを利用して問題を是正することができる。加うるに、検査プロセスは、検査プロセスのトレーサビリティが向上する。例えば、プリント回路板のシリアル番号、その検査結果及び検査を行うオペレータのログイン情報を追跡することができる。最後に、ＡＯＩシステム１９は、小出しシステム１８によって処理されたあらゆるマイクロ電子組立体６８に施された全てのフィレット１２の寸法及び形状を記録することができる。
本発明の種々の実施形態を用いて説明すると共にこれら実施形態をかなり詳細に説明したが、本出願人は、添付の特許請求の範囲に記載された本発明の範囲をかかる細部に制限し又は何ら限定するものではない。追加の利点及び改造は、当業者には容易に明らかになろう。かくして、本発明をその広い観点において、具体的な細部、例示の装置及び方法並びに図示すると共に説明した例には限定されない。したがって、本出願人の一般的な技術的思想の精神又は範囲から逸脱することなく、かかる細部の変形例を想到できる。
Claims (4)
- パッケージ形マイクロ電子デバイスに隣接して支持サブストレート上に小出しされたアンダーフィル材料のフィレットの寸法を制御する方法であって、
小出しシステムのジェッティングディスペンサを使用して、支持サブストレートに取り付けられたパッケージ形マイクロ電子デバイスに隣接して連続線でアンダーフィル材料の小滴を前記支持サブストレート上にジェット噴射させ、前記パッケージ形マイクロ電子デバイスの下で前記アンダーフィル材料を流して、前記パッケージ形マイクロ電子デバイスの縁に沿ってフィレットを形成するステップと、
前記フィレット付きの前記パッケージ形マイクロ電子デバイス及び前記支持サブストレートを前記アンダーフィル小出しシステムから自動化光学検査システムへ移動させるステップと、
前記フィレット付きの前記パッケージ形マイクロ電子デバイスが前記アンダーフィル小出しシステムから取り外された後に、前記自動化光学検査システムを使用して前記フィレットの画像を捕捉するステップと、
前記自動化光学検査システムによって捕捉された画像を使用して、前記フィレットの１以上の寸法を寸法決めされた標準と比較するステップと、
前記小出しシステムの閉ループ制御が可能なフィードバックループにより、前記フィレットの１以上の寸法と寸法決めされた標準との比較から情報を伝達するステップと、
前記フィードバックループにより前記小出しシステムに伝達された情報に応答して、前記小出しシステムの１以上の動作パラメータを調節するステップと、
前記調節された１以上の動作パラメータを使用して、他の支持サブストレートに取り付けられた他のパッケージ形マイクロ電子デバイスに隣接して連続線でアンダーフィル材料の小滴をジェット噴射させ、前記パッケージ形マイクロ電子デバイスの下で前記アンダーフィル材料を流して、前記パッケージ形マイクロ電子デバイスの縁に沿ってフィレットを形成するステップと、
を含むことを特徴とする方法。 - 前記小出しシステムの１以上の動作パラメータを調節するステップは、前記材料小出しシステムへの制御入力を調節して、エラーを最小限に抑え又は調節するステップを含むことを特徴とする、請求項１に記載の方法。
- 前記自動化光学検査システムが小さなフィレット寸法を検知したことに応答して、前記自動化光学検査システムによってその情報を前記小出しシステムに伝達して、フィレット材料の小出し量を増加させ、それによりフィレット寸法を増大させることを特徴とする、請求項１に記載の方法。
- 請求項１に記載の方法において、さらに、前記自動化光学検査システムを使用して、前記小出しシステムによって小出しされ、前記支持サブストレートに取り付けられた複数のパッケージ形マイクロ電子デバイスのフィレットの寸法及び形状を記録するステップを含むことを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7954708P | 2008-07-10 | 2008-07-10 | |
| US61/079,547 | 2008-07-10 | ||
| PCT/US2009/050067 WO2010006141A1 (en) | 2008-07-10 | 2009-07-09 | Automated fillet inspection systems with closed loop feedback and methods of use |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011527758A JP2011527758A (ja) | 2011-11-04 |
| JP5792063B2 true JP5792063B2 (ja) | 2015-10-07 |
Family
ID=41507434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011517608A Expired - Fee Related JP5792063B2 (ja) | 2008-07-10 | 2009-07-09 | アンダーフィル材料のフィレットの寸法を制御する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US9146196B2 (ja) |
| JP (1) | JP5792063B2 (ja) |
| KR (1) | KR101600283B1 (ja) |
| CN (1) | CN102047096A (ja) |
| WO (1) | WO2010006141A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9146196B2 (en) * | 2008-07-10 | 2015-09-29 | Nordson Corporation | Automated fillet inspection system with closed loop feedback and methods of use |
| US8753713B2 (en) | 2010-06-05 | 2014-06-17 | Nordson Corporation | Jetting dispenser and method of jetting highly cohesive adhesives |
| US9627346B2 (en) * | 2013-12-11 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Underfill pattern with gap |
| KR102153562B1 (ko) * | 2014-03-20 | 2020-09-09 | 삼성전자주식회사 | 반도체 검사 장비 및 이를 이용한 반도체 소자의 검사 방법 |
| KR102362654B1 (ko) | 2015-07-03 | 2022-02-15 | 삼성전자주식회사 | 오븐 |
| EP3185086B1 (fr) * | 2015-12-21 | 2019-06-12 | The Swatch Group Research and Development Ltd. | Applique de cadran d'une pièce d'horlogerie |
| US9825008B1 (en) * | 2016-04-29 | 2017-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package-on-package device with supplemental underfill and method for manufacturing the same |
| EP3452289B1 (en) | 2016-05-03 | 2021-03-17 | Precision Valve & Automation, Inc. | Determining an automatic bonding sequence for optical bonding |
| CN106370831B (zh) * | 2016-08-29 | 2019-06-14 | 苏州奥普特克自动化科技有限公司 | 用于生物分子相互作用动态检测的检测芯片及制备方法 |
| DE102017202150A1 (de) * | 2017-02-10 | 2018-06-28 | Siemens Healthcare Gmbh | Füllfortschrittsbestimmung eines Zwischenschichtmaterials bei der Herstellung eines Röntgendetektors |
| EP3706920A1 (en) * | 2017-11-10 | 2020-09-16 | Nordson Corporation | Systems and methods for enhanced coating dispensing controls |
| CN108198766A (zh) * | 2017-12-29 | 2018-06-22 | 英特尔产品（成都）有限公司 | 芯片封装缺陷自动识别和处理方法、系统及存储设备 |
| DE102018006760A1 (de) * | 2018-08-27 | 2020-02-27 | Mühlbauer Gmbh & Co. Kg | Inspektion beim Übertragen elektronischer Bauteile von einem ersten zu einem zweiten Träger |
| KR102530763B1 (ko) | 2018-09-21 | 2023-05-11 | 삼성전자주식회사 | 반도체 패키지의 제조방법 |
| WO2020142229A1 (en) * | 2019-01-04 | 2020-07-09 | Jabil Inc. | Apparatus, system, and method of providing underfill on a circuit board |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4809308A (en) * | 1986-02-20 | 1989-02-28 | Irt Corporation | Method and apparatus for performing automated circuit board solder quality inspections |
| US6412328B1 (en) * | 1996-10-25 | 2002-07-02 | Speedline Technologies, Inc. | Method and apparatus for measuring the size of drops of a viscous material dispensed from a dispensing system |
| US6321591B1 (en) * | 1999-02-22 | 2001-11-27 | Electronic Controls Design, Inc. | Method and apparatus for measuring spray from a liquid dispensing system |
| US6621566B1 (en) * | 2000-10-02 | 2003-09-16 | Teradyne, Inc. | Optical inspection system having integrated component learning |
| US6870611B2 (en) * | 2001-07-26 | 2005-03-22 | Orbotech Ltd. | Electrical circuit conductor inspection |
| JP2002139452A (ja) * | 2000-11-01 | 2002-05-17 | Fuji Mach Mfg Co Ltd | 塗布状態検査方法および塗布状態検査装置 |
| US6567161B1 (en) * | 2000-11-28 | 2003-05-20 | Asti Holdings Limited | Three dimensional lead inspection system |
| US20040148876A1 (en) * | 2002-06-13 | 2004-08-05 | Mcmanus Kerry John | Sound barrier |
| US20040148763A1 (en) * | 2002-12-11 | 2004-08-05 | Peacock David S. | Dispensing system and method |
| US7204960B2 (en) * | 2003-03-03 | 2007-04-17 | Asm Assembly Automation Ltd. | Apparatus and method for calibration of a dispensing system |
| US7171897B2 (en) * | 2003-06-05 | 2007-02-06 | Georgia Tech Research Corporation | System and methods for data-driven control of manufacturing processes |
| US20050095366A1 (en) * | 2003-10-31 | 2005-05-05 | Liang Fang | Method of conformal coating using noncontact dispensing |
| US7622311B1 (en) * | 2005-11-30 | 2009-11-24 | Advanced Micro Devices, Inc. | Inspection of underfill in integrated circuit package |
| JP2007194403A (ja) * | 2006-01-19 | 2007-08-02 | Sony Corp | 電子デバイスの製造装置及び電子デバイスの製造方法、並びに、アンダーフィル材充填状態の検査装置及びアンダーフィル材充填状態の検査方法 |
| US7750482B2 (en) * | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
| JP4103921B2 (ja) * | 2006-08-11 | 2008-06-18 | オムロン株式会社 | フィレット検査のための検査基準データの設定方法、およびこの方法を用いた基板外観検査装置 |
| US8110438B2 (en) * | 2006-08-11 | 2012-02-07 | Texas Instruments Incorporated | Thermal method to control underfill flow in semiconductor devices |
| US7980197B2 (en) * | 2006-11-03 | 2011-07-19 | Illinois Tool Works, Inc. | Method and apparatus for dispensing a viscous material on a substrate |
| US9146196B2 (en) * | 2008-07-10 | 2015-09-29 | Nordson Corporation | Automated fillet inspection system with closed loop feedback and methods of use |
-
2009
- 2009-07-09 US US12/936,643 patent/US9146196B2/en active Active
- 2009-07-09 JP JP2011517608A patent/JP5792063B2/ja not_active Expired - Fee Related
- 2009-07-09 CN CN2009801194567A patent/CN102047096A/zh active Pending
- 2009-07-09 WO PCT/US2009/050067 patent/WO2010006141A1/en active Application Filing
- 2009-07-09 KR KR1020117000205A patent/KR101600283B1/ko active IP Right Grant
-
2015
- 2015-08-19 US US14/829,822 patent/US9466539B2/en not_active Ceased
-
2017
- 2017-06-16 US US15/625,634 patent/USRE47118E1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150357253A1 (en) | 2015-12-10 |
| JP2011527758A (ja) | 2011-11-04 |
| USRE47118E1 (en) | 2018-11-06 |
| US9466539B2 (en) | 2016-10-11 |
| US9146196B2 (en) | 2015-09-29 |
| WO2010006141A1 (en) | 2010-01-14 |
| KR101600283B1 (ko) | 2016-03-07 |
| KR20110028338A (ko) | 2011-03-17 |
| CN102047096A (zh) | 2011-05-04 |
| US20110063606A1 (en) | 2011-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5792063B2 (ja) | アンダーフィル材料のフィレットの寸法を制御する方法 | |
| JP3280385B2 (ja) | フリップチップアンダーフィル装置及び方法 | |
| US9120116B2 (en) | Dispenser and method of dispensing and controlling with a flow meter | |
| US6460755B1 (en) | Bump forming method and apparatus therefor | |
| JP2007194403A (ja) | 電子デバイスの製造装置及び電子デバイスの製造方法、並びに、アンダーフィル材充填状態の検査装置及びアンダーフィル材充填状態の検査方法 | |
| US20170232465A1 (en) | Viscous Material Noncontact Jetting System | |
| KR101292635B1 (ko) | 전자부품 실장 시스템 및 전자부품 실장방법 | |
| JP4883131B2 (ja) | 電子部品実装方法 | |
| KR102363436B1 (ko) | 반도체 칩의 레이저 컴프레션 본딩장치 및 본딩방법 | |
| JPH08330393A (ja) | フラットパネルディスプレイへのｉｃ部品の接合方法 | |
| KR102034820B1 (ko) | 반도체 칩 실장장치 및 이를 이용한 반도체 칩의 실장방법 | |
| TWI471953B (zh) | Liquid material filling method and device | |
| US6399902B1 (en) | Inline flux measurement system | |
| TW201304025A (zh) | 用於晶粒安裝的鍵合層厚度控制 | |
| US20210335749A1 (en) | Flip chip laser bonding system | |
| Leong | Developing an underfill process for dense flip chip applications | |
| JP2000353717A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| Brewin et al. | Code of practice for dispensing electronic materials. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130807 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131107 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140825 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141120 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150805 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5792063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |