JP5788540B2 - Electric motor drive device and refrigeration air conditioner - Google Patents

Electric motor drive device and refrigeration air conditioner Download PDF

Info

Publication number
JP5788540B2
JP5788540B2 JP2014006054A JP2014006054A JP5788540B2 JP 5788540 B2 JP5788540 B2 JP 5788540B2 JP 2014006054 A JP2014006054 A JP 2014006054A JP 2014006054 A JP2014006054 A JP 2014006054A JP 5788540 B2 JP5788540 B2 JP 5788540B2
Authority
JP
Japan
Prior art keywords
switching element
electric motor
mosfet
inverter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014006054A
Other languages
Japanese (ja)
Other versions
JP2014075976A (en
Inventor
有澤 浩一
浩一 有澤
中林 弘一
弘一 中林
卓也 下麥
卓也 下麥
篠本 洋介
洋介 篠本
田畑 光晴
光晴 田畑
坂廼邊 和憲
和憲 坂廼邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014006054A priority Critical patent/JP5788540B2/en
Publication of JP2014075976A publication Critical patent/JP2014075976A/en
Application granted granted Critical
Publication of JP5788540B2 publication Critical patent/JP5788540B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電動機駆動装置、及び冷凍空調装置に関するものである。   The present invention relates to an electric motor drive device and a refrigeration air conditioner.

可変電圧・可変周波数インバータが実用化されるに従って、各種の電力変換装置の応用分野が開拓されてきた。例えば、電動機駆動装置等に用いられる駆動回路には、三相電圧形インバータ等が用いられる。三相電圧形インバータは、サイリスタ、トランジスタ、IGBT、MOSFET等の電力用半導体スイッチング素子を用いた三相のブリッジ回路等で構成される。本回路において、各相のスイッチング素子は、正極端子及び負極端子を直流電圧源の正極端子及び負極端子にそれぞれ直接接続することで実現できる。近年、装置の高効率化が進むにつれ、このようなスタンダードな回路を改良し、さらなる高効率化が推進されてきている。   As variable voltage / variable frequency inverters are put into practical use, various application fields of power converters have been developed. For example, a three-phase voltage source inverter or the like is used for a drive circuit used in an electric motor drive device or the like. The three-phase voltage source inverter includes a three-phase bridge circuit using a power semiconductor switching element such as a thyristor, transistor, IGBT, or MOSFET. In this circuit, the switching element of each phase can be realized by directly connecting the positive terminal and the negative terminal to the positive terminal and the negative terminal of the DC voltage source, respectively. In recent years, as the efficiency of devices has been improved, such standard circuits have been improved to further increase the efficiency.

従来の技術では、例えば「直流電圧源に直列接続され、負荷に電力を供給する一対の主回路スイッチング素子と、これら各主回路スイッチング素子に逆並列接続された還流ダイオードと、これら各還流ダイオードが遮断するにあたって、前記直流電圧源より小さな逆電圧を各還流ダイオードに印加する逆電圧印加回路とを備えたことを特徴とする電力変換装置。」が提案されている(例えば、特許文献1参照)。   In the prior art, for example, “a pair of main circuit switching elements connected in series to a DC voltage source and supplying power to a load, freewheeling diodes connected in reverse parallel to these main circuit switching elements, and each of these freewheeling diodes A power conversion device comprising a reverse voltage application circuit that applies a reverse voltage smaller than that of the DC voltage source to each of the freewheeling diodes when shutting off ”has been proposed (see, for example, Patent Document 1). .

特開平10−327585号公報(請求項1)JP-A-10-327585 (Claim 1)

上記のような従来の装置は、スイッチング素子のdv/dtばらつき等により、逆電圧印加タイミングを制御するために、高機能・高価な制御装置が必要である、という問題点があった。また、付加回路による逆電圧印加を行うため、付加回路故障時にインバータ効率が著しく低下する、という問題点があった。   The conventional device as described above has a problem that a high-function and expensive control device is required to control the reverse voltage application timing due to dv / dt variations of the switching elements. In addition, since the reverse voltage is applied by the additional circuit, there is a problem that the inverter efficiency is remarkably lowered when the additional circuit fails.

また、従来のインバータ装置は、スイッチングの際、寄生ダイオードを有するスイッチング素子によりリカバリー損失が生じる、という問題点があった。   Further, the conventional inverter device has a problem in that recovery loss occurs due to a switching element having a parasitic diode during switching.

本発明は、上記のような課題を解決するためになされたもので、リカバリー損失を低減させることができる電動機駆動装置、及び冷凍空調装置を得ることを目的とする。
また、比較的簡易な構成により、エネルギー効率を向上させることができる電動機駆動装置、及び冷凍空調装置を得ることを目的とする。
The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain an electric motor drive device and a refrigeration air conditioner that can reduce recovery loss.
It is another object of the present invention to obtain an electric motor drive device and a refrigeration air conditioner that can improve energy efficiency with a relatively simple configuration.

この発明に係る電動機駆動装置は、電動機を駆動する電動機駆動装置であって、前記電動機を駆動するインバータ装置と、前記電動機を駆動する第2のインバータ装置を備え、前記電動機の巻線に流れる電流を検出する電流検出手段と、前記インバータ装置及び前記第2のインバータ装置を制御する制御手段とを備え、前記インバータ装置は、電流を導通及び遮断する6つのアームがブリッジ接続して3相インバータを構成し、前記6つのアームのうち、当該インバータ装置に供給される直流電圧の高圧側若しくは低圧側に接続された3つのアームは、寄生ダイオードを有し、互いに直列接続された複数のスイッチング素子と、前記複数のスイッチング素子と並列に接続された還流ダイオードとを備え、前記スイッチング素子は、当該スイッチング素子の寄生ダイオードの極性が、隣接する他のスイッチング素子の寄生ダイオードの極性と逆になるように接続され、前記複数のスイッチング素子のうち、前記寄生ダイオードの極性が前記還流ダイオードと逆極性のスイッチング素子は、他のスイッチング素子と比較して、前記寄生ダイオードの逆回復時間が短いものであり、前記寄生ダイオードの極性が前記還流ダイオードと同極性のスイッチング素子へ流れる導通経路をブロックして、等価的短絡回路を形成する時間を減らし、それ以外の3つのアームは、1つの第2のスイッチング素子と、前記第2のスイッチング素子と並列に接続された第2の還流ダイオードとを備えるものであり、前記第2のインバータ装置は、1つのスイッチング素子及び1つの還流ダイオードを有するアームを少なくとも1つ備え、前記制御手段は、前記電流検出手段が検出した電流に基づき、前記インバータ装置を、電圧指令ベクトルを生成する基本電圧ベクトルの組み合わせが同じであるインバータ回転角の区間において、3相のうちスイッチング動作を行わない相の、前記高圧側に接続された前記アームのスイッチング素子をオン状態に維持する上張付2相変調、若しくは、3相のうちスイッチング動作を行わない相の、前記低圧側に接続された前記アームのスイッチング素子をオン状態に維持する下張付2相変調により、PWM制御して、前記電動機を駆動させ、前記電流検出手段が検出した電流に基づき、各相電圧指令値を求め、前記各相電圧指令値に基づいて前記インバータ装置をPWM制御し、前記各相電圧指令値の電圧極性に基づいて前記第2のインバータ装置を制御するものである。 An electric motor drive device according to the present invention is an electric motor drive device that drives an electric motor, and includes an inverter device that drives the electric motor and a second inverter device that drives the electric motor, and a current that flows in a winding of the electric motor Current detecting means for detecting current and control means for controlling the inverter device and the second inverter device, wherein the inverter device bridges six arms for conducting and interrupting current to connect a three-phase inverter. Among the six arms, three arms connected to the high voltage side or the low voltage side of the DC voltage supplied to the inverter device have parasitic diodes and a plurality of switching elements connected in series to each other. A free-wheeling diode connected in parallel with the plurality of switching elements, and the switching element includes the switching element. The polarity of the parasitic diode of the switching element is connected to be opposite to the polarity of the parasitic diode of another adjacent switching element, and the polarity of the parasitic diode of the plurality of switching elements is opposite to that of the freewheeling diode. The switching element has a short reverse recovery time of the parasitic diode compared to other switching elements, and the conduction path of the parasitic diode flowing to the switching element having the same polarity as the free-wheeling diode is blocked, The time for forming an equivalent short circuit is reduced, and the other three arms include one second switching element and a second free- wheeling diode connected in parallel with the second switching element. And the second inverter device has one switching element and one free-wheeling diode. And at least one of the control means, the control means, based on the current detected by the current detection means, the inverter device in an inverter rotation angle section in which the combination of the basic voltage vectors for generating the voltage command vector is the same. Phase with no switching operation among the three phases, two-phase modulation with extension that keeps the switching element of the arm connected to the high voltage side on, or a phase with no switching operation among the three phases Based on the current detected by the current detection means, the PWM control is performed by two-phase modulation with under tension that maintains the switching element of the arm connected to the low-voltage side in an ON state, and the motor is driven. Each phase voltage command value is obtained, the inverter device is PWM controlled based on each phase voltage command value, and the voltage polarity of each phase voltage command value is set. Based on this, the second inverter device is controlled.

この発明に係る冷凍空調装置は、上記の電動機駆動装置と、前記電動機駆動装置により駆動される電動機とを備えたものである。   A refrigerating and air-conditioning apparatus according to the present invention includes the above-described electric motor driving device and an electric motor driven by the electric motor driving device.

この発明は、寄生ダイオードを有する複数のスイッチング素子が、互いに直列接続されたアームを備えるので、アームのスイッチング時のリカバリー損失を低減させることができる。また、比較的簡易な構成により、エネルギー効率を向上させることができる。   According to the present invention, since the plurality of switching elements having the parasitic diode include the arms connected in series with each other, recovery loss at the time of switching of the arms can be reduced. Moreover, energy efficiency can be improved with a relatively simple configuration.

実施の形態1に係るインバータ回路のアームの構成を示す図である。FIG. 3 is a diagram illustrating a configuration of an arm of the inverter circuit according to the first embodiment. 実施の形態1に係るインバータ回路の構成を示す図である。1 is a diagram illustrating a configuration of an inverter circuit according to a first embodiment. 実施の形態1に係るSJ構造のMOSFETの構造を示す概略図である。1 is a schematic diagram showing a structure of a MOSFET having an SJ structure according to a first embodiment. SJ構造のMOSFETに関するドレイン−ソース間電圧とオン抵抗との関係の一例を示す図である。It is a figure which shows an example of the relationship between the drain-source voltage regarding on MOSFET of SJ structure, and ON resistance. 実施の形態2に係る電動機駆動装置の構成を示す図である。It is a figure which shows the structure of the electric motor drive device which concerns on Embodiment 2. FIG. 実施の形態2に係るPWM作成シーケンスを示すフローチャートである。10 is a flowchart showing a PWM creation sequence according to the second embodiment. 実施の形態2に係る電動機駆動装置のPWMスイッチングパターンの一例を示す図である。It is a figure which shows an example of the PWM switching pattern of the electric motor drive device which concerns on Embodiment 2. FIG. 実施の形態3に係る電動機駆動装置の構成を示す図である。It is a figure which shows the structure of the electric motor drive device which concerns on Embodiment 3. FIG. PWMインバータの上アーム論理状態を表す図である。It is a figure showing the upper arm logic state of a PWM inverter. PWMインバータのインバータ回転角と電圧指令ベクトルとの関係を示す図である。It is a figure which shows the relationship between the inverter rotation angle of a PWM inverter, and a voltage command vector. 実施の形態3に係るインバータ回路の下張付き2相変調におけるPWMスイッチングパターンの一例を示す図である。10 is a diagram illustrating an example of a PWM switching pattern in underlined two-phase modulation of an inverter circuit according to Embodiment 3. FIG. 実施の形態3に係る電動機駆動装置の構成を示す図である。It is a figure which shows the structure of the electric motor drive device which concerns on Embodiment 3. FIG. 実施の形態3に係るインバータ回路の上張付き2相変調におけるPWMスイッチングパターンの一例を示す図である。FIG. 10 is a diagram illustrating an example of a PWM switching pattern in two-phase modulation with an overlay on an inverter circuit according to a third embodiment. 実施の形態4に係る電動機駆動装置の構成を示す図である。It is a figure which shows the structure of the electric motor drive device which concerns on Embodiment 4. FIG. 実施の形態4に係る電動機駆動装置のU相電圧指令及びスレーブ側インバータU相電位の一例を表す図である。It is a figure showing an example of the U phase voltage command and slave side inverter U phase electric potential of the electric motor drive device which concerns on Embodiment 4. FIG. 実施の形態5に係る電動機駆動装置の構成を示す図である。It is a figure which shows the structure of the electric motor drive device which concerns on Embodiment 5. FIG. 実施の形態6に係る系統連系型太陽光発電システムの構成を示す図である。FIG. 10 is a diagram showing a configuration of a grid-connected photovoltaic power generation system according to Embodiment 6. 実施の形態7に係る冷凍空調装置の構成を示す図である。It is a figure which shows the structure of the refrigeration air conditioning apparatus which concerns on Embodiment 7. FIG. 従来のインバータ回路の構成を示す図である。It is a figure which shows the structure of the conventional inverter circuit. 従来のMOSFETの寄生ダイオードによる等価的短絡回路形成の一例を示す図である。It is a figure which shows an example of the equivalent short circuit formation by the parasitic diode of the conventional MOSFET. 従来のインバータ回路に係る短絡電流の一例を示した図である。It is the figure which showed an example of the short circuit current concerning the conventional inverter circuit.

実施の形態1.
<アーム4の構成>
図1は実施の形態1に係るインバータ回路のアームの構成を示す図である。
図1に示すように、アーム4は、上側スイッチング素子5、下側スイッチング素子6、及び還流ダイオード9を備えている。このアーム4は、電流を導通及び遮断するものである。
Embodiment 1 FIG.
<Configuration of arm 4>
FIG. 1 is a diagram illustrating a configuration of an arm of an inverter circuit according to the first embodiment.
As shown in FIG. 1, the arm 4 includes an upper switching element 5, a lower switching element 6, and a free wheel diode 9. This arm 4 conducts and cuts off current.

上側スイッチング素子5は、例えば、スーパージャンクション(Super Junction)構造(以下「SJ構造」という。)のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)により構成される。上側スイッチング素子5は、寄生ダイオード7を有する。なお、SJ構造については後述する。   The upper switching element 5 is configured by, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) having a super junction structure (hereinafter referred to as “SJ structure”). The upper switching element 5 has a parasitic diode 7. The SJ structure will be described later.

下側スイッチング素子6は、MOSFETにより構成される。下側スイッチング素子6は、寄生ダイオード8を有する。
下側スイッチング素子6の寄生ダイオード8は、上側スイッチング素子5の寄生ダイオード7と比較して、逆回復時間が短いものである。
なお、下側スイッチング素子6は、高耐圧のものが必須ではなく、低耐圧のものを用いても良い。例えば、下側スイッチング素子6は、上側スイッチング素子5と比較して、耐圧が低いものを用いても良い。
The lower switching element 6 is configured by a MOSFET. The lower switching element 6 has a parasitic diode 8.
The parasitic diode 8 of the lower switching element 6 has a shorter reverse recovery time than the parasitic diode 7 of the upper switching element 5.
The lower switching element 6 is not necessarily required to have a high breakdown voltage, and may have a low breakdown voltage. For example, the lower switching element 6 may have a lower withstand voltage than the upper switching element 5.

なお、上側スイッチング素子5及び下側スイッチング素子6は、本発明における「スイッチング素子」に相当する。   The upper switching element 5 and the lower switching element 6 correspond to the “switching element” in the present invention.

上側スイッチング素子5及び下側スイッチング素子6は、互いに直列接続されている。
例えば、nチャネルのMOSFETにより構成された上側スイッチング素子5と、pチャネルのMOSFETにより構成された下側スイッチング素子6とを直列接続する。
また例えば、pチャネルのMOSFETにより構成された上側スイッチング素子5と、nチャネルのMOSFETにより構成された下側スイッチング素子6とを直列接続する。
つまり、上側スイッチング素子5及び下側スイッチング素子6は、当該MOSFETのチャネルと異なるチャネルのMOSFETと直列接続される。
The upper switching element 5 and the lower switching element 6 are connected in series with each other.
For example, an upper switching element 5 constituted by an n-channel MOSFET and a lower switching element 6 constituted by a p-channel MOSFET are connected in series.
Further, for example, an upper switching element 5 constituted by a p-channel MOSFET and a lower switching element 6 constituted by an n-channel MOSFET are connected in series.
That is, the upper switching element 5 and the lower switching element 6 are connected in series with a MOSFET having a channel different from that of the MOSFET.

また例えば、nチャネルのMOSFETにより構成された上側スイッチング素子5と、nチャネルのMOSFETにより構成された下側スイッチング素子6とを、ソースコモンとして逆直列接続する。
つまり、上側スイッチング素子5及び下側スイッチング素子6は、当該MOSFETのチャネルと同一チャネルのMOSFETと逆直列接続される。
Further, for example, the upper switching element 5 configured by an n-channel MOSFET and the lower switching element 6 configured by an n-channel MOSFET are connected in reverse series as a source common.
That is, the upper switching element 5 and the lower switching element 6 are connected in reverse series with a MOSFET having the same channel as that of the MOSFET.

このように上側スイッチング素子5及び下側スイッチング素子6を接続することにより、上側スイッチング素子5の寄生ダイオード7の極性と、下側スイッチング素子6の寄生ダイオード8の極性とが逆になるように直列接続される。   By connecting the upper switching element 5 and the lower switching element 6 in this way, the polarity of the parasitic diode 7 of the upper switching element 5 and the polarity of the parasitic diode 8 of the lower switching element 6 are reversed in series. Connected.

還流ダイオード9は、上側スイッチング素子5及び下側スイッチング素子6と並列に接続されている。また、還流ダイオード9は、上側スイッチング素子5の寄生ダイオード7と同極性になるように接続されている。
この還流ダイオード9は、寄生ダイオード7及び寄生ダイオード8と比較して、逆回復時間が短いものである。
還流ダイオード9は、上側スイッチング素子5及び下側スイッチング素子6がオフ状態のときに、還流電流を流す働きをするものである。
The freewheeling diode 9 is connected in parallel with the upper switching element 5 and the lower switching element 6. The free wheeling diode 9 is connected so as to have the same polarity as the parasitic diode 7 of the upper switching element 5.
The freewheeling diode 9 has a shorter reverse recovery time than the parasitic diode 7 and the parasitic diode 8.
The freewheeling diode 9 functions to flow a freewheeling current when the upper switching element 5 and the lower switching element 6 are in the off state.

なお、本実施の形態では、「スイッチング素子」としてMOSFETを用いた形態を説明するが、本発明はこれに限るものではなく、寄生ダイオードを有するものであれば、任意のスイッチング素子を用いることができる。   In the present embodiment, a mode in which a MOSFET is used as the “switching element” will be described. However, the present invention is not limited to this, and any switching element having a parasitic diode may be used. it can.

なお、本実施の形態では、アーム4に、スイッチング素子を2つ備える場合を説明するが、本発明はこれに限るものではなく、2以上のスイッチング素子を備えても良い。   In the present embodiment, the case where the arm 4 is provided with two switching elements will be described. However, the present invention is not limited to this, and two or more switching elements may be provided.

<インバータ回路2の構成>
図2は実施の形態1に係るインバータ回路の構成を示す図である。
図2に示すように、インバータ回路2は、6つのアーム4a〜4fを各々ブリッジ接続して構成される。
このインバータ回路2は、各アーム4a〜4fにより電流を導通及び遮断して、直流電圧源12からの直流電圧を、任意電圧、任意周波数の3相交流に変換して、負荷装置16へ供給するものである。
<Configuration of inverter circuit 2>
FIG. 2 is a diagram illustrating a configuration of the inverter circuit according to the first embodiment.
As shown in FIG. 2, the inverter circuit 2 is configured by bridge-connecting six arms 4a to 4f.
The inverter circuit 2 conducts and cuts off the current by the arms 4 a to 4 f, converts the DC voltage from the DC voltage source 12 into a three-phase AC having an arbitrary voltage and an arbitrary frequency, and supplies the converted voltage to the load device 16. Is.

なお、インバータ回路2は、本発明における「インバータ装置」に相当する。
なお、インバータ装置は、電力変換装置とも称される。
The inverter circuit 2 corresponds to the “inverter device” in the present invention.
The inverter device is also referred to as a power conversion device.

アーム4a、4b、4cは、直流電圧源12の高圧側(P側)に一端が接続される。
アーム4d、4e、7fは、直流電圧源12の低圧側(N側)に一端が接続される。
そして、アーム4a及び4dの接続点、アーム4b及び4eの接続点、アーム4c及び4fの接続点が負荷装置16と接続される。
One end of each of the arms 4a, 4b, and 4c is connected to the high voltage side (P side) of the DC voltage source 12.
One end of each of the arms 4d, 4e, and 7f is connected to the low voltage side (N side) of the DC voltage source 12.
The connection point between the arms 4 a and 4 d, the connection point between the arms 4 b and 4 e, and the connection point between the arms 4 c and 4 f are connected to the load device 16.

なお、以下の説明において、アーム4a、4b、4cは、「上アーム」とも称する。
また、以下の説明において、アーム4d、4e、4fは、「下アーム」とも称する。
In the following description, the arms 4a, 4b, and 4c are also referred to as “upper arms”.
In the following description, the arms 4d, 4e, and 4f are also referred to as “lower arms”.

各アーム4a〜4fは、上側スイッチング素子5a〜5f、下側スイッチング素子6a〜6f、還流ダイオード9a〜9fを備えている。
上側スイッチング素子5a〜5fは、寄生ダイオード7a〜7fを備えている。下側スイッチング素子6a〜6fは、寄生ダイオード8a〜8fを備えている。
Each arm 4a-4f is provided with upper switching elements 5a-5f, lower switching elements 6a-6f, and freewheeling diodes 9a-9f.
The upper switching elements 5a to 5f include parasitic diodes 7a to 7f. The lower switching elements 6a to 6f include parasitic diodes 8a to 8f.

以上、本実施の形態におけるアーム4及びこれを備えるインバータ回路2の構成を説明した。
次に、上側スイッチング素子5に用いるSJ構造のMOSFETの特徴と、SJ構造のMOSFETを用いた従来のインバータ回路の問題点について説明する。
The configuration of the arm 4 and the inverter circuit 2 including the arm 4 in the present embodiment has been described above.
Next, the characteristics of the SJ structure MOSFET used for the upper switching element 5 and the problems of the conventional inverter circuit using the SJ structure MOSFET will be described.

<SJ構造のMOSFET>
IGBTやMOSFET等のパワーデバイスは、民生機器から産業機器まで様々な用途に使われてきた。現在、SiC(炭化ケイ素)、GaN(窒化ガリウム)等を用いたデバイス開発が様々な形で行われてきている。
一方、パワーMOSFETにおいても、SJ構造のものが出現してきており、従来の構造と比較してオン抵抗が低い(超低オン抵抗)のデバイスが実現されている。
<SJ structure MOSFET>
Power devices such as IGBTs and MOSFETs have been used in various applications from consumer equipment to industrial equipment. Currently, device development using SiC (silicon carbide), GaN (gallium nitride) and the like has been performed in various forms.
On the other hand, power MOSFETs having an SJ structure have emerged, and devices having a low on-resistance (ultra-low on-resistance) compared to conventional structures have been realized.

図3は実施の形態1に係るSJ構造のMOSFETの構造を示す概略図である。
図3に示すように、SJ構造のMOSFETは、ゲート21、ソース22、ドレイン23、基板(極性n+)24、p層25、及びn層26により構成される。
SJ構造のMOSFETは、p層25とn層26とのチャージをバランスさせることで、オン抵抗を低減することができ、耐圧を向上させることができるといったメリットを有する。
FIG. 3 is a schematic diagram showing the structure of the SJ-structure MOSFET according to the first embodiment.
As shown in FIG. 3, the MOSFET having the SJ structure includes a gate 21, a source 22, a drain 23, a substrate (polarity n +) 24, a p layer 25, and an n layer 26.
The MOSFET having the SJ structure has an advantage that the on-resistance can be reduced and the breakdown voltage can be improved by balancing the charge of the p layer 25 and the n layer 26.

図4はSJ構造のMOSFETに関するドレイン−ソース間電圧とオン抵抗との関係の一例を示す図である。
図4に示すように、従来のMOSFETでは、ドレイン−ソース間電圧が上昇するにつれて、オン抵抗が増大する。SJ構造のMOSFETでは、オン抵抗を低く抑えることが可能である。
しかし、SJ構造のMOSFETは、従来のMOSFETと比較して、寄生ダイオードの逆回復時間が長いという特性を有する。
FIG. 4 is a diagram showing an example of the relationship between the drain-source voltage and the on-resistance for the SJ-structure MOSFET.
As shown in FIG. 4, in the conventional MOSFET, the on-resistance increases as the drain-source voltage increases. In the MOSFET having the SJ structure, the on-resistance can be kept low.
However, the SJ-structure MOSFET has a characteristic that the reverse recovery time of the parasitic diode is longer than that of the conventional MOSFET.

<従来のインバータ回路の問題点>
上記のような特性を有するSJ構造のMOSFETを、インバータ回路に適用する際の問題点について説明する。
<Problems with conventional inverter circuits>
A problem in applying the SJ structure MOSFET having the above characteristics to an inverter circuit will be described.

図19は従来のインバータ回路の構成を示す図である。
図19に示すように、従来のインバータ回路2は、SJ構造のMOSFETからなるスイッチング素子101a〜101fをブリッジ接続する。インバータ回路2は、例えば制御部11からのPWM信号に基づいて、スイッチング素子101a〜101fをスイッチング制御する。
これにより、直流電圧源12からの直流電圧を、任意電圧、任意周波数の3相交流に変換して、例えば電動機1に供給する。
FIG. 19 is a diagram showing a configuration of a conventional inverter circuit.
As shown in FIG. 19, the conventional inverter circuit 2 bridge-connects switching elements 101a to 101f made of MOSFETs having an SJ structure. The inverter circuit 2 performs switching control of the switching elements 101a to 101f based on, for example, a PWM signal from the control unit 11.
Thereby, the DC voltage from the DC voltage source 12 is converted into a three-phase AC having an arbitrary voltage and an arbitrary frequency, and supplied to the electric motor 1, for example.

このように、従来のインバータ回路2の構成は、上アーム及び下アームに、それぞれ1個ずつのスイッチング素子101a〜101fを有する回路がこれまで一般的であった。
このような回路構成で、PWMを用いた電動機駆動運転を行う場合、各スイッチング素子101a〜101fに付随する寄生ダイオード102a〜102fのリカバリー損失が無視できなくなる。
As described above, the configuration of the conventional inverter circuit 2 is generally a circuit having one switching element 101a to 101f on each of the upper arm and the lower arm.
When the motor driving operation using PWM is performed with such a circuit configuration, the recovery loss of the parasitic diodes 102a to 102f associated with the switching elements 101a to 101f cannot be ignored.

図20は従来のMOSFETの寄生ダイオードによる等価的短絡回路形成の一例を示す図である。
例えば、U相に着目する。今、U相上側のスイッチング素子101a及びU相下側のスイッチング素子101dが、共にオフ状態とする。そして、U相下側の寄生ダイオード102dに、負荷電流(還流電流)が流れているときに、U相上側のスイッチング素子101aをターンオンする場合について考察する。
この場合、寄生ダイオード102dに逆バイアスが与えられても、蓄積されたキャリア(電荷)によって、逆回復時間(リカバリー時間)の間、通電が可能な状態となる。
すなわち、寄生ダイオード102dは、一種のコンデンサとみなせるから、蓄えた電荷量を放出し終えるまで、すなわち、寄生ダイオード102dがオフするまでの間、導通状態となる。
このため、図20に示すように、U相上側のスイッチング素子101aをオンにすると、寄生ダイオード102dの逆回復時間の間、直流電圧源12を短絡する回路が形成される。つまり、この期間中において、U相上側のスイッチング素子101aと、U相下側の寄生ダイオード102dとが、等価的に短絡回路とみなせる。
このような等価的短絡回路を形成する時間は、MOSFETの寄生ダイオード102の逆回復時間に依存することになり、逆回復時間が長くなる程、リカバリー損失が大きくなる。
この例のように、従来のインバータ回路2においては、逆回復時間が長いSJ構造のMOSFETをスイッチング素子101に用いると、スイッチングの切替え時に寄生ダイオード102の存在により等価的短絡回路が形成される時間が長くなるため、リカバリー損失が大きかった。
FIG. 20 is a diagram showing an example of forming an equivalent short circuit using a parasitic diode of a conventional MOSFET.
For example, focus on the U phase. Now, both the U-phase upper switching element 101a and the U-phase lower switching element 101d are turned off. A case where the switching element 101a on the upper side of the U phase is turned on when a load current (return current) flows through the parasitic diode 102d on the lower side of the U phase will be considered.
In this case, even if a reverse bias is applied to the parasitic diode 102d, the accumulated carriers (charges) can be energized during the reverse recovery time (recovery time).
That is, since the parasitic diode 102d can be regarded as a kind of capacitor, the parasitic diode 102d is in a conductive state until the stored charge amount is completely discharged, that is, until the parasitic diode 102d is turned off.
For this reason, as shown in FIG. 20, when the switching element 101a on the upper side of the U phase is turned on, a circuit for short-circuiting the DC voltage source 12 is formed during the reverse recovery time of the parasitic diode 102d. That is, during this period, the switching element 101a on the upper side of the U phase and the parasitic diode 102d on the lower side of the U phase can be equivalently regarded as a short circuit.
The time for forming such an equivalent short circuit depends on the reverse recovery time of the parasitic diode 102 of the MOSFET, and the recovery loss increases as the reverse recovery time increases.
As in this example, in the conventional inverter circuit 2, when an SJ-structure MOSFET having a long reverse recovery time is used for the switching element 101, the time required for forming an equivalent short circuit due to the presence of the parasitic diode 102 when switching is switched. The recovery loss was large because

図21は従来のインバータ回路に係る短絡電流の一例を示した図である。
図21においては、ターンオン時の等価的短絡回路による主回路側(直流電圧源12側)短絡電流を示している。
図21に示すように、任意のスイッチング素子101がターンオフし、逆側のスイッチング素子101がターンオンする際、寄生ダイオード102の電荷が放出し終わるまでの間、主回路側とのループ経路にて等価的な短絡電流が流れるため、損失悪化を招くことになる。
FIG. 21 is a diagram showing an example of a short-circuit current according to a conventional inverter circuit.
FIG. 21 shows a short circuit current on the main circuit side (DC voltage source 12 side) due to an equivalent short circuit at turn-on.
As shown in FIG. 21, when an arbitrary switching element 101 is turned off and the switching element 101 on the opposite side is turned on, it is equivalent in the loop path to the main circuit side until the charge of the parasitic diode 102 is completely discharged. Since a short circuit current flows, loss is worsened.

<インバータ回路2の動作>
次に、上記のような短絡電流を防止して、リカバリー損失を低減するインバータ回路2の動作について説明する。
<Operation of inverter circuit 2>
Next, the operation of the inverter circuit 2 that prevents the short-circuit current as described above and reduces the recovery loss will be described.

再び図2を用いて説明する。
本実施の形態におけるアーム4の上側スイッチング素子5及び下側スイッチング素子6は、同一論理のゲート信号が供給される。つまり、同一のアーム4内における上側スイッチング素子5及び下側スイッチング素子6は、同一のタイミングでオン状態及びオフ状態に制御される。
This will be described with reference to FIG. 2 again.
In the present embodiment, the upper switching element 5 and the lower switching element 6 of the arm 4 are supplied with gate signals of the same logic. That is, the upper switching element 5 and the lower switching element 6 in the same arm 4 are controlled to the on state and the off state at the same timing.

例えば、U相に着目する。今、U相上側のアーム4a及びU相下側のアーム4dが、共にオフ状態とする。この場合、U相下側のアーム4dの還流ダイオード9dに、負荷電流(還流電流)が流れる。
このとき、下側スイッチング素子6dの寄生ダイオード8dは、還流ダイオード9dと逆極性となるように接続されているため、寄生ダイオード8dにより、負荷電流が上側スイッチング素子5へ流れる導通経路をブロックしている。このため、逆回復時間が長い寄生ダイオード7dには、負荷電流は流れない。
次に、U相上側のアーム4aがターンオンされた場合、寄生ダイオード7dに逆バイアスが与えられても、寄生ダイオード7dには負荷電流が流れていないため、リカバリー電流が流れることがない。
For example, focus on the U phase. Now, both the U-phase upper arm 4a and the U-phase lower arm 4d are turned off. In this case, a load current (return current) flows through the return diode 9d of the U-phase lower arm 4d.
At this time, since the parasitic diode 8d of the lower switching element 6d is connected so as to have a reverse polarity to the freewheeling diode 9d, the parasitic diode 8d blocks a conduction path through which the load current flows to the upper switching element 5. Yes. For this reason, the load current does not flow through the parasitic diode 7d having a long reverse recovery time.
Next, when the U-phase upper arm 4a is turned on, even if a reverse bias is applied to the parasitic diode 7d, no load current flows through the parasitic diode 7d, so that no recovery current flows.

この例のように、本実施の形態におけるインバータ回路2は、逆回復時間が長い寄生ダイオード7を有する上側スイッチング素子5を用いても、スイッチング切替え時に上側スイッチング素子5が導通状態になることがない。   As in this example, the inverter circuit 2 according to the present embodiment does not turn on the upper switching element 5 at the time of switching switching even when the upper switching element 5 having the parasitic diode 7 having a long reverse recovery time is used. .

なお、負荷電流は還流ダイオード9に流れるため、還流ダイオード9の逆回復時間(リカバリー時間)の間だけ、アーム4が導通可能な状態となる。   Since the load current flows through the freewheeling diode 9, the arm 4 can be conducted only during the reverse recovery time (recovery time) of the freewheeling diode 9.

以上のように本実施の形態においては、インバータ回路2のアーム4は、上側スイッチング素子5の寄生ダイオード7と、下側スイッチング素子6の寄生ダイオード8とが、極性が逆になるように直列接続されている。
このため、負荷電流が上側スイッチング素子5及び下側スイッチング素子6に流れることが無く、スイッチング切替え時に、上側スイッチング素子5及び下側スイッチング素子6にリカバリー電流が流れることを抑制することができる。
よって、逆回復時間が長い寄生ダイオード7を有する上側スイッチング素子5を用いる場合であっても、リカバリー損失を低減させることができる。
従って、インバータ回路2の効率を向上させることができる。
As described above, in the present embodiment, the arm 4 of the inverter circuit 2 is connected in series so that the parasitic diode 7 of the upper switching element 5 and the parasitic diode 8 of the lower switching element 6 are opposite in polarity. Has been.
For this reason, the load current does not flow to the upper switching element 5 and the lower switching element 6, and it is possible to suppress the recovery current from flowing to the upper switching element 5 and the lower switching element 6 during switching.
Therefore, even when the upper switching element 5 having the parasitic diode 7 having a long reverse recovery time is used, the recovery loss can be reduced.
Therefore, the efficiency of the inverter circuit 2 can be improved.

また、下側スイッチング素子6の寄生ダイオード8は、上側スイッチング素子5の寄生ダイオード7と比較して、逆回復時間が短い。このため、アーム4のスイッチング時に負荷電流が上側スイッチング素子5へ流れる導通経路をブロックして、等価的短絡回路を形成する時間を短くすることができ、リカバリー損失を低減することができる。   Further, the parasitic diode 8 of the lower switching element 6 has a shorter reverse recovery time than the parasitic diode 7 of the upper switching element 5. For this reason, the conduction path through which the load current flows to the upper switching element 5 when the arm 4 is switched can be blocked, the time for forming the equivalent short circuit can be shortened, and the recovery loss can be reduced.

また、アーム4は、上側スイッチング素子5及び下側スイッチング素子6と並列に接続された還流ダイオード9を備える。このため、還流ダイオード9に負荷電流を流すことができる。
また、還流ダイオード9の逆回復時間は、上側スイッチング素子5の寄生ダイオード7より短い。このため、アーム4のスイッチング時に等価的短絡回路を形成する時間を短くすることができ、リカバリー損失を低減することができる。
The arm 4 includes a free wheeling diode 9 connected in parallel with the upper switching element 5 and the lower switching element 6. For this reason, a load current can be passed through the freewheeling diode 9.
The reverse recovery time of the free wheeling diode 9 is shorter than that of the parasitic diode 7 of the upper switching element 5. For this reason, the time for forming an equivalent short circuit during switching of the arm 4 can be shortened, and recovery loss can be reduced.

また、上側スイッチング素子5としてSJ構造のMOSFETを用いる。このため、オン抵抗を低減することができ、耐圧を向上させることができるといったメリットを損なわずに、リカバリー損失を低減させることができる。   Further, an SJ structure MOSFET is used as the upper switching element 5. As a result, the on-resistance can be reduced, and the recovery loss can be reduced without impairing the merit that the breakdown voltage can be improved.

また、下側スイッチング素子6に、低耐圧のMOS−FETを用いると、チャネル抵抗が低い上に、ビルトインポテンシャル(空乏層領域内の電界により発生する電位差)が低いので、オン電圧の増加を低く抑えられ、スイッチング素子数増加による効率低下は最小限に抑えることができる。   Further, when a low-breakdown-voltage MOS-FET is used for the lower switching element 6, the channel resistance is low and the built-in potential (potential difference generated by the electric field in the depletion layer region) is low. Therefore, a decrease in efficiency due to an increase in the number of switching elements can be minimized.

なお、本実施の形態では、SJ構造のMOSFETを用いたインバータ回路2の場合を示したが、寄生ダイオード又は寄生インダクタンスが存在する任意のスイッチング素子を用いることができる。   In the present embodiment, the case of the inverter circuit 2 using the SJ-structure MOSFET is shown, but any switching element having a parasitic diode or parasitic inductance can be used.

なお、還流ダイオード9に、逆回復時間が短い高速タイプのものを用いることで、アーム4内の上側スイッチング素子5と、下側スイッチング素子6の逆回復時間の特性の違いによる短絡回路形成がさらに防止できる。   In addition, by using a high-speed type that has a short reverse recovery time for the freewheeling diode 9, a short circuit can be further formed due to a difference in reverse recovery time characteristics between the upper switching element 5 in the arm 4 and the lower switching element 6. Can be prevented.

なお、インバータ回路2を構成するアーム4のうち少なくとも1つ、又は全てのアームを、モジュール化しても良い。このようなモジュールをインバータ回路2に実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能となる。また、実装面積を削減することができる。   Note that at least one or all of the arms 4 constituting the inverter circuit 2 may be modularized. By mounting such a module on the inverter circuit 2, it is possible to remove noise factors such as an increase in lead inductance. In addition, the mounting area can be reduced.

実施の形態2.
本実施の形態では、上記実施の形態1のインバータ回路2を備えた電動機駆動装置につついて説明する。
Embodiment 2. FIG.
In the present embodiment, a description will be given of an electric motor drive device including the inverter circuit 2 of the first embodiment.

<構成>
図5は実施の形態2に係る電動機駆動装置の構成を示す図である。
図5に示すように、電動機駆動装置は、インバータ回路2、電流検出手段3a、電流検出手段3b、電圧検出手段10、制御部11、直流電圧源12を備える。
この電動機駆動装置は、電動機1を駆動運転するものである。
<Configuration>
FIG. 5 is a diagram illustrating a configuration of the electric motor drive device according to the second embodiment.
As shown in FIG. 5, the electric motor drive device includes an inverter circuit 2, a current detection unit 3 a, a current detection unit 3 b, a voltage detection unit 10, a control unit 11, and a DC voltage source 12.
This electric motor driving device is for driving the electric motor 1.

なお、制御部11は、本発明における「制御手段」に相当する。   The control unit 11 corresponds to a “control unit” in the present invention.

電動機1は、例えば3相の同期電動機により構成される。電動機1はインバータ回路2に接続される。   The electric motor 1 is constituted by, for example, a three-phase synchronous motor. The electric motor 1 is connected to the inverter circuit 2.

インバータ回路2は、上述した実施の形態1と同様の構成である。なお、上記実施の形態1と同様の構成には同一の符号を付する。   The inverter circuit 2 has the same configuration as that of the first embodiment described above. In addition, the same code | symbol is attached | subjected to the structure similar to the said Embodiment 1. FIG.

電流検出手段3a及び3bは、電動機1の巻線に流れる電流(以下「電動機電流」ともいう。)を検出する。電流検出手段3a及び3bは、例えば電流検出素子により構成され、電動機電流に応じた電圧を検出する。そして、電流検出素子により得られた電圧を、制御部11に入力する。   The current detection means 3 a and 3 b detect a current (hereinafter also referred to as “motor current”) flowing through the winding of the electric motor 1. The current detection means 3a and 3b are constituted by, for example, a current detection element, and detect a voltage corresponding to the motor current. Then, the voltage obtained by the current detection element is input to the control unit 11.

電圧検出手段10は、インバータ回路2に供給される直流電圧(母線電圧)を検出する。電圧検出手段10は、例えば、抵抗・コンデンサ等から成る分圧回路、A/D変換器、増幅器等で構成される。電圧検出手段は、検出した電圧を制御部11に入力する。   The voltage detection means 10 detects a DC voltage (bus voltage) supplied to the inverter circuit 2. The voltage detection means 10 is composed of, for example, a voltage dividing circuit composed of a resistor / capacitor, an A / D converter, an amplifier, and the like. The voltage detection means inputs the detected voltage to the control unit 11.

制御部11は、例えばCPU(Central Processing Unit)により構成される。制御部11は、インバータ回路2をPWM(Pulse Width Modulation:パルス幅変調)制御し、電動機1を駆動させる。動作の詳細は後述する。   The control part 11 is comprised by CPU (Central Processing Unit), for example. The controller 11 controls the inverter circuit 2 by PWM (Pulse Width Modulation) to drive the electric motor 1. Details of the operation will be described later.

また、制御部11は、電流検出手段3a及び3bから入力された電圧を、内蔵されるA/D変換器等により、その電圧値に応じた数値のデータに変換し、電動機1に流れる電流のデータ(情報)に換算する。なお、電流の検出はこれに限定されるものではない。
また、制御部11は、電圧検出手段10から入力された電圧を、内蔵されるA/D変換器等により、電圧値に応じた数値データに変換し、直流母線電圧のデータ(情報)に換算する。なお、母線電圧の検出はこれに限定されるものではない。
In addition, the control unit 11 converts the voltage input from the current detection means 3a and 3b into numerical data corresponding to the voltage value by a built-in A / D converter or the like, and the current flowing through the motor 1 is converted. Convert to data (information). The current detection is not limited to this.
Further, the control unit 11 converts the voltage input from the voltage detection means 10 into numerical data corresponding to the voltage value by using a built-in A / D converter or the like, and converts it into DC bus voltage data (information). To do. Note that the bus voltage detection is not limited to this.

以上、本実施の形態における電動機駆動装置の構成を説明した。
次に、本実施の形態における電動機駆動装置の動作を説明する。
In the above, the structure of the electric motor drive device in this Embodiment was demonstrated.
Next, the operation of the electric motor drive device in the present embodiment will be described.

<動作>
ここでは、PWM(Pulse Width Modulation:パルス幅変調)を用いた電動機駆動運転について説明する。
本実施の形態では、磁極位置センサを付加せず、巻線に流れる電流のデータ(情報)等に基づいて、電動機1を駆動運転させる場合について説明する。
<Operation>
Here, the motor drive operation using PWM (Pulse Width Modulation) will be described.
In the present embodiment, a case will be described in which the motor 1 is driven and operated based on data (information) of a current flowing in the winding without adding a magnetic pole position sensor.

本実施の形態における電動機駆動装置では、制御部11は、電流検出手段3a及び3bにより、電動機電流のデータを得ることができる。また、制御部11は、電圧検出手段10を介して母線電圧のデータも得ることができる。制御部11は、これらのデータに基づいて演算を行ってPWMデューティ信号(以下、PWM信号という)を生成し、アーム4内における上側スイッチング素子5a〜5f及び下側スイッチング素子6a〜6fを動作させて、電動機1に電圧を印加させ、電動機1の駆動運転制御を行う。   In the motor drive device according to the present embodiment, the control unit 11 can obtain motor current data using the current detection units 3a and 3b. The control unit 11 can also obtain bus voltage data via the voltage detection means 10. The controller 11 performs an operation based on these data to generate a PWM duty signal (hereinafter referred to as a PWM signal), and operates the upper switching elements 5a to 5f and the lower switching elements 6a to 6f in the arm 4. Thus, a voltage is applied to the electric motor 1 to control the driving operation of the electric motor 1.

ここでは、電動機電流Iu及びIwに基づいて、制御部11が、インバータ回路2に出力するPWM信号を作成する過程について説明する。   Here, a process in which the control unit 11 creates a PWM signal to be output to the inverter circuit 2 based on the motor currents Iu and Iw will be described.

図6は実施の形態2に係るPWM作成シーケンスを示すフローチャートである。
以下、図6の各ステップに基づいて、動作を説明する。
FIG. 6 is a flowchart showing a PWM creation sequence according to the second embodiment.
Hereinafter, the operation will be described based on each step of FIG.

(S201)
制御部11は、電流検出手段3a及び3bの検出に基づいて得られた2相電流(Iu,Iw)から、「3相電流の総和が0になる」といった3相平衡インバータの特徴等を利用し、UVW各相に流れる電流を算出する。
(S201)
The control unit 11 uses the characteristics of the three-phase balanced inverter such as “the sum of the three-phase currents becomes zero” from the two-phase currents (Iu, Iw) obtained based on the detection by the current detection means 3a and 3b. Then, the current flowing through each UVW phase is calculated.

(S202)
次に、制御部11が有する、励磁電流とトルク電流を求める手段により、各相電流値を座標変換し、励磁電流成分(γ軸電流)Iγとトルク電流成分(δ軸電流)Iδを算出する。具体的には、次式(1)に示すような変換行列[C1]に電動機電流Iu〜Iwを代入し、変換することにより励磁電流Iγ及びトルク電流Iδを算出することで行う。ただし、(1)式中のθはインバータ回転角で、回転方向が時計回りの場合を示す。
(S202)
Next, the means for obtaining the excitation current and torque current of the control unit 11 performs coordinate conversion of each phase current value, and the excitation current component (γ-axis current) I γ and torque current component (δ-axis current) I δ are obtained. calculate. Specifically, the excitation current Iγ and the torque current Iδ are calculated by substituting and converting the motor currents Iu to Iw into the conversion matrix [C1] as shown in the following equation (1). However, (theta) in (1) shows an inverter rotation angle, and the case where a rotation direction is clockwise.

Figure 0005788540
Figure 0005788540

なお、パルスエンコーダ等の回転子位置を検出するセンサを用いる場合、回転子の電気角周波数とインバータ回路の回転周波数とはほぼ一致するので、回転子の電気角周波数と同一周波数でインバータ回路とが回転する座標系をdq座標系と一般的に称する。
一方、パルスエンコーダ等の回転子位置を検出するセンサを用いない場合は、制御部11でdq軸座標を正確に捉えることができず、実際にはdq座標系と位相差Δθだけずれてインバータ回路が回転している。このような場合を想定して、一般的にはインバータ回路の出力電圧と同一周波数で回転する座標系をγδ座標系と称し、回転座標系とは区別して扱うこととしている。本実施の形態は、センサを用いない場合の例を示しているので、この慣例を踏襲してγ及びδを添え字としている。
When a sensor for detecting the rotor position such as a pulse encoder is used, the electrical angular frequency of the rotor and the rotational frequency of the inverter circuit substantially coincide with each other. Therefore, the inverter circuit has the same frequency as the electrical angular frequency of the rotor. A rotating coordinate system is generally referred to as a dq coordinate system.
On the other hand, when a sensor for detecting the rotor position such as a pulse encoder is not used, the control unit 11 cannot accurately capture the dq axis coordinates, and is actually shifted from the dq coordinate system by a phase difference Δθ to be an inverter circuit. Is rotating. Assuming such a case, a coordinate system that rotates at the same frequency as the output voltage of the inverter circuit is generally referred to as a γδ coordinate system, and is handled separately from the rotating coordinate system. Since this embodiment shows an example in which no sensor is used, γ and δ are used as subscripts following this convention.

(S203)
次に、制御部11が有するγ軸電圧・δ軸電圧指令演算手段により、励磁電流Iγ、トルク電流Iδ及び周波数指令f*から速度制御を含む各種ベクトル制御を行い、次回のγ軸電圧指令Vγ *及びδ軸電圧指令Vδ *を求める。
(S203)
Next, various vector controls including speed control are performed from the excitation current Iγ, the torque current Iδ, and the frequency command f * by the γ-axis voltage / δ-axis voltage command calculation means included in the control unit 11, and the next γ-axis voltage command V γ * and δ-axis voltage command V δ * are obtained.

(S204)
次に、制御部11が有する各相電圧指令演算手段により、(1)式の逆行列[C1]-1である次式(2)を用いて各相電圧指令Vu*〜Vv*を求める。
(S204)
Next, the respective phase voltage commands Vu * to Vv * are obtained by the respective phase voltage command calculation means of the control unit 11 using the following formula (2) which is the inverse matrix [C1] −1 of the formula (1).

Figure 0005788540
Figure 0005788540

(S205)
次に、制御部11が有するPWM信号デューティ作成手段により、インバータ回路2の各相電圧指令Vu*〜Vv*と、電圧検出手段10から得られた母線電圧Vdcとの比率(Vdcに対する各相電圧指令の比率)に基づいて、各アーム4内のスイッチング素子のON時間(あるいはOFF時間)Tup〜Twnを演算する。
上述した通り、本実施の形態においては、各アーム4内のスイッチング素子は、上側スイッチング素子5及び下側スイッチング素子6の各2個で構成されているが、アーム4内の2素子のゲート信号論理は同一とする。すなわち、アーム4内の2素子に対するゲート信号を同一として処理することで、従来機種との互換性が保て、簡易な制御方法で実現可能となる。
(S205)
Next, the ratio of each phase voltage command Vu * to Vv * of the inverter circuit 2 and the bus voltage Vdc obtained from the voltage detection means 10 (each phase voltage with respect to Vdc) by the PWM signal duty creating means included in the control unit 11. On the basis of the command ratio), the ON times (or OFF times) Tup to Twn of the switching elements in each arm 4 are calculated.
As described above, in the present embodiment, the switching element in each arm 4 is composed of two each of the upper switching element 5 and the lower switching element 6, but the gate signal of the two elements in the arm 4 The logic is the same. That is, by processing the gate signals for the two elements in the arm 4 as the same, compatibility with the conventional model can be maintained and a simple control method can be realized.

なお、各アーム4内のスイッチング素子のON時間(あるいはOFF時間)Tup〜Twnの算出は、上述した方法に限定するものではなく、従来の空間ベクトル変調等の手法を用いて算出しても良い。   The calculation of the ON times (or OFF times) Tup to Twn of the switching elements in each arm 4 is not limited to the method described above, and may be calculated using a conventional method such as space vector modulation. .

(S206)
次に、制御部11が有するPWM信号発生手段により、1キャリア周期中のスイッチング時間を換算したPWM信号を、PWM信号Up〜Wnとしてインバータ回路2に発信する。
インバータ回路2は、制御部11からのPWM信号Up〜Wnに基づき、各アーム4内の上側スイッチング素子5及び下側スイッチング素子6が、同一ゲート信号で動作し、動作に対応するパルス電圧を電動機1に印加し、電動機1を駆動運転する。一例として、図7にスイッチング素子のPWM信号の論理を示す。
(S206)
Next, a PWM signal generating means included in the control unit 11 transmits a PWM signal obtained by converting a switching time in one carrier cycle to the inverter circuit 2 as PWM signals Up to Wn.
The inverter circuit 2 is based on the PWM signals Up to Wn from the control unit 11, and the upper switching element 5 and the lower switching element 6 in each arm 4 operate with the same gate signal, and a pulse voltage corresponding to the operation is supplied to the motor. 1 is applied to drive the electric motor 1. As an example, FIG. 7 shows the logic of the PWM signal of the switching element.

以上のように本実施の形態においては、上記実施の形態1と同様のインバータ回路2を備え、電動機電流に基づき、インバータ回路2をPWM制御して、電動機1を駆動させる。
このため、電動機1からの負荷電流(還流電流)が上側スイッチング素子5及び下側スイッチング素子6に流れることが無く、スイッチング切替え時に、上側スイッチング素子5にリカバリー電流が流れることを抑制することができる。
よって、逆回復時間が長い寄生ダイオード7を有する上側スイッチング素子5を用いる場合であっても、リカバリー損失を低減させることができる。
従って、インバータ回路2の効率を向上させることができ、電動機駆動装置のエネルギー効率を向上させることができる。
As described above, the present embodiment includes the same inverter circuit 2 as in the first embodiment, and drives the electric motor 1 by PWM control of the inverter circuit 2 based on the electric motor current.
For this reason, the load current (return current) from the electric motor 1 does not flow to the upper switching element 5 and the lower switching element 6, and it is possible to suppress the recovery current from flowing to the upper switching element 5 at the time of switching. .
Therefore, even when the upper switching element 5 having the parasitic diode 7 having a long reverse recovery time is used, the recovery loss can be reduced.
Therefore, the efficiency of the inverter circuit 2 can be improved, and the energy efficiency of the electric motor drive device can be improved.

実施の形態3.
図8は実施の形態3に係る電動機駆動装置の構成を示す図である。
図8に示すように、本実施の形態における電動機駆動装置は、インバータ回路2の下アームの構成が、上記実施の形態2と異なる。なお、その他の構成は上記実施の形態2と同様であり同一部分には同一の符号を付する。
Embodiment 3 FIG.
FIG. 8 is a diagram illustrating the configuration of the electric motor drive device according to the third embodiment.
As shown in FIG. 8, the electric motor drive device in the present embodiment is different from the second embodiment in the configuration of the lower arm of the inverter circuit 2. Other configurations are the same as those of the second embodiment, and the same reference numerals are given to the same portions.

本実施の形態におけるインバータ回路2の下アーム(アーム4d〜4f)は、それぞれ、1つのスイッチング素子13d〜13f、及びスイッチング素子13d〜13fとそれぞれ並列に接続された還流ダイオード9d〜9fにより構成される。
なお、インバータ回路2の上アーム(アーム4a〜4c)の構成は、上記実施の形態2と同様である。
The lower arms (arms 4d to 4f) of the inverter circuit 2 in the present embodiment are respectively configured by one switching element 13d to 13f and free-wheeling diodes 9d to 9f connected in parallel to the switching elements 13d to 13f, respectively. The
The configuration of the upper arms (arms 4a to 4c) of the inverter circuit 2 is the same as that of the second embodiment.

スイッチング素子13d〜13fは、例えば、スイッチング速度が遅いIGBT等の素子で構成する The switching elements 13d to 13f are configured by an element such as an IGBT having a low switching speed, for example .

なお、本実施の形態におけるスイッチング素子13d〜13fは、本発明における「第2のスイッチング素子」に相当する。
なお、本実施の形態における還流ダイオード9d〜9fは、本発明における「第2の還流ダイオード」に相当する。
The switching elements 13d to 13f in the present embodiment correspond to “second switching elements” in the present invention.
The freewheeling diodes 9d to 9f in the present embodiment correspond to the “second freewheeling diode” in the present invention.

次に、本実施の形態における電動機駆動装置の動作を説明する。   Next, the operation of the electric motor drive device in the present embodiment will be described.

図9はPWMインバータの上アーム論理状態を表す図である。
図10はPWMインバータのインバータ回転角と電圧指令ベクトルとの関係を示す図である。
まず、インバータ回路2の上アーム論理、及びインバータ回転角と電圧指令ベクトルとの関係を説明する。
本実施の形態においても、アーム4a〜4c内の2つのスイッチング素子のゲート信号論理を同一とする。これにより、各アーム4a〜4fに供給されるゲート信号の論理は、直流母線の正側に接続された上アームがオンするか、負側に接続された下アームがオンするかのどちらかである。これが3相分あるから、全部で8種類(2=8)の上アームの論理状態が存在する。すなわち、出力状態(以下「電圧ベクトル」という。)が、8種類存在する。ここで、各アーム4のスイッチングの状態表記として、上アームの論理がON状態を「1」、OFF状態を「0」とし、ベクトル長を持つ各スイッチングモードの電圧ベクトル(以下、「基本電圧ベクトル」という。)を次のように定義する。
FIG. 9 is a diagram showing the upper arm logic state of the PWM inverter.
FIG. 10 is a diagram showing the relationship between the inverter rotation angle of the PWM inverter and the voltage command vector.
First, the upper arm logic of the inverter circuit 2 and the relationship between the inverter rotation angle and the voltage command vector will be described.
Also in this embodiment, the gate signal logics of the two switching elements in the arms 4a to 4c are the same. As a result, the logic of the gate signal supplied to each arm 4a to 4f is either when the upper arm connected to the positive side of the DC bus is turned on or the lower arm connected to the negative side is turned on. is there. Since there are three phases, there are a total of eight (2 3 = 8) upper arm logic states. That is, there are eight types of output states (hereinafter referred to as “voltage vectors”). Here, as the switching state notation of each arm 4, the upper arm logic is set to “1” for the ON state, “0” for the OFF state, and each switching mode voltage vector (hereinafter, “basic voltage vector”). Is defined as follows.

すなわち、図9に示すように、直流母線の(W相上アーム論理状態、V相上アーム論理状態、U相上アーム論理状態)=(0,0,1)の場合をベクトルV、(0,1,0)の場合をベクトルV、(0,1,1)の場合をベクトルV、(1,0,0)の場合をベクトルV、(1,0,1)の場合をベクトルV、(1,1,0)の場合をベクトルVと称することにする。
また、ベクトル長を持たない電圧ベクトル(以下「ゼロベクトル」という。)を次のように称する。すなわち、直流母線の(W相上アーム論理状態、V相上アーム論理状態、U相上アーム論理状態)=(0,0,0)の場合をベクトルV、(1,1,1)の場合をベクトルVと称する。
That is, as shown in FIG. 9, when the DC bus (W-phase upper arm logic state, V-phase upper arm logic state, U-phase upper arm logic state) = (0, 0, 1), vector V 1 , ( 0,1,0) is a vector V 2 , (0,1,1) is a vector V 3 , (1,0,0) is a vector V 4 , (1,0,1) Is a vector V 5 , and the case of (1,1,0) is referred to as a vector V 6 .
A voltage vector having no vector length (hereinafter referred to as “zero vector”) is referred to as follows. That is, the case of the DC bus (W-phase upper arm logic state, V-phase upper arm logic state, U-phase upper arm logic state) = (0, 0, 0) is represented by the vector V 0 , (1, 1, 1). case is referred to as a vector V 7.

電動機1を円滑に回転させるためには、所望の電圧・周波数に対応した磁束を得る必要がある。これには、上記8種の電圧ベクトルを適当に組み合わせることで実現できる。
図10は、ベクトルV1方向(U相方向)を基準としたインバータ回転角θと電圧指令ベクトルVの関係を示している。
In order to rotate the electric motor 1 smoothly, it is necessary to obtain a magnetic flux corresponding to a desired voltage and frequency. This can be realized by appropriately combining the above eight types of voltage vectors.
FIG. 10 shows the relationship between the inverter rotation angle θ and the voltage command vector V * with reference to the vector V1 direction (U-phase direction).

次に、本実施の形態における制御部11のPWM制御について説明する。   Next, PWM control of the control part 11 in this Embodiment is demonstrated.

図11は実施の形態3に係るインバータ回路の下張付き2相変調におけるPWMスイッチングパターンの一例を示す図である。
図11においては、下張付き2相変調時の上アームのゲート信号パターンの一例を示している。
本実施の形態の制御部11は、図11に示すように、上述した電圧ベクトルを組み合わせて、下張付き2相変調を行う。
このような動作により、本実施の形態においては、上述したインバータ回路2の構成と併せて、PWMパターンの工夫で、素子数を増加させずに高効率化を図ることができる。
FIG. 11 is a diagram illustrating an example of a PWM switching pattern in underlined two-phase modulation of the inverter circuit according to the third embodiment.
FIG. 11 shows an example of the gate signal pattern of the upper arm at the time of two-phase modulation with underlining.
As shown in FIG. 11, the control unit 11 according to the present embodiment performs two-phase modulation with underlining by combining the voltage vectors described above.
With such an operation, in the present embodiment, in combination with the configuration of the inverter circuit 2 described above, high efficiency can be achieved without increasing the number of elements by devising the PWM pattern.

以上のように本実施の形態においては、上アーム内で導通損が小さいMOSFETを複数個組み合わせ、しかもリカバリー損失を低減させ、さらに下アーム内において、スイッチング回数の少ない下張付き2相変調を用いる。
これにより、電動機駆動装置の効率の向上を図ることが可能である。
また、下アームは1つのスイッチング素子13により構成しているので、素子数増加を極力抑えることにより、コスト低減や地球環境負荷軽減を図ることができる。
As described above, in the present embodiment, a plurality of MOSFETs with low conduction loss in the upper arm are combined, the recovery loss is reduced, and underlaying two-phase modulation with a small number of switching is used in the lower arm. .
Thereby, it is possible to improve the efficiency of the electric motor drive device.
Further, since the lower arm is constituted by one switching element 13, it is possible to reduce the cost and reduce the global environmental load by suppressing the increase in the number of elements as much as possible.

なお、上記説明では、下アームを1つのスイッチング素子13により構成したが、上アームを1つのスイッチング素子13により構成しても良い。この場合、制御部11は、インバータ回路2を上張付き2相変調によりPWM制御する。以下、具体例を説明する。   In the above description, the lower arm is configured by one switching element 13, but the upper arm may be configured by one switching element 13. In this case, the control unit 11 performs PWM control of the inverter circuit 2 by the two-phase modulation with the overlay. Specific examples will be described below.

図12は実施の形態3に係る電動機駆動装置の構成を示す図である。
図12に示すように、電動機駆動装置は、インバータ回路2の上アームの構成が、上記実施の形態2と異なる。なお、その他の構成は上記実施の形態2と同様であり同一部分には同一の符号を付する。
FIG. 12 is a diagram illustrating the configuration of the electric motor drive device according to the third embodiment.
As shown in FIG. 12, the motor drive device is different from the second embodiment in the configuration of the upper arm of the inverter circuit 2. Other configurations are the same as those of the second embodiment, and the same reference numerals are given to the same portions.

インバータ回路2の上アーム(アーム4a〜4c)は、それぞれ、1つのスイッチング素子13a〜13c、及びスイッチング素子13a〜13cとそれぞれ並列に接続された還流ダイオード9a〜9cにより構成される。
なお、インバータ回路2の下アーム(アーム4d〜4f)の構成は、上記実施の形態2と同様である。
The upper arms (arms 4a to 4c) of the inverter circuit 2 are respectively configured by one switching element 13a to 13c and free-wheeling diodes 9a to 9c connected in parallel to the switching elements 13a to 13c, respectively.
The configuration of the lower arms (arms 4d to 4f) of the inverter circuit 2 is the same as that of the second embodiment.

スイッチング素子13a〜13cは、例えば、スイッチング速度が遅いIGBT等の素子で構成する The switching elements 13a to 13c are configured by an element such as an IGBT having a low switching speed, for example .

なお、本実施の形態におけるスイッチング素子13a〜13cは、本発明における「第2のスイッチング素子」に相当する。
なお、本実施の形態における還流ダイオード9a〜9cは、本発明における「第2の還流ダイオード」に相当する。
The switching elements 13a to 13c in the present embodiment correspond to the “second switching element” in the present invention.
The freewheeling diodes 9a to 9c in the present embodiment correspond to the “second freewheeling diode” in the present invention.

次に、本実施の形態における制御部11のPWM制御について説明する。   Next, PWM control of the control part 11 in this Embodiment is demonstrated.

図13は実施の形態3に係るインバータ回路の上張付き2相変調におけるPWMスイッチングパターンの一例を示す図である。
図13においては、上張付き2相変調時の上アームのゲート信号パターンの一例を示している。
制御部11は、図13に示すように、上述した電圧ベクトルを組み合わせて、上張付き2相変調を行う。
このような動作により、本実施の形態においては、上述したインバータ回路2の構成と併せて、PWMパターンの工夫で、素子数を増加させずに高効率化を図ることができる。
FIG. 13 is a diagram illustrating an example of a PWM switching pattern in the two-phase modulation with an overlay on the inverter circuit according to the third embodiment.
FIG. 13 shows an example of the gate signal pattern of the upper arm at the time of two-phase modulation with an overcoating.
As shown in FIG. 13, the control unit 11 performs two-phase modulation with a superposition by combining the voltage vectors described above.
With such an operation, in the present embodiment, in combination with the configuration of the inverter circuit 2 described above, high efficiency can be achieved without increasing the number of elements by devising the PWM pattern.

以上のように、下アーム内で導通損が小さいMOSFETを複数個組み合わせ、しかもリカバリー損失を低減させ、さらに上アーム内において、スイッチング回数の少ない上張付き2相変調を用いる。
これにより、電動機駆動装置の効率の向上を図ることが可能である。
また、上アームは1つのスイッチング素子13により構成しているので、素子数増加を極力抑えることにより、コスト低減や地球環境負荷軽減を図ることができる。
As described above, a combination of a plurality of MOSFETs with low conduction loss in the lower arm is used to reduce the recovery loss, and further, two-phase modulation with an extension with a small number of switching is used in the upper arm.
Thereby, it is possible to improve the efficiency of the electric motor drive device.
Further, since the upper arm is constituted by one switching element 13, it is possible to reduce the cost and reduce the environmental load by suppressing the increase in the number of elements as much as possible.

なお、本実施の形態においては、インバータ回路2の下アームの全てを1つのスイッチング素子13により構成した場合、又は上アームの全てを1つのスイッチング素子13により構成した場合を説明した。本発明はこれに限らず、上アーム又は下アームの少なくとも1つのアームを、1つのスイッチング素子により構成するようにしても良い。このような構成でも、素子数増加を抑えることにより、コスト低減をすることができる。   In the present embodiment, the case where all the lower arms of the inverter circuit 2 are configured by one switching element 13 or the case where all the upper arms are configured by one switching element 13 has been described. The present invention is not limited to this, and at least one of the upper arm or the lower arm may be configured by one switching element. Even in such a configuration, the cost can be reduced by suppressing the increase in the number of elements.

なお、本実施の形態においても、インバータ回路2のアーム4の上側スイッチング素子5として、SJ構造のMOSFETを用いた場合の例を示した。本発明はこれに限らず、寄生ダイオード又は寄生インダクタンスが存在する任意のスイッチング素子を用いることができる。   Also in the present embodiment, an example in which an SJ-structure MOSFET is used as the upper switching element 5 of the arm 4 of the inverter circuit 2 is shown. The present invention is not limited to this, and any switching element having a parasitic diode or parasitic inductance can be used.

なお、本実施の形態においても、インバータ回路2の任意の少なくとも1つのアーム4、又は全てのアーム4を1モジュール化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能である。また、実装面積の面を削減できる。   Also in the present embodiment, it is possible to eliminate noise factors such as an increase in lead inductance by mounting any at least one arm 4 of the inverter circuit 2 or all the arms 4 in one module. is there. In addition, the mounting area can be reduced.

実施の形態4.
図14は実施の形態4に係る電動機駆動装置の構成を示す図である。
図14に示すように、本実施の形態における電動機駆動装置は、直流電圧源12、インバータ回路2a(マスター側)及びインバータ回路2b(スレーブ側)、電動機1、電動機1に流れる電動機電流を検出する電流検出手段3a及び3b、電圧検出手段10、インバータ回路2a及び2bをPWM制御し、電動機1を駆動するための、例えば制御部11を備える。
Embodiment 4 FIG.
FIG. 14 is a diagram illustrating a configuration of an electric motor drive device according to the fourth embodiment.
As shown in FIG. 14, the motor driving device in the present embodiment detects the DC current source 12, the inverter circuit 2 a (master side) and the inverter circuit 2 b (slave side), the motor 1, and the motor current flowing through the motor 1. For example, a control unit 11 for driving the electric motor 1 by PWM control of the current detection units 3 a and 3 b, the voltage detection unit 10, and the inverter circuits 2 a and 2 b is provided.

マスター側のインバータ回路2aは、上記実施の形態1と同様の構成である。
スレーブ側のインバータ回路2bは、アーム15a〜15fがブリッジ接続して構成される。
The inverter circuit 2a on the master side has the same configuration as that of the first embodiment.
The slave-side inverter circuit 2b is configured by bridging the arms 15a to 15f.

インバータ回路2bのアーム15a〜15fは、それぞれ、1つのスイッチング素子14a〜14f、及びスイッチング素子14a〜14fとそれぞれ並列に接続された還流ダイオード9a〜9fにより構成される。   Each of the arms 15a to 15f of the inverter circuit 2b includes one switching element 14a to 14f and a free wheel diode 9a to 9f connected in parallel to the switching element 14a to 14f, respectively.

スイッチング素子14a〜14fは、例えば、スイッチング速度が遅いIGBT等の素子で構成する。なお、諸条件(キャリア周波数、スイッチング速度、リカバリー損失の程度、入手性等)を考慮してMOSFETを用いても良い。   The switching elements 14a to 14f are composed of elements such as an IGBT having a slow switching speed, for example. A MOSFET may be used in consideration of various conditions (carrier frequency, switching speed, degree of recovery loss, availability, etc.).

なお、本実施の形態におけるインバータ回路2bは、本発明における「第2のインバータ装置」に相当する。   The inverter circuit 2b in the present embodiment corresponds to a “second inverter device” in the present invention.

本実施の形態において、制御部11によるマスター側のインバータ回路2aのPWM制御は、上記実施の形態1で示した方法でPWM出力を行う。
スレーブ側のインバータ回路2bでは、マスター側のインバータ回路2aの各相出力電圧指令の極性に応じて、出力をP側電位一定とする運転(以下「P側に貼り付ける」ともいう。)、又は出力をN側電位一定とする運転(以下「N側に貼り付ける」ともいう。)を行う。
In the present embodiment, the PWM control of the inverter circuit 2a on the master side by the control unit 11 performs the PWM output by the method shown in the first embodiment.
In the slave-side inverter circuit 2b, an operation in which the output is made constant at the P-side potential according to the polarity of each phase output voltage command of the master-side inverter circuit 2a (hereinafter also referred to as “pasting to the P side”), or An operation in which the output is constant at the N side potential (hereinafter also referred to as “pasting to the N side”) is performed.

図15は実施の形態4に係る電動機駆動装置のU相電圧指令及びスレーブ側インバータU相電位の一例を表す図である。
例えば、U相については、マスター側のインバータ回路2aの指令電圧が正の時、スレーブ側のインバータ回路2bの上アームを常時OFFする(N側に貼り付ける)。また、マスター側のインバータ回路2aの指令電圧が負の時、スレーブ側のインバータ回路2bの上アームを常時ONする(P側に貼り付ける)。
FIG. 15 is a diagram illustrating an example of the U-phase voltage command and the slave-side inverter U-phase potential of the electric motor drive device according to the fourth embodiment.
For example, for the U phase, when the command voltage of the inverter circuit 2a on the master side is positive, the upper arm of the inverter circuit 2b on the slave side is always turned off (applied to the N side). In addition, when the command voltage of the inverter circuit 2a on the master side is negative, the upper arm of the inverter circuit 2b on the slave side is always turned on (attached to the P side).

マスター側のインバータ回路2aの指令電圧が0の時、スレーブ側のインバータ回路2bの上アーム及び下アームを常時OFFする(出力しない)。又は、スレーブ側のインバータ回路2bの上アームをP側、N側の何れかに貼り付けても良い。   When the command voltage of the master-side inverter circuit 2a is 0, the upper arm and the lower arm of the slave-side inverter circuit 2b are always turned off (not output). Alternatively, the upper arm of the inverter circuit 2b on the slave side may be attached to either the P side or the N side.

以上のように本実施の形態においては、マスター側のインバータ回路2aの各相出力電圧指令の極性に応じて、スレーブ側のインバータ回路2bの出力をP側電位又はN側電位一定にする運転を行う。このため、スレーブ側のインバータ回路2bのスイッチング回数を低減することができ、スレーブ側のインバータ回路2bにおけるリカバリー損失を低減することができる。
また、スレーブ側のインバータ回路2bにおいては、各アーム15は1つのスイッチング素子14により構成される。このため、インバータ回路2bの部品点数を削減することができ、コストの低減を図ることができる。
As described above, in the present embodiment, the operation of making the output of the slave-side inverter circuit 2b constant at the P-side potential or the N-side potential according to the polarity of each phase output voltage command of the master-side inverter circuit 2a. Do. For this reason, the switching frequency of the inverter circuit 2b on the slave side can be reduced, and recovery loss in the inverter circuit 2b on the slave side can be reduced.
In the inverter circuit 2b on the slave side, each arm 15 is composed of one switching element 14. For this reason, the number of parts of the inverter circuit 2b can be reduced, and the cost can be reduced.

また、インバータ回路を2台併用して1台の電動機1を駆動するシステムや、電力提供装置にも応用可能な回路構成であり、従来制御の拡張で、比較的簡易に、汎用性の高いシステムを実現することが可能である。   In addition, it has a circuit configuration that can be applied to a system that drives two electric motors by using two inverter circuits and a power supply device, and is a relatively simple and highly versatile system that is an extension of conventional control. Can be realized.

なお、本実施の形態においてもは、インバータ回路2aのアーム4の上側スイッチング素子5に、SJ構造のMOSFETを用いた場合について示したが、寄生ダイオード又は寄生インダクタンスが存在する任意のスイッチング素子を用いた、複数台インバータ回路の共調運転において、本発明を適用することができる。   In the present embodiment, the SJ structure MOSFET is used as the upper switching element 5 of the arm 4 of the inverter circuit 2a. However, any switching element having a parasitic diode or parasitic inductance is used. The present invention can be applied to the cooperative operation of a plurality of inverter circuits.

なお、本実施の形態においても、マスター側のインバータ回路2aの任意の少なくとも1つのアーム4、若しくは全てのアーム4、又はスレーブ側のインバータ回路2bを含めて少なくとも1モジュールに集約化して実装するようにしても良い。これにより、リードインダクタンス増加等のノイズ要因を除去することが可能となる。また、実装面積を削減することができる。   Also in this embodiment, at least one arm 4 or all the arms 4 of the master-side inverter circuit 2a, or all of the arms 4 or the slave-side inverter circuit 2b are integrated into at least one module for mounting. Anyway. Thereby, it is possible to remove noise factors such as an increase in lead inductance. In addition, the mounting area can be reduced.

実施の形態5.
図16は実施の形態5に係る電動機駆動装置の構成を示す図である。
図16に示すように、本実施の形態におけ電動機駆動装置は、直流電圧源12、インバータ回路2、負荷装置16、負荷装置16に流れる負荷電流を検出する電流検出手段3、電圧検出手段10、インバータ回路2をPWM制御し負荷装置16を制御する制御部11を備える。
なお、上記実施の形態1〜4と同様の構成には同一の符号を付する。
Embodiment 5 FIG.
FIG. 16 is a diagram illustrating a configuration of an electric motor drive device according to the fifth embodiment.
As shown in FIG. 16, the motor drive device according to the present embodiment includes a DC voltage source 12, an inverter circuit 2, a load device 16, a current detection unit 3 that detects a load current flowing through the load device 16, and a voltage detection unit 10. The control section 11 includes a PWM control of the inverter circuit 2 to control the load device 16.
In addition, the same code | symbol is attached | subjected to the structure similar to the said Embodiment 1-4.

本実施形態のインバータ回路2は、4つのアーム4a〜4dにより単相ブリッジを構成する回路である。各アーム4a〜4dの構成は、上記実施の形態1と同様の構成である。   The inverter circuit 2 of the present embodiment is a circuit that configures a single-phase bridge by four arms 4a to 4d. Each of the arms 4a to 4d has the same configuration as that of the first embodiment.

以上のような構成により、3相機器に限らず、本実施の形態のような単相ブリッジ構成のインバータ回路2においても、上記実施の形態1〜4と同様に、MOSFETのリカバリー低減抑制の効果を得ることができる。
よって、本実施の形態における電動機駆動装置においても、エネルギー効率の向上を図ることができる。
With the configuration as described above, not only in the three-phase device, but also in the inverter circuit 2 having a single-phase bridge configuration as in the present embodiment, as in the first to fourth embodiments, the effect of suppressing the reduction in recovery of the MOSFET Can be obtained.
Therefore, energy efficiency can also be improved in the electric motor drive device according to the present embodiment.

なお、本実施の形態においては、各アーム4a〜4eの全てを、2つのスイッチング素子により構成されたアーム4で構成した場合を説明した。本発明はこれに限らず、各アーム4のうち、少なくとも1つのアーム4を、1つのスイッチング素子、及び素子種類により必要に応じて1つの還流ダイオードにより構成しても良い。これらを組み合わせた回路構成とすることで、必要な効率を維持しつつ、コスト最適化を図ることができる。   In the present embodiment, a case has been described in which each of the arms 4a to 4e is configured by the arm 4 configured by two switching elements. The present invention is not limited to this, and at least one of the arms 4 may be constituted by one switching element and one free-wheeling diode depending on the element type. By combining these circuits, cost optimization can be achieved while maintaining necessary efficiency.

なお、本実施の形態においても、インバータ回路2のアーム4の上側スイッチング素子5に、SJ構造のMOSFETを用いた場合について示したが、寄生ダイオード又は寄生インダクタンスが存在する任意のスイッチング素子を用いた場合においても、本発明を適用することができる。   In the present embodiment, the SJ structure MOSFET is used as the upper switching element 5 of the arm 4 of the inverter circuit 2. However, any switching element having a parasitic diode or a parasitic inductance is used. Even in this case, the present invention can be applied.

なお、本実施の形態においても、インバータ回路2の任意の少なくとも1つのアーム4、又は全てのアーム4を1モジュールに集約化して実装するようにしても良い。これにより、リードインダクタンス増加等のノイズ要因を除去することが可能となる。また、実装面積を削減することができる。   Also in this embodiment, any at least one arm 4 or all the arms 4 of the inverter circuit 2 may be integrated and mounted in one module. Thereby, it is possible to remove noise factors such as an increase in lead inductance. In addition, the mounting area can be reduced.

実施の形態6.
本実施の形態においては、発電システムの一例として、太陽電池により発電した電力を商用電力系統へ連係して電力供給を行う系統連系型太陽光発電システムの一例について説明する。
Embodiment 6 FIG.
In the present embodiment, as an example of a power generation system, an example of a grid-connected solar power generation system that supplies power by linking power generated by a solar battery to a commercial power system will be described.

図17は実施の形態6に係る系統連系型太陽光発電システムの構成を示す図である。
図17に示すように、系統連系型太陽光発電システムは、複数の太陽電池モジュールから構成される太陽電池アレイ51と、太陽電池アレイ51が発生する直流電力を交流電力へ変換し、単相商用電力系統52へ連系して電力供給を行う系統連系インバータ装置53とを備える。
FIG. 17 is a diagram showing a configuration of a grid-connected photovoltaic power generation system according to the sixth embodiment.
As shown in FIG. 17, the grid-connected photovoltaic power generation system converts a solar cell array 51 including a plurality of solar cell modules and DC power generated by the solar cell array 51 into AC power, and single-phase. And a grid-connected inverter device 53 that supplies power to the commercial power grid 52.

なお、太陽電池アレイ51は、本発明における「発電装置」に相当する。   The solar cell array 51 corresponds to the “power generation device” in the present invention.

系統連系インバータ装置53は、昇圧回路61、インバータ回路2、フィルタ回路62、連系リレー63、電流検出手段3a、電流検出手段3c、及び演算処理装置64を備える。
昇圧回路61は、入力された直流電圧を昇圧する。インバータ回路2は、直流電圧を高周波交流電圧へ変換する。フィルタ回路62は、インバータ回路2の出力電圧に含まれる高周波スイッチング成分を減衰させる。連系リレー63は、フィルタ回路62の出力電圧を単相商用電力系統52へ接続、切り離しを行う。電流検出手段3aは、インバータ回路2の出力電流を検出する。電流検出手段3cは、フィルタ回路62の出力電流を検出する。演算処理装置64は、電流検出手段3a、3bの情報を元にインバータ回路2を駆動するためのPWM信号を出力する。
The grid interconnection inverter device 53 includes a booster circuit 61, an inverter circuit 2, a filter circuit 62, a linkage relay 63, a current detection unit 3a, a current detection unit 3c, and an arithmetic processing unit 64.
The booster circuit 61 boosts the input DC voltage. The inverter circuit 2 converts a DC voltage into a high frequency AC voltage. The filter circuit 62 attenuates the high frequency switching component included in the output voltage of the inverter circuit 2. The interconnection relay 63 connects / disconnects the output voltage of the filter circuit 62 to / from the single-phase commercial power system 52. The current detection means 3a detects the output current of the inverter circuit 2. The current detection unit 3 c detects the output current of the filter circuit 62. The arithmetic processing unit 64 outputs a PWM signal for driving the inverter circuit 2 based on the information of the current detection means 3a, 3b.

本実施の形態のインバータ回路2は、前記実施の形態4と同様、ブリッジ構成のインバータ回路であり、各アーム4a〜4dを有する。
アーム4内の上側スイッチング素子5a〜5dには、SJ構造のMOSFETを用いる。アーム4内の下側スイッチング素子6a〜6dには低耐圧のMOSFETを用いる。還流ダイオード9a〜9fには、逆回復時間が短い高速タイプのものを用いる。
The inverter circuit 2 of the present embodiment is a bridge-structured inverter circuit as in the fourth embodiment, and includes the arms 4a to 4d.
SJ structure MOSFETs are used for the upper switching elements 5a to 5d in the arm 4. Low-voltage MOSFETs are used for the lower switching elements 6a to 6d in the arm 4. As the free-wheeling diodes 9a to 9f, high-speed diodes having a short reverse recovery time are used.

なお、本実施の形態においてはインバータ回路2が上記実施の形態4と同様の構成の場合を説明するが、本発明はこれに限らず、上記実施の形態1〜5の何れかに記載のインバータ回路2を用いても良い。   In the present embodiment, the case where the inverter circuit 2 has the same configuration as that of the fourth embodiment will be described. However, the present invention is not limited to this, and the inverter described in any of the first to fifth embodiments. The circuit 2 may be used.

以上のように本実施の形態においては、上記実施の形態1〜5の何れかに記載のインバータ回路2を備えるので、太陽光発電システムにおいて、上記実施の形態1〜5と同様に、インバータ回路2のスイッチング時のリカバリー電流を小さくでき、高効率駆動が可能である。
また、太陽光発電システムにおいては、インバータ回路2における電力変換効率の増加は、発電電力量の増加につながる。よって、電力変換効率の増加により、使用者はより多くの発電電力量を得ることができる。
また、本実施の形態では、電力変換時の損失を低減できることから、インバータ回路2における発熱が抑えられ、放熱装置の小型化、温度上昇の低減による構成部品の信頼性向上などの利点がある。
As described above, the present embodiment includes the inverter circuit 2 described in any of the first to fifth embodiments, and therefore, in the photovoltaic power generation system, the inverter circuit is similar to the first to fifth embodiments. The recovery current at the time of switching 2 can be reduced, and high-efficiency driving is possible.
In the solar power generation system, an increase in power conversion efficiency in the inverter circuit 2 leads to an increase in the amount of generated power. Therefore, the user can obtain a larger amount of generated power by increasing the power conversion efficiency.
Further, in this embodiment, since loss during power conversion can be reduced, heat generation in the inverter circuit 2 can be suppressed, and there are advantages such as downsizing of the heat radiating device and improvement in reliability of components due to reduction in temperature rise.

以上のように、この発明は、実施の形態1〜5のような電動機1や負荷装置16などの独立負荷に接続されたインバータ装置だけでなく、本実施の形態6のような商用電力系統に連系される系統連系インバータ装置にも用いることができる。   As described above, the present invention is applied not only to the inverter device connected to the independent load such as the electric motor 1 and the load device 16 as in the first to fifth embodiments, but also to the commercial power system as in the sixth embodiment. It can also be used for a grid-connected inverter device that is linked.

なお、本実施の形態では、単相商用電力系統に連系する系統連系型太陽光発電システムを示したが、3相商用電力系統へ連系する系統連系型太陽光発電システムや、系統へ連系せず独立負荷へ電力を供給する独立型太陽光発電システムにおいても同様に実施することができ、同様の効果が得られる。   In the present embodiment, a grid-connected photovoltaic power generation system linked to a single-phase commercial power system is shown, but a grid-connected photovoltaic power generation system linked to a three-phase commercial power grid, The same effect can also be obtained in an independent solar power generation system that supplies power to an independent load without being linked to each other.

なお、本実施の形態では、発電要素として太陽電池モジュールを用いた太陽光発電システムを示したが、燃料電池や風力発電機など、直流電力を発生するいかなる発電要素を用いた発電システムにおいても同様に実施でき、同様の効果が得られることはいうまでもない。   In the present embodiment, a solar power generation system using a solar cell module as a power generation element is shown. However, the same applies to a power generation system using any power generation element that generates DC power, such as a fuel cell or a wind power generator. Needless to say, the same effect can be obtained.

実施の形態7.
図18は実施の形態7に係る冷凍空調装置の構成を示す図である。
図18において、本実施の形態における冷凍空調装置は、室外機201、室内機204を備え、室外機201には図示しない冷媒回路に接続され冷凍サイクルを構成する冷媒圧縮機202、図示しない熱交換器に送風する室外機用の送風機203を備えている。
そして、この冷媒圧縮機202、送風機203は、上述した実施の形態2〜5の何れかの電動機駆動制御装置により制御される電動機1により回転駆動される。
このような構成により電動機1を運転させても、上記実施の形態1〜5と同様の効果が得られることはいうまでもない。
Embodiment 7 FIG.
FIG. 18 is a diagram showing a configuration of a refrigeration air conditioner according to Embodiment 7.
18, the refrigerating and air-conditioning apparatus according to the present embodiment includes an outdoor unit 201 and an indoor unit 204. The outdoor unit 201 is connected to a refrigerant circuit (not shown) and constitutes a refrigerant compressor 202 constituting a refrigeration cycle. A blower 203 for an outdoor unit that blows air to the chamber is provided.
The refrigerant compressor 202 and the blower 203 are rotationally driven by the electric motor 1 controlled by the electric motor drive control device according to any one of the above-described second to fifth embodiments.
Needless to say, even if the electric motor 1 is operated with such a configuration, the same effects as those of the first to fifth embodiments can be obtained.

1 電動機、2 インバータ回路、2a インバータ回路、2b インバータ回路、3 電流検出手段、3a 電流検出手段、3b 電流検出手段、3c 電流検出手段、4 アーム、4a〜4f アーム、5 上側スイッチング素子、5a〜5f 上側スイッチング素子、6 下側スイッチング素子、6a〜6f 下側スイッチング素子、7 寄生ダイオード、7a〜7f 寄生ダイオード、8 寄生ダイオード、8a〜8f 寄生ダイオード、9 還流ダイオード、9a〜9f 還流ダイオード、10 電圧検出手段、11 制御部、12 直流電圧源、13 スイッチング素子、13a〜13f スイッチング素子、14 スイッチング素子、14a〜14f スイッチング素子、15 アーム、15a〜15f アーム、16 負荷装置、21 ゲート、22 ソース、23 ドレイン、24 基板(極性n+)、25 p層、26 n層、51 太陽電池アレイ、52 単相商用電力系統、53 系統連系インバータ装置、61 昇圧回路、62 フィルタ回路、63 連系リレー、64 演算処理装置、101 スイッチング素子、101a〜101f スイッチング素子、102 寄生ダイオード、102a〜102f 寄生ダイオード、201 室外機、202 冷媒圧縮機、203 送風機、204 室内機。   DESCRIPTION OF SYMBOLS 1 Electric motor, 2 inverter circuit, 2a inverter circuit, 2b inverter circuit, 3 current detection means, 3a current detection means, 3b current detection means, 3c current detection means, 4 arm, 4a-4f arm, 5 upper side switching element, 5a- 5f upper switching element, 6 lower switching element, 6a to 6f lower switching element, 7 parasitic diode, 7a to 7f parasitic diode, 8 parasitic diode, 8a to 8f parasitic diode, 9 freewheeling diode, 9a to 9f freewheeling diode, 10 Voltage detection means, 11 control unit, 12 DC voltage source, 13 switching element, 13a to 13f switching element, 14 switching element, 14a to 14f switching element, 15 arm, 15a to 15f arm, 16 load device, 21 gate, 2 source, 23 drain, 24 substrate (polarity n +), 25 p layer, 26 n layer, 51 solar cell array, 52 single-phase commercial power system, 53 system interconnection inverter device, 61 boost circuit, 62 filter circuit, 63 series System relay, 64 arithmetic processing unit, 101 switching element, 101a to 101f switching element, 102 parasitic diode, 102a to 102f parasitic diode, 201 outdoor unit, 202 refrigerant compressor, 203 blower, 204 indoor unit.

Claims (12)

電動機を駆動する電動機駆動装置であって、
前記電動機を駆動するインバータ装置と、
前記電動機を駆動する第2のインバータ装置を備え、
前記電動機の巻線に流れる電流を検出する電流検出手段と、
前記インバータ装置及び前記第2のインバータ装置を制御する制御手段と
を備え、
前記インバータ装置は、
電流を導通及び遮断する6つのアームがブリッジ接続して3相インバータを構成し、
前記6つのアームのうち、当該インバータ装置に供給される直流電圧の高圧側若しくは低圧側に接続された3つのアームは、
寄生ダイオードを有し、互いに直列接続された複数のスイッチング素子と、
前記複数のスイッチング素子と並列に接続された還流ダイオードとを備え、
前記スイッチング素子は、当該スイッチング素子の寄生ダイオードの極性が、隣接する他のスイッチング素子の寄生ダイオードの極性と逆になるように接続され、前記複数のスイッチング素子のうち、前記寄生ダイオードの極性が前記還流ダイオードと逆極性のスイッチング素子は、他のスイッチング素子と比較して、前記寄生ダイオードの逆回復時間が短いものであり、前記寄生ダイオードの極性が前記還流ダイオードと同極性のスイッチング素子へ流れる導通経路をブロックして、等価的短絡回路を形成する時間を減らし、
それ以外の3つのアームは、
1つの第2のスイッチング素子と、
前記第2のスイッチング素子と並列に接続された第2の還流ダイオードとを備えるものであり、
前記第2のインバータ装置は、
1つのスイッチング素子及び1つの還流ダイオードを有するアームを少なくとも1つ備え、
前記制御手段は、
前記電流検出手段が検出した電流に基づき、前記インバータ装置を、
電圧指令ベクトルを生成する基本電圧ベクトルの組み合わせが同じであるインバータ回転角の区間において、
3相のうちスイッチング動作を行わない相の、前記高圧側に接続された前記アームのスイッチング素子をオン状態に維持する上張付2相変調、若しくは、
3相のうちスイッチング動作を行わない相の、前記低圧側に接続された前記アームのスイッチング素子をオン状態に維持する下張付2相変調により、PWM制御して、前記電動機を駆動させ、
前記電流検出手段が検出した電流に基づき、各相電圧指令値を求め、
前記各相電圧指令値に基づいて前記インバータ装置をPWM制御し、
前記各相電圧指令値の電圧極性に基づいて前記第2のインバータ装置を制御する
ことを特徴とする電動機駆動装置。
An electric motor drive device for driving an electric motor,
An inverter device for driving the electric motor;
A second inverter device for driving the electric motor;
Current detecting means for detecting a current flowing in the winding of the motor;
Control means for controlling the inverter device and the second inverter device,
The inverter device is
Six arms that conduct and interrupt current are bridged to form a three-phase inverter,
Of the six arms, three arms connected to the high voltage side or the low voltage side of the DC voltage supplied to the inverter device are:
A plurality of switching elements having parasitic diodes and connected in series with each other;
A reflux diode connected in parallel with the plurality of switching elements;
The switching element is connected so that the polarity of the parasitic diode of the switching element is opposite to the polarity of the parasitic diode of another adjacent switching element, and the polarity of the parasitic diode of the plurality of switching elements is the The switching element having the reverse polarity to the freewheeling diode has a shorter reverse recovery time of the parasitic diode than the other switching elements, and the conduction of the parasitic diode flowing to the switching element having the same polarity as the freewheeling diode. Block the path to reduce the time to form an equivalent short circuit,
The other three arms are
One second switching element;
A second freewheeling diode connected in parallel with the second switching element,
The second inverter device includes:
Comprising at least one arm having one switching element and one free-wheeling diode;
The control means includes
Based on the current detected by the current detection means, the inverter device,
In the inverter rotation angle section where the combination of the basic voltage vectors for generating the voltage command vector is the same,
Two-phase modulation with extension that maintains the switching element of the arm connected to the high voltage side of the phase that does not perform the switching operation among the three phases, or
Of the three phases that do not perform the switching operation, the two-phase modulation with extension that maintains the switching element of the arm connected to the low voltage side in the on state is PWM-controlled to drive the electric motor,
Based on the current detected by the current detection means, determine each phase voltage command value,
PWM control of the inverter device based on each phase voltage command value,
An electric motor driving device that controls the second inverter device based on a voltage polarity of each phase voltage command value.
前記スイッチング素子は、MOSFETである
ことを特徴とする請求項1記載の電動機駆動装置。
The electric motor drive device according to claim 1, wherein the switching element is a MOSFET.
前記MOSFETは、
当該MOSFETのチャネルと異なるチャネルのMOSFETと直列接続された
ことを特徴とする請求項2記載の電動機駆動装置。
The MOSFET is
3. The electric motor drive device according to claim 2, wherein the MOSFET is connected in series with a MOSFET of a channel different from the channel of the MOSFET.
前記MOSFETは、
当該MOSFETのチャネルと同一チャネルのMOSFETと逆直列接続された
ことを特徴とする請求項2記載の電動機駆動装置。
The MOSFET is
3. The electric motor driving device according to claim 2, wherein the channel of the MOSFET is connected in reverse series with the MOSFET of the same channel.
前記複数のMOSFETのうち少なくとも1つは、スーパージャンクション構造のMOSFETである
ことを特徴とする請求項2〜4の何れか一項に記載の電動機駆動装置。
5. The electric motor drive device according to claim 2, wherein at least one of the plurality of MOSFETs is a MOSFET having a super junction structure. 6.
前記複数のMOSFETのうち、前記寄生ダイオードの極性が前記還流ダイオードと同極性のMOSFETは、
スーパージャンクション構造のMOSFETである
ことを特徴とする請求項2〜4の何れか一項に記載の電動機駆動装置。
Among the plurality of MOSFETs, the MOSFET whose polarity of the parasitic diode is the same as that of the freewheeling diode is:
The electric motor driving device according to any one of claims 2 to 4, wherein the electric motor driving device is a MOSFET having a super junction structure.
前記複数のMOSFETのうち、前記寄生ダイオードの極性が前記還流ダイオードと逆極性のMOSFETは、
他のMOSFETと比較して、耐圧が低いMOSFETである
ことを特徴とする請求項2〜6の何れか一項に記載の電動機駆動装置。
Among the plurality of MOSFETs, the parasitic diode has a polarity opposite to that of the freewheeling diode.
The electric motor driving device according to any one of claims 2 to 6, wherein the electric motor driving device has a lower withstand voltage than other MOSFETs.
前記還流ダイオードは、前記寄生ダイオードと比較して、逆回復時間が短い
ことを特徴とする請求項1〜7の何れか一項に記載の電動機駆動装置。
The motor driving device according to any one of claims 1 to 7, wherein the freewheeling diode has a shorter reverse recovery time than the parasitic diode.
前記第2のスイッチング素子は、IGBTである
ことを特徴とする請求項1〜8の何れか一項に記載の電動機駆動装置。
The second switching element, motor driving device according to any one of claims 1-8, characterized in that the IGB T.
前記複数のアームのうち少なくとも1つをモジュール化した
ことを特徴とする請求項1〜9の何れか一項に記載の電動機駆動装置。
The motor driving device according to claim 1, wherein at least one of the plurality of arms is modularized.
前記インバータ装置及び前記第2のインバータ装置の少なくとも一方をモジュール化した
ことを特徴とする請求項1〜10の何れか一項に記載の電動機駆動装置。
The motor drive device according to any one of claims 1 to 10, wherein at least one of the inverter device and the second inverter device is modularized.
請求項1〜11の何れかに記載の電動機駆動装置と、
前記電動機駆動装置により駆動される電動機と
を備えたことを特徴とする冷凍空調装置。
The motor drive device according to any one of claims 1 to 11,
A refrigerating and air-conditioning apparatus comprising: an electric motor driven by the electric motor driving device.
JP2014006054A 2014-01-16 2014-01-16 Electric motor drive device and refrigeration air conditioner Active JP5788540B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014006054A JP5788540B2 (en) 2014-01-16 2014-01-16 Electric motor drive device and refrigeration air conditioner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014006054A JP5788540B2 (en) 2014-01-16 2014-01-16 Electric motor drive device and refrigeration air conditioner

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011509126A Division JP5697591B2 (en) 2009-04-15 2009-04-15 Electric motor drive device and refrigeration air conditioner

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015149411A Division JP2016001991A (en) 2015-07-29 2015-07-29 Motor drive device and air conditioner

Publications (2)

Publication Number Publication Date
JP2014075976A JP2014075976A (en) 2014-04-24
JP5788540B2 true JP5788540B2 (en) 2015-09-30

Family

ID=50749726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014006054A Active JP5788540B2 (en) 2014-01-16 2014-01-16 Electric motor drive device and refrigeration air conditioner

Country Status (1)

Country Link
JP (1) JP5788540B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119778B2 (en) * 2015-02-24 2017-04-26 トヨタ自動車株式会社 Inverter control device
JP2017055255A (en) * 2015-09-09 2017-03-16 株式会社東芝 Power semiconductor device
DE112018008209T5 (en) * 2018-12-17 2021-09-09 Mitsubishi Electric Corporation Electric motor and air conditioning device with this motor
KR102413856B1 (en) * 2019-09-04 2022-06-27 엘지전자 주식회사 Power converting apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3126057B2 (en) * 1992-01-14 2001-01-22 オリジン電気株式会社 High frequency inverter
JP4158715B2 (en) * 2004-02-12 2008-10-01 株式会社デンソー Two-phase modulation method
JP4204534B2 (en) * 2004-11-15 2009-01-07 株式会社東芝 Power converter
JP2006149145A (en) * 2004-11-24 2006-06-08 Nsk Ltd Drive controller of connectionless motor and electric power steering system employing it
JP4284625B2 (en) * 2005-06-22 2009-06-24 株式会社デンソー Three-phase inverter device
JP5317413B2 (en) * 2007-02-06 2013-10-16 株式会社東芝 Semiconductor switch and power converter using the semiconductor switch
JP4804381B2 (en) * 2007-02-28 2011-11-02 三菱電機株式会社 Electric motor drive control device and electric motor

Also Published As

Publication number Publication date
JP2014075976A (en) 2014-04-24

Similar Documents

Publication Publication Date Title
JP5697591B2 (en) Electric motor drive device and refrigeration air conditioner
CN107735936B (en) Inverter control device and air conditioner
JP5438004B2 (en) Power converter
JP5873716B2 (en) Motor control device
US9281776B2 (en) Power conversion apparatus including different voltage-type bridge circuits
JP5837229B2 (en) AC motor generator for vehicles
WO2018073875A1 (en) Power conversion device, motor drive device, and air conditioner
JP5788540B2 (en) Electric motor drive device and refrigeration air conditioner
JPWO2017086310A1 (en) Power converter
JP6402828B2 (en) Charging shared inverter
JP2010226919A (en) Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system
JP2016001991A (en) Motor drive device and air conditioner
JP2015033222A (en) Drive unit of semiconductor device and power conversion device using the same
KR101958787B1 (en) Power transforming apparatus and air conditioner including the same
JP5647558B2 (en) Inverter device
CN112514233A (en) Load driving device, refrigeration cycle application apparatus, and air conditioner
US20220103096A1 (en) Load driving apparatus, air conditioner, and method for operating load driving apparatus
JP2007244183A (en) Single phase double voltage rectifier circuit and inverter device
KR101946369B1 (en) Power transforming apparatus and air conditioner including the same
JP6518506B2 (en) POWER SUPPLY DEVICE AND AIR CONDITIONER USING SAME
JP2013062937A (en) Drive device for electric motor, and refrigeration cycle device
JP7109519B2 (en) AC rotating machine controller
US20190140553A1 (en) Ac/dc converter, module, power conversion device, and air conditioning apparatus
JP7191074B2 (en) AC rotating machine controller
JP7030921B2 (en) Load drive and refrigeration cycle applicable equipment

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150729

R150 Certificate of patent or registration of utility model

Ref document number: 5788540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250