JP2010226919A - Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system - Google Patents

Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system Download PDF

Info

Publication number
JP2010226919A
JP2010226919A JP2009073921A JP2009073921A JP2010226919A JP 2010226919 A JP2010226919 A JP 2010226919A JP 2009073921 A JP2009073921 A JP 2009073921A JP 2009073921 A JP2009073921 A JP 2009073921A JP 2010226919 A JP2010226919 A JP 2010226919A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
inverter
mos fet
diode
connected
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009073921A
Other languages
Japanese (ja)
Inventor
Koichi Arisawa
Koichi Nakabayashi
Kazunori Sakanobe
Yosuke Sasamoto
Takuya Shimomugi
卓也 下麥
弘一 中林
和憲 坂廼邊
浩一 有澤
洋介 篠本
Original Assignee
Mitsubishi Electric Corp
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inexpensive power conversion apparatus having high efficiency, to provide a refrigeration air-conditioning system using the same, and to provide a solarlight power-generation system. <P>SOLUTION: An inverter circuit 2 (the power conversion apparatus) driving a motor 1 includes a MOS FET 5 having an SJ structure, and a reverse-current preventive diode 7 connected in series in the opposite direction to the MOS FET 5 and used to suppress a reverse current to the MOS FET 5. The inverter circuit 2 further includes at least one or more one-side arms composed of reflux diodes 8 connected in parallel with the series circuit of the MOS FET 5 and the reverse-current preventive diode 7. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、電力変換装置並びにこの電力変換装置を用いた冷凍空調システム及び太陽光発電システムに関するものである。 The present invention relates to refrigeration and air conditioning systems and photovoltaic systems using the power conversion apparatus and the power converter.

可変電圧・可変周波数インバータが実用化されるに従って、各種の電力変換装置の応用分野が開拓されてきた。 According variable voltage-variable frequency inverter are put into practical use, application fields of various power conversion devices have been pioneered. 例えば、電動機駆動装置等に用いられる駆動回路には、三相電圧形インバータ等が用いられる。 For example, the driving circuit used in the motor driving device or the like, a three-phase voltage source inverter or the like is used. 三相電圧形インバータは、サイリスタ、トランジスタ、IGBT、MOS FET等の電力用半導体スイッチング素子を用いた三相のブリッジ回路等で構成される。 Three-phase voltage type inverter, thyristor, transistor, IGBT, consisting of the bridge circuit or the like of the three-phase using a semiconductor switching element for power, such as a MOS FET. 本回路において、各相のスイッチング素子は、正極端子および負極端子を直流電圧源の正極端子および負極端子にそれぞれ直接接続することで実現できる。 In this circuit, each phase of the switching element can be realized by connecting each positive and negative terminals to the positive and negative terminals of the DC voltage source directly. 近年、装置の高効率化が進むにつれ、このようなスタンダードな回路を改良し、更なる高効率化が推進されてきている。 Recently, as the efficiency of the device is advanced to improve such a standard circuit, further efficiency has been promoted.

従来、例えば、寄生ダイオード付きMOS FETと高速ダイオードとの直列接続回路に逆並列に還流ダイオードを接続し、寄生ダイオードでの逆回復損失の発生を防止する例が開示されている(例えば特許文献1参照)。 Conventionally, for example, to connect the reflux diode in reverse parallel to the series connection circuit of the parasitic diode with MOS FET and the high-speed diode, an example to prevent the generation of reverse recovery loss in the parasitic diode is disclosed (for example, Patent Document 1 reference).

また例えば「スイッチ素子を直列に接続した上下アームを直流電源に対して複数個並列に接続し、前記スイッチ素子の直列接続点から交流電力を出力するインバータ回路を用いたモータ駆動装置において、上側スイッチ素子にPNP形の接合トランジスタを用い、前記接合トランジスタのエミッタを前記直流電源の正極側に接続し、前記接合トランジスタのコレクタに炭化シリコンを原料とするショットキーバリアダイオード(以下、SiC−SBD)のアノードを接続し、前記接合トランジスタのエミッタに前記SiC−SBDのカソードを接続した」ものが提案されている(例えば特許文献2参照)。 Further, for example, "the upper and lower arms connected to the switch element in series connected to a plurality parallel to the DC power source, the motor driving device using the inverter circuit for outputting AC power from the series connection point of the switching element, the upper switch using junction transistors of the PNP type to the element, of the DC power supply to the emitter of the junction transistor connected to the positive electrode side, the junction Schottky barrier diode to the silicon carbide as a raw material to the collector of the transistor (hereinafter, SiC-SBD) of connect the anode, the bonding to the emitter of the transistor is connected to the cathode of the SiC-SBD "have been proposed (e.g. see Patent Document 2).

また例えば「開閉される主回路開閉端子と制御信号用端子とボディダイオードとをそれぞれ有する第1及び第2の主スイッチング素子が上記ボディダイオードが逆直列になるようにして直列に接続された直列回路と、上記直列回路に上記第1の主スイッチング素子のボディダイオードと同じ導通方向になるようにして並列に接続された外付けダイオードと、上記第1及び第2の主スイッチング素子をほぼ同じタイミングで開閉制御する制御信号を上記制御信号用端子に与える制御手段とを備えた」ものが提案されている(例えば特許文献3参照)。 Series circuit Also, for example where the first and second main switching element having "opened and closed by the main circuit switch terminal and the control signal terminal and a body diode each connected in series in the manner described above the body diode is reversed series When the external diode connected in parallel so as to become the same conduction direction as the body diode of the first main switching element in the series circuit, the first and second main switching element at substantially the same time a control signal for switching control and a control means for providing the terminal the control signal "have been proposed (e.g. see Patent Document 3).

また例えば「電圧の印加方向に沿って上流側となるおよび下流側となるMOS FET及び各IGBTとMOS FETのそれぞれに対し逆並列に接続された還流ダイオードを備えた直列回路を複数有し、これら直列回路におけるIGBTとMOS FETの相互接続点が誘導成分を含む負荷に接続されるスイッチング回路と、前記各直列回路のうち少なくとも1つの直列回路のIGBTをオン,オフして別の少なくとも1つの直列回路のMOS FETをオンする複数相通電を順次に切換える制御手段とを備えた」ものが提案されている(例えば特許文献4参照)。 Also has a plurality of series circuits with the connected wheel diode in reverse parallel to each of the MOS FET and the IGBT and MOS FET made of, for example, as "the upstream side along the direction of voltage application and the downstream, these a switching circuit interconnection point of IGBT and MOS FET in the series circuit is connected to a load including an inductive component, the turns on the IGBT of the at least one series circuit among the series circuits, off to another at least one series and control means for sequentially switching the plurality-phase current supply to turn on the circuit of MOS FET "has been proposed (e.g. see Patent Document 4).

特開昭60−261372号公報(第2頁、第3図) JP 60-261372 discloses (page 2, FIG. 3) 特開2003−219687号公報(第3頁〜第5頁、図1〜図2、図5〜図6) JP 2003-219687 JP (page 3 - page 5, FIGS. 1-2, FIGS. 5-6) 特開2008−289232号公報(第3頁〜第4頁、図1) JP 2008-289232 JP (page 3 - page 4, FIG. 1) 特開2007−74858号公報(第3頁〜第4頁、図1) JP 2007-74858 JP (page 3 - page 4, FIG. 1)

特許文献1の場合、MOS FETに直列接続される高速ダイオードにより電力損失を生じインバータ効率の低下を伴った。 Case of Patent Document 1, accompanied by a decrease in the inverter efficiency resulting power loss by high diodes connected in series MOS FET. また部品点数増加による回路の複雑化を伴った。 Also accompanied by complication of the circuit by increasing the number of parts.

また特許文献2の場合、PNP形接合トランジスタの逆バイアス対策を想定したものである。 In the case of Patent Document 2, it assumes a reverse bias measures PNP type junction transistor. 上側スイッチ素子を、PNP形接合トランジスタ、前記PNP型接合トランジスタに直列接続されたダイオード、これに逆並列接続されたSiC−SBDで構成するが、上側は張り付き制御とし、下側MOS FETでのスイッチをパルス幅変調して高効率化を図るため、下側のMOS FETのリカバリ損失を低減できず高効率化には限界があった。 The upper switch element, PNP type junction transistor, the series connected diodes to a PNP junction transistor, and constitute a reverse-parallel connected SiC-SBD thereto, upper and sticking control, switch on the lower side MOS FET the order to pulse width modulation and a high efficiency, the efficiency can not be reduced recovery loss of the lower MOS FET is limited.

また特許文献3の場合、主MOS FETのボディダイオードに流れる電流を従MOS FETにより遮断するものである。 In the case of Patent Document 3 is intended to cut off the current flowing through the body diode of the main MOS FET by slave MOS FET. 従MOS FETの制御は主MOS FETと同一信号により制御されるため、制御部の増加はないものの、従MOS FETの分素子数が増加するため、コスト高となる課題があった。 Since the control of the sub MOS FET are controlled by the same signal as the main MOS FET, although there is no increase in the control unit, since the partial number of elements of the sub MOS FET is increased, there is a problem that the cost becomes high.

また特許文献4の場合、スイッチング素子のdv/dtばらつき等により逆電圧印加タイミングを制御するために、高機能・高価な制御装置が必要であった。 In the case of Patent Document 4, in order to control the reverse voltage application timing by the dv / dt variations in the switching elements, high functionality and expensive control device is required. また付加回路による逆電圧印加を行うため、付加回路故障時にインバータ効率が著しく低下する問題があった。 Also for performing the reverse voltage application by adding circuit, the inverter efficiency is a problem of significantly reduced upon application circuit failure.

本発明は、廉価で効率の高い電力変換装置並びにこの電力変換装置を用いた冷凍空調システム及び太陽光発電システムを提供することを目的とする。 The present invention aims at providing a refrigerating air conditioning system and solar power generation system using the inexpensive and efficient power converting apparatus and the power converter.

この発明に係る電力変換装置は、少なくとも1つの片側アームを備え、片側アームは、寄生ダイオードを内蔵するスイッチング素子と、スイッチング素子と直列接続されスイッチング素子への逆流を抑止する逆流防止ダイオードと、スイッチング素子と逆流防止ダイオードとの直列回路に逆並列接続された還流ダイオードとを具備するものである。 Power converter according to the present invention, comprises at least one side arm, one arm has a switching device having a built-in parasitic diode, and a blocking diode to prevent backflow into the switching element connected in series with the switching element, the switching it is intended to and a reflux diode connected in antiparallel to the series circuit between the element and the blocking diode.

この発明に係る電力変換装置によれば、少なくとも1つの片側アームを備え、片側アームは、寄生ダイオードを内蔵するスイッチング素子と、スイッチング素子と直列接続されスイッチング素子への逆流を抑止する逆流防止ダイオードと、スイッチング素子と前記逆流防止ダイオードとの直列回路に逆並列接続された還流ダイオードとを具備するので、MOS FETのリカバリ損失が低減でき、システムを高効率に駆動することが可能となる。 According to the power conversion device according to the invention, comprising at least one side arm, one arm has a switching device having a built-in parasitic diode, and a blocking diode to prevent backflow into the switching element connected in series with the switching element because and a reflux diode connected in antiparallel to the series circuit of the switching element and the blocking diode recovery loss of MOS FET can be reduced, it is possible to drive the system at a high efficiency. これにより、ヒートシンクなどの熱対策を軽減でき、システムの小型化を図ることが可能となる。 Thus, it is possible to reduce the thermal measures such as a heat sink, it is possible to reduce the size of the system.

本発明に係るインバータの任意の1アームの構成例を表した図である。 Is a diagram showing an example of the configuration of any one arm of the inverter according to the present invention. 実施の形態1に係るSJ構造MOS FETの構造概略図の一例を表す図である。 Is a diagram illustrating an example of a structural schematic view of the SJ structure MOS FET according to a first embodiment. SJ構造MOS FETに関するドレイン−ソース間電圧とオン抵抗の関係の一例を示した図である。 Drain about SJ structure MOS FET - is a diagram showing an example of the relationship between the source voltage and the on-resistance. 実施の形態1に係るSJ構造MOS FETをインバータに適用した場合の短絡電流の一例を示した図である。 Is a diagram showing an example of a short-circuit current in the case of applying the SJ structure MOS FET according to a first embodiment the inverter. 実施の形態1に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。 Is a diagram illustrating an example of a configuration of a motor drive system around the power converting apparatus according to the first embodiment. 実施の形態1に係るPWM作成シーケンスを示すフローの一例である。 It is a flowchart exemplifying a PWM creation sequence according to the first embodiment. MOS FETの寄生ダイオードによる等価的短絡回路形成の一例を表す図である。 Is a diagram illustrating an example of an equivalent short circuit formed by a parasitic diode of the MOS FET. 実施の形態2に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図(その1)である。 It is a diagram (part 1) showing an example of a configuration of a motor drive system around the power converting apparatus according to the second embodiment. 実施の形態2に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図(その2)である。 It is a diagram (part 2) showing an example of a configuration of a motor drive system around the power converting apparatus according to the second embodiment. 実施の形態1〜2に係るPWMインバータの上アーム論理状態を表す図である。 Is a diagram representing the arm logic state on the PWM inverter according to Embodiment 1-2 of the embodiment. 実施の形態1〜2に係るPWMインバータのインバータ回転角と電圧指令ベクトルの関係図である。 It is a relationship diagram of an inverter rotation angle and the voltage command vector PWM inverter according to Embodiment 1-2 of the embodiment. 実施の形態2に係る電力変換装置のPWMスイッチングパターンの一例(下張付き2相変調の一例)を表す図である。 Is a diagram illustrating an example of a PWM switching pattern of the power conversion device according to the second embodiment (an example of the lower clad with two-phase modulation). 実施の形態2に係る電力変換装置のPWMスイッチングパターンの一例(上張付き2相変調の一例)を表す図である。 It is a diagram illustrating an example (an example of overlayer with 2-phase modulation) of PWM switching pattern of the power conversion device according to the second embodiment. 実施の形態3に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。 Is a diagram illustrating an example of a configuration of a motor drive system around the power conversion device according to the third embodiment. 実施の形態3に係る電力変換装置のU相電圧指令及びスレーブ側インバータU相電位(図14におけるU2箇所)の一例を表す図である。 Is a diagram illustrating an example of a U-phase voltage command and a slave-side inverter U-phase voltage of the power conversion apparatus according to the third embodiment (U2 places in FIG. 14). 実施の形態4に係る電力変換装置の一例を表す図である。 Is a diagram illustrating an example of a power converting apparatus according to the fourth embodiment. 実施の形態5に係る系統連系インバータ装置の一例を表す図である。 It is a diagram illustrating an example of a system interconnection inverter device according to the fifth embodiment. 従来のMOS FETを用いた電力変換装置の一例を表す図である。 Is a diagram illustrating an example of a power converter using the conventional MOS FET. MOS FETの寄生ダイオードによる等価的短絡回路形成の一例を表す図である。 Is a diagram illustrating an example of an equivalent short circuit formed by a parasitic diode of the MOS FET.

以下、本発明の実施の形態に係るインバータ駆動装置または電力変換装置(以下、まとめて電力変換装置と呼ぶ)について図面等を参照しながら説明する。 Hereinafter, an inverter drive or power conversion device according to an embodiment of the present invention (hereinafter, collectively referred to as power converter) will be described below with reference to the drawings about.

実施の形態1. The first embodiment.
IGBTやMOS FET等のパワーデバイスは、民生機器から産業機器まで様々な用途に使われてきた。 Power devices such as an IGBT or MOS FET has been used in a variety of applications from consumer electronics to industrial equipment. 現在、SiC(炭化ケイ素)、GaN(窒化ガリウム)等を用いたデバイス開発が様々な形で行われてきている。 Currently, SiC (silicon carbide), the device development using such GaN (gallium nitride) have been made in various forms. 一方、パワーMOS FETにおいても、SJ(Super Junction)構造のものが出現してきており、超低オン抵抗のデバイスが実現されている。 On the other hand, in the power MOS FET, SJ (Super Junction) has a structure that has emerged, the device of ultra-low on-resistance is realized.
図2にSJ構造の構造概略図を示す。 It shows a structural schematic diagram of the SJ structure in FIG. SJ構造は、p層25とn層26のチャージをバランスさせることで、低オン抵抗化、高耐圧化できるといったメリットを有する。 SJ structure, by balancing the charge of the p layer 25 and n layer 26, lower on-resistance has a merit capable high breakdown voltage.
図3に、ドレイン−ソース間電圧とオン抵抗の関係の一例を示す。 3, the drain - shows an example of the relationship of the source voltage and the on-resistance. この図から分かるように、従来素子では、ドレイン−ソース間電圧が上がるにつれ、オン抵抗が増大するといった問題があったが、SJ構造のものではオン抵抗を低く抑えることが可能である。 As can be seen from this figure, in the conventional device, the drain - As source voltage increases, but there is a problem on resistance increases, the intended SJ structure it is possible to suppress the low on-resistance.
しかしながら、SJ構造のMOS FETは、素子に内蔵する寄生ダイオードにより、逆回復時間が遅いといった問題が存在する。 However, MOS FET of the SJ structure, the parasitic diode built into the device, the reverse recovery time exists a problem slow. このため、SJ構造のMOS FETをインバータに適用する際、任意の片側アームのスイッチング素子がターンオフし、逆側アームのスイッチング素子がターンオンする際、主回路側とのループ経路にて等価的な短絡電流が流れるため(寄生ダイオードの電荷が放出し終わるまでの間)、この分だけ損失悪化を招くといった問題があった(図4参照)。 Therefore, when applying the MOS FET of the SJ structure inverter, when the switching elements of any one arm is turned off, the switching element of the reverse side arm are turned on, the equivalent short-circuit in the loop path between the main circuit side a current flows (until the charge of the parasitic diode finishes release), there is a problem leading to this amount corresponding loss deteriorates (see Fig. 4).

そこで、MOS FETと、前記MOS FETへの逆流を抑止する逆流防止ダイオードと、還流ダイオードを用いて片側アームを構成し、上記短絡電流の発生を防止する方法を考案した。 Therefore, a MOS FET, a blocking diode to prevent backflow into the MOS FET, and constitute a one-sided arm with the freewheeling diode, has devised a method for preventing the occurrence of the short-circuit current.
図1は、寄生ダイオードを有するSJ構造MOS FET等をインバータに適用する場合の任意の片側アームの構成例を示した図である。 Figure 1 is a diagram showing a configuration example of an arbitrary one arm in the case of applying the SJ structure MOS FET or the like having a parasitic diode to the inverter.
初めに、考案した片側アームについて動作説明する。 First, the behavior described one side arm that was devised.
図1は、MOS FET等のスイッチング素子5a、逆流防止ダイオード7a、及び還流ダイオード8aで構成される。 1, the switching elements 5a, such as MOS FET, blocking diode 7a, and a reflux diode 8a.
逆流防止ダイオード7aについては、ショットキーバリアダイオード(SBD)等の高速タイプのものを想定している。 The backflow prevention diodes 7a, are assumed to be of high-speed type, such as a Schottky barrier diode (SBD). 上述の回路構成の特徴から、逆流防止ダイオードには、高耐圧のものが必須ではなく、低耐圧のものを用いても良い。 From the characteristics of the circuit configuration described above, the backflow prevention diode, of a high breakdown voltage is not essential, it may also be used as low-voltage.
このような片側アームを少なくとも1つ用いてインバータを構成すれば、片側アーム内のスイッチング素子5aがオンからオフに切り替わる際、スイッチング素子5aの寄生ダイオード6aと逆流防止ダイオード7aの方向が逆であることと、逆流防止ダイオード7aの速度がスイッチング素子5aの寄生ダイオード6aと比較して十分に速いことの2つの効果により、短絡電流の経路がブロックされるため、短絡電流が十分に抑制される。 If an inverter such side arm at least one used, when the switching elements 5a in the side arm is switched from ON to OFF, the direction of the parasitic diode 6a and the backflow preventing diode 7a of the switching element 5a is reversed it and by two effects of sufficiently high that the speed of the backflow prevention diode 7a is compared to the parasitic diode 6a of the switching elements 5a, the path of the short-circuit current to be blocked, the short-circuit current is sufficiently suppressed.
また、インバータは降圧チョッパの一種と見なせるので、還流経路は必要であるため、これについては還流ダイオード8aを用意しておく。 The inverter is therefore regarded as a type of step-down chopper, since return path is required, are prepared reflux diode 8a for this.
以上のような構成を取ることで、寄生ダイオードを有するSJ構造のMOS FET等のスイッチング素子のメリットを損なわずに、インバータ回路に対して比較的簡易でシステムの高効率化が行える。 By taking the above configuration, without losing the benefits of switching elements such as MOS FET of the SJ structure having a parasitic diode, enabling high efficiency of the system with relatively simple with respect to the inverter circuit.
上記は、SJ構造のMOS FETの場合を示したが、寄生インダクタンスが存在する全てのスイッチング素子において、本手法は有効となる。 Above, the case of a MOS FET of the SJ structure, all switching elements parasitic inductance exists, this method is effective.
また、このような構成とした片側アームを1モジュール化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能である。 Further, by mounting one side arm of such a configuration with 1 modularized, it is possible to eliminate noise factors, such as increasing the lead inductance.

次に、上記考案した片側アームを電力変換装置に適用する実施例について述べる。 It will now be described examples of applying the one-sided arm with the invented power converter.
図5は、本発明の実施の形態1に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。 Figure 5 is a diagram illustrating an example of a configuration of a motor drive system around the power converting apparatus according to a first embodiment of the present invention. 図5に示すシステムは、直流電圧源12、インバータ回路2、電動機1、電動機1に流れる電動機巻線電流を検出する電流検出手段3(3a、3b)、電圧検出手段10、インバータ回路をPWM(Pulse Width Modulation:パルス幅変調)制御し電動機1を駆動するための、例えばCPU(Central Processing Unit )11等で構成される。 The system shown in FIG. 5, the DC voltage source 12, the inverter circuit 2, the motor 1, current detecting means 3 for detecting a motor winding current flowing through the electric motor 1 (3a, 3b), the voltage detecting means 10, the inverter circuit PWM ( pulse width modulation: pulse width modulation) controlled to drive the electric motor 1, for example, a CPU (Central Processing unit) 11 or the like. インバータ回路2は各片側アーム4a〜4fで構成される。 The inverter circuit 2 is constituted by the side arms 4a-4f.

本実施形態のインバータ回路2は、スイッチング素子5a〜5f、逆流防止ダイオード7a〜7f、及び還流ダイオード8a〜8fで構成される。 The inverter circuit 2 of the present embodiment, the switching element 5 a to 5 f, blocking diode 7a to 7f, and a reflux diode 8 a to 8 f. スイッチング素子5a〜5fは、MOS FETの使用を想定している。 Switching element 5a~5f contemplates the use of MOS FET. 逆流防止ダイオード7a〜7fは、スイッチング素子5a〜5fへの逆流を抑止すべく、スイッチング素子5a〜5fの寄生ダイオード6a〜6fと逆方向になるよう接続される。 Blocking diode 7a~7f, in order to suppress a reverse flow to the switching elements 5 a to 5 f, are connected so that the parasitic diode 6a~6f opposite direction of the switching element 5 a to 5 f.

また本実施形態の電流検出方法は、電流検出手段3a、3bより得られる両端電圧を、CPU11に取り込み、CPU11に内蔵されるA/D変換器等によりその電圧値を表す数値のデータに変換し、電動機電流のデータ(情報)に換算することで行うものとする(ただし、この方法に限定するものではない)。 The current detection method of this embodiment converts a current detection unit 3a, the voltage across obtained from 3b, taken into CPU 11, the A / D converter or the like built in the CPU 11 in the data of the numerical value representing the voltage value It shall be conducted by converting the data of the motor current (information) (but not limited to this method).

また本実施形態の電圧検出手段10は、抵抗・コンデンサ等から成る分圧回路、A/D変換器、増幅器等で構成される。 The voltage detecting means 10 of the present embodiment, voltage divider circuit comprising resistors, capacitors, etc., A / D converter, comprised of an amplifier or the like. 母線電圧をCPU11に内蔵されるA/D変換器等により上記電流検出のケース同様数値データに変換し、直流母線電圧のデータ(情報)に換算することで行うものとする(上記同様、この場合も本方法に限定するものではない)。 The A / D converter or the like that is built in the bus voltage to the CPU11 into a case similar numerical data of the current detection shall be conducted by converting the data (information) of the DC bus voltage (the same, in this case is also not limited to this method).

はじめに、PWM(Pulse Width Modulation:パルス幅変調)を用いた電動機駆動運転法について説明する。 First, PWM: described (Pulse Width Modulation) motor drive operation method using. 本実施の形態1では磁極位置センサを付加せず、巻線に流れる電流のデータ(情報)等に基づいて、CPU11が電動機1を駆動運転させるための制御を行う場合について説明する。 Without adding a form 1, a magnetic pole position sensor of the present embodiment, on the basis of the data (information) or the like of the current flowing through the winding, CPU 11 is explained a case of performing control for driving operation of the motor 1.

図5に示すシステムでは、電流検出手段3a、3bにより電動機電流のデータを得ることができる。 In the system shown in FIG. 5, it is possible to current detecting means 3a, the 3b obtain data of the motor current. また、電圧検出手段10を介して母線電圧のデータも得ることができる。 It can also be obtained data of the bus voltage through a voltage detector 10. これらのデータに基づいて演算を行ってPWMデューティ信号(以下、PWM信号という)を生成し、片側アーム内におけるスイッチング素子5a〜5fを動作させて電動機1に電圧を印加させ、電動機1の駆動運転制御を行う。 Performing a calculation on the basis of these data PWM duty signal (hereinafter, referred to as PWM signal) to generate a voltage is applied to the motor 1 by operating the switching element 5a~5f within one arm, the driving operation of the motor 1 It performs control.

図6はPWM信号を作成処理等する際のCPU11の動作を示すフローチャートを表す図であり、同時にCPUの機能を各機能手段で構成したブロック図を示している。 Figure 6 is a diagram showing a flowchart illustrating the operation of the CPU11 when creating process such as a PWM signal, and at the same time shows a block diagram configured in each functional unit the functionality of the CPU. CPU11の機能は、図6に示すように電流検出手段3a、3bによって得られた2つの相電流Iu、Iwから各相のインバータ出力電流Iu〜Iwを算出する相電流演算手段61と、インバータ出力電流Iu〜Iwから励磁電流とトルク電流を算出する励磁電流Iγ及びトルク電流Iδを求める手段62と、励磁電流Iγとトルク電流Iδと周波数指令f*とから次回の電圧指令ベクトルVγ*、Vδ*を演算する電圧指令ベクトル演算手段63と、電圧指令ベクトル演算手段63からの電圧指令ベクトルVγ*、Vδ*と母線電圧Vdcとから各相の電圧指令Vu*〜Vw*を算出する各相電圧指令演算手段64と、各相電圧指令演算手段64から出力された各相の電圧指令Vu*〜Vw*に基づいてPWM原信号Tup〜Twnを作成するP Features of CPU11, the current detecting means 3a as shown in FIG. 6, the two phase currents Iu obtained by 3b, and the phase current calculation means 61 for calculating a phase of the inverter output current Iu~Iw from Iw, the inverter output a means 62 for determining the excitation current Iγ and the torque current Iδ calculates the excitation current and the torque current from the current Iu to Iw, excitation current Iγ and the torque current Iδ and frequency command f * and the next voltage vector V.gamma *, V8 * a voltage command vector calculation means 63 for calculating the voltage command vector from the voltage vector computation section 63 V.gamma *, the phase voltage command to calculate the V8 * and the voltage command of each phase from the bus voltage Vdc Vu * ~Vw * and calculating means 64, P for creating a PWM original signal Tup~Twn based on each phase of the voltage command output from the phase voltage command calculation means 64 Vu * ~Vw * WM信号作成手段65と、PWM信号作成手段65からのPWM原信号Tup〜Twnに基づいてPWM信号Up〜Wnを発生するPWM発生手段66とから構成される。 A WM signal generating means 65, and a PWM generating unit 66. for generating a PWM signal Up~Wn based on the PWM original signal Tup~Twn from PWM signal generating means 65.
次に、電動機電流Iu、Iv、Iwに基づいて、CPU11が、インバータ回路2に出力するPWMスイッチング信号を作成処理等する過程についてCPUの各機能手段を用いて説明する。 Then, the motor current Iu, Iv, based on Iw, CPU 11 is explained with reference to the functional unit of the CPU for the process of creating process such as a PWM switching signal to be output to the inverter circuit 2.

ステップS201において、相電流演算手段61は、電流検出手段3a、3bの検出に基づいて得られた2相電流から、「3相電流の総和が0になる」といった3相平衡インバータの特徴等を利用し、UVW各相に流れる電流量を算出する。 In step S201, the phase current calculation unit 61, the current detecting means 3a, from 2-phase currents obtained based on the detection of 3b, and 3-phase balanced inverter characteristics, etc., such as "sum is zero the 3-phase current" utilized to calculate the amount of current flowing in the UVW phases.

次に、ステップS202において、励磁電流とトルク電流を求める手段62は各相電流値を座標変換し、励磁電流成分(γ軸電流)Iγとトルク電流成分(δ軸電流)Iδを算出する。 Next, in step S202, unit 62 for determining the excitation current and torque current of the phase current values ​​to the coordinate transformation calculates an exciting current component (gamma-axis current) i? And the torque current component ([delta] -axis current) i?. 具体的には、次式(1)に示すような変換行列[C1]と電動機電流Iu、Iv、Iwとを乗算することにより励磁電流Iγおよびトルク電流Iδを算出することで行う。 Specifically, it carried out by calculating the excitation current Iγ and the torque current Iδ transformation matrix as shown in equation (1) [C1] and the motor current Iu, Iv, by multiplying the Iw. ただし、(1)式中のθはインバータ回転角で、回転方向が時計回りの場合を示す。 However, the θ in equation (1) by the inverter rotation angle, showing a case where the rotational direction is clockwise.

なお、パルスエンコーダ等の回転子位置を検出するセンサを用いる場合、回転子の電気角周波数とインバータ回路の回転周波数とはほぼ一致するので、回転子の電気角周波数と同一周波数でインバータ回路とが回転する座標系をdq座標系と一般的に称する。 In the case of using a sensor for detecting the rotor position, such as a pulse encoder, since almost coincide with the rotation frequency of the electrical angle frequency and the inverter circuit of the rotor, and an inverter circuit in electrical angle frequency and the same frequency of the rotor the coordinate system that rotates referred to the dq coordinate system and generally.
一方、パルスエンコーダ等の回転子位置を検出するセンサを用いない場合は、CPU11はdq軸座標を正確に捉えることができず、実際にはdq座標系と位相差Δθだけずれてインバータ回路が回転している。 On the other hand, in the case of not using a sensor for detecting a rotor position, such as pulse encoders, CPU 11 can not capture the dq axis coordinate exactly, in practice only the dq coordinate system and the phase difference Δθ shift inverter circuit is rotated are doing. このような場合を想定して、一般的にはインバータ回路の出力電圧と同一周波数で回転する座標系をγδ座標系と称し、回転座標系とは区別して扱うこととしている。 Such case is assumed, in general referred to coordinate system that rotates at the output voltage of the same frequency of the inverter circuit and the γδ coordinate system, is set to be handled separately from the rotating coordinate system. 本実施の形態1は、センサを用いない場合の例を示しているので、この慣例を踏襲してγおよびδを添え字としている。 Embodiment 1, it indicates an example of a case of not using the sensors, are subscripted by γ and δ to follow this convention.

次にステップS203において、γ軸電圧・δ軸電圧指令演算手段63は、励磁電流Iγ、トルク電流Iδおよび周波数指令f*から速度制御を含む各種ベクトル制御を行い、例えば次式(2)を用いて次回のγ軸電圧指令Vγ*およびδ軸電圧指令Vδ*を求める。 In step S203, gamma-axis voltage · [delta] -axis voltage command calculation means 63, the excitation current i?, Performs various vector control including the speed control from the torque current Iδ and frequency command f *, for example, using the following equation (2) Request next γ-axis voltage command V.gamma * and δ-axis voltage command V8 * Te.

次にステップS204において、各相電圧指令演算手段64は、(1)式の逆行列[C1]-1である次式(3)を用いて各相電圧指令Vu*、Vv*、Vw*を求める。 In step S204, the phase voltage command calculation means 64 (1) of the inverse matrix [C1] the following equation is -1 (3) phase voltage commands with Vu *, Vv *, and Vw * Ask.

次にステップS205において、PWM信号作成手段65は、インバータ回路2の各相電圧指令Vu*、Vv*、Vw*と電圧検出手段10から得られた母線電圧Vdcとの比率(Vdcに対する各相電圧指令の比率)に基づいて、各片側アーム内スイッチング素子のON時間(あるいはOFF時間)を示すPWM原信号Tup〜Twnを演算する。 In step S205, PWM signal generating means 65, the phase voltage command of the inverter circuit 2 Vu *, Vv *, Vw * and the phase voltage with respect to the ratio (Vdc of bus voltage Vdc obtained from the voltage detecting means 10 based on the ratio of the command), it calculates the PWM original signal Tup~Twn indicating the oN time of each side arm in the switching element (or OFF time).
なお、上記ではPWM原信号Tup〜Twnの演算に当たり、各片側アーム内スイッチング素子のON時間(あるいはOFF時間)算出の一例を示したが、従来の空間ベクトル変調等の手法を用いて行っても良い。 In the above per the calculation of the PWM original signal Tup~Twn, but shows an example of ON time (or OFF time) is calculated for each side arm in the switching element, be performed using a technique such as conventional spatial vector modulation good.

このようにして演算した1キャリア周期中のスイッチング時間を換算したPWM原信号を、PWM信号発生手段66により、PWM信号Up〜Wnとして発信し、これに基づき各片側アーム4a〜4f内のスイッチング素子5a〜5fが動作し、動作に対応するパルス電圧を印加し、電動機1を駆動運転する。 The PWM original signal obtained by converting the switching time of one of the carrier period which is calculated this way, the PWM signal generating means 66, and transmitted as PWM signal Up~Wn, switching elements in each side arm 4a~4f Based on this 5a~5f operates, applying a pulse voltage corresponding to the operation to drive operation of the motor 1. 一例として、図7にスイッチング素子のPWM信号の論理を示す。 As an example, the logic of the PWM signal of the switching element in Fig.

一方、従来のMOS FETインバータの回路構成は、図18に示すように各片側アームに1個ずつのスイッチング素子101a〜101fを有する回路がこれまで一般的であった。 On the other hand, the circuit configuration of a conventional MOS FET inverter circuit having a switching element 101a~101f, one for each side arm, as shown in FIG. 18 is a general heretofore. このような回路構成でPWMを用いた電動機駆動運転を行う場合、各スイッチング素子101a〜101fに付随する寄生ダイオード102a〜102fのリカバリ損失が無視できなくなる。 When performing motor drive operation with the PWM in this circuit configuration, the recovery loss of the parasitic diode 102a~102f associated with each switching element 101a~101f can not be ignored.

例えば今U相に着目して、U相下側スイッチング素子101dの寄生ダイオード102dに負荷電流が流れているときに、U相上側スイッチング素子101aをターンオンする場合について考察する。 For example Focusing now U-phase, when the load current flows through the parasitic diode 102d of the U-phase lower switching element 101d, consider the case of turning on the U-phase upper switching element 101a. この場合、寄生ダイオードは一種のコンデンサとみなせるから、寄生ダイオード102dが蓄えた電荷量を放出し終えるまで、すなわちU相下側スイッチング素子101dの寄生ダイオード102dがオフするまでの間、主回路電圧を短絡する回路が形成される(本期間中にダイオード部は等価的に短絡回路と見なせる)。 In this case, since the parasitic diode can be regarded as a kind of capacitor, until you have released the amount of charge parasitic diode 102d is stored, i.e. until the parasitic diode 102d of the U-phase lower switching element 101d is turned off, the main circuit voltage circuit for short-circuiting is formed (diode unit during the period can be considered equivalent to a short circuit). この時の等価的短絡回路形成の様子を図19に示す。 Shows the state of the equivalent short circuit forming at this time is shown in FIG. 19. この例のように本構成ではスイッチングの切替え時に寄生ダイオードの存在により等価的短絡回路が形成されるため、リカバリ損失が大きかった。 Since the equivalent short circuit is formed by the presence of the parasitic diode at the time of the present configuration switching of the switching, as in this example, the recovery loss is large.

一方、図5の構成によれば、U相下側アーム4d内の還流ダイオード8dに負荷電流が流れているとき、スイッチング素子5dのMOS FETの寄生ダイオードを介して負荷電流は流れない。 On the other hand, according to the configuration of FIG. 5, when the load current to the return diode 8d of the U-phase lower arm 4d is flowing, the load current does not flow through the parasitic diode of the MOS FET of the switching element 5d. これは、逆流防止ダイオード7dにより導通経路をブロック(遮断)している効果による。 This conduction pathway by effect blocking (blocking) by blocking diode 7d. すなわち、MOS FETのオフ時に寄生ダイオードを通した逆導通ができなくなり、還流ダイオード8d側に転流するため、寄生ダイオード6dによるリカバリ電流を減少させることが可能であり、高効率駆動が行える。 In other words, you can not reverse conducting through the parasitic diode when off MOS FET, for commutating the return diode 8d side, it is possible to reduce the recovery current due to the parasitic diode 6d, enabling high-efficiency drive.

また、逆流防止ダイオード7dに低耐圧タイプの素子を用いると、オン電圧の増加が低く抑えられ、素子数増加による効率低下は最小限に抑えることができる。 Moreover, the use of low-voltage type elements blocking diode 7d, an increase in the ON voltage is suppressed low, the efficiency reduction due to the number of elements increases can be minimized.
以上、SJ構造のMOS FETを用いたインバータの場合を示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いた3相インバータにおいて、本手法は有効となる。 Above, the case of inverter using the MOS FET of the SJ structure, the 3-phase inverter using the all the switching elements parasitic inductance exists, this method is effective.
また、本インバータの任意の少なくとも1つのアームまたは全アームを1モジュール化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。 Moreover, by implementing any of the at least one arm or all arms of the inverter with 1 modularized, it is possible to eliminate noise factors, such as increasing the lead inductance, in terms of mounting area becomes dominant.

実施の形態2. The second embodiment.
図8は、本発明の実施の形態2に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。 Figure 8 is a diagram illustrating an example of a configuration of a motor drive system around the power converting apparatus according to a second embodiment of the present invention. 図8の電動機駆動システムでは、インバータ主回路2において下アーム4d〜4fの構成が図5と異なる。 The motor drive system of Figure 8, the configuration of the lower arm 4d~4f the inverter main circuit 2 is different from FIG. 4d〜4f内は、高速のスイッチング素子13a〜13c及び還流ダイオード8d〜8fで構成される。 4d~4f in is composed of high-speed switching devices 13a~13c and reflux diodes 8D~8f. また、13a〜13cは、例えば複数タイプのIGBTの内でスイッチング速度が比較的遅いが安価なタイプのIGBT等の素子で構成することを想定している。 Further, 13 a to 13 c is, for example, switching speed is relatively slow it is assumed that consist of elements such as IGBT inexpensive type among multiple types of the IGBT. これにより安価なインバータ回路を構成することができる。 Thus it is possible to configure an inexpensive inverter circuit. ただし、諸条件(キャリア周波数、スイッチング速度、リカバリ損失の程度、入手性等)を考慮してMOS FETを用いても良い。 However, conditions (carrier frequency, switching speed, the degree of recovery loss, availability, etc.) may be used MOS FET in consideration of.

ここで、図8のような構成と併せて、PWMパターンの工夫で、素子数を増加させずに高効率化を図る方法を考案した。 Here, in conjunction with configuration as shown in FIG. 8, in devising the PWM pattern, and devised a method to achieve high efficiency without increasing the number of elements. 図8のような構成にて、上アーム内でのリカバリ損失を低減させ、さらに下アーム内において、スイッチング回数の少ない下張付方式の二相変調を用いることでスイッチング損失を低減させることができるため、システムの高効率化を図ることが可能である。 At configuration shown in FIG. 8, reduce the recovery loss in the upper arm, in yet a lower arm, it is possible to reduce the switching loss by using a two-phase modulation of the small subscript Zhang method of switching times Therefore, it is possible to increase the efficiency of the system. 下張付方式の二相変調時の各片側アームのゲート信号パターンの一例を図12に示す。 An example of a gate signal pattern of each side arm in the two-phase modulation subscript Zhang scheme shown in FIG. 12.
このような装置・方法を用いることで、システムの更なる高効率化を図ることが可能である。 By using such a device, a method, it is possible to achieve further efficiency of the system. また、素子数増加を極力抑えることにより、コスト低減や地球環境負荷軽減に繋げられる。 Further, by suppressing the increase in number of elements as much as possible, it is linked to cost reduction and global environmental load reduction.

上記は、下張付方式の例を説明したが、上張付方式を用いても実現可能である。 The above has been described an example of a method with lower Zhang, it can also be implemented using a scheme with overlayer. この場合、図9のような構成で行う。 In this case, it carried out in the configuration shown in FIG 9.
図9の電動機駆動システムでは、インバータ主回路2において上アーム4a〜4cの構成が図5と異なる。 The motor driving system shown in Fig. 9, the configuration of the upper arm 4a~4c differs from that of Figure 5 in the inverter main circuit 2. 4a〜4c内は、スイッチング素子14a〜14c及び還流ダイオード8a〜8cで構成される。 4a~4c in is composed of switching elements 14a~14c and reflux diodes 8a to 8c. また、14a〜14cは、例えばスイッチング速度が遅いIGBT等の素子で構成することを想定している。 Further, 14 a to 14 c, for example it is assumed that the switching speed is composed of elements of late IGBT or the like. ただし、諸条件(キャリア周波数、スイッチング速度、リカバリ損失の程度、入手性等)を考慮してMOS FETを用いても良い。 However, conditions (carrier frequency, switching speed, the degree of recovery loss, availability, etc.) may be used MOS FET in consideration of.

本ケースでは、下アーム内でのリカバリ損失を低減させ、さらに上アーム内において、スイッチング回数の少ない上張付方式の二相変調を用いることでスイッチング損失を低減させることができるため、システムの高効率化を図ることが可能である。 In this case, reduce the recovery loss in the lower arm, further in the upper arm, it is possible to reduce the switching loss by using a two-phase modulation of the small overlayer with method of switching times, the system high it is possible to improve efficiency. 上張付方式の二相変調時の各片側アームのゲート信号パターンの一例を図13に示す。 An example of a gate signal pattern of each side arm in the two-phase modulation of the overlayer with method shown in FIG. 13.
このような装置・方法を用いることで、システムの更なる高効率化を図ることが可能である。 By using such a device, a method, it is possible to achieve further efficiency of the system. また、素子数増加を極力抑えることにより、コスト低減や地球環境負荷軽減に繋げられる。 Further, by suppressing the increase in number of elements as much as possible, it is linked to cost reduction and global environmental load reduction.
上記は、SJ構造のMOS FETを用いた場合の例を示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いた3相インバータにおいて、本手法は有効となる。 Above, an example of a case of using a MOS FET of the SJ structure, the 3-phase inverter using the all the switching elements parasitic inductance exists, this method is effective.
本実施例においても、本インバータの任意の少なくとも1つのアームまたは全アームを1モジュール化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。 In this embodiment, any of the at least one arm or all arms of the inverter by implementing by 1 modularized, it is possible to eliminate noise factors, such as increasing the lead inductance, in terms of mounting area, the advantage.

実施の形態3. Embodiment 3.
図14は、本発明の実施の形態3に係る電力変換装置を中心とする電動機駆動システムの構成の一例を表す図である。 Figure 14 is a diagram illustrating an example of a configuration of a motor drive system around the power conversion device according to a third embodiment of the present invention. 図14に示すシステムは、直流電圧源12、インバータ回路2a(マスター側)及び2b(スレーブ側)、電動機1、電動機1に流れる電動機巻線電流を検出する電流検出手段3(3a、3b)、電圧検出手段10、インバータ回路をPWM制御し電動機1を駆動するための、例えばCPU(Central Processing Unit )11等で構成される。 The system shown in FIG. 14, a DC voltage source 12, the inverter circuit 2a (master) and 2b (slave), the motor 1, current detecting means 3 for detecting a motor winding current flowing through the electric motor 1 (3a, 3b), voltage detecting means 10, for driving the motor 1 by the PWM control of the inverter circuit, for example, a CPU (Central Processing unit) 11 or the like. マスター側インバータ回路2aは各片側アーム4a〜4fで構成される。 Master inverter circuit 2a is constituted by the side arms 4a-4f. またスレーブ側インバータ回路2bは、各片側アーム15a〜15fで構成される。 The slave inverter circuit 2b is constituted by the side arms 15a to 15f.

本実施形態のマスター側インバータ回路2aは、各片側アーム4a〜4fを有する回路である。 Master inverter circuit 2a of the present embodiment is a circuit having a respective side arms 4a-4f. 各片側アーム内は、スイッチング素子5a〜5f、逆流防止ダイオード7a〜7f、及び還流ダイオード8a〜8fで構成される。 Within each side arm, switching elements 5 a to 5 f, blocking diode 7a to 7f, and a reflux diode 8 a to 8 f. スイッチング素子5a〜5fは、MOS FETの使用を想定している。 Switching element 5a~5f contemplates the use of MOS FET. 逆流防止ダイオード7a〜7fは、スイッチング素子5a〜5fへの逆流を抑止すべく、スイッチング素子5a〜5fの寄生ダイオード6a〜6fと逆方向になるよう接続される。 Blocking diode 7a~7f, in order to suppress a reverse flow to the switching elements 5 a to 5 f, are connected so that the parasitic diode 6a~6f opposite direction of the switching element 5 a to 5 f.
本実施形態のスレーブ側インバータ回路2bは、各片側アーム15a〜15fを有する回路である。 Slave inverter circuit 2b of the present embodiment is a circuit having a respective side arms 15a to 15f. 各片側アーム内は、スイッチング素子13a〜13f及び還流ダイオード8a〜8fで構成される。 Within each side arm is constituted by switching elements 13a~13f and reflux diode 8 a to 8 f. また、各片側アーム15a〜15fは、例えば複数タイプのIGBTの内でスイッチング速度が比較的遅いが安価なタイプのIGBT等の素子で構成することを想定している。 Each side arm 15a~15f is, for example, switching speed is relatively slow it is assumed that consist of elements such as IGBT inexpensive type among multiple types of the IGBT. これにより安価なインバータ回路を構成することができる。 Thus it is possible to configure an inexpensive inverter circuit. ただし、諸条件(キャリア周波数、スイッチング速度、リカバリ損失の程度、入手性等)を考慮してMOS FETを用いても良い。 However, conditions (carrier frequency, switching speed, the degree of recovery loss, availability, etc.) may be used MOS FET in consideration of.

本実施形態において、マスター側インバータ回路のPWMは実施の形態1で示した方法でPWM信号の出力を行う。 In this embodiment, PWM of the master-side inverter circuit for outputting the PWM signal by the method shown in the first embodiment. スレーブ側インバータは、マスター側インバータの各相出力電圧指令の極性に応じてP側電位またはN側電位に貼付けた二相変調を用いてPWM信号の出力を行う。 Slave inverter to output a PWM signal by using the two-phase modulation adhered to the P-side potential or N side potential depending on the polarity of the phase output voltage command of the master inverter. 例として、図15にU相出力指令電圧指令とスレーブ側インバータの指令電圧を示す。 As an example, a command voltage of the U-phase output command voltage command and the slave inverter 15. 例えば、U相については、マスター側インバータの指令電圧が正の時、常時上アームをOFFする(N側に貼り付ける)。 For example, for the U-phase command voltage of the master inverter when positive, (pasted on N side) turning OFF the upper arm constantly. また、マスター側インバータの指令電圧が負の時、常時上アームをONする(P側に貼り付ける)。 Further, when the command voltage of the master side inverter is negative, (pasted on P side) ON the upper arm constantly. マスター側インバータの指令電圧が0の時は出力しないか、またはP側、N側のいずれかに貼り付けても良い。 Or command voltage master inverter does not output when 0, or P side, may be attached to either the N side. このように、マスター側インバータの各相出力電圧指令の極性に応じてP側電位またはN側電位に張り付かせた二相変調によるPWM信号の出力を行うことで、スレーブ側インバータのスイッチング回数を低減し、本システムの部品点数削減、コスト低減が行える。 Thus, by performing the output of the PWM signal according to two-phase modulation was stick to the P-side potential or N side potential depending on the polarity of the phase output voltage command of the master-side inverter, the switching times of the slave inverter reduced, fewer parts of the system, cost reduction can be performed.
なお、ここでは、SJ構造のMOS FETを用いた場合について示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いた複数台インバータの共調運転において、本手法は有効となる。 Here, there is shown the case of using the MOS FET of the SJ structure, in a co-regulated operation of the plurality inverter using all the switching elements parasitic inductance exists, this method is effective.
また、本実施の形態においても、マスター側インバータの任意の少なくとも1つのアームまたは全アーム、あるいはスレーブ側インバータを含めて少なくとも1モジュールに集約化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。 Also in this embodiment, by mounting to aggregate into at least one module including any of the at least one arm or all arms or slave inverter, the master-side inverter, the noise factors such as increasing the lead inductance It may be removed, in terms of mounting area becomes dominant.

実施の形態4. Embodiment 4.
図16は、本発明の実施の形態4に係る電力変換装置の一例を表す図である。 Figure 16 is a diagram showing an example of a power converting apparatus according to a fourth embodiment of the present invention. 図16に示すシステムは、直流電圧源12、インバータ回路2、負荷装置16、負荷装置16に流れる負荷電流を検出する電流検出手段3、電圧検出手段10、インバータ回路をPWM制御し負荷装置を制御するための、例えばCPU11等で構成される。 The system shown in FIG. 16, a DC voltage source 12, the inverter circuit 2, the load device 16, current detection means 3 for detecting a load current flowing through the load device 16, the voltage detecting means 10, controlling the PWM controller and the load device an inverter circuit for, made of, for example, CPU11 like. インバータ回路2は各片側アーム4a〜4dで構成される。 The inverter circuit 2 is composed of the one side arm 4 a to 4 d.

本実施形態のインバータ回路2は、各片側アーム4a〜4dを有する回路である。 The inverter circuit 2 of the present embodiment is a circuit having the one side arm 4 a to 4 d. 各片側アーム内は、スイッチング素子5a〜5d、逆流防止ダイオード7a〜7d、及び還流ダイオード8a〜8dで構成される。 Within each side arm, switching elements 5a to 5d, blocking diode 7a to 7d, and a reflux diode 8 a to 8 d. スイッチング素子5a〜5dは、MOS FETの使用を想定している。 Switching elements 5a~5d contemplates the use of MOS FET. 逆流防止ダイオード7a〜7dは、スイッチング素子5a〜5dへの逆流を抑止すべく、スイッチング素子5a〜5dの寄生ダイオード6a〜6dと逆方向になるよう接続される。 Blocking diode 7a~7d, in order to suppress a reverse flow to the switching elements 5a to 5d, are connected so that the parasitic diode 6a~6d and reverse switching element 5a to 5d.

3相機器に限らず、本実施例の単相ブリッジ構成のインバータにおいても、MOS FETのリカバリ低減抑制については前述の実施形態同様の効果が認められ、システムの高効率化が行える。 Not limited to three-phase device, in the inverter of the single-phase bridge configuration of the present embodiment, the recovery decreased inhibition of MOS FET is observed embodiment the same effect described above can be performed highly efficient system.
また他の実施の形態同様、アームの限定相を本構成のようなアームで構成し、残りのアームをスイッチング素子1つ、また素子種類により必要に応じて還流ダイオード1つの素子構成で行い、これらを組み合わせた回路構成とすることで、必要な効率を維持しつつ、コスト最適化が図れる。 Similarly other embodiments, constitutes the limiting phase arm by the arm, such as in this configuration, do the rest of the arm switching elements one, also at the reflux diode one element configured as required by the element type, these with the circuit arrangement that combines, while maintaining the necessary efficiency, cost optimization is achieved.
上記は、SJ構造のMOS FETを用いた場合の例について示したが、寄生インダクタンスが存在する全てのスイッチング素子を用いたインバータにおいて、本手法は有効である。 The above has shown an example of a case of using a MOS FET of the SJ structure, in inverter using all the switching elements parasitic inductance exists, this method is effective.
本実施の形態においても、少なくとも1つのアームまたは全アームを1モジュールに集約化して実装することで、リードインダクタンス増加等のノイズ要因を除去することが可能であり、実装面積の面でも、優位となる。 Also in this embodiment, by mounting to aggregate the at least one arm or all arms 1 module, it is possible to eliminate noise factors, such as increasing the lead inductance, in terms of mounting area, a dominant Become.

実施の形態5. Embodiment 5.
上記実施の形態のインバータ回路は、空調冷凍システムで用いることができるだけでなく他にも用途がある。 The inverter circuit of embodiment, there is another even applications not only be used in air-conditioning refrigeration system.
図17は、本発明の実施の形態5に係る系統連系型太陽光発電システムの一例を表す図である。 Figure 17 is a diagram showing an example of exemplary grid-connected photovoltaic power system according to Embodiment 5 of the present invention. 図17に示すシステムは、複数の太陽電池モジュールから構成される太陽電池アレイ51と、太陽電池アレイ51が発生する直流電力を交流電力へ変換し、単相商用電力系統52へ連系して電力供給を行う系統連系インバータ装置53と、で構成される。 System 17 includes a solar cell array 51 including a plurality of solar cell modules converts the DC power solar array 51 is generated to the AC power, and interconnection to the single-phase commercial power system 52 power a system interconnection inverter device 53 for supplying, in constructed.

系統連系インバータ装置53は、入力された直流電圧を昇圧する昇圧回路61と、直流電圧を高周波交流電圧へ変換するインバータ回路2と、インバータ回路2の出力電圧に含まれる高周波スイッチング成分を減衰させるフィルタ回路62と、フィルタ回路62の出力電圧を商用電力系統52へ接続、切り離しを行う連系リレー63と、インバータ回路2の出力電流を検出する電流検出手段3aと、フィルタ回路62の出力電流を検出する電流検出手段3cと、電流検出手段3a、3c等の情報を元にインバータ回路2を駆動するためのPWM信号を出力する演算処理装置64と、で構成される。 Interconnection inverter device 53 includes a booster circuit 61 for boosting an input DC voltage, an inverter circuit 2 for converting the DC voltage into high-frequency AC voltage, attenuates high frequency switching components included in the output voltage of the inverter circuit 2 a filter circuit 62, connects the output voltage of the filter circuit 62 to the commercial power system 52, a connector relay 63 to perform the disconnection, the current detecting unit 3a for detecting an output current of the inverter circuit 2, the output current of the filter circuit 62 a current detector 3c for detecting a processing unit 64 for outputting a PWM signal for driving the inverter circuit 2 current detecting means 3a, information 3c or the like from, in constructed.

本実施形態のインバータ回路2は、前記実施の形態4と同様、単相ブリッジ構成のインバータ回路であり、各アーム4a〜4dを有する。 The inverter circuit 2 of the present embodiment, similarly to the fourth embodiment, an inverter circuit of a single-phase bridge configuration, with each arm 4 a to 4 d. アーム内スイッチング素子5a〜5dにはSJ構造のMOS FETを、逆流防止ダイオード7a〜7dにはSBDなどの高速タイプのものを、還流ダイオード8a〜8dには、逆回復特性の良い高速タイプのものを用いた。 The MOS FET of the SJ structure to the arm in the switching elements 5a to 5d, those high-speed type, such as the SBD the blocking diode 7a to 7d, the freewheeling diode 8 a to 8 d, those good high-speed type of reverse recovery characteristics It was used.

本実施形態では、インバータ回路2を前記のように構成したことにより、スイッチング時のリカバリ電流を小さくでき、高効率駆動が可能である。 In the present embodiment, by the inverter circuit 2 constructed as described above, the recovery current during switching can be reduced, it is possible to high-efficiency drive.
太陽光発電システムにおいては、インバータ装置における電力変換効率の増加は発電電力量の増加につながり、使用者はより多くの発電電力量を得ることができる。 In photovoltaic systems, the increase in power conversion efficiency in the inverter device leads to an increase in generated power quantity may be the user to get more power generation amount. また、電力変換時の損失を低減できることから、インバータ装置における発熱が抑えられ、放熱装置の小型化、温度上昇の低減による構成部品の信頼性向上などの利点がある。 Moreover, because it can reduce the loss at the time of power conversion, heat generated in the inverter apparatus can be suppressed, the miniaturization of the heat dissipation device, there are advantages such as improved reliability of the components by reducing temperature rise.

以上のように、本発明は、実施の形態1〜4のような電動機や負荷装置などの独立負荷に接続されたインバータ装置だけでなく、実施の形態5のような商用電力系統に連系される系統連系インバータ装置にも用いることができ、同様の効果を得ることが出来る。 As described above, the present invention not only motor or load unit inverter device connected to the independent loads such as the first to fourth embodiments, the interconnection to the commercial power system, such as in the fifth embodiment that can also be used in the system interconnection inverter device, it is possible to obtain the same effect.
また本実施形態では単相商用電力系統に連系する系統連系型太陽光発電システムを示したが、3相商用電力系統へ連系する系統連系型太陽光発電システムや、系統へ連系せず独立負荷へ電力を供給する独立型太陽光発電システムにおいても同様に実施することができ、同様の効果が得られる。 Also in the present embodiment exhibited a grid-connected photovoltaic systems interconnection to a single-phase commercial power system, and grid-connected photovoltaic systems for interconnection to the three-phase commercial power system, interconnection to the system power to the independent load without also be carried out in the same manner in an independent photovoltaic system that supplies the same effect can be obtained.
さらに、本実施形態では発電要素として太陽電池モジュールを用いた太陽光発電システムを示したが、燃料電池や風力発電機など、直流電力を発生するいかなる発電要素を用いた発電システムにおいても同様に実施でき、同様の効果が得られることは言うまでもない。 Furthermore, in the present embodiment exhibited a solar power generation system using a solar cell module as a power generation element, such as fuel cells and wind turbines, as well implemented in the power generation system using any power generating element for generating a DC power can, similar effect can be obtained.

1 電動機、2 インバータ回路、3、3a〜3c 電流検出手段、4、4a〜4f 各片側アームの構成、5、5a〜5f アーム内スイッチング素子(MOS FET)、6、6a〜6f 寄生ダイオード、7、7a〜7f 逆流防止ダイオード、8、8a〜8f 還流ダイオード、10 電圧検出手段、11 CPU、12 直流電圧源、13a〜13f スイッチング素子(IGBT他)、14a〜14c スイッチング素子(IGBT他)、15a〜15f IGBT等で構成したインバータの各片側アーム、16 負荷装置、21 ゲート、22 ソース、23 ドレイン、24 基板(極性n+)、25 p層、26 n層、51 太陽電池アレイ、52 単相商用電力系統、53 系統連系インバータ装置、61 昇圧チョッパ回路、62 フィルタ回路、63 連 1 motor, second inverter circuit, 3,3A~3c current detecting means, 4,4A~4f configuration of each side arm, 5,5A~5f arm in the switching element (MOS FET), 6,6a~6f parasitic diode, 7 , 7a to 7f blocking diode, 8,8A~8f freewheeling diode, 10 voltage detection unit, 11 CPU, 12 a DC voltage source, 13a to 13f switching element (IGBT other), 14 a to 14 c switching element (IGBT other), 15a ~15F IGBT such as an inverter each side arm of which is constituted by, 16 load device, 21 a gate, 22 a source, 23 a drain, 24 substrate (+ polarity n), 25 p layer, 26 n layer, 51 solar array 52 single-phase commercial power system, 53 system interconnection inverter device 61 step-up chopper circuit, 62 a filter circuit, 63 stations 系リレー、64 演算処理装置、101a〜101f スイッチング素子、102a〜102f 寄生ダイオード。 System relay, 64 processor, 101a to 101f switching elements, 102a-102f parasitic diode.

Claims (12)

  1. 少なくとも1つの片側アームを備え、 Comprising at least one side arm,
    前記片側アームは、寄生ダイオードを内蔵するスイッチング素子と、前記スイッチング素子と直列接続され前記スイッチング素子への逆流を抑止する逆流防止ダイオードと、前記スイッチング素子と前記逆流防止ダイオードとの直列回路に逆並列接続された還流ダイオードとを具備することを特徴とする電力変換装置。 The side arm, switching elements having a built-in parasitic diode, and a backflow prevention diode wherein the switching element connected in series to suppress the backflow into the switching element, the reverse parallel with the series circuit of the switching element and the blocking diode power conversion apparatus characterized by comprising a connected freewheeling diode.
  2. 前記スイッチング素子は、Super Junction構造のMOS FETであり、 The switching element is a MOS FET of the Super Junction structure,
    前記逆流防止ダイオードは前記MOS FETと逆方向に直列接続されることを特徴とする請求項1記載の電力変換装置。 The backflow prevention diode power converter according to claim 1, characterized in that it is connected in series with the MOS FET and the reverse direction.
  3. 前記逆流防止ダイオードに低耐圧素子を用いることを特徴とする請求項1または請求項2に記載の電力変換装置。 Power converter according to claim 1 or claim 2 characterized by using a low-voltage element in the blocking diode.
  4. 直列に接続された2つの片側アームから成る少なくとも1つのアームを備え、 Comprising at least one arm consists of two side arms which are connected in series,
    前記片側アームの一方は、MOS FETと、このMOS FETのソースとアノード側で接続するように直列接続され、前記MOS FETへの逆流を抑止するための逆流防止ダイオードと、前記MOS FETと前記逆流防止ダイオードとの直列回路に逆並列に接続された還流ダイオードとを具備し、 The one side arm, the MOS FET, connected in series so as to connect the source and the anode side of the MOS FET, and blocking diode for suppressing backflow into the MOS FET, the backflow and the MOS FET ; and a connected return diode in reverse parallel to the series circuit of the blocking diode,
    前記片側アームの他方は、IGBTまたはMOS FETと、このIGBTまたはMOS FETに並列に接続された還流ダイオードと、を具備することを特徴とする電力変換装置。 The other side arm, a power conversion device comprising an IGBT or MOS FET, a reflux diode connected in parallel with the IGBT or MOS FET, that comprises a.
  5. 前記片側アームを下張付二相変調によりPWM制御を行う制御手段を備えたことを特徴とする請求項1〜4のいずれかに記載の電力変換装置。 Power converter according to any one of claims 1 to 4, further comprising a control means for performing PWM control by a two-phase modulation with the lower clad the side arm.
  6. 前記片側アームを上張付二相変調によりPWM制御を行う制御手段を備えたことを特徴とする請求項1〜4のいずれかに記載の電力変換装置。 Power converter according to any one of claims 1 to 4, further comprising a control means for performing PWM control said side arm by overlayer with two-phase modulation.
  7. 第1のインバータとこの第1のインバータと負荷を介して接続された第2のインバータとを備え、 And a second inverter connected through a load to the first inverter and the first inverter,
    前記第1のインバータは、MOS FETと、このMOS FETのソースとアノード側で接続するように直列接続され、前記MOS FETへの逆流を抑止するための逆流防止ダイオードと、前記MOS FETと前記逆流防止ダイオードとの直列回路に逆並列に接続された還流ダイオードとを具備した片側アームを少なくとも1つ以上有し、 Wherein the first inverter includes a MOS FET, the MOS FET is of the series-connected so as to connect the source and the anode side, backflow and backflow prevention diode for suppressing to the MOS FET, the backflow and the MOS FET one side arm; and a reflux diode connected in inverse parallel with the series circuit of the blocking diode having at least one,
    前記第2のインバータは、スイッチング素子と、このスイッチング素子と並列に接続された還流ダイオードと、を具備した片側アームを少なくとも1つ有することを特徴とする電力変換装置。 Said second inverter, a power conversion device comprising a switching element, and the switching element connected to a freewheeling diode in parallel, that has at least one side arm provided with the.
  8. 制御手段を備え、 A control means,
    この制御手段は前記第1のインバータの各相電圧指令の電圧極性に応じて、前記第2のインバータの各相電圧を直流母線正側あるいは負側に張り付かせることを特徴とする請求項7に記載の電力変換装置。 The control means in accordance with the voltage polarity of the phase voltage command of the first inverter, claim 7, characterized in that stick to each phase voltage of the second inverter to the DC bus positive or negative side power converter according to.
  9. 少なくとも1つの片側アームをモジュール化したことを特徴とする請求項1〜6のいずれかに記載の電力変換装置。 Power converter according to claim 1, characterized in that a module of at least one side arm.
  10. 前記第1のインバータ及び前記第2のインバータの少なくとも一方を構成する1つ以上の片側アーム、または前記第1のインバータ及び前記第2のインバータの少なくとも一方のインバータをモジュール化したことを特徴とする請求項7または請求項8に記載の電力変換装置。 Characterized in that a module at least one of the inverter of the first inverter and one or more side arms constituting at least one of said second inverter and said first inverter and said second inverter, power converter according to claim 7 or claim 8.
  11. 請求項1〜10のいずれかに記載の電力変換装置を電動機等の負荷装置を駆動するインバータ駆動装置として用いることを特徴とする冷凍空調システム。 Refrigeration and air conditioning systems, which comprises using as an inverter drive unit for driving a load device such as an electric motor the power converter according to any one of claims 1 to 10.
  12. 請求項1〜10のいずれかに記載の電力変換装置の出力を給電系統に接続するとともに、前記電力変換装置に給電する直流電源として太陽電池を利用したことを特徴とする太陽光発電システム。 Photovoltaic systems, characterized in that as well as connecting the output of the power converter according to the feeding line to one of claims 1 to 10, using a solar cell as a DC power source for supplying power to the power converter.
JP2009073921A 2009-03-25 2009-03-25 Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system Pending JP2010226919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009073921A JP2010226919A (en) 2009-03-25 2009-03-25 Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009073921A JP2010226919A (en) 2009-03-25 2009-03-25 Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system

Publications (1)

Publication Number Publication Date
JP2010226919A true true JP2010226919A (en) 2010-10-07

Family

ID=43043495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009073921A Pending JP2010226919A (en) 2009-03-25 2009-03-25 Power conversion apparatus, refrigeration air-conditioning system and solarlight power-generation system

Country Status (1)

Country Link
JP (1) JP2010226919A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103138572A (en) * 2011-11-29 2013-06-05 株式会社东芝 Semiconductor switch and power conversion apparatus
JP2013247695A (en) * 2012-05-23 2013-12-09 Daikin Ind Ltd Electric power conversion system
JP2015089100A (en) * 2013-09-26 2015-05-07 株式会社デンソー Load drive device
JP2016116358A (en) * 2014-12-16 2016-06-23 富士電機株式会社 Semiconductor device and a semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016507A (en) * 2007-07-03 2009-01-22 Denso Corp Semiconductor apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016507A (en) * 2007-07-03 2009-01-22 Denso Corp Semiconductor apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103138572A (en) * 2011-11-29 2013-06-05 株式会社东芝 Semiconductor switch and power conversion apparatus
JP2013115933A (en) * 2011-11-29 2013-06-10 Toshiba Corp Semiconductor switch and power conversion equipment
US9893509B2 (en) 2011-11-29 2018-02-13 Kabushiki Kaisha Toshiba Semiconductor switch and power conversion apparatus
CN105024546A (en) * 2011-11-29 2015-11-04 株式会社东芝 Semiconductor switch and power conversion apparatus
US9257248B2 (en) 2011-11-29 2016-02-09 Kabushiki Kaisha Toshiba Semiconductor switch and power conversion apparatus
JP2013247695A (en) * 2012-05-23 2013-12-09 Daikin Ind Ltd Electric power conversion system
JP2015089100A (en) * 2013-09-26 2015-05-07 株式会社デンソー Load drive device
US9680394B2 (en) 2014-04-03 2017-06-13 Industrial Technology Research Institute Energy voltage regulator and control method applicable thereto
JP2016116358A (en) * 2014-12-16 2016-06-23 富士電機株式会社 Semiconductor device and a semiconductor package

Similar Documents

Publication Publication Date Title
Schweizer et al. Design and implementation of a highly efficient three-level T-type converter for low-voltage applications
Zhang et al. Survey on fault-tolerant techniques for power electronic converters
Kasper et al. Classification and comparative evaluation of PV panel-integrated DC–DC converter concepts
US7916505B2 (en) Method and apparatus for a leakage energy recovery circuit
Wilamowski et al. Power electronics and motor drives
US8089780B2 (en) Semiconductor switch and power conversion system provided with semiconductor switch
US20100078998A1 (en) Power electronic module pre-charge system and method
US20070040534A1 (en) System and method for power conversion
JPH10327585A (en) Power converter
US20100327837A1 (en) Power converter for traction control and transportation system
US20140300298A1 (en) Power stage precharging and dynamic braking apparatus for multilevel inverter
US20060267527A1 (en) System, apparatus and method for driving permanent magnet electrical machine
JP2011010487A (en) Power conversion device
JP2006296098A (en) Ac-ac converter
JP2003333851A (en) Commutation method for direct power converter
Franke et al. Comparison of a Z-source inverter and a voltage-source inverter linked with a DC/DC-boost-converter for wind turbines concerning their efficiency and installed semiconductor power
JP2006020405A (en) Semiconductor switch circuit
JP2007252055A (en) Power converter
US20120063187A1 (en) Inverter device
JP2009148106A (en) Power conversion circuit
JP2011029262A (en) Power converter
JP2003230276A (en) Control method for power converter
US20140092653A1 (en) Electronic circuit operating based on isolated switching power source
Jiao et al. Switching performance optimization of a high power high frequency three-level active neutral point clamped phase leg
Kranzer et al. Application of normally-off SiC-JFETs in photovoltaic inverters

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710