JP5775426B2 - 電子機器を製造するプロセス - Google Patents

電子機器を製造するプロセス Download PDF

Info

Publication number
JP5775426B2
JP5775426B2 JP2011253306A JP2011253306A JP5775426B2 JP 5775426 B2 JP5775426 B2 JP 5775426B2 JP 2011253306 A JP2011253306 A JP 2011253306A JP 2011253306 A JP2011253306 A JP 2011253306A JP 5775426 B2 JP5775426 B2 JP 5775426B2
Authority
JP
Japan
Prior art keywords
dielectric
dielectric material
phase
low
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011253306A
Other languages
English (en)
Other versions
JP2012119679A (ja
JP2012119679A5 (ja
Inventor
イリアン・ウー
ピン・リウ
アンソニー・ウィグルスワース
ナン−シン・フー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2012119679A publication Critical patent/JP2012119679A/ja
Publication of JP2012119679A5 publication Critical patent/JP2012119679A5/ja
Application granted granted Critical
Publication of JP5775426B2 publication Critical patent/JP5775426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/303Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups H01B3/38 or H01B3/302
    • H01B3/306Polyimides or polyesterimides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/42Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes polyesters; polyethers; polyacetals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/44Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins
    • H01B3/447Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins from acrylic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本開示は、種々の実施形態では、誘電層を備える薄膜トランジスタ(TFT)および/または他の電子機器に関する。誘電層は、本明細書に記載されるような、熱酸発生剤を含む誘電性組成物から作られる。これにより、誘電性組成物を低温短時間で硬化させることができ、ロール・ツー・ロール方式の製造プロセスおよび他のプロセスを用いることが可能になる。
TFTは、一般的に、基板と、導電性のゲート電極と、ソース電極およびドレイン電極と、ゲート電極をソース電極およびドレイン電極から分離している電気絶縁性のゲート誘電層と、ゲート誘電層と接触し、ソース電極とドレイン電極とをつなぐ半導体層とで構成されている。TFTの性能は、電界効果移動度と、トランジスタ全体の電流オン/オフ比とによって決定づけることができる。移動度が大きく、オン/オフ比が大きいことが望ましい。
有機薄膜トランジスタ(OTFT)は、無線周波数識別(RFID)タグおよびディスプレイ(例えば、標識、リーダ、液晶ディスプレイ)のバックプレーンスイッチング回路のような、高いスイッチング速度および/または高密度が必須ではない用途で用いることができる。また、OTFTは、物理的に小型であり、軽量であり、可とう性であるといった、魅力的な機械特性を有している。
有機薄膜トランジスタは、スピンコーティング、溶液キャスト法、浸漬コーティング、ステンシル/スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、インクジェット印刷、マイクロコンタクトプリントなど、またはこれらのプロセスの組み合わせのような、低コストの溶液系パターニングおよび堆積技術を用いて製造することができる。このようなプロセスは、一般的に、電子機器用のケイ素系薄膜トランジスタ回路を製造するのに用いられる複雑なフォトリソグラフィープロセスよりも単純で、費用対効果も高い。したがって、薄膜トランジスタ回路の製造において、これらの溶液系プロセスの使用を可能にするために、溶液で処理可能な材料が必要とされている。
この観点で、これらの溶液系プロセスによってゲート誘電層を作成してもよい。しかし、このようにして作られたゲート誘電層は、ピンホールを含まず、表面粗さが低く(または、表面平滑性が高く)、リーク電流が小さく、誘電定数が高く、破壊電圧が高く、ゲート電極に十分に接着し、他の機能を与えなければならない。また、誘電層と有機半導体層との界面が、TFTの性能に重大な影響を及ぼすため、ゲート誘電層は、半導体材料とも相性がよくなければならない。
ロール・ツー・ロール方式の製造は、現時点でもいくぶん開発中であるが、可とう性プラスチックまたは金属箔のロール上に電子機器を作成する、紙で用いられるグラビア印刷、オフセット印刷、フレキソ印刷のプロセスと似たプロセスを指す。薄膜トランジスタおよび他のデバイスを用いて製造された大きな回路を、これらの大きな基板(幅が数メートルまで、長さが50kmまでであってもよい)の上に簡単にパターニングすることができると考えられる。この種の製造は、特に、インチ単位の大きさのケイ素ウェハ上にフォトリソグラフィー技術を用いる通常の半導体製造プロセスと比較して、大スケールの低コストデバイスを可能にすると考えられる。
温度が低く、処理速度が大きいことがロール・ツー・ロール方式の製造にとって重要である。ロール・ツー・ロール方式の製造プロセスおよび他のプロセスを用いた電子機器の製造を可能にするために、低温および/または短時間で処理可能な誘電層および/または誘電性組成物を提供することが望ましいだろう。
また、室温で良好な貯蔵寿命を有し、高温ですばやく硬化または架橋する誘電性組成物を有することも望ましいだろう。
いくつかの実施形態では、電子機器およびこのような電子機器を製造するプロセスが開示されている。一般的に、誘電層は、本明細書に記載されるような、熱酸発生剤を含む誘電性組成物から作られる。この組成によって、比較的低い温度で、比較的短時間で誘電性組成物を硬化させることができる。この電子機器は、誘電層を備えており、この誘電層は、架橋する誘電性材料と熱酸発生剤とを含む。いくつかの実施形態では、電子機器は、薄膜トランジスタであり、特に、可とう性基板(例えば、低コストポリエチレンテレフタレート(PET))の上にある薄膜トランジスタである。
また、種々の実施形態では、基板の上に、誘電性材料、架橋剤および熱酸発生剤を含む誘電性組成物を堆積させることと;この誘電性組成物を加熱し、誘電性組成物を硬化させ、基板の上に誘電層を作成することとを含む、電子機器を製造するプロセスも開示されている。また、種々の用途によっては、半導体層を基板の上に作成してもよい。
熱酸発生剤は、アミンで保護されたヒドロカルビルスルホン酸、またはアミンで中和されたヒドロカルビルスルホン酸であってもよい。熱酸発生剤は、誘電性材料の約0.001〜約3wt%の量で存在してもよい。ある実施形態では、誘電性材料は、低k誘電性材料および高k誘電性材料を含む。低k誘電性材料は、誘電定数が4.0未満であってもよい。高k誘電性材料は、誘電定数が4.0以上であってもよい。
誘電性組成物を、約80℃〜約140℃の温度で加熱してもよい。誘電性組成物を約0.5分間〜約10分間加熱してもよい。
特定の実施形態では、誘電性組成物を約80℃〜約120℃の温度で約0.5分間〜約5分間加熱する。
また、誘電性材料と、架橋剤と、熱酸発生剤と、任意要素の溶媒とを含む誘電性組成物も開示されている。
誘電性材料は、酸感受性の誘電性材料を含んでいてもよい。ある実施形態では、誘電性材料は、低k誘電性材料と、高k誘電性材料とを含み、低k誘電性材料も、高k誘電性材料も、両方が溶媒に混和性である。
熱酸発生剤は、保護されたスルホン酸エステルポリマー、アミンで中和された置換ナフタレンスルホン酸、アミンで中和された置換ベンゼンスルホン酸、またはアミンで中和された過リン酸塩であってもよい。
熱酸発生剤は、誘電性組成物の約0.001〜約3wt%の量で存在してもよい。
誘電性組成物は、酸感受性の誘電性材料と、熱酸発生剤と、任意要素の溶媒とを含んでいてもよい。いくつかの実施形態では、酸感受性の誘電性材料は、有機シラン基を含む。
誘電層を備え、この誘電層が、誘電性組成物を含む組成物から作られる電子機器も開示されている。
以下は、図面の簡単な説明であり、本明細書に開示されている例示的な実施形態を示す目的で提示されており、本発明を限定する目的のためではない。
図1は、本開示にかかるTFTの第1の実施形態をあらわす。 図2は、本開示にかかるTFTの第2の実施形態をあらわす。 図3は、本開示にかかるTFTの第3の実施形態をあらわす。 図4は、本開示にかかるTFTの第4の実施形態をあらわす。
図1は、本開示にかかるボトム−ゲート型でボトム−コンタクト型のTFT構造を示す。TFT10は、ゲート電極18と接する基板16と、ゲート誘電層14とを備えている。ゲート電極18は、ここでは基板16の上側に示されているが、ゲート電極は、基板の中の凹部に配置されていてもよい。ゲート誘電層14が、ゲート電極18を、ソース電極20、ドレイン電極22、半導体層12と分離していることが重要である。半導体層12は、ソース電極20およびドレイン電極22を覆うように、これらの間にある。この半導体は、ソース電極20とドレイン電極22との間に所定のチャネル長を有する。
図2は、本開示にかかるボトム−ゲート型でトップ−コンタクト型の別のTFT構造を示す。TFT30は、ゲート電極38と接する基板36と、ゲート誘電層34とを備えている。半導体層32は、ゲート誘電層34の上部に配置されており、ゲート誘電層34をソース電極40およびドレイン電極42から分離している。
図3は、本開示にかかるボトム−ゲート型でボトム−コンタクト型のTFT構造を示す。TFT50は、ゲート電極としても作用し、ゲート誘電層54と接する基板56を備えている。ソース電極60、ドレイン電極62、半導体層52は、ゲート誘電層54の上部に配置されている。
図4は、本開示にかかるトップ−ゲート型でトップ−コンタクト型のTFT構造を示す。TFT70は、ソース電極80、ドレイン電極82、半導体層72と接する基板76を備えている。半導体層72は、ソース電極80およびドレイン電極82を覆うように、これらの間にある。ゲート誘電層74は、半導体層72の上部にある。ゲート電極78は、ゲート誘電層74の上部にあり、半導体層72とは接していない。
本開示のいくつかの局面は、誘電層を備え、この誘電層が熱酸発生剤を含む、電子機器(例えば、薄膜トランジスタ)に関する。ある実施形態では、誘電層は、単一の均一層であり、すなわち、言い換えると、複数の相が分離した材料で構成されているわけではない。本発明のさらなる局面は、相が分離した誘電性構造を備え、この誘電性構造が熱酸発生剤を含む、電子機器に関する。薄膜トランジスタという観点で、均一な誘電層または相が分離した誘電性構造は、「ゲート誘電体」と呼ばれてもよい。誘電性構造(相分離したもの、均一層の両方)を任意の適切な電子機器で用いてもよい。薄膜トランジスタ以外に、他の種類の適切な電子機器としては、例えば、内蔵キャパシタおよびエレクトロルミネセントランプが挙げられる。
本発明の誘導性構造を製造する際に、誘電性材料と、架橋剤と、熱酸発生剤と、場合により、溶媒または液体とを含む誘電性組成物が調製される。誘電性組成物は、室温での貯蔵寿命が約1ヶ月より長くてもよい(貯蔵寿命が3ヶ月より長い、または6ヶ月より長い場合を含む)。
ある実施形態では、誘電性組成物は、酸感受性の誘電性材料と、熱酸発生剤と、任意要素の溶媒とを含む。酸感受性の誘電性材料は、有機シラン基を含んでいてもよい。誘電層を含み、この誘電層が誘電性組成物から作られる電子機器も開示されている。
いくつかの実施形態では、任意の適切な絶縁性材料を誘電性材料として用いてもよい。さらなる実施形態では、誘電性材料は、熱によって架橋可能な誘電性材料である。用語「熱によって架橋可能な」は、誘電性材料が、加熱すると、さらなる架橋剤または誘電性材料自体の他の官能基と反応し、架橋した網目構造を生じることが可能な官能基を含むという事実を指す。誘電性材料は、異なる誘電定数を有する2種類以上の異なる材料を含んでいてもよい。例えば、誘電性材料は、低k誘電性材料と、高k誘電性材料とを含んでいてもよい。
用語「低k誘電性」および「高k誘電性」は、誘電性組成物および相が分離した誘電性構造の中の2種類の材料を(誘電定数に基づいて)区別するために用いられる。
いくつかの実施形態では、低k誘電性材料は、電気絶縁性であり、デバイス内の半導体層と相性がいいか、または、良好な適合性を有する。用語「相性がいい」および「適合性」は、半導体層が、低k誘電性材料を多く含む表面に隣接するか、または接する場合に、どのように電気的に十分に機能するかを指す。
いくつかの実施形態では、低k誘電性材料は、疎水性表面を有しており、したがって、ポリチオフェン半導体ポリマーと優れた満足のいく適合性を示す場合がある。いくつかの実施形態では、低k誘電性材料は、誘電定数(誘電率)が、例えば、4.0未満、または約3.5未満、または、特に、約3.0未満である。低k誘電性材料は、非極性の基または極性の低い基、例えば、メチル基、フェニレン基、エチレン基、Si−C、Si−O−Siなどを有していてもよい。低k誘電性材料は、シルセスキオキサンまたはかご型シルセスキオキサン(POSS)であってもよい。特定の実施形態では、低k誘電性材料は、ポリマーである。代表的な低k誘電性ポリマーとしては、限定されないが、ホモポリマー、例えば、ポリスチレン、ポリ(4−メチルスチレン)、ポリ(クロロスチレン)、ポリ(a−メチルスチレン)、ポリシロキサン、例えば、ポリ(ジメチルシロキサン)およびポリ(ジフェニルシロキサン)、ポリシルセスキオキサン、例えば、ポリ(エチルシルセスキオキサン)、ポリ(メチルシルセスキオキサン)、およびポリ(フェニルシルセスキオキサン)、ポリフェニレン、ポリ(1,3−ブタジエン)、ポリ(α−ビニルナフタレン)、ポリプロピレン、ポリイソプレン、ポリイソブチレン、ポリエチレン、ポリ(4−メチル−1−ペンテン)、ポリ(p−キシレン)、ポリ(シクロヘキシルメタクリレート)、ポリ(プロピルメタクリルPOSS−コ−メチルメタクリレート)、ポリ(プロピルメタクリルPOSS−コ−スチレン)、ポリ(スチリルPOSS−コ−スチレン)、ポリ(桂皮酸ビニル)などが挙げられる。特定の実施形態では、低k誘電性ポリマーは、ポリシルセスキオキサン、特に、ポリ(メチルシルセスキオキサン)である。誘電定数は、室温で、周波数1kHzで測定される。他の実施形態では、低k誘電性材料は、分子状ガラス化合物のような、分子状化合物である。
いくつかの実施形態では、低k誘電性ポリマーの表面は、膜としてキャスト成形される場合、表面エネルギーが低い。表面エネルギーを特性決定するために、水の前進接触角を用いてもよい。接触角が大きいことは、表面エネルギーが低いことを示す。いくつかの実施形態では、接触角は、80°以上であるか、または約90°より大きいか、または、特に、約95°よりも大きい。
いくつかの実施形態では、高k誘電性材料は、電気絶縁性であり、ヒドロキシル基、アミノ基、シアノ基、ニトロ基、C=O基などのような極性基を含む。いくつかの実施形態では、高k誘電性材料は、誘電定数が4.0以上、5.0以上、または、特に、6.0以上である。特定の実施形態では、高k誘電性材料は、ポリマーである。一般的な種類の高k誘電性ポリマーとしては、ポリイミド、ポリエステル、ポリエーテル、ポリアクリレート、ポリビニル、ポリケトン、ポリスルホンを挙げることができる。特定の代表的な高k誘電性ポリマーとしては、限定されないが、ホモポリマー、例えば、ポリ(4−ビニルフェノール)(PVP)、ポリ(ビニルアルコール)、ポリ(2−ヒドロキシルエチルメタクリレート)(PHEMA)、シアノエチル化ポリ(ビニルアルコール)(PVA)、シアノエチル化セルロース、ポリ(フッ化ビニリデン)(PVDF)、ポリ(ビニルピリジン)、これらのコポリマーなどが挙げられる。いくつかの実施形態では、高k誘電性材料は、PVP、PVAまたはPHEMAである。他の実施形態では、高k誘電性材料は、分子状ガラス化合物のような、分子状化合物である。
いくつかの実施形態では、高k誘電性ポリマーは、膜としてキャスト成形される場合、表面エネルギーが高い。水の前進接触角の観点で、角度は、例えば、80°より小さいか、または、約60°より小さいか、または約50°よりも小さい。
いくつかの実施形態では、低k誘電性材料の誘電定数に対する高k誘電性材料の誘電定数の大きさの差は、少なくとも約0.5、または少なくとも約1.0、または少なくとも約2.0、例えば、約0.5〜約200である。
いくつかの実施形態では、誘電性構造は、全体的な誘電定数が約4.0より大きいか、または約5.0より大きいか、特に、約6.0より大きい。全体的な誘電定数は、金属/誘電性構造/金属キャパシタを用いて特性決定してもよい。特に、薄膜トランジスタ用途の場合、いくつかの実施形態では、全体的な誘電定数が高いことが望ましく、その結果、このデバイスは、比較的低い電圧で操作することができる。
誘電性材料は、酸感受性であってもよい。特定の実施形態では、低k誘電性材料は、酸感受性である。本明細書で使用される場合、用語「酸感受性」は、室温で酸と接触すると安定ではない誘電性材料を指す。例えば、酸は、誘電性材料がHO、Oまたは材料自体と反応するのを触媒し、分子量、溶解度などの誘電性材料の特性を変える。酸感受性の誘電性材料は、低分子有機シラン、シランオリゴマー、ポリシロキサン、シルセスキオキサン、かご型シルセスキオキサン、ポリ(シルセスキオキサン)、またはこれらの組み合わせであってもよい。低分子有機シランは、式Si(R)を有し、ここで、各Rは、独立して、アルキルまたはアルコキシから選択される。シランオリゴマーは、式R’−[−Si(R)−]−R”を有し、ここで、R、R’、R”は、独立して、水素、アルキルまたはアルコキシから選択され、mは、1〜4である。
他の実施形態では、酸感受性低k誘電性材料は、シラン基を含むポリマーである。例示的なポリマーとしては、シラン基を含むポリアクリレート、ポリビニル、ポリイミド、ポリエステル、ポリエーテル、ポリケトン、またはポリスルホンが挙げられる。熱酸発生剤を用いることによって、酸感受性の誘電性材料を含む誘電性組成物は、室温で長い貯蔵寿命を有しつつ、高温でも依然として、熱酸発生剤から酸が放出されるため、すばやく架橋させることができる。
架橋剤は、誘電性組成物中に存在する。この誘電性組成物が、硬化中に2種類以上の相に分離させることができ2種類以上の材料(例えば、高k誘電性材料および低k誘電性材料)を含んでいる場合は、架橋剤によって、相全体で高k誘電性材料と低k誘電性材料との間に架橋を生じさせることができる。他の材料を誘電性組成物に加えてもよい。代表的な架橋剤としては、ポリ(メラミン−コ−ホルムアルデヒド)樹脂、オキサゾリン官能化架橋剤、保護されたポリイソシアネート、特定のジアミン化合物、ジチオール化合物、ジイソシアネートなどが挙げられる。
また、熱酸発生剤が、誘電性組成物中に存在する。熱酸発生剤は、加熱すると酸を発生し、誘電性材料の架橋を触媒し、良好な機械特性および電気特性を有する架橋した誘電層を生成する。また、熱酸発生剤は、一般的に、誘電性組成物中で良好な貯蔵寿命を有していなければならない。
特定の実施形態では、熱酸発生剤は、ヒドロカルビルスルホン酸である。用語「ヒドロカルビル」は、水素および炭素を含有する基を指し、置換されていてもよい。例示的なヒドロカルビルスルホン酸としては、ドデシルベンゼンスルホン酸、p−トルエンスルホン酸、アルキルナフタレンジスルホン酸が挙げられる。熱酸発生剤は、アミンで保護されたヒドロカルビルスルホン酸、またはアミンで中和されたヒドロカルビルスルホン酸であってもよい。市販の熱酸発生剤としては、NACURE(登録商標)5225、NACURE(登録商標)2501、NACURE(登録商標)2107、NACURE(登録商標)3483が挙げられ、これらはすべてKing Industriesから入手できる。
熱酸発生剤は、誘電層中、または誘電性組成物中に、誘電性材料の約0.001〜約3wt%の量で存在していてもよい(約0.1〜約2wt%を含む)。
1種類、2種類、またはそれ以上の適切な流体を、誘電性組成物で使用される液体(液相成長を促進する液体)または溶媒として用いてもよい。いくつかの実施形態では、液体/溶媒は、低k誘電性ポリマーおよび高k誘電性ポリマーを溶解することができる。液体/溶媒は、誘電性組成物の約0〜約98wt%であってもよい(約50wt%〜約90wt%を含む)。
また、無機ナノ粒子は、誘電層の全体的な誘電定数を上げるために、場合により含まれていてもよい。これらのナノ粒子は、誘電性ポリマーと反応せず、一般的に、誘電層全体に分散する。このナノ粒子は、粒径が約3nm〜約500nm、または約3nm〜約100nmである。任意の適切な無機ナノ粒子を用いてもよい。例示的なナノ粒子としては、金属ナノ粒子、例えば、Au、Ag、Cu、Cr、Ni、Pt、Pd;金属酸化物のナノ粒子、例えば、Al、TiO、ZrO、La、Y、Ta、ZrSiO、SrO、SiO、SiO、MgO、CaO、HfSiO、BaTiOおよびHfO;他の無機ナノ粒子、例えば、ZnSおよびSiが挙げられる。無機ナノ粒子を加えることは、いくつかの利点がある。第1に、全体的なゲート誘電層の誘電定数を高めることができる。第2に、金属ナノ粒子を加えると、この粒子は、ゲート誘電層のゲートの漏れを小さくするような電子トラップとして機能させることができる。
上に列挙した誘電性組成物中の各成分の濃度は、組成物の約0.001〜約99重量%までさまざまである。低k誘電性材料の濃度は、例えば、約0.1〜約30重量%、または約1〜約20重量%である。高k誘電性材料の濃度は、例えば、約0.1〜約50重量%、または約5〜約30重量%である。架橋剤の濃度は、誘電性ポリマーの濃度に依存して変わるだろう。架橋剤と誘電性ポリマーとの比率は、例えば、重量で約1:99〜約50:50、または約5:95〜約30:70である。触媒と誘電性ポリマーとの比率は、例えば、重量で約1:9999〜約5:95、または約1:999〜約1:99である。無機ナノ粒子は、例えば、約0.5〜約30重量%、または約1〜約10重量%であってもよい。
いくつかの実施形態では、低k誘電性材料と、高k誘電性材料とは、誘電性組成物中で相分離しない。句「相分離しない」は、低k誘電性材料と、高k誘電性材料とが、液体に溶解していることを意味する。用語「溶解する」は、低k誘電性材料と高k誘電性材料とが液体中に完全に溶解しているか、または部分的に溶解していることを示す。低k誘電性ポリマーと、高k誘電性ポリマーと、液体は、温度、圧力、組成の特定の範囲にわたって、単一相を形成するような混和性であってもよい。温度範囲は、例えば、0〜150℃、特にほぼ室温である。圧力は、一般的に、約1気圧である。液相成長前の誘電性組成物において、低k誘電性材料および高k誘電性材料は、例えば、低k誘電性ポリマーと高k誘電性ポリマーと液体の合計重量を基準として、約0.1〜約98重量%、または約0.5〜約50重量%で存在してもよい。低k誘電性材料と高k誘電性材料との比率は、例えば、約1:99〜99:1、または約5:95〜約95:5、特に、約10:90〜約40:60であってもよい(それぞれの比率で最初に引用されている値は、低k誘電性ポリマーをあらわす)。
液相成長前に、低k誘電性ポリマーと、高k誘電性材料と、液体が単一相(典型的には、透明溶液)を形成するように混和性であるような実施形態では、単一相は、光分散技術によって確認されるか、または、いかなる工具も用いることなく、肉眼で視覚的に検出されてもよい。
液相成長前に、誘電性組成物は、いくつかの実施形態では、低k誘電性材料および/または高k誘電性ポリマーの凝集物を含んでいてもよい。これらの凝集物は、例えば、可視光の波長よりも小さくてもよく、または、100nm未満、特に、50nm未満の大きさであってもよい。
誘電性組成物は、基板の上に液相成長する。任意の適切な液相成長技術を用いてもよい。
いくつかの実施形態では、液相成長は、1工程で達成されてもよい。用語「1工程」は、第1の誘電性材料および第2の誘電性材料を1種類の誘電性組成物から同時に液相成長させることを指す。
誘電性構造を製造する際に、本発明のプロセスは、低k誘電性材料と高k誘電性材料との相分離を起こさせ、2相を含む誘電性構造を作成することを含む。用語「起こさせる」は、液体を蒸発させると、液相成長中に同時に相分離が起こることを含む。また、用語「起こさせる」は、液相成長中および液相成長の後に、相分離を促進するための外部からの補助を含む。誘電性組成物を加熱して誘電性組成物を硬化させ、これにより誘電相を作成する。
「第1の相」および「第2の相」において、用語「相」は、化学組成のような特性が比較的均一である材料の1つ以上の領域を意味する。したがって、用語「相間」は、組成の勾配が存在する、相が分離した誘電性構造において、第1の相と第2の相との間の領域を指す。いくつかの実施形態では、誘電性構造は、順番に、第1の相、任意要素の相間、第2の相を含む。
いくつかの実施形態では、本発明の相が分離した誘電性構造の「相が分離した」性質は、第1の相および第2の相の以下の可能な代表的な任意の形態であらわされる:(1)相間(層の形態で)が、第1の相(層の形態で)と第2の相(層の形態で)との間に存在する;(2)ある相が、他の相の連続するマトリックス内に複数の「点」を形成する;(3)ある相が、他の相の連続するマトリックス内に複数の棒状の要素(例えば、円筒形)を形成する;(4)ある相が、他の相と相互に貫通し、両方とも連続した領域を形成する。いくつかの実施形態では、形態(2)、(3)または(4)が存在してもよいが、(1)は存在しない。
本発明の相が分離した誘電性構造の「相が分離した」性質は、第1の相および第2の相の形態に関し、種々の分析、例えば、以下のもの:走査型電子顕微鏡法(SEM)、原子間力顕微鏡法(AFM)による、誘電性構造の表面および断面の分析;および透過型電子顕微鏡法(TEM)による、誘電性構造の断面の分析によって決定することができる。光分散およびX線(広角および狭角のX線)分散のような他のツールを用いることもできる。
いくつかの実施形態では、相間を含む形態(1)は、界面層を有する従来の二層ゲート誘電体とは、相間が組成変化の勾配を含むという点で異なっており、一方、界面層は、勾配のある組成変化ではなく、不連続な組成変化を含む。いくつかの実施形態では、もうひとつの違いは、本発明の相間は、約10nm〜約50nmの範囲の厚みを含め、比較的厚く、典型的には、界面層の厚みが約5nm未満、特に、約3nm未満の従来の二層ゲート誘電体でみられるどの界面層よりも顕著に大きい。
いくつかの実施形態では、低k誘電性材料は、第1の相の大部分を占めており、高k誘電性材料は、第2の相の大部分を占めている。同様に、高k誘電性材料は、第1の相では少数であり、低k誘電性材料は、第2の相では少数である。用語「大部分」は、相が分離した誘電性構造の相において、低k誘電性材料および高k誘電性材料の合計重量の50重量%より多いことを意味する。用語「少数」は、相が分離した誘電性構造の相において、低k誘電性材料および高k誘電性材料の合計重量の50重量%より少ないことを意味する。
いくつかの実施形態では、低k誘電性材料は、半導体層に最も近い誘電性構造の領域において、高k誘電性相よりも高い濃度で存在する。言い換えれば、第1の相は、第2の相よりも半導体層に近い。
用語「領域」は、半導体層に最も近い、相分離した誘電性構造の薄片(誘電性構造の表面に平行)を指す。この領域は、低k誘電性材料および高k誘電性ポリマーの濃度を明らかにするために試験される。
2種類の誘電性ポリマーの濃度を明らかにするために、種々の方法を用いてもよい。
いくつかの実施形態の「領域」では、低k誘電性材料は、例えば、約60%〜100%、または約80%〜100%の範囲の濃度であり、高k誘電性材料は、約40%〜0%、または約20%〜0%の範囲の濃度である。
相分離を達成するために、いくつかの実施形態では、低k誘電性材料および高k誘電性材料は、意図的に、固体状態で混和しないか、または部分的に混和するように選択される。2種類の誘電性ポリマーの混和性(混合物が単一相を形成する能力)は、相互作用パラメーターχを観察することによって予想することができる。一般的にいえば、ある材料は、類似するもうひとつの材料と混和性である。
相が分離した誘電性構造が層状になっている実施形態(形態(1))では、第1の相は、厚みが、例えば、約1nm〜約500nm、または約5nm〜約200nm、または約5nm〜約50nmである。第2の相は、厚みが、例えば、約5nm〜約2マイクロメートル、または約10nm〜約500nm、または約100nm〜約500nmである。誘電性構造は、全体的な厚みが、例えば、約10nm〜約2マイクロメートル、または約200nm〜約1マイクロメートル、または約300〜約800nmである。
いくつかの実施形態では、相が分離した誘電性構造は、材料のブレンドを含む。いくつかの実施形態では、相が分離した材料のブレンドは、二成分系のブレンドである。他の実施形態では、相が分離した材料のブレンドは、それぞれ、第3の誘電性材料または第4の誘電性材料が加えられる場合、三成分系または四成分系のブレンドである。本明細書で使用される場合、用語「ブレンド」は、単に、2種類以上のポリマーが存在することを示し、第1の相および第2の相における低k誘電性材料および高k誘電性材料の濃度または分布を暗示するものではない。本開示のさらなる局面は、相が分離した材料ブレンドのゲート誘電体を備える薄膜トランジスタに関する。
いくつかの実施形態では、本発明の相が分離した誘電性構造は、意図的に作成した孔(空隙または開口部とも呼ばれる)、例えば、Lopatinら、米国特許第6,528,409号;Fosterら、米国特許第6,706,464号;Carterら、米国特許第5,883,219号に記載されるのと似たプロセスおよび材料を用いて作成されるものを含んでいる。他の実施形態では、本発明の相が分離した誘電性構造は、これらの意図的に作成した孔を含まない(しかし、特定の実施形態では、意図的に作成したのではなく、本発明のプロセスの望ましくない副生成物であるピンホールが存在していてもよい)。ピンホールの密度は、いくつかの実施形態では、例えば、1mm(平方ミリメートル)あたり50、または1mmあたり10未満、または1mmあたり5mmである。さらなる実施形態では、本発明の相が分離した誘電性構造は、ピンホールが存在しない。いくつかの実施形態では、誘電性構造中に孔を作成する工程が存在しない。
任意要素の界面層が、半導体層と相が分離した誘電性構造との間に存在していてもよい。界面層は、例えば米国特許第7,282,735号に開示される材料および手順を用いて調製されてもよく、この開示内容は、全体的に本明細書に参考として組み込まれる。
本開示の誘電性組成物は、いくつかの利点を有する。第1に、この組成物は、室温で保存したときに、貯蔵寿命が長い。言い換えると、組成物は、時間が経過しても、実質的に同じ化学的特性および物理的特性(例えば、粘度)を有する。これにより、再現可能な誘電層を製造することができる。第2に、高温で熱酸発生剤から放出された酸触媒は、硬化プロセスまたは架橋プロセスを促進し、硬化する温度が低くなり、時間が短くなる。このことは、低コスト可とう性基板に対するロール・ツー・ロール方式による製造では特に利益がある。高k誘電性材料と低k誘電性材料とを含む誘電性組成物の場合、異なる誘電性材料の複数工程による堆積は、1工程の特徴を用いることによって避けられる。相が分離した、ブレンドした誘電性材料は、異なるポリマーの利点を組み合わせることによって、さらに良好な特性を与える場合がある。
誘電性組成物中に熱酸発生剤が含まれることで、硬化時間が短くなり、基板が受ける処理温度を低くすることができる。従来の誘電性組成物は、140℃〜160℃の温度で熱によって硬化させる必要があるのに対し、本発明の誘電性組成物は、約80℃〜約140℃、または約80℃〜約120℃の温度で熱によって硬化させることができる。従来の誘電性組成物は、約30分間熱によって硬化させる必要があるのに対し、本発明の誘電性組成物は、約0.5分間〜約10分間、または約0.5分間〜約5分間で熱によって硬化させることができる。所望な場合、誘電性組成物は、硬化を開始する前に、まず乾燥させてもよい。用語「乾燥する」は、溶媒を除去することを指し、一方、用語「硬化する」は、誘電性組成物を架橋することを指す。乾燥および硬化は、同時に行ってもよい。
特定の実施形態では、誘電層は、ポリ(メチルシルセスキオキサン)と、ポリ(4−ビニルフェノール)と、架橋剤と、熱酸発生剤とを含む誘電性組成物から作られる。この誘電性組成物を、PET基板の上に堆積させる。
(電極)
ゲート電極は、金属薄膜、導電性ポリマー膜、導電性インクまたはペーストから製造される導電性膜であってもよく、または、基板自体が、ゲート電極、例えば、高濃度にドープされたケイ素であってもよい。ゲート電極の材料の例としては、限定されないが、アルミニウム、金、クロム、インジウムスズオキシド、導電性ポリマー、例えば、ポリスチレンスルホネートがドープされたポリ(3,4−エチレンジオキシチオフェン)(PSS−PEDOT)、カーボンブラック/グラファイトまたはコロイド状の銀をポリマーバインダーに分散させたもので構成される導電性インク/ペースト、例えば、ELECTRODAGTM(Acheson Colloids Companyから入手可能)が挙げられる。ゲート電極層は、金属または導電性金属酸化物の真空蒸発、スパッタリング、スピンコーティング、キャスト成形または印刷による、導電性ポリマー溶液または導電性インクからのコーティングによって調製することができる。ゲート電極層の厚みは、例えば、金属膜の場合、約10〜約200ナノメートルの範囲であり、ポリマー導電体の場合、約1〜約10マイクロメートルの範囲である。
(半導体層)
有機半導体層として用いるのに適した材料としては、アセン、例えば、アントラセン、テトラセン、ペンタセン、置換ペンタセン、ペリレン、フラーレン、フタロシアニン、オリゴチオフェン、ポリチオフェン、これらの置換誘導体が挙げられる。いくつかの実施形態では、有機半導体層は、液体処理可能な材料から作られる。適切な半導体材料の例としては、ポリチオフェン、オリゴチオフェン、米国特許第6,621,099号、第6,774,393号、第6,770,904号、第6,949,762号に記載の半導体ポリマーが挙げられ、この開示内容は、その全体が本明細書に参考として組み込まれる。さらに、適切な材料としては、「Organic Thin−film transistors for Large Area Electronics」、C.D.DimitrakopoulosおよびP.R.L.Malenfant、Adv.Mater.、Vol.12、No.2、pp.99−117(2002)に開示されている半導体ポリマーが挙げられ、この開示内容も、本明細書に参考として組み込まれる。
(ゲート誘電体)
ゲート誘電体の組成および作成を本明細書に記載している。いくつかの実施形態では、誘電体は、硬度に架橋した丈夫な層である。誘電層は、熱酸発生剤、または熱酸発生剤の分解生成物を含む。ある実施形態では、誘電体は、相分離していない均一層である。他の実施形態では、誘電体は、相が分離したゲート誘電体であり、ゲート誘電体の第1の相と第2の相とが互いに接している。他の実施形態では、相間は、第1の相と第2の相との間に存在する。いくつかの実施形態では、ゲート誘電体の第1の相が、半導体層と接しており;他の実施形態では、界面層は、第1の相と半導体層との間に存在する。いくつかの実施形態では、ゲート誘電体の第1の相および第2の相の両方が半導体層と接している。他の実施形態では、ゲート誘電体の第1の相および第2の相の両方が半導体層と接しており、半導体層と第1の相との接触面積が、薄膜トランジスタのチャネル領域(ソース電極とドレイン電極との間の領域)における半導体層と第2の相との接触面積よりも大きい。
ゲート誘電体、ゲート電極、半導体層、ソース電極、ドレイン電極が、任意の順序で基板の上に作られる。いくつかの実施形態では、ゲート電極および半導体層は、ゲート誘電層の反対側にあり、ソース電極およびドレイン電極は、両方とも半導体層と接している。句「任意の順序で」は、順次作成することと、同時に作成することを含む。例えば、ソース電極およびドレイン電極を同時に作成してもよく、順次作成してもよい。組成物、製造、電界効果移動度の操作は、Baoら、米国特許第6,107,117号に記載されており、この開示内容は、全体的に本明細書に参考として組み込まれる。用語「基板の上」は、基板の上部にある層および要素について、底部または支持板であるような基板に対する、種々の層および要素を指す。言い換えると、すべての要素は、すべてが基板と直接接していない場合であっても、基板の上にある。例えば、誘電層および半導体層は、一方の層が他の層よりも基板に近い場合であっても、両方とも基板の上にある。
(比較例1)
0.08グラムのポリ(4−ビニルフェノール)(PVP、Aldrich、Mw=25,000)および0.08グラムのメラミン−ホルムアルデヒド樹脂(Aldrich、n−ブタノール中、84wt%)を、1.0グラムのn−ブタノールに溶解した。その後、この混合物に、0.1グラムのポリ(メチルシルセスキオキサン)(PMSSQ)溶液(n−ブタノール中、約26wt%)を加えた。得られた誘電性組成物を0.2μmシリンジフィルターで濾過し、ガラス基板の上部に2000rpmで60秒間スピンコーティングした。80℃で約5分間乾燥した後、誘電層を140℃で30分間硬化させた。硬化させた後、誘電層の厚みは、530nmであると測定された。次いで、誘電層をn−ブタノールで十分に洗浄し、誘電層の厚みを再び測定した。膜の厚みが減っていないことがわかり、このことは、丈夫な誘電層であることを示すものであった。
(比較例2)
比較例1の配合物をガラス基板の上にスピンコーティングした。80℃で約5分間乾燥した後、誘電層を120℃で10分間硬化させた。n−ブタノールで洗浄した後、基板の上に膜は残らなかった。このことは、120℃で10分間硬化させた後、誘電層が適切に架橋しなかったことを示していた。
(比較例3)
比較例1の配合物をガラス基板の上にスピンコーティングした。80℃で約5分間乾燥した後、誘電層を140℃で2分間硬化させた。n−ブタノールで洗浄した後、基板の上に膜は残らなかった。このことは、140℃で2分間硬化させた後、誘電層が適切に架橋しなかったことを示していた。
(実施例1)
0.012グラムのNACURE(登録商標)5225(イソプロパノール中、有効成分25%)と、熱酸発生剤とを、比較例1の配合物に加えた。スピンコーティングし、乾燥させた後、誘電層を120℃で10分間硬化させた。次いで、得られた誘電層をn−ブタノールで十分に洗浄した。n−ブタノールで洗浄する前と後に、誘電性の厚みを測定した。洗浄後に膜の厚みは減っておらず、このことは、適切に架橋した丈夫な誘電層を示すものであった。
(実施例2)
実施例2は、実施例1に記載されるように行ったが、硬化を140℃で2分間行った。n−ブタノールで洗浄した後、膜の厚みの減少は観察されなかった。
(実施例3)
実施例3は、実施例1に記載されるように行ったが、硬化を120℃で2分間行った。n−ブタノールで洗浄した後、膜の厚みは、洗浄前の97%であった。
(まとめ)
表Aは、実施例の結果をまとめたものである。表Aでは、熱酸発生剤を加えることで、丈夫な架橋した誘電層をもたらしつつ、硬化温度を下げ、硬化時間を短くすることができることを示している。
(実施例4)
ポリエチレンテレフタレート基板の上に、アルミニウムゲート電極とともに薄膜トランジスタを製造した。熱酸発生剤を含む実施例1の配合物を、アルミニウムゲート電極の上部に2000rpmでスピンコーティングした後、120℃で10分間硬化させた。硬化させた後、ポリチオフェン、PQTを誘電層の上に1000rpmで120秒間スピンコーティングすることによって、半導体層を誘電層の上部に作成し、次いで、減圧乾燥機中、140℃で10分間アニーリングした。次いで、PQT半導体層の上部で金ソース/ドレイン電極を蒸発させ、デバイスを完成させた。
チャネル長が90μmであり、チャネル幅が1000μmのトランジスタをKeithley SCS−4200システムで特性決定した。このデバイスは、0.06cm/V・秒までの移動度を示し、オン/オフ比が10と高く、これは、140℃で30分間架橋した誘電層を有するデバイスと同様である。したがって、実施例4は、熱酸発生剤を誘電層/組成物に加えることが、トランジスタの性能に悪い影響を与えないことを示している。

Claims (2)

  1. 基板の上に、誘電性材料と、架橋剤と、熱酸発生剤とを含む誘電性組成物を堆積させることと;
    前記誘電性組成物を加熱してこの誘電性組成物を硬化させ、前記基板の上に誘電層を作成することとを含み、
    前記誘電性材料は、シルセスキオキサン、かご型シルセスキオキサン(POSS)、ポリシルセスキオキサン、シラン基を有するポリアクリレート、シラン基を有するポリビニル、シラン基を有するポリイミドシラン基を有するポリエステル、シラン基を有するポリエーテル、シラン基を有するポリケトン、シラン基を有するポリスルホンから選択されるケイ素含有材料を含み
    前記誘電性材料は、低k誘電性ポリマー及び高k誘電性ポリマーを含み、前記ケイ素含有材料は低k誘電性ポリマーであり、
    前記熱酸発生剤は、アミンで保護されたヒドロカルビルスルホン酸又はアミンで中和されたヒドロカルビルスルホン酸であることを特徴とする電子機器を製造するプロセス。
  2. 前記ケイ素含有材料は、シルセスキオキサン、かご型シルセスキオキサン(POSS)、ポリシルセスキオキサン及びこれらの混合物から選択される酸感受性誘電性材料であり、
    前記高k誘電性ポリマーは、ポリイミド、ポリエステル、ポリエーテル、ポリアクリレート、ポリビニル、ポリケトン、ポリスルホン、分子状ガラス化合物及びこれらの混合物から選択されることを特徴とする請求項1記載の電子機器を製造するプロセス。
JP2011253306A 2010-12-01 2011-11-18 電子機器を製造するプロセス Active JP5775426B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/957,445 US8623447B2 (en) 2010-12-01 2010-12-01 Method for coating dielectric composition for fabricating thin-film transistors
US12/957,445 2010-12-01

Publications (3)

Publication Number Publication Date
JP2012119679A JP2012119679A (ja) 2012-06-21
JP2012119679A5 JP2012119679A5 (ja) 2015-01-08
JP5775426B2 true JP5775426B2 (ja) 2015-09-09

Family

ID=46083117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011253306A Active JP5775426B2 (ja) 2010-12-01 2011-11-18 電子機器を製造するプロセス

Country Status (3)

Country Link
US (2) US8623447B2 (ja)
JP (1) JP5775426B2 (ja)
DE (1) DE102011087561B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325943A (zh) * 2013-05-16 2013-09-25 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制备方法
WO2015076358A1 (ja) 2013-11-21 2015-05-28 株式会社ニコン 配線パターンの製造方法およびトランジスタの製造方法
KR101680433B1 (ko) * 2014-11-25 2016-11-29 순천대학교 산학협력단 롤대롤 그라비아 인쇄기반 박막트랜지스터 제조방법, 박막트랜지스터 백플랜 제조방법, 백플랜 압력센서 및 스마트 장판의 제조방법
US10115785B1 (en) 2017-06-01 2018-10-30 Xerox Corporation Memory cells and devices
JP6926939B2 (ja) * 2017-10-23 2021-08-25 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69532491T2 (de) * 1994-07-29 2004-12-02 World Properties, Inc., Lincolnwood Fluorpolymer-Verbundmaterialien mit zwei oder mehreren keramischen Füllern zur unabhängigen Kontrolle über Dimensionsstabilität und Dielektrizitätskonstante
US6107117A (en) 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
US5883219A (en) 1997-05-29 1999-03-16 International Business Machines Corporation Integrated circuit device and process for its manufacture
US6528218B1 (en) 1998-12-15 2003-03-04 International Business Machines Corporation Method of fabricating circuitized structures
US6890448B2 (en) * 1999-06-11 2005-05-10 Shipley Company, L.L.C. Antireflective hard mask compositions
US6440642B1 (en) 1999-09-15 2002-08-27 Shipley Company, L.L.C. Dielectric composition
US6621099B2 (en) 2002-01-11 2003-09-16 Xerox Corporation Polythiophenes and devices thereof
US6770904B2 (en) 2002-01-11 2004-08-03 Xerox Corporation Polythiophenes and electronic devices generated therefrom
US6949762B2 (en) 2002-01-11 2005-09-27 Xerox Corporation Polythiophenes and devices thereof
CN100336137C (zh) 2002-01-28 2007-09-05 捷时雅株式会社 形成电介体的光敏组合物以及利用该组合物的电介体
US6528409B1 (en) 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US20030227014A1 (en) 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
US7041748B2 (en) * 2003-01-08 2006-05-09 International Business Machines Corporation Patternable low dielectric constant materials and their use in ULSI interconnection
JP4272441B2 (ja) * 2003-02-05 2009-06-03 株式会社リコー 有機能動素子及びそれを有する表示素子
DE10329262B3 (de) 2003-06-23 2004-12-16 Infineon Technologies Ag Verfahren zur Behandlung eines Substrates und ein Halbleiterbauelement
DE10330022A1 (de) * 2003-07-03 2005-01-20 Degussa Ag Verfahren zur Herstellung von Iow-k dielektrischen Filmen
US7223517B2 (en) * 2003-08-05 2007-05-29 International Business Machines Corporation Lithographic antireflective hardmask compositions and uses thereof
DE10340609A1 (de) 2003-08-29 2005-04-07 Infineon Technologies Ag Polymerformulierung und Verfahren zur Herstellung einer Dielektrikumsschicht
DE102004005247A1 (de) * 2004-01-28 2005-09-01 Infineon Technologies Ag Imprint-Lithographieverfahren
WO2005097883A2 (en) 2004-03-26 2005-10-20 King Industries, Inc. Method of producing a crosslinked coating in the manufacture of integrated circuits
US7282735B2 (en) 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
JP5087807B2 (ja) 2006-02-22 2012-12-05 東京応化工業株式会社 有機半導体素子の製造方法及びそれに用いる絶縁膜形成用組成物
WO2008047654A1 (fr) * 2006-10-12 2008-04-24 Sekisui Chemical Co., Ltd. Composition pour la formation d'un film, procédé de fabrication d'un film à motifs, et film d'isolation pour dispositif électronique
US7795614B2 (en) * 2007-04-02 2010-09-14 Xerox Corporation Device with phase-separated dielectric structure
US7754510B2 (en) * 2007-04-02 2010-07-13 Xerox Corporation Phase-separated dielectric structure fabrication process
US20090093114A1 (en) 2007-10-09 2009-04-09 Sean David Burns Method of forming a dual-damascene structure using an underlayer
KR101546222B1 (ko) * 2008-02-25 2015-08-20 허니웰 인터내셔널 인코포레이티드 공정가능한 무기 및 유기 중합체 배합물, 이의 제조방법 및 이의 용도
US8154080B2 (en) * 2008-12-05 2012-04-10 Xerox Corporation Dielectric structure having lower-k and higher-k materials
JP5533232B2 (ja) * 2009-06-29 2014-06-25 Jsr株式会社 ポジ型感放射線性組成物、硬化膜、層間絶縁膜、層間絶縁膜の形成方法、表示素子、及び層間絶縁膜形成用のシロキサンポリマー
US8163658B2 (en) * 2009-08-24 2012-04-24 International Business Machines Corporation Multiple patterning using improved patternable low-k dielectric materials
KR20120057467A (ko) * 2010-11-26 2012-06-05 삼성전자주식회사 실리콘 변성 그룹을 갖는 감광성 폴리이미드, 이를 포함하는 접착 조성물 및 반도체 패키지

Also Published As

Publication number Publication date
JP2012119679A (ja) 2012-06-21
DE102011087561B4 (de) 2023-10-05
DE102011087561A1 (de) 2012-06-06
US20140114002A1 (en) 2014-04-24
US9058981B2 (en) 2015-06-16
US8623447B2 (en) 2014-01-07
US20120142515A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5451784B2 (ja) エッジエミッティングレーザのモノリシックアレイ
US9076975B2 (en) Dielectric composition for thin-film transistors
JP4908447B2 (ja) 電子デバイス及び薄膜トランジスタ
JP5775426B2 (ja) 電子機器を製造するプロセス
JP2012119678A (ja) 誘電性組成物
US8154080B2 (en) Dielectric structure having lower-k and higher-k materials
KR101702600B1 (ko) 반도전성 잉크 조성물
KR20120060154A (ko) 박막 트랜지스터용 유전체 조성물

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141117

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20141117

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150703

R150 Certificate of patent or registration of utility model

Ref document number: 5775426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250