JP5774934B2 - 発振器、半導体部品及び電子機器 - Google Patents

Description

本発明は、水晶発振器等の発振器、発振器用の半導体部品、及び、発振器を含む電子機器に関する。

発振信号を出力する２つの端子を有する発振器が知られている（特許文献１）。特許文献１において、２つの端子の一方は高周波回路に接続され、当該端子から出力された発振信号はＰＬＬシンセサイザーの基準周波数に利用される。また、２つの端子の他方はデジタル回路に接続され、当該端子から出力された発振信号はクロック信号に利用される。

特開２００１−１５６５４７号公報

しかし、発振信号用の２以上の端子のうち、一部の端子は使用されないことが考えられる。

例えば、発振信号用の２以上の端子を有する発振器が、種々の機器に利用可能な汎用性のものとして製造・販売されている場合において、当該発振器が搭載される種々の機器には、２以上の端子（発振信号）を必要としない機器も存在する。このような機器に発振器が搭載される場合においては、発振器の内部のスイッチによって一部の端子からの発振信号の出力がオフされたり、及び／又は、一部の端子に機器の回路が接続されないことが考えられる。

また、例えば、発振信号用の２以上の端子を必要とする機器においても、当該機器の動作状態によって２以上の発振信号（端子）が不要となることが考えられる。そして、動作状態に応じて、発振器の内部のスイッチによって一部の端子からの発振信号の出力がオフされたり、及び／又は、機器の内部のスイッチによって一部の端子と回路との接続が切断されることが考えられる。

引用文献１では、このような一部の端子が使用されない可能性があること、この場合において、発振器の動作にどのような影響が生じるかについて、何ら開示されていない。

本発明の目的は、複数の端子のうち一部の端子が使用されない場合においても好適に動作可能な発振器、半導体部品及び電子機器を提供することにある。

本発明の一態様に係る発振器は、振動素子と、前記振動素子に電圧を印加して発振信号を生成する発振回路と、前記発振回路の出力側に接続されることにより前記発振信号を出力可能な第１端子及び第２端子と、前記発振回路の出力側と外部機器との前記第２端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、を有する。

好適には、前記接続補償回路は、容量素子、インダクタ及び抵抗素子の少なくともいずれか一つを含む回路素子と、前記発振回路の出力側と前記回路素子とを接続及び切断可能なスイッチと、を有する。

好適には、前記スイッチは、前記発振回路の出力側に対して、前記第２端子及び前記回路素子の一方を選択して接続する。

好適には、前記発振器は、前記発振回路の出力側と前記第２端子との間に位置するバッファを更に有し、前記回路素子は、前記スイッチにより前記バッファの出力側に接続される。

好適には、前記発振器は、前記発振回路の出力側と前記第２端子との間に位置し、入力される駆動制御信号に応じて前記発振回路の出力側から前記第２端子への前記発振信号の伝達を許容又は禁止するバッファを更に有し、前記スイッチは、前記駆動制御信号に基づいて、前記バッファが前記発振信号の伝達を許容しているときに前記発振回路の出力側と前記回路素子とを切断し、前記バッファが前記発振信号の伝達を禁止しているときに前記発振回路の出力側と前記回路素子とを接続する。

好適には、前記回路素子は、容量素子を含む。

好適には、前記容量素子は、可変容量素子である。

好適には、前記発振器は、前記可変容量素子の容量を指定する指定情報を保持するメモリを更に有し、前記可変容量素子は前記メモリに保持されている前記指定情報に基づいて設定される。

好適には、前記発振器は、温度センサと、前記温度センサの出力する温度信号及び前記メモリに保持されているデータに基づいて、温度変化による前記発振回路の周波数の変化を補償する温度補償回路と、を更に有する。

本発明の一態様に係る半導体部品は、振動素子と接続される半導体部品であって、前記振動素子に電圧を印加して発振信号を生成する発振回路と、前記発振回路の出力側に接続されることにより前記発振信号を出力可能な第１端子及び第２端子と、前記発振回路の出力側と外部機器との前記第２端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、を有する。

本発明の一態様に係る電子機器は、振動素子と、前記振動素子に電圧を印加して発振信号を生成する発振回路と、前記発振回路の発振回路の出力側に接続されることにより前記発振信号を出力可能な第１端子及び第２端子と、前記第１端子に接続された機器本体と、前記発振回路の出力側と前記機器本体との前記第２端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、を有する。

上記の構成によれば、発振器等は、複数の端子のうち一部の端子が使用されない場合においても好適に動作できる。

図１（ａ）及び図１（ｂ）は本発明の第１の実施形態に係る発振器の外観斜視図。 図１のＩＩ−ＩＩ線の断面図。 図１の発振器の信号処理系の構成を示すブロック図。 図４（ａ）及び図４（ｂ）は図１の発振器に入力される情報を説明する図。 本発明の第２の実施形態に係る発振器の信号処理系の構成を示すブロック図。 本発明の第３の実施形態に係る発振器の信号処理系の構成を示すブロック図。

以下、本発明の実施形態に係る発振器について、図面を参照して説明する。また、第２の実施形態以降において、既に説明した構成と同一又は類似する構成については、互いに同一の符号を付して説明を省略することがある。

＜第１の実施形態＞
図１（ａ）は、本発明の第１の実施形態に係る発振器１の外観斜視図であり、図１（ｂ）は、図１（ａ）とは反対方向から見た発振器１の外観斜視図である。

なお、発振器１は、いずれの方向が上方または下方とされてもよいものであるが、以下の実施形態では、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として、上面、下面等の語を用いることがあるものとする。

発振器１は、例えば、基体３と、基体３から露出する複数の端子５と、基体３から露出するデータ入力部７とを有している。

基体３は、例えば、概ね薄型の直方体状に形成されている。複数の端子５は、例えば、基体３の下面３ｂにおいて、下面３ｂの外周に沿って配置されている。データ入力部７は、例えば、基体３の側面３ｃに配置されている。複数の端子５及びデータ入力部７は、例えば、基体３の表面に設けられた導電層により形成されている。

発振器１は、複数の端子５のいずれかを介して、電力供給がなされ、また、必要な信号が入力される。そして、発振器１は、複数の端子５のいずれかを介して、発振信号等の信号を出力する。データ入力部７は、後述するメモリの内容を書き換えるために利用される。

図２は、図１（ａ）のＩＩ−ＩＩ線における断面図である。なお、図２では、発振器１を含む電子機器５１の一部を示している。

電子機器５１は、例えば、発振器１と、発振器１が実装される回路基板５３とを有している。

回路基板５３は、例えば、プリント配線基板である。発振器１は、基体３の下面３ｂを回路基板５３に対向させて配置され、複数の端子５と、回路基板５３のランド５５とがバンプ５７により接続されることにより、回路基板５３に実装されている。なお、回路基板５３は、電子機器５１にとっては電子機器５１の機器本体（発振器１以外の部分）に含まれる部材であり、発振器１にとっては発振器１外部の外部機器に含まれる部材である。

発振器１の基体３は、例えば、第１凹部９ａ及び第２凹部９ｂが形成された容器９と、第１凹部９ａを塞ぐ蓋体１１と、第２凹部９ｂに充填された樹脂部１３とを有している。そして、第１凹部９ａには振動素子１４が収容され、第２凹部９ｂには半導体部品１７が収容されている。

容器９は、特に図示しないが、例えば、セラミック等の絶縁材料からなる複数の基板をｚ方向に積層することにより構成されている。第１凹部９ａ及び第２凹部９ｂは、その基板に形成された開口により構成され、ｚ方向の互いに逆方向に凹となっている。第１凹部９ａの底面には、振動素子１４を実装するためのパッド２０が形成されている。第２凹部９ｂの底面には、半導体部品１７を実装するためのパッド２３が形成されている。容器９の内部には、振動素子１４と半導体部品１７との接続や半導体部品１７と端子５との接続のための配線１０が形成されている。

蓋体１１は、例えば、４２アロイ等の金属からなる平板であり、不図示の封止材を介して容器９に接着されている。樹脂部１３は、半導体部品１７が第２凹部９ｂに実装された後に溶融状態の樹脂が充填され、硬化されることにより形成されている。なお、樹脂部１３の第２凹部９ｂの底部からの高さは適宜に設定されてよい。

振動素子１４は、平板状に形成された水晶等の圧電体１５と、圧電体１５の両主面に設けられた電極１６とを有している。振動素子１４は、導電性接着剤１９によってパッド２０上に固定及び接続されている。

半導体部品（集積回路素子）１７は、例えば、その外形が概ね薄型の直方体状に形成されており、第２凹部９ｂの底面に対向する主面にパッド２１が形成されている。パッド２１は、バンプ２５により容器９に設けられたパッド２３に固定及び接続されている。複数のパッド２１及び２３は、半導体部品１７を振動素子１４と接続するためのものと、半導体部品１７を発振器１の端子５と接続するためのものとを含んでいる。

図３は、発振器１の信号処理系の構成を示すブロック図である。

発振器１は、上述のように、基体３に収容された振動素子１４及び半導体部品１７とを有している。また、半導体部品１７に設けられたパッド２１と、基体３に設けられた複数の端子５とは接続されている。

複数の端子５（パッド２１）にはそれぞれ、種々の電位又は信号が割り当てられている。具体的には、複数の端子５それぞれには、発振器１に付与される基準電位（基準電位信号ＧＮＤ）及び基準電位とは異なる電位（駆動電位信号Ｖｃｃ）、発振器１が出力する第１発振信号Ｏｕｔ１及び第２発振信号Ｏｕｔ２（以下、両者を区別せずに、「発振信号Ｏｕｔ」ということがある。）、発振器１に入力される駆動制御信号Ｅ／Ｄ及び電圧制御信号Ｖｃｏｎが割り当てられている。

なお、以下では、「端子５（Ｏｕｔ２）」のように、端子５又はパッド２１の符号の後に上記の信号の符号を付して、端子５又はパッド２１を互いに区別することがある。

基準電位信号ＧＮＤ及び駆動電位信号Ｖｃｃは、発振器１に直流電力を供給する信号である。なお、端子５（ＧＮＤ及びＶｃｃ）は、発振器１内の種々の機能部に接続されるが、図３では、その一部の接続のみを示している。

発振信号Ｏｕｔは、発振器１が生成する、一定の周波数で電位が変化する波状（パルス状のものも含む）の信号である。なお、第１発振信号Ｏｕｔ１及び第２発振信号Ｏｕｔ２は、周波数、波形及び位相の全て若しくは一部が同一の信号であってもよいし、全てが異なる信号であってもよい。本実施形態では、周波数、波形及び位相の全てが互いに同一の場合の構成を例示している。

駆動制御信号Ｅ／Ｄは、発振器１からの第２発振信号Ｏｕｔ２の出力及びその停止を制御するための信号である。電圧制御信号Ｖｃｏｎは、第１発振信号Ｏｕｔ１及び第２発振信号Ｏｕｔ２の周波数を制御するための信号である。

これらの信号は、以下に述べる構成によって利用又は生成される。

半導体部品１７は、発振信号Ｏｕｔを生成する発振回路２７と、生成された発振信号Ｏｕｔを出力する第１バッファ２９Ａ及び第２バッファ２９Ｂ（以下、両者を区別せずに、「バッファ２９」ということがある。）と、第２バッファ２９Ｂの駆動を制御する駆動制御部３１とを有している。

また、半導体部品１７は、温度センサ３３と、温度センサ３３の検出結果に応じて温度変化に起因する振動素子１４の周波数変化を補償する温度補償回路３５と、温度補償回路３５に参照されるメモリ３９とを有している。

さらに、半導体部品１７は、端子５（Ｏｕｔ２）を介した発振回路２７と回路基板５３（外部機器、機器本体）との導通状態の変化に起因する第１発振信号Ｏｕｔ１の周波数変化を補償する接続補償回路３７を有している。

発振回路２７は、例えば、振動素子１４に入力側及び出力側が接続されたインバータ４１と、インバータ４１の入力側と基準電位部との間に配置された第１容量素子４３Ａと、インバータ４１の出力側と基準電位部との間に配置された第２容量素子４３Ｂと（以下、単に「容量素子４３」といい、第１容量素子４３Ａ及び第２容量素子４３Ｂを区別しないことがある。）を有している。なお、発振回路２７は、この他、インバータ４１に対して並列に接続される帰還抵抗等を有するが、図示は省略する。

容量素子４３は、例えば、可変容量ダイオードにより構成されており、アノードが基準電位部に接続され、カソードがインバータ４１に接続されている。また、容量素子４３のカソードは、端子５（Ｖｃｏｎ）に接続されている。従って、端子５（Ｖｃｏｎ）から電圧制御信号Ｖｃｏｎが容量素子４３のカソードに入力されると、容量素子４３の容量が変化し、ひいては、発振信号Ｏｕｔの周波数が変化する。

バッファ２９は、例えば、インバータを含んで構成され、入力側が発振回路２７の出力部２７ａ（インバータ４１の出力側）に接続されている。バッファ２９は、発振回路２７からの信号を増幅する増幅部としても機能している。第１バッファ２９Ａは、第１発振信号Ｏｕｔ１を出力する機能部であり、出力側は端子５（Ｏｕｔ１）に接続されている。第２バッファ２９Ｂは、第２発振信号Ｏｕｔ２を出力する機能部であり、出力側は端子５（Ｏｕｔ２）に接続されている。

駆動制御部３１は、入力された駆動制御信号Ｅ／Ｄに基づいて、第２バッファ２９Ｂに対する電力供給を許容又は禁止する（第２バッファ２９Ｂの駆動状態（イネーブル状態・ディセーブル状態）を切り換える）機能部である。駆動制御部３１は、例えば、第２バッファ２９Ｂと端子５（Ｖｃｃ）との間に配置され、これらを接続又は切断するトランジスタ等のスイッチにより構成されている。

温度センサ３３は、例えば、サーミスタを含んで構成され、周囲の温度に応じた温度信号Ｔを出力する。温度信号Ｔは、温度補償回路３５に入力される。

温度補償回路３５は、特に図示しないが、例えば、３次関数発生回路を含んで構成されている。メモリ３９には、温度と、３次関数の係数及び定数とを対応付けたデータが保持されており、温度補償回路３５は、当該データを参照することにより、温度センサ３３の検出結果に応じた３次関数を出力する。出力された信号は、電圧制御信号Ｖｃｏｎに加算され、容量素子４３のカソードに印加される。

接続補償回路３７は、例えば、可変型の容量素子４５と、容量素子４５と第２バッファ２９Ｂの出力ノードとを接続及び切断可能なスイッチ４７と、容量素子４５の容量を制御する容量制御部４９とを有している。

容量素子４５は、第２バッファ２９Ｂの出力側（ひいては発振回路２７の出力部２７ａ）と基準電位部（ＧＮＤ）との間に配置されている。容量素子４５は、可変容量ダイオード等の適宜な容量素子により構成されてよい。

スイッチ４７は、第２バッファ２９Ｂの出力側に対して、容量素子４５及び端子５（Ｏｕｔ２）の一方を選択的に接続する。この接続の切り換えは、例えば、第２バッファ２９Ｂの駆動状態に応じて行われる。より具体的には、例えば、まず、駆動制御部３１に入力される駆動制御信号Ｅ／Ｄがスイッチ４７にも入力される。そして、スイッチ４７は、駆動制御信号Ｅ／Ｄが、第２バッファ２９Ｂをイネーブル状態とするイネーブル信号である場合には、第２バッファ２９Ｂと端子５（Ｏｕｔ２）とを接続し、駆動制御信号Ｅ／Ｄが、第２バッファ２９Ｂをディセーブル状態とするディセーブル信号である場合には、第２バッファ２９Ｂと容量素子４５とを接続する。スイッチ４７は、トランジスタ等のスイッチを含んで適宜に構成されてよい。

容量制御部４９は、メモリ３９に保持されている容量素子４５の容量を指定する指定情報Ｓ１を読み出し、その読み出した指定情報Ｓ１に応じた容量に容量素子４５の容量を設定する。例えば、容量制御部４９は、指定情報に応じた電圧を可変容量ダイオードにより構成された容量素子４５のカソードに印加する。

以上の構成を有する発振器１の作用を説明する。

端子５（Ｏｕｔ２）が使用されていない状態においては、端子５（Ｏｕｔ２）が使用されている状態に比較して、発振回路２７の出力部２７ａに付加されている容量が変化することがある。換言すれば、出力部２７ａと回路基板５３との端子５（Ｏｕｔ２）を介した導通状態の変化に応じて、出力部２７ａに付加される容量が変化することがある。そして、その容量の変化に起因して、発振回路２７の生成する発振信号、換言すれば、端子（Ｏｕｔ１）から出力される第１発振信号Ｏｕｔ１の周波数が変化する可能性がある。

そこで、発振器１は、端子５（Ｏｕｔ２）が使用されない場合においては容量素子４５を第２バッファ２９Ｂに接続して出力部２７ａに容量を付加することにより、端子５（Ｏｕｔ２）が使用されているときに出力部２７ａに付加される容量と、端子５（Ｏｕｔ２）が使用されていないときに出力部２７ａに付加される容量との差を縮小し、ひいては、第１発振信号Ｏｕｔ１の周波数の変化を補償する。

端子５（Ｏｕｔ２）が使用されない場合としては、例えば、電子機器５１の、回路基板５３を含む機器本体（発振器１から見れば外部機器）が第２発振信号Ｏｕｔ２を全く必要としておらず、端子５（Ｏｕｔ２）が基準電位に接続されたり、浮遊状態とされたりしており、回路に接続されていない場合が挙げられる。なお、本実施形態では、このような場合、第２バッファ２９Ｂは駆動制御部３１によりディセーブル状態とされることを想定している。

このような端子５（Ｏｕｔ２）に回路が接続されない場合、発振回路２７が、端子５（Ｏｕｔ２）に機器本体の回路が接続されて所定の大きさの容量が付加されることを想定して設計されている場合には、その想定されている容量が発振回路２７の出力部２７ａに付加されないことになる。

また、この場合において、駆動制御部３１によって第２バッファ２９Ｂがディセーブル状態であるときには、第２バッファ２９Ｂの構成によっては、端子５（Ｏｕｔ２）が使用されている場合（第２バッファ２９Ｂがイネーブル状態のとき）に比較して、第２バッファ２９Ｂにおける容量、及び／又は、第２バッファ２９Ｂの出力側の容量の発振回路２７の出力部２７ａに対する付加のされ方も変化する。

そこで、このような端子５（Ｏｕｔ２）に機器本体の回路が接続されない場合においては、想定されていた機器本体の容量と同等の容量に容量素子４５の容量が設定されることにより、周波数の変化が補償される。また、第２バッファ２９Ｂがディセーブル状態とされることに起因して出力部２７ａに付加される容量の変化の影響が無視できない場合においては、当該容量の変化も打ち消されるように容量素子４５の容量が設定されることにより、より好適に周波数の変化が補償される。

また、例えば、端子５（Ｏｕｔ２）が使用されない場合としては、回路基板５３を含む機器本体の動作状態によって、第２発振信号Ｏｕｔ２が不要となる場合が挙げられる。そして、機器本体の動作状態に応じて、第２バッファ２９Ｂがイネーブル状態・ディセーブル状態とされたり、及び／又は、機器本体の内部のスイッチによって端子５（Ｏｕｔ２）と機器本体の回路とが接続・切断されることが考えられる。

この場合、機器本体の内部のスイッチが固定接点と可動接点とからなり、第２バッファ２９Ｂと機器本体の回路との接続を物理的に切断するようなものであるときは、上述の機器本体が第２発振信号Ｏｕｔ２を全く必要としていない場合と概ね同様に容量素子４５の容量が設定されることにより、周波数の変化が補償される。

また、スイッチ４７及び機器内部のスイッチの構成によっては、機器本体の回路の容量の発振回路２７への付加のされ方が変化することになる。この場合においては、その変化に応じた発振回路２７に付加される容量の変化が打ち消されるように容量素子４５の容量が設定されることにより、周波数が補償される。なお、上述したように、第２バッファ２９Ｂの構成によっては、第２バッファ２９Ｂがディセーブル状態とされる影響も打ち消されるように容量素子４５の容量が設定されることにより、より好適に周波数の変化が補償される。

図４（ａ）及び図４（ｂ）は、容量素子４５の容量の設定方法を説明する図である。

図４（ａ）は、メモリ３９に保持されているデータの一例を示している。図４（ａ）の例では、メモリ３９は、３ビットの数字に対して容量素子４５の容量の値を対応付けて保持している。

図４（ｂ）は、端子５（Ｏｕｔ２）が使用されていないときにおいて、第１発振信号Ｏｕｔ１の周波数の目標値と測定値との差（周波数変動量）と、その周波数変動量においてデータ入力部７を介して発振器１に対して指定すべき３ビットの数字を例示している。

発振器１の製造者又はユーザは、まず、端子５（Ｏｕｔ２）が使用されていないときの周波数変動量を測定する。そして、図４（ｂ）に例示されるようなデータシートに基づいて、データ入力部７に対して入力する数字（ひいては容量）を特定し、その特定した数字をデータ入力部７に入力する。

データ入力部７に入力された数字は、メモリ３９に指定情報Ｓ１として保持される。そして、容量制御部４９は、指定情報Ｓ１を読み出し、指定情報Ｓ１に対応する容量（容量素子４５に印加すべき電圧でもよい。）を図４（ａ）に示すデータから特定し、その特定した容量に容量素子４５の容量を設定する。

なお、図４（ｂ）に示すデータシートは、必ずしも必要ではなく、周波数変動量の測定と、データ入力部７に対する数字の入力とを繰り返し行って、容量素子４５の容量を適切な値に設定してもよい。

また、この容量素子４５の設定例から理解されるように、容量素子４５の容量の設定にあたっては、端子５（Ｏｕｔ２）に接続されることが想定されていた外部機器の容量等の把握は必ずしも必要ではない。

以上の実施形態によれば、発振器１は、振動素子１４と、振動素子１４に電圧を印加して発振信号Ｏｕｔを生成する発振回路２７と、発振回路２７の出力部２７ａに接続されることにより発振信号Ｏｕｔを出力可能な端子５（Ｏｕｔ１）及び端子５（Ｏｕｔ２）と、出力部２７ａと外部機器（回路基板５３を含む）との端子５（Ｏｕｔ２）を介した導通状態の変化に応じた発振回路２７の周波数の変化を補償する接続補償回路３７とを有する。

従って、端子５（Ｏｕｔ２）が使用されないことによる周波数変動量を抑制し、より正確な周波数の第１発振信号Ｏｕｔ１を出力することができる。

接続補償回路３７は、容量素子、インダクタ及び抵抗素子の少なくともいずれか一つを含む回路素子（本実施形態では容量素子４５）と、出力部２７ａと回路素子とを接続及び切断可能なスイッチ４７と、を有する。

従って、簡便な構成により、周波数の変化を補償することができる。また、電圧制御信号Ｖｃｏｎ等に基づいて周波数を調整する容量素子４３とは別個に回路素子（容量素子４５）が設けられることにより、端子５（Ｏｕｔ２）に付加されるべき容量の大きさに適した構成の回路素子を選択することができる。その結果、例えば、容量素子４３とは容量のオーダーが異なる容量素子４５を選択することにより、発振器１全体として、より安価且つ正確に周波数の変化を補償することができる。

スイッチ４７は、第２バッファ２９Ｂの出力ノードに対して、端子５（Ｏｕｔ２）及び回路素子（容量素子４５）の一方を選択して接続する。

従って、端子５（Ｏｕｔ２）が使用されない種々の態様の相違の影響が低減されることが期待される。例えば、端子５（Ｏｕｔ２）は、基準電位が付与されたり、浮遊状態とされたり、外部機器の回路とスイッチを介して切断されたりするが、スイッチ４７によって第２バッファ２９Ｂの出力ノードと端子５（Ｏｕｔ２）とを切断（インピーダンスを高くするもの含む）することにより、その相違による出力部２７ａに付加される容量の変動量が抑制されることが期待される。

発振器１は、出力部２７ａと端子５（Ｏｕｔ２）との間に位置する第２バッファ２９Ｂを更に有し、回路素子（容量素子４５）は、スイッチ４７により第２バッファ２９Ｂの出力側に接続される。

従って、回路素子は、端子５（Ｏｕｔ２）に接続される外部機器の回路と同様に第２バッファ２９Ｂの出力ノードに接続されることになり、出力部２７ａに付加される容量を再現することが容易である。例えば、第２バッファ２９Ｂ及び容量素子４５の合成容量は、第２バッファ２９Ｂ及び外部機器の合成容量と同様に直列接続の合成容量となるから、第２バッファ２９Ｂ及び容量素子４５が並列接続されている場合（この場合も本願発明に含まれる）に比較して、合成容量の再現が容易である。

発振器１は、出力部２７ａと端子５（Ｏｕｔ２）との間に位置し、入力される駆動制御信号Ｅ／Ｄに応じて出力部２７ａから端子５（Ｏｕｔ２）への発振信号Ｏｕｔの伝達を許容又は禁止する第２バッファ２９Ｂを更に有する。スイッチ４７は、駆動制御信号Ｅ／Ｄに基づいて、第２バッファ２９Ｂが発振信号Ｏｕｔの伝達を許容しているときに出力部２７ａと回路素子（容量素子４５）とを切断し、第２バッファ２９Ｂが発振信号Ｏｕｔの伝達を禁止しているときに出力部２７ａと回路素子とを接続する。

従って、駆動制御信号Ｅ／Ｄが第２バッファ２９Ｂの制御だけでなく、スイッチ４７の制御にも利用されることになる。その結果、スイッチ４７の制御専用の信号を入力するための端子を新たに設けるような場合（この場合も本願発明に含まれる）に比較して、構成が簡素化され、また、発振器１が実装される回路基板５３の設計変更も不要となる。さらに、スイッチ４７は、電子機器５１の動作中に入力を制御可能な駆動制御信号Ｅ／Ｄに基づいて制御されることになるから、データ入力部７及びメモリ３９を介してスイッチ４７の接続・切断を指定する場合（この場合も本願発明に含まれる）に比較して、外部機器の動作状態に応じて出力部２７ａに付加される容量を変化させる制御が容易である。

スイッチ４７により第２バッファ２９Ｂの出力ノードに接続される回路素子は、容量素子４５を含む。

ここで、発振回路の周波数ｆを示す基本的な式（１／ｆ＝２π√（ＬＣ））により示されるように、周波数に大きな影響を及ぼすのはＬ（インダクタンス）及びＣ（キャパシタンス）である。従って、抵抗素子により周波数を調整する場合（この場合も本願発明に含まれる）よりも、回路素子の構成が簡素となる。

容量素子４５は、可変容量素子である。

従って、固定容量素子を用いた場合（この場合も本願発明に含まれる）に比較して、端子５（Ｏｕｔ２）に接続される（若しくは接続が想定されていた）外部機器に応じて適切な容量を出力部２７ａに付加し、周波数の変化をより正確に補償することができる。また、可変容量素子は、可変インダクタがインダクタンスを調整するよりも精度よく容量を調整させることができ、この観点からも好ましい。

発振器１は、容量素子４５の容量を指定する指定情報Ｓ１を保持するメモリ３９を更に有し、容量素子４５はメモリ３９に保持されている指定情報Ｓ１に基づいて設定される。

従って、容量素子４５の容量を調整するための信号を入力するための端子を新たに設ける（この態様も本願発明に含まれる）必要がない。その結果、回路基板５３の設計変更は不要であり、また、発振器１の小型化が期待される。

発振器１は、温度センサ３３と、温度センサ３３の出力する温度信号Ｔ及びメモリ３９に保持されているデータに基づいて、温度変化による発振回路２７の周波数の変化を補償する温度補償回路３５と、を更に有する。

従って、接続補償回路３７及び温度補償回路３５によって周波数の変化が補償されることになり、正確な周波数で第１発振信号Ｏｕｔ１が出力されることが期待される。さらに、メモリ３９が接続補償回路３７及び温度補償回路３５によって共用されているので、構成が簡素化される。

＜第２の実施形態＞
図５は、第２の実施形態の発振器２０１の信号処理系の構成を示すブロック図である。

発振器２０１は、半導体部品２１７の接続補償回路２３７の構成のみが第１の実施形態の発振器１と相違する。具体的には、スイッチ３４７は、第１バッファ２９Ａの出力側と、容量素子４５とを接続及び遮断可能に設けられている。スイッチ３４７は、駆動制御信号Ｅ／Ｄがディセーブル信号であるときに、第１バッファ２９Ａの出力側と容量素子４５とを接続する。

このような構成においても、端子５（Ｏｕｔ２）に付加されるべき容量を容量素子４５によって出力部２７ａに付加することができ、第１の実施形態と同様の効果が奏される。

＜第３の実施形態＞
図６は、第３の実施形態の発振器３０１の信号処理系の構成を示すブロック図である。

発振器３０１は、第１の実施形態をより簡素化した構成例である。具体的には、発振器３０１の半導体部品３１７では、駆動制御部３１は設けられていない。なお、端子５（Ｏｕｔ２）側の容量の変化は、端子５（Ｏｕｔ２）に外部機器の回路が接続されないことによる変化を想定している。

また、発振器３０１の接続補償回路３３７は、可変型の容量素子４５に代えて、固定型の容量素子３４５を有している。スイッチ４７に代えて設けられたスイッチ３４７は、第２バッファ２９Ｂの出力側と端子５（Ｏｕｔ２）との接続及び切断は行わず、第２バッファ２９Ｂの出力側と容量素子３４５との接続及び切断のみを行う。また、スイッチ３４７は、メモリ３９に保持されている情報に基づいて、当該接続及び切断を行う。

このような簡素化された構成においても、第１の実施形態と同様に、端子５（Ｏｕｔ２）が使用されないことによる周波数の変化を補償する効果が奏される。

なお、以上の実施形態において、端子５（Ｏｕｔ１及びＯｕｔ２）は本発明の発振器又は電子機器の第１端子及び第２端子の一例であり、パッド２１は本発明の半導体部品又は電子機器の第１端子及び第２端子の一例であり、電子機器５１の回路基板５３を含む部分は本発明の外部機器及び機器本体の一例である。

本発明は、以上の実施形態に限定されず、種々の態様で実施されてよい。

発振信号を出力可能な端子の数は、２つに限定されず、３つ以上であってもよい。この場合において、接続補償回路によって補償がなされる端子の数は、１つでもよいし、２以上であってもよい。

接続補償回路は、発振器内の半導体部品に設けられず、電子機器内の発振器外部の半導体部品等に設けられてもよい。

接続補償回路は、発振回路の出力側と回路素子（容量素子）とを接続及び切断するものに限定されない。例えば、接続補償回路は、発振回路の容量素子（４３）の容量を変化させるものであってもよい。また、例えば、接続補償回路は、回路素子を、発振回路の出力側以外の位置に接続するものであってもよい。

接続補償回路が発振回路の出力側に回路素子を接続するものである場合において、回路素子が接続される位置は、バッファよりも出力側の位置に限定されない。バッファよりも発振回路側の位置において発振回路の出力側に接続されてもよい。また、回路素子は、バッファに対して直列接続されるものに限定されず、バッファに対して並列に接続されるものであってもよい。

回路素子は、容量素子に限定されず、抵抗素子若しくはインダクタを含んで構成されていてもよい。また、回路素子は、容量素子そのもの等に限定されず、複数の受動素子及び／又は能動素子が組み合わされて構成された回路であってもよい。

実施形態では、容量制御部４９は、指定された容量（厳密には指定された数字に対応する容量）に容量素子の容量を制御したが、図４（ｂ）のデータに基づいて周波数変動量から容量を特定するまでのステップも、容量制御部４９が実行してもよい。逆に、容量制御部４９は、容量素子に印加する制御電圧が直接に入力されてもよい。

１…発振器、５…端子、１４…振動素子、２７…発振回路、３７…接続補償回路、４５…容量素子、４７…スイッチ。

Claims (10)

1. 振動素子と、
   前記振動素子に電圧を印加して発振信号を生成する発振回路と、
   前記発振回路の出力側に接続されることにより前記発振信号を出力可能な第１端子及び第２端子と、
   前記発振回路の出力側と外部機器との前記第２端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、
   を有し、
   前記接続補償回路は、
   容量素子、インダクタ及び抵抗素子の少なくともいずれか一つを含む回路素子と、
   前記発振回路の出力側と前記回路素子とを接続及び切断可能なスイッチと、を有する
   発振器。
2. 前記スイッチは、前記発振回路の出力側に対して、前記第２端子及び前記回路素子の一方を選択して接続する
   請求項１に記載の発振器。
3. 前記発振回路の出力側と前記第２端子との間に位置するバッファを更に有し、
   前記回路素子は、前記スイッチにより前記バッファの出力側に接続される
   請求項１又は２に記載の発振器。
4. 前記発振回路の出力側と前記第２端子との間に位置し、入力される駆動制御信号に応じて前記発振回路の出力側から前記第２端子への前記発振信号の伝達を許容又は禁止するバッファを更に有し、
   前記スイッチは、前記駆動制御信号に基づいて、前記バッファが前記発振信号の伝達を許容しているときに前記発振回路の出力側と前記回路素子とを切断し、前記バッファが前記発振信号の伝達を禁止しているときに前記発振回路の出力側と前記回路素子とを接続する
   請求項１又は２に記載の発振器。
5. 前記回路素子は、容量素子を含む
   請求項１〜４のいずれか１項に記載の発振器。
6. 前記容量素子は、可変容量素子である
   請求項５に記載の発振器。
7. 前記可変容量素子の容量を指定する指定情報を保持するメモリを更に有し、
   前記可変容量素子は前記メモリに保持されている前記指定情報に基づいて設定される
   請求項６に記載の発振器。
8. 温度センサと、
   前記温度センサの出力する温度信号及び前記メモリに保持されているデータに基づいて、温度変化による前記発振回路の周波数の変化を補償する温度補償回路と、
   を更に有する
   請求項７に記載の発振器。
9. 振動素子と接続される半導体部品であって、
   前記振動素子に電圧を印加して発振信号を生成する発振回路と、
   前記発振回路の出力側に接続されることにより前記発振信号を出力可能な第１端子及び第２端子と、
   前記発振回路の出力側と外部機器との前記第２端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、
   を有し、
   前記接続補償回路は、
   容量素子、インダクタ及び抵抗素子の少なくともいずれか一つを含む回路素子と、
   前記発振回路の出力側と前記回路素子とを接続及び切断可能なスイッチと、を有する 半導体部品。
10. 振動素子と、
    前記振動素子に電圧を印加して発振信号を生成する発振回路と、
    前記発振回路の出力側に接続されることにより前記発振信号を出力可能な第１端子及び第２端子と、
    前記第１端子に接続された機器本体と、
    前記発振回路の出力側と前記機器本体との前記第２端子を介した導通状態の変化に応じた前記発振回路の周波数の変化を補償する接続補償回路と、
    を有し、
    前記接続補償回路は、
    容量素子、インダクタ及び抵抗素子の少なくともいずれか一つを含む回路素子と、
    前記発振回路の出力側と前記回路素子とを接続及び切断可能なスイッチと、を有する
    電子機器。

Images