JP5769990B2 - Colpitts oscillation circuit - Google Patents

Colpitts oscillation circuit Download PDF

Info

Publication number
JP5769990B2
JP5769990B2 JP2011056321A JP2011056321A JP5769990B2 JP 5769990 B2 JP5769990 B2 JP 5769990B2 JP 2011056321 A JP2011056321 A JP 2011056321A JP 2011056321 A JP2011056321 A JP 2011056321A JP 5769990 B2 JP5769990 B2 JP 5769990B2
Authority
JP
Japan
Prior art keywords
oscillation
voltage
transistor
emitter
colpitts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011056321A
Other languages
Japanese (ja)
Other versions
JP2012195646A (en
Inventor
佐藤　裕樹
裕樹 佐藤
大輔 坂田
大輔 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2011056321A priority Critical patent/JP5769990B2/en
Publication of JP2012195646A publication Critical patent/JP2012195646A/en
Application granted granted Critical
Publication of JP5769990B2 publication Critical patent/JP5769990B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、出力波形歪を改善したコルピッツ発振回路に関する。   The present invention relates to a Colpitts oscillation circuit with improved output waveform distortion.

従来例のコルピッツ発振回路４０を図８に示す（例えば、非特許文献１参照）。このコルピッツ発振回路４０はコレクタ接地型であり、Ｑ１は発振トランジスタ、Ｒ１，Ｒ２は発振トランジスタＱ１のバイアス抵抗、Ｃ１，Ｃ２は発振周波数を決める正帰還用キャパシタ、Ｘは水晶振動子あるいは圧電セラミック振動子等からなる振動子、Ｃ３は発振周波数調整用キャパシタ、Ｃ４は電源安定化用キャパシタである。   A conventional Colpitts oscillation circuit 40 is shown in FIG. 8 (see, for example, Non-Patent Document 1). The Colpitts oscillation circuit 40 is a grounded collector type, Q1 is an oscillation transistor, R1 and R2 are bias resistors of the oscillation transistor Q1, C1 and C2 are positive feedback capacitors that determine the oscillation frequency, and X is a crystal resonator or piezoelectric ceramic vibration. An oscillator composed of a child, C3 is an oscillation frequency adjusting capacitor, and C4 is a power source stabilizing capacitor.

このコルピッツ発振回路４０は、発振トランジスタＱ１の動作電流が抵抗Ｒ１，Ｒ２で設定され、発振トランジスタＱ１の増幅度βが十分に大きいとすると、抵抗Ｒ１に流れるベース電流による電圧降下はほぼ無視できるので、電源電圧Ｖccと、発振トランジスタＱ１のベース・エミッタ間電圧Ｖbeと、抵抗Ｒ２とによって動作電流が定まる、比較的低電圧電源に向いた発振回路である。   In the Colpitts oscillation circuit 40, if the operating current of the oscillation transistor Q1 is set by the resistors R1 and R2, and the amplification degree β of the oscillation transistor Q1 is sufficiently large, the voltage drop due to the base current flowing through the resistor R1 can be almost ignored. This is an oscillation circuit suitable for a relatively low voltage power supply, in which the operating current is determined by the power supply voltage Vcc, the base-emitter voltage Vbe of the oscillation transistor Q1, and the resistor R2.

このコルピッツ発振回路４０は、電源投入により発振動作が開始して発振が成長し、振動子Ｘの側の損失と発振トランジスタＱ１から供給される電力がバランスしたところで発振が安定する。発振出力は、例えば、発振トランジスタＱ１のエミッタから取り出される。このコルピッツ発振回路４０は、この発振が確実に行われることを重視するため、使用する振動子の等価抵抗に比べて、例えば５倍程度の負性抵抗になるように目標動作電流を定めることが行われる。   The Colpitts oscillation circuit 40 starts to oscillate when the power is turned on, and the oscillation grows. The oscillation stabilizes when the loss on the vibrator X side and the power supplied from the oscillation transistor Q1 are balanced. The oscillation output is extracted from the emitter of the oscillation transistor Q1, for example. Since the Colpitts oscillation circuit 40 places importance on ensuring that this oscillation is performed, the target operating current may be determined so that the negative resistance is, for example, about five times the equivalent resistance of the vibrator to be used. Done.

稲葉保著、「発振回路の設計と応用」、１７９頁、ＣＱ出版社、１９９３年１２月２５日初版発行。Yasuo Inaba, “Design and Application of Oscillation Circuits”, 179 pages, CQ Publishing Co., Ltd., first published on December 25, 1993.

ところが、負性抵抗の大きな回路にすると、発振が安定した定常状態での発振振幅が大きくなるので、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceが飽和領域に入ってしまい、発振する正弦波の波形に大きな歪が発生してしまう問題点があった。   However, if a circuit with a large negative resistance is used, the oscillation amplitude in a steady state where oscillation is stable increases, so the collector-emitter voltage Vce of the oscillation transistor Q1 enters the saturation region, and the waveform of the sine wave that oscillates. There is a problem that large distortion occurs.

本発明の目的は、発振の定常状態において発振波形の歪みを低減することにある。   An object of the present invention is to reduce distortion of an oscillation waveform in a steady state of oscillation.

上記目的を達成するために、請求項１にかかる発明のコルピッツ発振回路は、コルピッツ発振回路本体と、該コルピッツ発振回路本体の発振トランジスタのエミッタとコレクタの差電圧の最小値を検出する最小値検出手段と、該最小値検出手段で検出された前記最小値と前記発振トランジスタのコレクタ・エミッタ間飽和電圧とを比較する判定手段とを備え、該判定手段の判定結果に応じて、前記発振トランジスタのコレクタ・エミッタ間電圧が飽和領域に入らないように、前記発振トランジスタのベース電圧が制御されるようにしたコルピッツ発振回路において、前記発振トランジスタはエミッタ接地されてなり、前記最小値検出手段は、前記発振トランジスタのコレクタ電圧のボトムホールド値から前記発振トランジスタのエミッタ電圧を減算した差電圧を検出する手段であることを特徴とする。
請求項２にかかる発明は、請求項１に記載のコルピッツ発振回路において、前記発振トランジスタを発振ＦＥＴに置き換え、ベースをゲートに、コレクタをドレインに、エミッタをソースに置き換えたことを特徴とする。
To achieve the above object, a Colpitts oscillation circuit according to a first aspect of the present invention comprises a Colpitts oscillation circuit body and a minimum value detection for detecting a minimum value of a differential voltage between an emitter and a collector of the oscillation transistor of the Colpitts oscillation circuit body. And a determination means for comparing the minimum value detected by the minimum value detection means with the collector-emitter saturation voltage of the oscillation transistor, and according to the determination result of the determination means, In the Colpitts oscillation circuit in which the base voltage of the oscillation transistor is controlled so that the collector-emitter voltage does not enter the saturation region, the oscillation transistor is grounded at the emitter, and the minimum value detecting means includes the minimum value detecting means, The emitter voltage of the oscillation transistor from the bottom hold value of the collector voltage of the oscillation transistor Characterized in that it is a means for detecting the subtracted difference voltage.
The invention according to claim 2 is the Colpitts oscillation circuit according to claim 1 , wherein the oscillation transistor is replaced with an oscillation FET, the base is replaced with a gate, the collector is replaced with a drain, and the emitter is replaced with a source.

本発明によれば、発振トランジスタのコレクタ・エミッタ間電圧が飽和状態に入ったことを判定して発振トランジスタのベース電圧を制御し、発振トランジスタが飽和領域に入らないようにするので、発振トランジスタの動作電流が調整され、振動子の側に供給される電力を調整でき、正弦波の発振波形の歪を低減することができる。   According to the present invention, it is determined that the collector-emitter voltage of the oscillation transistor has entered the saturation state, and the base voltage of the oscillation transistor is controlled so that the oscillation transistor does not enter the saturation region. The operating current is adjusted, the power supplied to the vibrator side can be adjusted, and distortion of the sine wave oscillation waveform can be reduced.

本発明の第１の実施例のコルピッツ発振回路の回路図である。1 is a circuit diagram of a Colpitts oscillation circuit according to a first exemplary embodiment of the present invention. 本発明の第２の実施例のコルピッツ発振回路の回路図である。It is a circuit diagram of a Colpitts oscillation circuit of the 2nd example of the present invention. 本発明の第３の実施例のコルピッツ発振回路の回路図である。It is a circuit diagram of a Colpitts oscillation circuit of the 3rd example of the present invention. 本発明の第４の実施例のコルピッツ発振回路の回路図である。It is a circuit diagram of the Colpitts oscillation circuit of the 4th Example of this invention. 本発明の第５の実施例のコルピッツ発振回路の回路図である。It is a circuit diagram of the Colpitts oscillation circuit of the 5th Example of this invention. ボトムホールド回路の動作説明図である。It is operation | movement explanatory drawing of a bottom hold circuit. ピークホールド回路の動作説明図である。It is operation | movement explanatory drawing of a peak hold circuit. 従来のコルピッツ発振回路の回路図である。It is a circuit diagram of a conventional Colpitts oscillation circuit.

＜第１の実施例＞
図１に本発明の第１の実施例のコレクタ接地型のコルピッツ発振回路を示す。１０はコレクタ接地型のコルピッツ発振回路本体、２０はＶce最小値検出回路、３０は判定回路である。コルピッツ発振回路本体１０は、発振トランジスタＱ１、バイアス抵抗Ｒ２，Ｒ３、発振周波数を決める正帰還用キャパシタＣ１，Ｃ２、水晶振動子あるいは圧電セラミック振動子の振動子Ｘ等を備える。Ｖce最小値検出回路２０は、発振トランジスタＱ１のコレクタ電圧Ｖｃからエミッタ電圧Ｖｅを減算する減算器２１と、その減算器２１の出力電圧Ｖ１のボトム値ＶＬを保持するボトムホールド回路２２とから構成される。判定回路３０は、発振トランジスタＱ１のコレクタ・エミッタ間飽和電圧Ｖce_satに設定された基準電圧源３１と、演算増幅器３２とから構成されている。演算増幅器３２の非反転入力端子にはボトムホールド回路２２の出力電圧ＶＬが入力し、反転入力端子には基準電圧源３１の電圧Ｖce_satが入力する。発振出力は発振トランジスタＱ１のエミッタから取り出される。 <First embodiment>
FIG. 1 shows a collector grounded Colpitts oscillation circuit according to a first embodiment of the present invention. Reference numeral 10 denotes a collector grounded Colpitts oscillation circuit body, 20 denotes a Vce minimum value detection circuit, and 30 denotes a determination circuit. The Colpitts oscillation circuit main body 10 includes an oscillation transistor Q1, bias resistors R2 and R3, positive feedback capacitors C1 and C2 for determining an oscillation frequency, a vibrator X of a crystal vibrator or a piezoelectric ceramic vibrator, and the like. The Vce minimum value detection circuit 20 includes a subtractor 21 that subtracts the emitter voltage Ve from the collector voltage Vc of the oscillation transistor Q1, and a bottom hold circuit 22 that holds the bottom value VL of the output voltage V1 of the subtractor 21. The The determination circuit 30 includes a reference voltage source 31 set to the collector-emitter saturation voltage Vce_sat of the oscillation transistor Q1 and an operational amplifier 32. The output voltage VL of the bottom hold circuit 22 is input to the non-inverting input terminal of the operational amplifier 32, and the voltage Vce_sat of the reference voltage source 31 is input to the inverting input terminal. The oscillation output is taken out from the emitter of the oscillation transistor Q1.

このコルピッツ発振回路では、減算器２１から出力する電圧Ｖ１は発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceの反転電圧であり、ボトムホールド回路２２において、図６に示すように、その反転電圧の振幅のボトム値を示す電圧ＶＬが出力する。この電圧ＶＬは発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceの最低電圧であり、発振振幅が大きくなるほど低下する。そして、その電圧ＶＬが基準電圧源３１の電圧Ｖce_satよりも低くなると、演算増幅器３２の出力電圧Ｖ２が低下する。この電圧Ｖ２は、抵抗Ｒ３を経由して発振トランジスタＱ１のベースに印加しているので、その発振トランジスタＱ１の動作電流が減少する。   In this Colpitts oscillation circuit, the voltage V1 output from the subtractor 21 is an inverted voltage of the collector-emitter voltage Vce of the oscillation transistor Q1, and the bottom hold circuit 22 has an amplitude of the inverted voltage as shown in FIG. A voltage VL indicating the bottom value is output. This voltage VL is the lowest voltage of the collector-emitter voltage Vce of the oscillation transistor Q1, and decreases as the oscillation amplitude increases. When the voltage VL becomes lower than the voltage Vce_sat of the reference voltage source 31, the output voltage V2 of the operational amplifier 32 decreases. Since this voltage V2 is applied to the base of the oscillation transistor Q1 via the resistor R3, the operating current of the oscillation transistor Q1 decreases.

このように、発振振幅が大きくなり、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceが飽和領域に入るようになると、発振トランジスタＱ１のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタＱ１の飽和による発振波形の歪みを低減することができる。   As described above, when the oscillation amplitude is increased and the collector-emitter voltage Vce of the oscillation transistor Q1 enters the saturation region, control is performed in the direction of lowering the base voltage of the oscillation transistor Q1, so that the operating current decreases. The distortion of the oscillation waveform due to the saturation of the oscillation transistor Q1 can be reduced.

＜第２の実施例＞
図２に本発明の第２の実施例のコレクタ接地型のコルピッツ発振回路を示す。図１に示したものと同じものには同じ符号を付けた。Ｖce最小値検出回路２０Ａは、減算器２１とピークホールド回路２３からなる。ピークホールド回路２３は発振トランジスタＱ１のエミッタ電圧Ｖｅのピーク値ＶＨを保持する。判定回路３０は、演算増幅器３２の非反転入力端子に減算器２１の出力電圧Ｖ３が入力し、反転入力端子に基準電圧源３１の電圧Ｖce_satが入力する。 <Second embodiment>
FIG. 2 shows a collector grounded Colpitts oscillation circuit according to a second embodiment of the present invention. The same components as those shown in FIG. The Vce minimum value detection circuit 20A includes a subtractor 21 and a peak hold circuit 23. The peak hold circuit 23 holds the peak value VH of the emitter voltage Ve of the oscillation transistor Q1. In the determination circuit 30, the output voltage V3 of the subtractor 21 is input to the non-inverting input terminal of the operational amplifier 32, and the voltage Vce_sat of the reference voltage source 31 is input to the inverting input terminal.

このコルピッツ発振回路では、ピークホールド回路２３において、図７に示すようにエミッタ電圧Ｖｅの振幅のピーク値を示す電圧ＶＨが出力する。この電圧ＶＨは発振振幅が大きくなるほど高くなる。減算器２１においてコレクタ電圧Ｖｃ（＝Ｖcc）から電圧ＶＨを減算した電圧Ｖ３は、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceの最低電圧であり、発振振幅が大きいほど低下する。そして、その電圧Ｖ３が基準電圧源３１の電圧Ｖce_satよりも低くなると、演算増幅器３２の出力電圧Ｖ２が低下する。この電圧Ｖ２は、抵抗Ｒ３を経由して発振トランジスタＱ１のベースに印加しているので、その発振トランジスタＱ１の動作電流が減少する。   In this Colpitts oscillation circuit, the peak hold circuit 23 outputs a voltage VH indicating the peak value of the amplitude of the emitter voltage Ve as shown in FIG. This voltage VH increases as the oscillation amplitude increases. A voltage V3 obtained by subtracting the voltage VH from the collector voltage Vc (= Vcc) in the subtracter 21 is the lowest voltage of the collector-emitter voltage Vce of the oscillation transistor Q1, and decreases as the oscillation amplitude increases. When the voltage V3 becomes lower than the voltage Vce_sat of the reference voltage source 31, the output voltage V2 of the operational amplifier 32 decreases. Since this voltage V2 is applied to the base of the oscillation transistor Q1 via the resistor R3, the operating current of the oscillation transistor Q1 decreases.

このように、第２の実施例においても、発振振幅が大きくなり、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceが飽和領域に入るようになると、発振トランジスタＱ１のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタＱ１の飽和による発振波形の歪みを低減することができる。   As described above, also in the second embodiment, when the oscillation amplitude increases and the collector-emitter voltage Vce of the oscillation transistor Q1 enters the saturation region, control is performed in a direction to lower the base voltage of the oscillation transistor Q1. Therefore, the operating current is reduced, and distortion of the oscillation waveform due to saturation of the oscillation transistor Q1 can be reduced.

＜第３の実施例＞
図３に本発明の第３の実施例のコレクタ接地型のコルピッツ発振回路を示す。図１、図２に示したものと同じものには同じ符号を付けた。Ｖce最小値検出回路２０Ｂは、発振トランジスタＱ１のエミッタ電圧Ｖｅのピーク値ＶＨを保持するピークホールド回路２３からなる。また、判定回路３０Ａは、演算増幅器３２の非反転入力端子と電源端子との間に電圧Ｖce_satの基準電圧源３３が接続され、演算増幅器３２の反転入力端子にピークホールド回路２３の出力側が接続されている。 <Third embodiment>
FIG. 3 shows a collector grounded Colpitts oscillation circuit according to a third embodiment of the present invention. The same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals. The Vce minimum value detection circuit 20B includes a peak hold circuit 23 that holds the peak value VH of the emitter voltage Ve of the oscillation transistor Q1. In the determination circuit 30A, the reference voltage source 33 of the voltage Vce_sat is connected between the non-inverting input terminal and the power supply terminal of the operational amplifier 32, and the output side of the peak hold circuit 23 is connected to the inverting input terminal of the operational amplifier 32. ing.

このコルピッツ発振回路では、発振振幅が大きくなるとピークホールド回路２３の出力電圧ＶＨが高くなる。そして、その電圧ＶＨが電圧「Ｖcc−Ｖce_sat」よりも高くなると、演算増幅器３２の出力電圧Ｖ２が低下する。この電圧Ｖ２は、抵抗Ｒ３を経由して発振トランジスタＱ１のベースに印加しているので、その発振トランジスタＱ１の動作電流が減少する。   In this Colpitts oscillation circuit, the output voltage VH of the peak hold circuit 23 increases as the oscillation amplitude increases. When the voltage VH becomes higher than the voltage “Vcc−Vce_sat”, the output voltage V2 of the operational amplifier 32 decreases. Since this voltage V2 is applied to the base of the oscillation transistor Q1 via the resistor R3, the operating current of the oscillation transistor Q1 decreases.

このように、第３の実施例においても、発振振幅が大きくなり、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceが飽和領域に入るようになると、発振トランジスタＱ１のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタＱ１の飽和による発振波形の歪みを低減することができる。   As described above, also in the third embodiment, when the oscillation amplitude increases and the collector-emitter voltage Vce of the oscillation transistor Q1 enters the saturation region, control is performed in a direction to lower the base voltage of the oscillation transistor Q1. Therefore, the operating current is reduced, and distortion of the oscillation waveform due to saturation of the oscillation transistor Q1 can be reduced.

＜第４の実施例＞
図４に本発明の第４の実施例のエミッタ接地型のコルピッツ発振回路を示す。図１〜図３におけるものと同じもには同じ符号を付けた。本実施例は、エミッタ接地型のコルピッツ発振回路本体１０Ａに適用したものであり、Ｒ４は負荷抵抗、Ｃ５は発振周波数を決めるキャパシタである。Ｖce最小値検出回路２０Ｃは、発振トランジスタＱ１のコレクタ電圧Ｖｃのボトム値ＶＬを保持するボトムホールド回路２３と、そのボトムホールド回路２３の出力電圧ＶＬから発振トランジスタＱ１のエミッタ電圧Ｖｅ（＝ＧＮＤ）を減算する減算器２１からなる。 <Fourth embodiment>
FIG. 4 shows a grounded emitter Colpitts oscillation circuit according to a fourth embodiment of the present invention. The same components as those in FIGS. 1 to 3 are denoted by the same reference numerals. This embodiment is applied to a grounded emitter Colpitts oscillation circuit body 10A, where R4 is a load resistor and C5 is a capacitor that determines the oscillation frequency. The Vce minimum value detection circuit 20C has a bottom hold circuit 23 that holds the bottom value VL of the collector voltage Vc of the oscillation transistor Q1, and the emitter voltage Ve (= GND) of the oscillation transistor Q1 from the output voltage VL of the bottom hold circuit 23. It comprises a subtracter 21 for subtracting.

このコルピッツ発振回路では、発振振幅が大きくなるとボトムホールド回路２３の出力電圧ＶＬが低くなる。そして、その電圧ＶＬが基準電圧源３１の電圧Ｖce_satよりも低いとき、演算増幅器３２の出力電圧Ｖ２が低下する。この電圧Ｖ２は、抵抗Ｒ３を経由して発振トランジスタＱ１のベースに印加しているので、その発振トランジスタＱ１の動作電流が減少する。   In this Colpitts oscillation circuit, the output voltage VL of the bottom hold circuit 23 decreases as the oscillation amplitude increases. When the voltage VL is lower than the voltage Vce_sat of the reference voltage source 31, the output voltage V2 of the operational amplifier 32 decreases. Since this voltage V2 is applied to the base of the oscillation transistor Q1 via the resistor R3, the operating current of the oscillation transistor Q1 decreases.

このように、第４の実施例においても、発振振幅が大きくなり、発振トランジスタＱ１のコレクタ・エミッタ間電圧Ｖceが飽和領域に入るようになると、発振トランジスタＱ１のベース電圧を下げる方向に制御がかかるため、動作電流が減少し、発振トランジスタＱ１の飽和による発振波形の歪みを低減することができる。   As described above, also in the fourth embodiment, when the oscillation amplitude becomes large and the collector-emitter voltage Vce of the oscillation transistor Q1 enters the saturation region, control is performed in the direction of lowering the base voltage of the oscillation transistor Q1. Therefore, the operating current is reduced, and distortion of the oscillation waveform due to saturation of the oscillation transistor Q1 can be reduced.

＜第５の実施例＞
図５に本発明の第５の実施例のエミッタ接地型のコルピッツ発振回路を示す。図１〜図４におけるものと同じものには同じ符号を付けた。図４のコルピッツ発振回路において、減算器２１の減算側のエミッタ電圧Ｖｅは接地電圧であるので、演算増幅器３２の非反転入力端子には電圧ＶＬがそのまま入力する。よって、減算器２１は省略できる。本実施例では、第４の実施例における減算器２１を削除したものであり、第４の実施例と同様に動作する。 <Fifth embodiment>
FIG. 5 shows a grounded emitter Colpitts oscillation circuit according to a fifth embodiment of the present invention. The same components as those in FIGS. 1 to 4 are denoted by the same reference numerals. In the Colpitts oscillation circuit of FIG. 4, since the emitter voltage Ve on the subtraction side of the subtractor 21 is a ground voltage, the voltage VL is input to the non-inverting input terminal of the operational amplifier 32 as it is. Therefore, the subtracter 21 can be omitted. In this embodiment, the subtracter 21 in the fourth embodiment is omitted, and the operation is the same as in the fourth embodiment.

＜その他の実施例＞
なお、以上では発振トランジスタとしてバイポーラトランジスタを使用した例で説明したが、ＦＥＴ（電界効果トランジスタ）を使用することもできることは勿論であり、このときは、ベースはゲートに、コレクタはドレインに、エミッタはソースに置き換わる。 <Other examples>
In the above description, the bipolar transistor is used as the oscillation transistor. However, it is a matter of course that an FET (field effect transistor) can be used. In this case, the base is the gate, the collector is the drain, and the emitter is the emitter. Replaces the source.

１０，１０Ａ：コルピッツ発振回路本体、Ｑ１：発振トランジスタ、Ｒ１〜Ｒ４：抵抗、Ｃ１〜Ｃ５：キャパシタ、Ｘ：振動子
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ：Ｖce最小値検出回路、２１：減算器、２２：ボトムホールド回路、２３：ピークホールド回路
３０，３０Ａ：判定回路、３１：基準電圧源、３２：演算増幅器、３３：基準電圧源
４０：コルピッツ発振回路 10, 10A: Colpitts oscillation circuit body, Q1: oscillation transistor, R1 to R4: resistors, C1 to C5: capacitors, X: vibrators 20, 20A, 20B, 20C, 20D: Vce minimum value detection circuit, 21: subtractor 22: bottom hold circuit, 23: peak hold circuit 30, 30A: determination circuit, 31: reference voltage source, 32: operational amplifier, 33: reference voltage source, 40: Colpitts oscillation circuit

Claims (2)

コルピッツ発振回路本体と、該コルピッツ発振回路本体の発振トランジスタのエミッタとコレクタの差電圧の最小値を検出する最小値検出手段と、該最小値検出手段で検出された前記最小値と前記発振トランジスタのコレクタ・エミッタ間飽和電圧とを比較する判定手段とを備え、該判定手段の判定結果に応じて、前記発振トランジスタのコレクタ・エミッタ間電圧が飽和領域に入らないように、前記発振トランジスタのベース電圧が制御されるようにしたコルピッツ発振回路において、
前記発振トランジスタはエミッタ接地されてなり、
前記最小値検出手段は、前記発振トランジスタのコレクタ電圧のボトムホールド値から前記発振トランジスタのエミッタ電圧を減算した差電圧を検出する手段であることを特徴とするコルピッツ発振回路。 Colpitts oscillation circuit body, minimum value detection means for detecting the minimum value of the differential voltage between the emitter and collector of the oscillation transistor of the Colpitts oscillation circuit body, the minimum value detected by the minimum value detection means, and the oscillation transistor Determining means for comparing the collector-emitter saturation voltage with the base voltage of the oscillation transistor so that the collector-emitter voltage of the oscillation transistor does not enter the saturation region according to the determination result of the determination means. In the Colpitts oscillation circuit in which is controlled ,
The oscillation transistor is grounded at the emitter,
The Colpitts oscillation circuit, wherein the minimum value detecting means is means for detecting a differential voltage obtained by subtracting an emitter voltage of the oscillation transistor from a bottom hold value of a collector voltage of the oscillation transistor . 請求項１に記載のコルピッツ発振回路において、
前記発振トランジスタを発振ＦＥＴに置き換え、ベースをゲートに、コレクタをドレインに、エミッタをソースに置き換えたことを特徴とするコルピッツ発振回路。
The Colpitts oscillation circuit according to claim 1 ,
A Colpitts oscillation circuit, wherein the oscillation transistor is replaced with an oscillation FET, the base is replaced with a gate, the collector is replaced with a drain, and the emitter is replaced with a source.
JP2011056321A 2011-03-15 2011-03-15 Colpitts oscillation circuit Active JP5769990B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011056321A JP5769990B2 (en) 2011-03-15 2011-03-15 Colpitts oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011056321A JP5769990B2 (en) 2011-03-15 2011-03-15 Colpitts oscillation circuit

Publications (2)

Publication Number Publication Date
JP2012195646A JP2012195646A (en) 2012-10-11
JP5769990B2 true JP5769990B2 (en) 2015-08-26

Family

ID=47087186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011056321A Active JP5769990B2 (en) 2011-03-15 2011-03-15 Colpitts oscillation circuit

Country Status (1)

Country Link
JP (1) JP5769990B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6870403B2 (en) 2017-03-16 2021-05-12 セイコーエプソン株式会社 Oscillator circuits, circuit devices, oscillators, electronic devices and mobiles

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982210A (en) * 1975-10-22 1976-09-21 Motorola, Inc. Automatic gain control circuit for a crystal oscillator
JPS5688675A (en) * 1979-12-19 1981-07-18 Tsuneo Ikegami Rectifier
JP3525269B2 (en) * 1995-03-09 2004-05-10 光洋精工株式会社 Power steering device
JPH11308103A (en) * 1998-04-17 1999-11-05 Nec Corp Method and circuit for reducing noise of pll oscillation circuit
JP3634228B2 (en) * 2000-03-02 2005-03-30 日本電波工業株式会社 Oscillator using a thermostatic chamber
JP2003008350A (en) * 2001-06-19 2003-01-10 Takehiko Adachi Piezoelectric oscillator
JP4025158B2 (en) * 2002-09-17 2007-12-19 日本無線株式会社 Oscillator circuit

Also Published As

Publication number Publication date
JP2012195646A (en) 2012-10-11

Similar Documents

Publication Publication Date Title
JP4738090B2 (en) BTL type amplifier circuit
JP5390932B2 (en) Power circuit
JP5774016B2 (en) Physical quantity sensor
JP4640739B2 (en) Stabilized DC power supply
JP5769990B2 (en) Colpitts oscillation circuit
JP2017158419A (en) Damping device
KR20010085563A (en) Feed-forward compensation scheme for feedback circuits
US20070222532A1 (en) Temperature-compensated crystal oscillator
RU2333593C1 (en) Differential amplifier with wider active operation range
JP2005311664A (en) Frequency output circuit
Bajer et al. Voltage-mode balanced-outputs quadrature oscillator using FB-VDBAs
JP6368591B2 (en) Charge amplifier circuit
JP6046536B2 (en) FM demodulator
JP6698045B2 (en) amplifier
KR20100025789A (en) Frequency double for wireless communication and driving method thereof
JP4867066B2 (en) Amplifier circuit
JP4978134B2 (en) Voltage controlled oscillator
JP2010161437A (en) Temperature compensated piezoelectric oscillator
JP2006099500A (en) Regulator circuit
JP6933797B2 (en) Audio amplifier and audio power amplifier
JP2012029025A5 (en)
JP2020043406A (en) Amplifying device and sensor signal output device
JP2022041766A (en) Voltage amplifier circuit
JP4936133B2 (en) amplifier
WO2014203473A1 (en) Differential amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150624

R150 Certificate of patent or registration of utility model

Ref document number: 5769990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250