JP4978134B2 - Voltage controlled oscillator - Google Patents
Voltage controlled oscillator Download PDFInfo
- Publication number
- JP4978134B2 JP4978134B2 JP2006265420A JP2006265420A JP4978134B2 JP 4978134 B2 JP4978134 B2 JP 4978134B2 JP 2006265420 A JP2006265420 A JP 2006265420A JP 2006265420 A JP2006265420 A JP 2006265420A JP 4978134 B2 JP4978134 B2 JP 4978134B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature compensation
- voltage
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、電圧制御型発振回路に関し、水晶振動子の温度補償を行って発振周波数を安定化する電圧制御型発振回路に関する。 The present invention relates to a voltage controlled oscillation circuit, and more particularly to a voltage controlled oscillation circuit that stabilizes an oscillation frequency by performing temperature compensation of a crystal resonator.
図5は、従来の電圧制御型発振回路(VCXO)の一例の回路構成図を示す。同図中、半導体集積回路10内の温度補償回路11は、周囲温度に応じて水晶振動子XTALの温度特性を補償する温度補償電流ITCを発生する。温度補償回路出力段アンプ12は上記温度補償電流ITCを温度補償電圧VTCに変換して可変容量素子(可変容量ダイオード)CV1,CV2に印加する。
FIG. 5 shows a circuit configuration diagram of an example of a conventional voltage-controlled oscillation circuit (VCXO). In the figure, the
半導体集積回路10の外部には水晶振動子XTALが設けられている。水晶振動子XTALの両端は半導体集積回路10内の可変容量素子CV1,CV2に接続されると共に、コンデンサC1と帰還抵抗RFB付きのインバータ13と抵抗RaとコンデンサC2との直列接続回路によって接続されている。インバータ13の出力信号はバッファ14を通して端子15から出力される。
A crystal resonator XTAL is provided outside the semiconductor integrated
この電圧制御型発振回路は、インバータ13の入出力端子間に帰還抵抗RFBで接続して帰還をかけることで負性抵抗回路を構成しており、可変容量素子CV1とコンデンサC1の直列容量と、可変容量素子CV2とコンデンサC2の直列容量と、インバータ13の入出力端子間に接続された水晶振動子XTALのインダクタンス成分で発振するコルピッツ発振回路を構成しており、水晶振動子の温度補償を行うことで発振周波数を安定化している。
This voltage controlled oscillation circuit forms a negative resistance circuit by applying feedback by connecting a feedback resistor RFB between the input and output terminals of the
なお、特許文献1には、帰還抵抗を印加電圧に応じて変化させることにより、制御信号に対して任意の特性で発振周波数が変化するように、制御電圧を非線型増幅する非線型増幅手段を設けた電圧制御発振回路が記載されている。
図5の従来回路では、温度補償回路11の出力する温度補償電流ITCに対する電圧制御型発振回路の発振周波数特性は、図6に実線で示すように非線型となっており、温度補償電流ITCの値によって発振周波数が変化し、水晶振動子XTALの温度特性を精度良く補償することができないという問題があった。
In the conventional circuit of FIG. 5, the oscillation frequency characteristic of the voltage controlled oscillation circuit with respect to the temperature compensation current ITC output from the
本発明は、上記の点に鑑みなされたもので、水晶振動子の温度特性を精度良く補償することができる電圧制御型発振回路を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a voltage controlled oscillation circuit capable of accurately compensating the temperature characteristics of a crystal resonator.
請求項1に記載の発明は、水晶振動子(XTAL)とインバータ(23)と可変容量素子(CV1,CV2)を有し、温度補償回路(21)の出力する温度補償電流を温度補償電圧に変換して前記可変容量素子(CV1,CV2)に印加し、前記水晶振動子の温度補償を行う電圧制御型発振回路において、
前記温度補償電圧に応じ非線型の補正電流を発生して前記温度補償電流に加算する電流補正手段(30,31)を有し、
前記電流補正手段(30,31)は、前記温度補償電圧が所定電圧より高い領域の補正電流を発生する第1回路(Q1〜Q4,R3〜R8)と、前記温度補償電圧が所定電圧より低い領域の補正電流を発生する第2回路(Q5〜Q10,R25〜R33)よりなることにより、水晶振動子の温度特性を精度良く補償することができる。
The invention described in claim 1 includes a crystal resonator (XTAL), an inverter (23), and variable capacitance elements (CV1, CV2), and the temperature compensation current output from the temperature compensation circuit (21) is used as the temperature compensation voltage. In the voltage control type oscillation circuit that converts and applies to the variable capacitance elements (CV1, CV2) and performs temperature compensation of the crystal resonator,
Wherein the non-linear correction current generated possess current correcting means (30, 31) to be added to the temperature compensated current response to the temperature compensation voltage,
The current correction means (30, 31) includes a first circuit (Q1 to Q4, R3 to R8) that generates a correction current in a region where the temperature compensation voltage is higher than a predetermined voltage, and the temperature compensation voltage is lower than the predetermined voltage. By comprising the second circuit (Q5 to Q10, R25 to R33) that generates the correction current of the region, the temperature characteristics of the crystal resonator can be compensated with high accuracy.
前記電圧制御型発振回路において、
前記第1回路を、複数の差動回路(Q1,Q2及びR3〜R5と、Q3,Q4及びR6〜R8)で構成することができる。
In the voltage controlled oscillation circuit,
The first circuit can be composed of a plurality of differential circuits (Q1, Q2, and R3 to R5, and Q3, Q4, and R6 to R8).
前記電圧制御型発振回路において、
前記第2回路を、複数の差動回路(Q5,Q6及びR25〜R27と、Q7,Q8及びR28〜R30、Q9,Q10及びR31〜R33)で構成することができる。
In the voltage controlled oscillation circuit,
The second circuit can be composed of a plurality of differential circuits (Q5, Q6 and R25 to R27, Q7, Q8 and R28 to R30, Q9, Q10 and R31 to R33).
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。 Note that the reference numerals in the parentheses are given for ease of understanding, are merely examples, and are not limited to the illustrated modes.
本発明によれば、水晶振動子の温度特性を精度良く補償することができる。 According to the present invention, the temperature characteristics of the crystal resonator can be compensated with high accuracy.
図1は、本発明の電圧制御型発振回路の一実施形態の回路構成図を示す。同図中、半導体集積回路20内の温度補償回路21は、周囲温度に応じて水晶振動子XTALの温度特性を補償する温度補償電流ITCを発生する。温度補償回路出力段アンプ22は上記温度補償電流ITCを温度補償電圧VTCに変換して出力する。
FIG. 1 shows a circuit configuration diagram of an embodiment of a voltage controlled oscillation circuit of the present invention. In the figure, the
補正電流発生回路30は、温度補償回路出力段アンプ22が出力する温度補償電圧VTCに対応する非線型の補正電流ΔIを電流源31に生成させる。電流源31は補正電流ΔIを温度補償電流ITCに加算する。補正電流ΔIを加算した温度補償電流ITCが温度補償回路出力段アンプ22で温度補償電圧VTCに変換されて可変容量素子(可変容量ダイオード)CV1,CV2に印加される。
The correction
半導体集積回路20の外部には水晶振動子XTALが設けられている。水晶振動子XTALの両端は半導体集積回路20内の可変容量素子CV1,CV2に接続されると共に、コンデンサC1と帰還抵抗RFB付きのインバータ23と抵抗RaとコンデンサC2との直列接続回路によって接続されている。インバータ23の出力信号はバッファ24を通して端子25から出力される。
A crystal resonator XTAL is provided outside the semiconductor integrated
この電圧制御型発振回路は、インバータ23の入出力端子間に帰還抵抗RFBで接続して帰還をかけることで負性抵抗回路を構成しており、可変容量素子CV1とコンデンサC1の直列容量と、可変容量素子CV2とコンデンサC2の直列容量と、インバータ23の入出力端子間に接続された水晶振動子XTALのインダクタンス成分で発振するコルピッツ発振回路を構成しており、水晶振動子の温度補償を行うことで発振周波数を安定化している。
This voltage-controlled oscillation circuit forms a negative resistance circuit by connecting the input and output terminals of the
図2は、補正電流発生回路30及び電流源31の一実施形態の回路図を示す。同図中、電源端子41は電源Vccが供給され、接地端子42は接地されている。端子43は温度補償回路出力段アンプ22の出力端子に接続され、端子44は温度補償回路21の出力端子及び温度補償回路出力段アンプ22の入力端子に接続されている。
FIG. 2 shows a circuit diagram of an embodiment of the correction
端子43には抵抗R1が接続され,抵抗R1は抵抗R2を介して接地端子42に接続されており、抵抗R1,R2で温度補償電圧VTCを分圧している。抵抗R1,R2で分圧された温度補償電圧VTCはnpnトランジスタQ1,Q3のベース、及びpnpトランジスタQ5,Q7,Q9のベースに印加される。 A resistor R1 is connected to the terminal 43, and the resistor R1 is connected to the ground terminal 42 via the resistor R2, and the temperature compensation voltage VTC is divided by the resistors R1 and R2. The temperature compensation voltage VTC divided by the resistors R1, R2 is applied to the bases of the npn transistors Q1, Q3 and the bases of the pnp transistors Q5, Q7, Q9.
トランジスタQ1はnpnトランジスタQ2と差動回路を構成し、トランジスタQ1,Q2のエミッタは抵抗R3、R4を介して共通接続されたのち抵抗R5を介して接地されている。トランジスタQ1のコレクタはpnpトランジスタQ11のコレクタに接続され、トランジスタQ2のコレクタは電源端子41に接続され、トランジスタQ2のベースは抵抗R12,R13の接続点に接続されて基準電圧Vaを印加されている。なお、端子41,42間は直列接続された抵抗R11〜R17により接続されている。
The transistor Q1 forms a differential circuit with the npn transistor Q2, and the emitters of the transistors Q1 and Q2 are connected in common via resistors R3 and R4 and then grounded via a resistor R5. The collector of the transistor Q1 is connected to the collector of the pnp transistor Q11, the collector of the transistor Q2 is connected to the
トランジスタQ3はnpnトランジスタQ4と差動回路を構成し、トランジスタQ3,Q4のエミッタは抵抗R6、R7を介して共通接続されたのち抵抗R8を介して接地されている。トランジスタQ3のコレクタはpnpトランジスタQ11のコレクタに接続され、トランジスタQ4のコレクタは電源端子41に接続され、トランジスタQ4のベースは抵抗R12,R13の接続点に接続されて基準電圧Vaを印加されている。
The transistor Q3 forms a differential circuit with the npn transistor Q4, and the emitters of the transistors Q3 and Q4 are connected in common through resistors R6 and R7 and then grounded through a resistor R8. The collector of the transistor Q3 is connected to the collector of the pnp transistor Q11, the collector of the transistor Q4 is connected to the
トランジスタQ11のコレクタはベースに接続されると共にpnpトランジスタQ12のベースと接続されてカレントミラー回路を構成している。トランジスタQ11,Q12のエミッタは抵抗R21,R22を介して電源端子41に接続され、トランジスタQ12のコレクタはnpnトランジスタQ13のコレクタに接続されている。
The collector of the transistor Q11 is connected to the base and to the base of the pnp transistor Q12 to form a current mirror circuit. The emitters of the transistors Q11 and Q12 are connected to the
トランジスタQ13のコレクタはベースに接続されると共にnpnトランジスタQ14のベースと接続されてカレントミラー回路を構成している。トランジスタQ13,Q14のエミッタは抵抗R23,R24を介して接地端子42に接続され、トランジスタQ14のコレクタは端子44に接続されている。
The collector of transistor Q13 is connected to the base and to the base of npn transistor Q14 to form a current mirror circuit. The emitters of the transistors Q13 and Q14 are connected to the ground terminal 42 via resistors R23 and R24, and the collector of the transistor Q14 is connected to the
一方、トランジスタQ5はpnpトランジスタQ6と差動回路を構成し、トランジスタQ5,Q6のエミッタは抵抗R25,R26を介して共通接続されたのち抵抗R27を介して電源端子41に接続されている。トランジスタQ5のコレクタはトランジスタQ13のコレクタに接続され、トランジスタQ6のコレクタは接地され、トランジスタQ6のベースは抵抗R15,R16の接続点に接続されて基準電圧Vbを印加されている。
On the other hand, the transistor Q5 forms a differential circuit with the pnp transistor Q6, and the emitters of the transistors Q5 and Q6 are connected in common through resistors R25 and R26, and then connected to the
トランジスタQ7はpnpトランジスタQ8と差動回路を構成し、トランジスタQ7,Q8のエミッタは抵抗R28,R29を介して共通接続されたのち抵抗R30を介して電源端子41に接続されている。トランジスタQ7のコレクタはトランジスタQ13のコレクタに接続され、トランジスタQ8のコレクタは接地され、トランジスタQ8のベースは抵抗R15,R16の接続点に接続されて基準電圧Vbを印加されている。
The transistor Q7 forms a differential circuit with the pnp transistor Q8, and the emitters of the transistors Q7 and Q8 are connected in common through resistors R28 and R29 and then connected to the
トランジスタQ9はpnpトランジスタQ10と差動回路を構成し、トランジスタQ9,Q10のエミッタは抵抗R31,R32を介して共通接続されたのち抵抗R33を介して電源端子41に接続されている。トランジスタQ9のコレクタはトランジスタQ13のコレクタに接続され、トランジスタQ10のコレクタは接地され、トランジスタQ10のベースは抵抗R15,R16の接続点に接続されて基準電圧Vbを印加されている。
The transistor Q9 forms a differential circuit with the pnp transistor Q10, and the emitters of the transistors Q9 and Q10 are connected in common via resistors R31 and R32 and then connected to the
ここで、トランジスタQ1,Q2の差動回路は分圧された温度補償電圧VTCと基準電圧Vaの差に応じた電流をトランジスタQ1のコレクタから出力し、この出力電流はトランジスタQ11,Q12,Q13,Q14の経路で端子44から出力される。また、トランジスタQ3,Q4の差動回路は分圧された温度補償電圧VTCと基準電圧Vaの差に応じた電流をトランジスタQ3のコレクタから出力し、この出力電流はトランジスタQ11,Q12,Q13,Q14の経路で端子44から出力される。
Here, the differential circuit of the transistors Q1 and Q2 outputs a current corresponding to the difference between the divided temperature compensation voltage VTC and the reference voltage Va from the collector of the transistor Q1, and this output current is output from the transistors Q11, Q12, Q13, The signal is output from the
トランジスタQ1,Q2と抵抗R3〜R5の差動回路と、トランジスタQ3,Q4と抵抗R6〜R8の差動回路は図3に示す温度補償電圧VTCに対する補正電流ΔIのうち、温度補償電圧VTCが所定電圧V1より高い(右側)領域の曲線を生成している。抵抗R3〜R5の抵抗値、及び抵抗R6〜R8の抵抗値によって上記曲線の特性を設定する。 The differential circuit of the transistors Q1 and Q2 and the resistors R3 to R5 and the differential circuit of the transistors Q3 and Q4 and the resistors R6 to R8 have the temperature compensation voltage VTC out of the correction current ΔI with respect to the temperature compensation voltage VTC shown in FIG. A curve in a region (right side) higher than the voltage V1 is generated. The characteristic of the curve is set by the resistance values of the resistors R3 to R5 and the resistance values of the resistors R6 to R8.
ところで、所定電圧V1は温度補償電流ITC=0に対応する温度補償電圧VTCである。なお、所定電圧V1より高い(右側)領域の曲線を生成するために1回路または3回路以上の差動回路を用いても良い。 By the way, the predetermined voltage V1 is a temperature compensation voltage VTC corresponding to the temperature compensation current ITC = 0. It should be noted that one circuit or three or more differential circuits may be used to generate a curve in a region (right side) higher than the predetermined voltage V1.
一方、トランジスタQ5,Q6の差動回路は分圧された温度補償電圧VTCと基準電圧Vbの差に応じた電流をトランジスタQ5のコレクタから出力し、この出力電流はトランジスタQ13,Q14の経路で端子44から出力される。また、トランジスタQ7,Q8の差動回路は分圧された温度補償電圧VTCと基準電圧Vbの差に応じた電流をトランジスタQ7のコレクタから出力し、この出力電流はトランジスタQ13,Q14の経路で端子44から出力される。また、トランジスタQ9,Q10の差動回路は分圧された温度補償電圧VTCと基準電圧Vbの差に応じた電流をトランジスタQ9のコレクタから出力し、この出力電流はトランジスタQ13,Q14の経路で端子44から出力される。 On the other hand, the differential circuit of the transistors Q5 and Q6 outputs a current corresponding to the difference between the divided temperature compensation voltage VTC and the reference voltage Vb from the collector of the transistor Q5, and this output current is connected to the terminals of the transistors Q13 and Q14. 44. The differential circuit of the transistors Q7 and Q8 outputs a current corresponding to the difference between the divided temperature compensation voltage VTC and the reference voltage Vb from the collector of the transistor Q7, and this output current is connected to the terminals of the transistors Q13 and Q14. 44. The differential circuit of the transistors Q9 and Q10 outputs a current corresponding to the difference between the divided temperature compensation voltage VTC and the reference voltage Vb from the collector of the transistor Q9, and this output current is connected to the terminals of the transistors Q13 and Q14 through the path. 44.
トランジスタQ5,Q6と抵抗R25〜R27の差動回路と、トランジスタQ7,Q8と抵抗R28〜R30の差動回路と、トランジスタQ9,Q10と抵抗R31〜R33の差動回路は図3に示す温度補償電圧VTCに対する補正電流ΔIのうち、温度補償電圧VTCが所定電圧V1より低い(左側)領域の曲線を生成している。抵抗RR25〜R27の抵抗値、及び抵抗R28〜R30の抵抗値、及び抵抗R31〜R33の抵抗値によって上記曲線の特性を設定する。 The differential circuit of transistors Q5 and Q6 and resistors R25 to R27, the differential circuit of transistors Q7 and Q8 and resistors R28 to R30, and the differential circuit of transistors Q9 and Q10 and resistors R31 to R33 are shown in FIG. Of the correction current ΔI with respect to the voltage VTC, a curve is generated in a region where the temperature compensation voltage VTC is lower (left side) than the predetermined voltage V1. The characteristics of the curve are set by the resistance values of the resistors RR25 to R27, the resistance values of the resistors R28 to R30, and the resistance values of the resistors R31 to R33.
なお、補正電流ΔIのうち所定電圧V1より低い(左側)領域の曲線を生成するために1回路または2回路以上の差動回路を用いても良い。 It should be noted that one circuit or two or more differential circuits may be used to generate a curve in the correction current ΔI that is lower (left side) than the predetermined voltage V1.
本実施形態では、補正電流発生回路30,電流源31を設けることにより、温度補償電流ITCに対する電圧制御型発振回路の発振周波数特性は、図4に実線で示すように線型となり、温度補償電流ITCの値によって発振周波数が変化することがなくなり、水晶振動子XTALの温度特性を精度良く補償することができる。
In the present embodiment, by providing the correction
20 半導体集積回路
21 温度補償回路
22 温度補償回路出力段アンプ
30 補正電流発生回路
31 電流源
CV1,CV2 可変容量素子
C1,C2 コンデンサ
23 インバータ
Q1〜Q14 トランジスタ
R1〜R24 抵抗
XTAL 水晶振動子
20
Claims (3)
前記温度補償電圧に応じ非線型の補正電流を発生して前記温度補償電流に加算する電流補正手段を有し、
前記電流補正手段は、前記温度補償電圧が所定電圧より高い領域の補正電流を発生する第1回路と、前記温度補償電圧が所定電圧より低い領域の補正電流を発生する第2回路よりなることを特徴とする電圧制御型発振回路。 A crystal oscillator, an inverter, and a variable capacitance element, and the temperature compensation current output from the temperature compensation circuit is converted into a temperature compensation voltage and applied to the variable capacitance element, the temperature of the crystal oscillator is compensated, and the oscillation frequency In the voltage controlled oscillation circuit that stabilizes
Current correction means for generating a non-linear correction current according to the temperature compensation voltage and adding it to the temperature compensation current ;
The current correction means includes a first circuit that generates a correction current in a region where the temperature compensation voltage is higher than a predetermined voltage, and a second circuit that generates a correction current in a region where the temperature compensation voltage is lower than a predetermined voltage. A voltage-controlled oscillation circuit.
前記第1回路を、複数の差動回路で構成したことを特徴とする電圧制御型発振回路。 The voltage controlled oscillator circuit according to claim 1 , wherein
A voltage-controlled oscillation circuit, wherein the first circuit is composed of a plurality of differential circuits.
前記第2回路を、複数の差動回路で構成したことを特徴とする電圧制御型発振回路。 The voltage controlled oscillator circuit according to claim 1 , wherein
A voltage-controlled oscillation circuit, wherein the second circuit is composed of a plurality of differential circuits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006265420A JP4978134B2 (en) | 2006-09-28 | 2006-09-28 | Voltage controlled oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006265420A JP4978134B2 (en) | 2006-09-28 | 2006-09-28 | Voltage controlled oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008085856A JP2008085856A (en) | 2008-04-10 |
JP4978134B2 true JP4978134B2 (en) | 2012-07-18 |
Family
ID=39356208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006265420A Expired - Fee Related JP4978134B2 (en) | 2006-09-28 | 2006-09-28 | Voltage controlled oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4978134B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107994870A (en) * | 2017-12-27 | 2018-05-04 | 上海艾为电子技术股份有限公司 | A kind of temperature drift compensating circuit and RC oscillator |
CN110440883B (en) * | 2019-07-19 | 2021-04-02 | 广州大学 | Static capacitance compensation circuit and method of quartz crystal microbalance |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0846427A (en) * | 1994-07-29 | 1996-02-16 | Kyocera Corp | Voltage controlled crystal oscillator |
JPH104318A (en) * | 1996-04-15 | 1998-01-06 | Mitsumi Electric Co Ltd | Temperature compensation type crystal oscillator |
JP3915137B2 (en) * | 1996-05-23 | 2007-05-16 | エプソントヨコム株式会社 | Voltage controlled oscillator |
JPH10215120A (en) * | 1997-01-30 | 1998-08-11 | Meidensha Corp | Quartz oscillation circuit |
JP2003008349A (en) * | 2001-06-19 | 2003-01-10 | Toyo Commun Equip Co Ltd | Voltage generation circuit for temperature compensation and oscillator |
JP4176542B2 (en) * | 2003-04-25 | 2008-11-05 | Tdk株式会社 | Variable gain circuit and control signal generation circuit used therefor |
-
2006
- 2006-09-28 JP JP2006265420A patent/JP4978134B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008085856A (en) | 2008-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010130141A (en) | Voltage controlled temperature compensation piezoelectric oscillator | |
JP4978134B2 (en) | Voltage controlled oscillator | |
JPWO2005020427A1 (en) | Temperature compensated piezoelectric oscillator and electronic device provided with the same | |
JP2012119781A (en) | Function generation circuit | |
JP2008294623A (en) | Temperature-compensated crystal oscillator | |
JP5034772B2 (en) | Temperature compensated piezoelectric oscillator | |
JP5310018B2 (en) | Oscillator | |
WO2020067341A1 (en) | Temperature compensation circuit and temperature compensation crystal oscillator | |
WO2020066672A1 (en) | Temperature compensation circuit and temperature compensated crystal oscillator | |
JP2002135051A (en) | Piezoelectric oscillator | |
JP5115178B2 (en) | Oscillator | |
JP2008211763A (en) | Piezoelectric oscillator | |
JP3950654B2 (en) | Pseudo cubic function generator | |
JP4538913B2 (en) | Temperature compensated piezoelectric oscillator | |
JP5098979B2 (en) | Piezoelectric oscillator | |
JP2002026658A (en) | Quartz oscillator circuit | |
JP2005124022A (en) | Function generating circuit | |
JPH11251838A (en) | Temperature compensating-type quartz oscillator | |
JP3596282B2 (en) | Crystal oscillation circuit | |
JP4428124B2 (en) | Temperature compensated oscillator | |
JP2013150032A (en) | Temperature compensation type crystal oscillator | |
JP6208472B2 (en) | Crystal oscillator with temperature chamber | |
JPH0851324A (en) | Buffer amplifier | |
JPH10270941A (en) | Temperature compensated piezoelectric oscillator | |
JP3981541B2 (en) | Temperature compensation voltage generation circuit and oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |