JP5115178B2 - Oscillator - Google Patents
Oscillator Download PDFInfo
- Publication number
- JP5115178B2 JP5115178B2 JP2007328372A JP2007328372A JP5115178B2 JP 5115178 B2 JP5115178 B2 JP 5115178B2 JP 2007328372 A JP2007328372 A JP 2007328372A JP 2007328372 A JP2007328372 A JP 2007328372A JP 5115178 B2 JP5115178 B2 JP 5115178B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillator
- variable capacitance
- capacitance element
- varactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、発振器に関し、さらに詳しくは、制御電圧により発振周波数の可変幅を広範
囲に調整可能とする回路技術に関するものである。
The present invention relates to an oscillator, and more particularly, to a circuit technology that enables a variable range of an oscillation frequency to be adjusted over a wide range by a control voltage.
従来からインバータ増幅回路を利用した発振器が提案され、装置の小型化に寄与してい
る。
この発振器は、一般に圧電振動子の発振を帰還増幅するように構成されている。しかし、
圧電振動子の発振周波数は発振ループ部内の容量素子の容量で決定され、固定的なもので
あった。そこで、出力される発振周波数を可変とする方法として、図10に示すようなV
CO(電圧制御発振器)がある。
Conventionally, an oscillator using an inverter amplifier circuit has been proposed, which contributes to downsizing of the device.
This oscillator is generally configured to feedback-amplify the oscillation of a piezoelectric vibrator. But,
The oscillation frequency of the piezoelectric vibrator is determined by the capacitance of the capacitive element in the oscillation loop portion and is fixed. Therefore, as a method of making the output oscillation frequency variable, V as shown in FIG.
There is a CO (Voltage Controlled Oscillator).
図10は特許文献1に開示されている従来のインバータ発振器の回路図である。このイ
ンバータ発振器は、基本的には、インバータ34と帰還抵抗35とを備えたインバータ増
幅回路31、発振子32及び電圧制御部33を有する。
そして、インバータ34の入力側に直流阻止用の容量素子38を直列に接続し、この直
列回路の容量素子38側の一端子Aと接地用の回路との間に電圧可変容量素子39を接続
すると共に、一端子(中点)Aと制御電圧を印加する為の端子Bとを抵抗40を介して接
続した構成を有する。また、インバータ回路34と容量素子38との直列回路に発振子3
2を並列に接続した構成を有すると共に、インバータ回路34の出力側と接地用の回路と
の間に容量素子37を接続した構成を有する。
このような構成において発振子32と容量素子37と電圧制御型の可変容量素子39と
からなる閉回路は発振周波数を決定する発振ループ部となる。そして、端子Bから制御電
圧を印加して電圧可変容量素子39の容量を可変とすることにより、発振周波数の調整を
可能にしている。
FIG. 10 is a circuit diagram of a conventional inverter oscillator disclosed in
A DC blocking
2 are connected in parallel, and a
In such a configuration, a closed circuit including the
また、特許文献2には、発振増幅回路の入出力に夫々可変容量部を備えた電圧制御発振
器について開示されている。
しかしながら、特許文献1及び2に開示されている従来技術は、何れも発振ループ部中
にのみ可変容量素子39を備えた構成である。
このような構成において可変容量素子39の容量変化量に対する周波数変化量を可能な
限り大きく設定する為には、可変容量素子39の容量可変範囲を広く構成する必要がでて
くる。
しかし、可変容量素子39の容量変化範囲の拡大には限界がある。
特に、圧電振動子以外の発振回路部分を集積回路(ICチップ)化した場合では、可変
容量素子39の容量変化範囲を最適化するためにICチップの製造プロセスを詳細に見直
すことが必要になり開発時間・コストの問題から現実的には容易ではない。
更に、ICチップの製造プロセスの見直しを図りシミュレーションにおいて最適化設計
を行ったとしても、実機に於いては可変容量素子39に並列に発生する寄生容量の影響を
強く受けることとなり、所望の周波数変化量、周波数の制御機能が得られないという問題
があった。
本発明は、かかる課題に鑑み、発振周波数の可変量の制御が行い易く、また発振周波数
の可変範囲を拡大したインバータ発振器を提供することを目的とする。
However, the prior arts disclosed in
In such a configuration, in order to set the frequency change amount with respect to the capacitance change amount of the
However, there is a limit to the expansion of the capacitance change range of the
In particular, when an oscillation circuit portion other than the piezoelectric vibrator is integrated into an integrated circuit (IC chip), it is necessary to review the IC chip manufacturing process in detail in order to optimize the capacitance change range of the
Further, even if the IC chip manufacturing process is reviewed and optimized design is performed in the simulation, the actual device is strongly influenced by the parasitic capacitance generated in parallel with the
The present invention has been made in view of the above problems, and an object of the present invention is to provide an inverter oscillator that can easily control the variable amount of the oscillation frequency and expand the variable range of the oscillation frequency.
本発明の適用例は、振動子、互いに直列接続関係にある複数の容量素子を備え、かつ前記振動子と前記複数の容量素子とが直列接続されていると共に前記複数の容量素子における直列接続の接続中点が第1の定電位用の回路に接続されている発振ループ部と、
前記発振ループ部の外にあって、可変容量素子、前記第1の定電位を基準電位とする電源が接続される半導体集積化された増幅回路を備えると共に前記増幅回路と可変容量素子とが直列接続されている直列回路と、を備え、前記発振ループ部における前記接続中点を除く2つの接続中点間の回路と前記直列回路とを並列接続したことを特徴とする。
An application example of the present invention includes a vibrator and a plurality of capacitive elements that are connected in series with each other, and the vibrator and the plurality of capacitive elements are connected in series and are connected in series in the plurality of capacitive elements. An oscillating loop unit whose midpoint of connection is connected to the first constant potential circuit;
Outside the oscillation loop unit, the semiconductor device includes a variable capacitance element and a semiconductor integrated amplification circuit to which a power source having the first constant potential as a reference potential is connected, and the amplification circuit and the variable capacitance element are connected in series. A series circuit connected to each other, and the circuit between two connection midpoints excluding the connection midpoint in the oscillation loop section and the series circuit are connected in parallel.
本発明は、増幅回路に直列に可変容量素子を接続し、この直列回路に発振ループ部を並
列接続したことにより寄生容量を可変容量素子のバイパスコンデンサとして働かせること
を可能にし、大きく周波数を変化させることができる。
また、前記可変容量素子が電圧制御型の可変容量素子であり、前記可変容量素子の一方
の電圧入力用端子と前記閉回路との一方の接続点との間に交流阻止用の抵抗を接続した構
成であることを特徴とする。
The present invention connects a variable capacitance element in series to an amplifier circuit, and by connecting an oscillation loop unit in parallel to this series circuit, it is possible to make the parasitic capacitance work as a bypass capacitor of the variable capacitance element, and to change the frequency greatly. be able to.
The variable capacitance element is a voltage control type variable capacitance element, and an AC blocking resistor is connected between one voltage input terminal of the variable capacitance element and one connection point of the closed circuit. It is the structure.
本発明は、増幅回路に直列に可変容量素子を接続し、この直列回路に発振ループ部を並
列接続したことにより、寄生容量を積極的に利用した構成となり、少ない制御電圧の変化
で大きく周波数を変化させることができる。
また、前記容量回路が可変容量素子からなる容量素子を有することを特徴とする。
In the present invention, a variable capacitance element is connected in series to an amplifier circuit, and an oscillation loop unit is connected in parallel to this series circuit, so that the parasitic capacitance is actively used, and the frequency is greatly increased with a small change in control voltage. Can be changed.
Further, the capacitor circuit includes a capacitor element made of a variable capacitor element.
本願発明の適用例は上記適用例に加え、前記可変容量素子がMOS型の可変容量素子であることを特徴とする。
本願発明の適用例は上記適用例に加え、前記容量素子が他の可変容量素子であることを特徴とする。
これにより増幅回路に直列に可変容量素子を接続し、この直列回路に発振ループ部を並列接続したことにより寄生容量を可変容量素子のバイパスコンデンサとして働かせることを可能にし、大きく周波数を変化させることができる。
また、本願発明の適用例は上記適用例に加え、前記第1の定電位用の回路が接地用の回路であり、前記増幅回路が接地端子を有する単電源型のインバータ増幅回路であることを特徴とする。
The application example of the present invention is characterized in that, in addition to the above application example, the variable capacitance element is a MOS type variable capacitance element.
An application example of the present invention is characterized in that, in addition to the application example described above, the capacitive element is another variable capacitive element.
As a result , the variable capacitance element is connected in series to the amplifier circuit, and the oscillation loop unit is connected in parallel to the series circuit, thereby allowing the parasitic capacitance to function as a bypass capacitor of the variable capacitance element, and greatly changing the frequency. it can.
In addition to the above application example, the application example of the present invention is that the first constant potential circuit is a grounding circuit, and the amplifier circuit is a single power supply type inverter amplifier circuit having a ground terminal. Features.
これにより増幅回路に直列に可変容量素子を接続し、この直列回路に発振ループ部を並列接続したことにより寄生容量を可変容量素子のバイパスコンデンサとして働かせることを可能にし、大きく周波数を変化させることができる。
また、本願発明の適用例は上記適用例に加え、前記増幅回路がNPN型のトランジスタであり、該トランジスタのエミッタが接地用の回路に接続されていることを特徴とする。
As a result , the variable capacitance element is connected in series to the amplifier circuit, and the oscillation loop unit is connected in parallel to the series circuit, thereby allowing the parasitic capacitance to function as a bypass capacitor of the variable capacitance element, and greatly changing the frequency. it can.
In addition to the above application example, the application example of the present invention is characterized in that the amplifier circuit is an NPN transistor, and the emitter of the transistor is connected to a grounding circuit.
これにより増幅回路に直列に可変容量素子を接続し、この直列回路に発振ループ部を並列接続したことにより寄生容量を可変容量素子のバイパスコンデンサとして働かせることを可能にし、大きく周波数を変化させることができ、且つ雑音特性に優れた発振器を実現できる。 As a result , the variable capacitance element is connected in series to the amplifier circuit, and the oscillation loop unit is connected in parallel to the series circuit, thereby allowing the parasitic capacitance to function as a bypass capacitor of the variable capacitance element, and greatly changing the frequency. An oscillator having excellent noise characteristics can be realized.
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記
載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限
り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. However, the components, types, combinations, shapes, relative arrangements, and the like described in this embodiment are merely illustrative examples and not intended to limit the scope of the present invention only unless otherwise specified. .
図1は本発明の第1の実施形態に係る発振器の回路構成図である。本発明に基づく発振
器50は、第1の定電位である接地電位を電源電圧の基準電位とした半導体素子からなる
増幅回路と、水晶振動子(圧電振動子)Xと、水晶振動子Xと閉回路を構成する容量回路
と、電圧制御型の可変容量素子(バラクタ)とを備える。
そして更に、増幅回路は例えば単電源タイプであり電源端子と入出力端子の他に接地用
の回路(第1の定電位用の回路)に接続する為の接地端子とを有するインバータ回路5と
、帰還抵抗Rfとで構成されたインバータ増幅回路である。
インバータ増幅回路とバラクタ3とが直流阻止用の容量素子C3を介して第1の直列回
路を構成するものである。
第1の直列回路が水晶振動子Xと並列接続した構成である。
容量回路は容量素子C1と容量素子C2との一端子同士を接地用の回路(第1の定電位
用の回路)を接続点とした直列回路である。
容量回路と水晶振動子Xとを並列接続した閉回路を有する。
更に、電圧入力用端子1と電圧入力用端子(基準電圧入力用端子)2はバラクタ3の容
量値を制御する為の制御電圧が印加される端子である。
電圧入力用端子1はバラクタ3の一方の端子と交流阻止用の抵抗R1を介して接続し、
基準電圧入力用端子2はバラクタ3の他方の端子と交流阻止用の抵抗R2を介して接続し
た構成である。
そして、図1(a)の発振器50は、インバータ回路5の入力端子側に可変容量素子3
のアノードを接続した構成であり、図1(b)の発振器50Aは、インバータ回路5の入
力端子側に可変容量素子3のカソードを接続した構成である。
このような回路は、水晶振動子Xと容量素子C1と容量素子C2及び接地用の回路から
成る閉回路を発振回路の発振状態を主に左右する発振ループ部(共振回路部)4としたも
のである。
尚、本実施形態では、電圧可変容量素子としてバイポーラ型の可変容量ダイオードを使
用した回路構成であるが、他の素子としてMOS型の可変容量素子を使用しても構わない
。
MOS型の可変容量素子は、バイポーラ型の可変容量ダイオードと比較して電圧変化に
対する容量変化量が大きい特性を有している。
従って、MOS型の可変容量素子のこのような優れた特性を有効に生かし周波数可変範
囲が広範囲な発振器を実現する為には本発明に基づく発振回路の構成が有効である。
FIG. 1 is a circuit configuration diagram of an oscillator according to a first embodiment of the present invention. An
Further, the amplifier circuit is, for example, a single power supply type, and includes an inverter circuit 5 having a ground terminal for connection to a ground circuit (first constant potential circuit) in addition to a power supply terminal and an input / output terminal; This is an inverter amplifier circuit composed of a feedback resistor Rf.
The inverter amplifier circuit and the varactor 3 constitute a first series circuit via a direct current blocking capacitive element C3.
In this configuration, the first series circuit is connected to the crystal unit X in parallel.
The capacitive circuit is a series circuit in which one terminal of the capacitive element C1 and the capacitive element C2 is connected to a grounding circuit (first constant potential circuit).
It has a closed circuit in which a capacitor circuit and a crystal unit X are connected in parallel.
Further, the
The
The reference voltage input terminal 2 is connected to the other terminal of the varactor 3 through an AC blocking resistor R2.
The
1B is connected to the cathode of the variable capacitance element 3 on the input terminal side of the inverter circuit 5.
In such a circuit, a closed circuit including a crystal resonator X, a capacitive element C1, a capacitive element C2, and a grounding circuit is used as an oscillation loop section (resonance circuit section) 4 that mainly affects the oscillation state of the oscillation circuit. It is.
In this embodiment, the circuit configuration uses a bipolar variable capacitance diode as the voltage variable capacitance element. However, a MOS variable capacitance element may be used as another element.
The MOS type variable capacitance element has a characteristic that the capacitance change amount with respect to the voltage change is larger than that of the bipolar type variable capacitance diode.
Therefore, the configuration of the oscillation circuit according to the present invention is effective for realizing an oscillator having a wide frequency variable range by effectively utilizing such excellent characteristics of the MOS type variable capacitance element.
そしてこのような構成の発振器50は、インバータ回路5の入力端子と接地用の回路と
の間に寄生容量が存在するのでこの寄生容量と容量素子C3とを介して可変容量素子3の
アノードを接地用の回路に接続した構成を有することになる。
即ち、本実施形態は、増幅回路の入力端子又は出力端子のうち少なくとも一方の端子と
発振ループ部を構成する回路配線(接地用の回路以外)との間に可変容量素子を挿入接続
した構成を特徴としたものである。
そして、このような構成は、増幅回路との接続側のバラクタ3の端子と接地用の回路と
の間にバイパス専用の容量素子を準備したのではなく、半導体素子(半導体部品)として
の増幅回路内にてこれまで周波数変化量の増加を妨げるなどの要因として厄介ものであっ
た寄生容量(例えば:インバータ回路やトランジスタの入力端子と接地との間に発生する
寄生容量)をバラクタ3と接地用の回路とを交流接続するバイパス用の容量素子として積
極的に利用したものであり、これにより単純に容量素子C1にバラクタと固定容量素子と
から成る直列回路を並列接続した場合の構成と比較して周波数可変量の制御を行い易い利
点の他に、発振器の小型化にも有利である。
また、水晶振動子X以外の発振器を構成する回路を一つのICチップで構成した発振器
に本発明を適用してもよく、この場合、ICチップ内に多くの浮遊容量が発生するのでバ
ラクタ3をより大きな値の浮遊容量で接地用の回路に接続することが出来るのでより効果
的にバラクタ3を機能させることができる。
In the
That is, this embodiment has a configuration in which a variable capacitance element is inserted and connected between at least one of the input terminal or the output terminal of the amplifier circuit and the circuit wiring (other than the grounding circuit) constituting the oscillation loop unit. It is a feature.
In such a configuration, a bypass-dedicated capacitive element is not prepared between the terminal of the varactor 3 on the connection side to the amplifier circuit and the grounding circuit, but an amplifier circuit as a semiconductor element (semiconductor component). The parasitic capacitance (for example: parasitic capacitance generated between the input terminal of the inverter circuit or transistor and the ground), which has been troublesome as a factor that hinders the increase in the frequency change amount, is used for the varactor 3 and the ground. As compared with the configuration in which a series circuit composed of a varactor and a fixed capacitance element is simply connected in parallel to the capacitance element C1, this circuit is actively utilized as a bypass capacitance element for AC connection. In addition to the advantage that the frequency variable amount can be easily controlled, it is also advantageous for downsizing the oscillator.
Further, the present invention may be applied to an oscillator in which a circuit constituting an oscillator other than the crystal unit X is configured by a single IC chip. In this case, since a large amount of stray capacitance is generated in the IC chip, the varactor 3 is provided. Since the stray capacitance with a larger value can be connected to the grounding circuit, the varactor 3 can function more effectively.
図2は本発明の第2の実施形態に係るインバータ発振器の回路構成図である。図1の実
施形態と同じ構成要素には図1と同じ参照番号を付して説明する。このインバータ発振器
は、図1の直流阻止用の容量素子C3を省略して、バラクタ3の一端子をインバータ回路
5の入力側に接続した直列回路に発振ループ部4の容量回路を並列接続し、インバータ回
路5の入力側または出力側のバイアス電圧をバラクタ3に印加する基準電圧としたもので
ある。
即ち、図2(a)に示す本実施形態は、図1(a)に示した回路図に対して直流阻止用
の容量素子C3を省略してバラクタ3のアノードをインバータ回路5の入力側(増幅回路
の入力側)に接続したものである。従って、バラクタ3の基準電圧はインバータ回路5の
入力に帰還された帰還抵抗Rfにより発生するバイアス電圧を利用するものであるから、
容量素子C3と基準電圧を印加する為の回路が不要となり、回路構成を更に簡略化するこ
とができる。
図2(b)のインバータ発振器51Aは、バラクタ3の極性を反転したものである。
FIG. 2 is a circuit configuration diagram of an inverter oscillator according to the second embodiment of the present invention. The same components as those in the embodiment of FIG. 1 will be described with the same reference numerals as those in FIG. This inverter oscillator omits the direct current blocking capacitive element C3 of FIG. 1 and connects the capacitive circuit of the oscillation loop section 4 in parallel to a series circuit in which one terminal of the varactor 3 is connected to the input side of the inverter circuit 5. The bias voltage on the input side or output side of the inverter circuit 5 is used as a reference voltage to be applied to the varactor 3.
That is, in the present embodiment shown in FIG. 2A, the direct current blocking capacitance element C3 is omitted from the circuit diagram shown in FIG. This is connected to the input side of the amplifier circuit. Therefore, the reference voltage of the varactor 3 uses the bias voltage generated by the feedback resistor Rf fed back to the input of the inverter circuit 5.
A circuit for applying the capacitor C3 and the reference voltage is not necessary, and the circuit configuration can be further simplified.
The
図3は本発明の第3の実施形態に係るインバータ発振器の回路構成図である。図1の実
施形態と同じ構成要素には図1と同じ参照番号を付して説明する。この発振器52は、帰
還抵抗Rfとインバータ回路5とを有する増幅回路と、インバータ回路5の入出力端子間
に接続した水晶振動子Xと、水晶振動子Xを含む発振ループ部4と、を備えたインバータ
発振器である。
そして、インバータ回路5の出力側に接続した直流阻止用の容量素子C3と、直流阻止用
の容量素子C3に直列接続したバラクタ3と、を備える。
更に、インバータ回路5の入力側とバラクタ3の一方の端子との間の直列回路を発振ルー
プ部4を構成する容量回路に並列接続した構成を有する。
このような構成の発振回路52は、バラクタ3の端子間の電位差を変化させて、バラク
タ3の容量を可変することにより、当該発振器52の発振周波数を可変とするものである
。
そして図3(a)の本実施形態は、帰還抵抗Rfを有するインバータ回路5の出力側に
、インバータ回路5の出力バイアス電圧に影響を与えないように、直流素子用の容量素子
C3を接続し、その容量素子C3の他端にバラクタ3のアノードを直列に接続し、カソー
ドを発振ループ部4と並列接続した構成を有する。
そして、半導体部品であるインバータ回路5の出力端子と接地との間に有する寄生容量を
介して容量素子C3と増幅回路の出力端子との接続点が接地に接続されている。その為、
バラクタ3の端子間の電位差を変化させてバラクタ3の容量を可変することにより、容量
素子C2の並列容量が変化するので当該発振器50の発振周波数を可変できる。
この構成により、バラクタ3の両端に電位差を与えることにより、容量を変化させて発振
周波数を可変とするものである。これにより、寄生容量を可変容量素子のバイパスコンデ
ンサとして働かせることを可能にし、少ない制御電圧の変化で大きく周波数を変化させる
ことができる。
図3(b)のインバータ発振器52Aは、バラクタ3の極性を反転したものである。
FIG. 3 is a circuit configuration diagram of an inverter oscillator according to the third embodiment of the present invention. The same components as those in the embodiment of FIG. 1 will be described with the same reference numerals as those in FIG. The oscillator 52 includes an amplifier circuit having a feedback resistor Rf and an inverter circuit 5, a crystal resonator X connected between input and output terminals of the inverter circuit 5, and an oscillation loop section 4 including the crystal resonator X. Inverter oscillator.
A DC blocking capacitive element C3 connected to the output side of the inverter circuit 5 and a varactor 3 connected in series to the DC blocking capacitive element C3 are provided.
In addition, a series circuit between the input side of the inverter circuit 5 and one terminal of the varactor 3 is connected in parallel to the capacitor circuit constituting the oscillation loop unit 4.
The oscillation circuit 52 having such a configuration changes the oscillation frequency of the oscillator 52 by changing the potential difference between the terminals of the varactor 3 and changing the capacitance of the varactor 3.
In the embodiment of FIG. 3A, a DC element capacitor C3 is connected to the output side of the inverter circuit 5 having the feedback resistor Rf so as not to affect the output bias voltage of the inverter circuit 5. The anode of the varactor 3 is connected in series to the other end of the capacitive element C3, and the cathode is connected in parallel to the oscillation loop section 4.
A connection point between the capacitive element C3 and the output terminal of the amplifier circuit is connected to the ground via a parasitic capacitance between the output terminal of the inverter circuit 5 that is a semiconductor component and the ground. For that reason,
By changing the potential difference between the terminals of the varactor 3 to vary the capacitance of the varactor 3, the parallel capacitance of the capacitive element C2 changes, so that the oscillation frequency of the
With this configuration, by applying a potential difference to both ends of the varactor 3, the capacitance is changed to make the oscillation frequency variable. As a result, the parasitic capacitance can be used as a bypass capacitor of the variable capacitance element, and the frequency can be changed greatly with a small change in control voltage.
The
図4は本発明の第4の実施形態に係るインバータ発振器の回路構成図である。図1の実
施形態と同じ構成要素には図1と同じ参照番号を付して説明する。
このインバータ発振器53は、図3示す回路に対して直流阻止用の容量素子C3を省略
して、バラクタ3の一方の端子とインバータ回路5の出力側とを接続し、インバータ回路
5の入力側とバラクタ3の他端子とを発振ループ部4を構成する容量回路に並列接続し、
インバータ回路5の出力側のバイアス電圧をバラクタ3の基準電圧としたものである。
従って、バラクタ3の基準電圧はインバータ回路5の出力から発生するバイアス電圧を
利用するものである。これにより、容量素子C3と基準電圧を印加する回路が不要となり
、回路構成を更に簡略化することができる。
図4(b)のインバータ発振器53Aは、バラクタ3の極性を反転したものである。
FIG. 4 is a circuit configuration diagram of an inverter oscillator according to the fourth embodiment of the present invention. The same components as those in the embodiment of FIG. 1 will be described with the same reference numerals as those in FIG.
The
The bias voltage on the output side of the inverter circuit 5 is used as the reference voltage for the varactor 3.
Therefore, the reference voltage of the varactor 3 uses a bias voltage generated from the output of the inverter circuit 5. As a result, the capacitor C3 and a circuit for applying the reference voltage are not necessary, and the circuit configuration can be further simplified.
The
図5は本発明の第5の実施形態に係るインバータ発振器の回路構成図である。図1の実
施形態と同じ構成要素には図1と同じ参照番号を付して説明する。このインバータ発振器
54は、帰還抵抗Rfとインバータ回路5とを有する増幅回路と、インバータ回路5の入
出力端子間に接続した水晶振動子Xと、水晶振動子Xを含む発振ループ部4と、を備えた
インバータ発振器である。
そしてインバータ回路5の入力端子側に直流阻止用の容量素子C3の一方の端子を接続
し、出力端子側に直流阻止用の容量素子C4を接続し、各直流阻止用の容量素子C3の他
方端子にバラクタ3の一方の端子を接続した構成を有する。
更に、容量素子C4の他方の端子、バラクタ6を接続した直列回路、を備えると共に、
当該直列回路を発振ループ部4を構成する容量回路に並列接続した構成を有する。
このような発振器53は、各バラクタ3、6の両端に電位差を与えて各バラクタ3、6
の容量を可変とすることにより、当該インバータ発振器54の発振周波数を可変するもの
である。
尚、図示は省略するが、バラクタ3、6の極性を夫々逆にしても構わない。また、直流
阻止用の容量素子C3、C4と端子2及び端子7を省略して、増幅回路の入出力側のバイ
アス電圧を基準電圧とし、端子1と端子8に可変電圧である制御電圧を入力構成でも構わ
ない。
即ち、本実施形態は、複数のバラクタ3、6が直列に接続されて、且つ発振ループ部4
とが並列接続されるので、周波数の可変範囲を広く、且つ複雑な制御ができる。
FIG. 5 is a circuit configuration diagram of an inverter oscillator according to the fifth embodiment of the present invention. The same components as those in the embodiment of FIG. 1 will be described with the same reference numerals as those in FIG. The
Then, one terminal of the DC blocking capacitive element C3 is connected to the input terminal side of the inverter circuit 5, the DC blocking capacitive element C4 is connected to the output terminal side, and the other terminal of each DC blocking capacitive element C3. And one terminal of the varactor 3 is connected.
In addition, the other terminal of the capacitive element C4, a series circuit connected to the varactor 6, and
The series circuit has a configuration in which the series circuit is connected in parallel to a capacitor circuit that constitutes the oscillation loop unit 4.
Such an
The oscillation frequency of the
Although not shown, the polarities of the varactors 3 and 6 may be reversed. Further, the DC blocking capacitance elements C3 and C4, the terminal 2 and the terminal 7 are omitted, the bias voltage on the input / output side of the amplifier circuit is used as a reference voltage, and a control voltage which is a variable voltage is input to the
That is, in the present embodiment, a plurality of varactors 3 and 6 are connected in series, and the oscillation loop section 4
Are connected in parallel, the frequency variable range is wide and complex control can be performed.
図6は本発明の第6の実施形態に係るインバータ発振器の回路構成図である。
同じ構成要素には図2と同じ参照番号を付して説明する。この発振器55は、図3にお
ける実施形態の発振ループ部4内の少なくとも一方の容量素子(本実施形態ではC1)を
バラクタ9としたものである。尚、本実施形態としては、図2の構成を例にして記載して
いるが、全ての実施形態の発振器に適応可能である。
即ち、本実施形態では、図2に示す回路図に対して発振ループ部4内の容量素子C1を
バラクタ9に置き換えた構成である。これにより、バラクタ3のみで周波数制御する場合
と比較して更に発振周波数の可変範囲を拡げることができる。尚、バラクタ9を挿入する
位置は、制御電圧が印加される位置にある容量素子と置き換えすることが有効である。
このような構成であれば、バラクタ3を用いずに単純にバラクタ9に他のバラクタを固
定容量を介して並列接続した場合の構成と比較して周波数可変量の制御を行い易い利点の
他に、発振器の小型化にも有利である。
尚、図1〜6において、バラクタ3と発振ループ部(C1またはC2)との間に直流阻
止用の容量素子を挿入する事も可能である。
また、以上の説明では、発振回路としてインバータ型の発振器に適用する場合について
説明したが、これに限らず、コルピッツ型等の他の構成の発振器に適用しても本発明の主
旨を逸脱するものではない。
FIG. 6 is a circuit configuration diagram of an inverter oscillator according to the sixth embodiment of the present invention.
The same components will be described with the same reference numerals as in FIG. In this oscillator 55, at least one capacitive element (C1 in this embodiment) in the oscillation loop section 4 of the embodiment in FIG. In the present embodiment, the configuration of FIG. 2 is described as an example, but the present invention can be applied to the oscillators of all the embodiments.
In other words, in the present embodiment, the capacitive element C1 in the oscillation loop unit 4 is replaced with the varactor 9 in the circuit diagram shown in FIG. Thereby, the variable range of the oscillation frequency can be further expanded as compared with the case where the frequency is controlled only by the varactor 3. It is effective to replace the position where the varactor 9 is inserted with a capacitive element at the position where the control voltage is applied.
In addition to the advantage of easily controlling the variable amount of frequency as compared with the configuration in which another varactor is simply connected in parallel to the varactor 9 through a fixed capacitor without using the varactor 3, this configuration is possible. This is also advantageous for downsizing the oscillator.
1 to 6, it is also possible to insert a DC blocking capacitive element between the varactor 3 and the oscillation loop section (C1 or C2).
In the above description, the case where the oscillator circuit is applied to an inverter type oscillator has been described. However, the present invention is not limited to this, and the present invention can be applied to an oscillator having another configuration such as a Colpitts type. is not.
図7は本発明の第7の実施形態に係るインバータ発振器の回路構成図である。同じ構成
要素には図1と同じ参照番号を付して説明する。この発振器56は、バラクタD2、D3
に温度補償電圧を印加できるよう構成した温度補償発振器である。
即ち、バラクタD2と温度補償電圧を印加する為の端子とを抵抗R3を介して接続する
と共に、バラクタD3と温度補償電圧を印加する為の端子とを抵抗R4を介して接続した
構成を有する。温度補償電圧としては例えば温度に対して一次関数を呈する電圧変化特性
を有する制御電圧を適用する。また、例えばバラクタ3にも一次関数を呈する電圧特性を
有する制御電圧を印加することで発振器の周波数温度補償能力を高く構成することが出来
る。これにより、温度補償可能な水晶振動子Xのカットアングルを広くすることができる
。
即ち、上述した発振回路56であれば、水晶振動子Xの個体間での周波数温度特性のば
らつきが大きい場合であっても無理なく温度補償することが可能である。
尚、低温時において発振回路の負性抵抗の大きさが小さく発振し難いような場合は、低
温に向かうに従いバラクタ3の容量値を大きく変化させるような制御電圧を印加すること
が良い。このような構成は、低温時に増幅回路の入力端子と発振ループ部との間のインピ
ーダンスが小さくなるよう制御することになるので発振が起き易いものとなる。
尚、バラクタはMOS型のバラクタなども利用できる。この場合、例えばバラクタ3の
替わりにMOSバラクタを接続するには、MOSバラクタのゲートと抵抗R1とを接続し
、MOSバラクタのバックゲートと抵抗R2とを接続すればよい。
また、増幅回路はCMOSを使ったインバータ増幅回路だけではなく、図8に示すよう
にNPN型のバイポーラトランジスタTrと電流源11を組み合わせた構成も考えられる
。
即ち、図8に示す発振回路57は、トランジスタTrと自己バイアス抵抗R1とを有す
る増幅回路を備えたものである。
トランジスタTrは、そのコレクタを電流源11に接続すると共に、直流阻止用の容量
素子C5の一方の端子に接続し、エミッタを接地用の回路に接続し、ベースを直流阻止用
の容量素子C6を介してバラクタD1のアノードに接続したものである。
そして、このような構成に加え、発振回路57は、バラクタD1のカソードをバラクタ
D2を介して接地用の回路に接続し、容量素子C5の他方の端子をバラクタD3を介して
接地回路に接続した構成を有する。
そして更に、バラクタD1とバラクタD2との接続点に制御電圧を印加する為の端子を
抵抗R3を介して接続し、バラクタD3と容量素子C5との接続点に制御電圧を印加する
ための端子を抵抗R4を介して接続し、前記の2つの接続点の間に水晶振動子Xを接続し
た構成を有すると共に、バラクタD1のアノードを基準電圧入力用端子2に抵抗R2を介
して接続した構成を有する。
このようなトランジスタによる構成の方が、雑音特性が良くなる。
その為、本発明により可変容量素子による周波数変化量及び単位電圧変化に対する周波
数変化量(周波数感度特性)が大きくなることで雑音特性が悪化しようとする傾向を相殺
し雑音特性に優れた発振器を実現することが出来るので、特にMOS型の可変容量素子を
使用して周波数感度特性に優れた発振器に有効である。
FIG. 7 is a circuit configuration diagram of an inverter oscillator according to the seventh embodiment of the present invention. The same components will be described with the same reference numerals as in FIG. The
This is a temperature compensated oscillator configured to be able to apply a temperature compensated voltage to.
That is, the varactor D2 and a terminal for applying a temperature compensation voltage are connected via a resistor R3, and the varactor D3 and a terminal for applying a temperature compensation voltage are connected via a resistor R4. As the temperature compensation voltage, for example, a control voltage having a voltage change characteristic exhibiting a linear function with respect to temperature is applied. Further, for example, by applying a control voltage having a voltage characteristic exhibiting a linear function to the varactor 3, the frequency temperature compensation capability of the oscillator can be increased. Thereby, the cut angle of the crystal oscillator X capable of temperature compensation can be widened.
That is, with the above-described
When the negative resistance of the oscillation circuit is small and difficult to oscillate at low temperatures, it is preferable to apply a control voltage that greatly changes the capacitance value of the varactor 3 as the temperature decreases. In such a configuration, since the impedance between the input terminal of the amplifier circuit and the oscillation loop unit is controlled at a low temperature, oscillation is likely to occur.
As the varactor, a MOS type varactor can be used. In this case, for example, in order to connect the MOS varactor instead of the varactor 3, the gate of the MOS varactor and the resistor R1 may be connected, and the back gate of the MOS varactor and the resistor R2 may be connected.
Further, the amplifier circuit is not limited to an inverter amplifier circuit using CMOS, and a configuration in which an NPN bipolar transistor Tr and a current source 11 are combined as shown in FIG.
That is, the
The transistor Tr has a collector connected to the current source 11, and is connected to one terminal of a DC blocking capacitor C5, an emitter connected to a grounding circuit, and a base connected to the DC blocking capacitor C6. And connected to the anode of the varactor D1.
In addition to such a configuration, the
Further, a terminal for applying a control voltage to the connection point between the varactor D1 and the varactor D2 is connected via a resistor R3, and a terminal for applying a control voltage to the connection point between the varactor D3 and the capacitive element C5. A configuration in which the crystal resonator X is connected between the two connection points is connected through the resistor R4, and the anode of the varactor D1 is connected to the reference voltage input terminal 2 through the resistor R2. Have.
Such a transistor configuration has better noise characteristics.
Therefore, according to the present invention, the frequency change amount by the variable capacitance element and the frequency change amount per unit voltage change (frequency sensitivity characteristic) are increased to cancel the tendency to deteriorate the noise characteristic, thereby realizing an oscillator having excellent noise characteristic. Therefore, it is particularly effective for an oscillator having excellent frequency sensitivity characteristics using a MOS type variable capacitance element.
図9は図1〜5に示した発振ループ部のバリエーション説明するための模式図である。
例えば、1)CCとCDの両方を0Ω、CAとCBを固定値の容量素子、Zを0Ωとする
ことにより、図1〜図5の発振ループ部が構成される。
また図6の構成であれば、CCとCDの両方を0Ω、CAを可変容量素子、CBを固定
値の容量素子、Zを0Ωとなる。
更に、図7の構成であれば、CCとCDの両方を固定値の容量素子、CAとCBを可変
容量素子、Zを0Ωとなる。
図8の構成であれば、CAとCBの両方を可変容量素子、CCとCBを0Ω、Zを0Ω
となる。
即ち、発振ループ部の構成としては、CA、CB、CC、CDの何れが可変容量素子で
あっても固定値の容量素子であっても、またその組み合わせであっても良い。
FIG. 9 is a schematic diagram for explaining variations of the oscillation loop unit shown in FIGS.
For example, 1) Both CC and CD are set to 0Ω, CA and CB are fixed-value capacitive elements, and Z is set to 0Ω, thereby forming the oscillation loop unit shown in FIGS.
In the configuration shown in FIG. 6, both CC and CD are 0Ω, CA is a variable capacitor, CB is a fixed capacitor, and Z is 0Ω.
Furthermore, with the configuration of FIG. 7, both CC and CD are fixed capacitance elements, CA and CB are variable capacitance elements, and Z is 0Ω.
In the configuration of FIG. 8, both CA and CB are variable capacitance elements, CC and CB are 0Ω, and Z is 0Ω.
It becomes.
In other words, the configuration of the oscillation loop unit may be any one of CA, CB, CC, and CD, a variable capacitor, a fixed capacitor, or a combination thereof.
1 制御電圧入力用端子、2 基準電圧入力用端子、3 バラクタ、4 発振ループ部
、5 インバータ回路、R1、R2 抵抗、Rf 帰還抵抗、C1、C2、C3、C4、
C5、C6 容量素子、X 水晶振動子、50〜55 インバータ発振器
1 control voltage input terminal, 2 reference voltage input terminal, 3 varactor, 4 oscillation loop section, 5 inverter circuit, R1, R2 resistance, Rf feedback resistance, C1, C2, C3, C4,
C5, C6 capacitive element, X crystal resonator, 50-55 inverter oscillator
Claims (6)
前記発振ループ部の外にあって、可変容量素子、前記第1の定電位を基準電位とする電源が接続される半導体集積化された増幅回路を備えると共に前記増幅回路と可変容量素子とが直列接続されている直列回路と、
を備え、
前記発振ループ部における前記接続中点を除く2つの接続中点間の回路と前記直列回路とが並列接続されていることを特徴とする発振器。 The vibrator includes a plurality of capacitive elements that are connected in series with each other, and the vibrator and the plurality of capacitive elements are connected in series, and the connection midpoint of the plurality of capacitive elements is a first connection point An oscillation loop connected to a constant potential circuit;
Outside the oscillation loop unit, the semiconductor device includes a variable capacitance element and a semiconductor integrated amplification circuit to which a power source having the first constant potential as a reference potential is connected, and the amplification circuit and the variable capacitance element are connected in series. A connected series circuit;
With
Oscillator, characterized in that the circuit before Symbol series circuit between the two connection midpoint excluding the connection point in the oscillation loop portion are connected in parallel.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328372A JP5115178B2 (en) | 2007-01-30 | 2007-12-20 | Oscillator |
US12/021,541 US7986194B2 (en) | 2007-01-30 | 2008-01-29 | Oscillator |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018853 | 2007-01-30 | ||
JP2007018853 | 2007-01-30 | ||
JP2007328372A JP5115178B2 (en) | 2007-01-30 | 2007-12-20 | Oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211768A JP2008211768A (en) | 2008-09-11 |
JP5115178B2 true JP5115178B2 (en) | 2013-01-09 |
Family
ID=39787666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007328372A Active JP5115178B2 (en) | 2007-01-30 | 2007-12-20 | Oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5115178B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197837A (en) * | 2012-03-19 | 2013-09-30 | Seiko Epson Corp | Oscillator and electronic apparatus |
JP2014158108A (en) * | 2013-02-14 | 2014-08-28 | Seiko Npc Corp | Voltage-controlled oscillation circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102867A (en) * | 1999-07-23 | 2001-04-13 | Interchip Kk | Oscillation control circuit |
JP2002009546A (en) * | 2000-06-19 | 2002-01-11 | Nippon Dempa Kogyo Co Ltd | Voltage controlled oscillator |
JP2006197143A (en) * | 2005-01-12 | 2006-07-27 | Nippon Dempa Kogyo Co Ltd | Voltage controlled crystal oscillator |
-
2007
- 2007-12-20 JP JP2007328372A patent/JP5115178B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008211768A (en) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7986194B2 (en) | Oscillator | |
US20060220754A1 (en) | Voltage controlled oscillator | |
GB2430092A (en) | Drive circuit for voltage controlled differential oscillator employing coupling capactiors | |
JP2003046335A (en) | Temperature compensation crystal oscillator | |
JP2006197143A (en) | Voltage controlled crystal oscillator | |
JP5115178B2 (en) | Oscillator | |
EP1777808A1 (en) | High frequency Colpitts oscillation circuit | |
KR100618059B1 (en) | Integrated circuit comprising an oscillator | |
JP5034772B2 (en) | Temperature compensated piezoelectric oscillator | |
JP2016144163A (en) | Voltage controlled oscillation circuit | |
JP2006033238A (en) | Voltage-controlled oscillator | |
JP2005217773A (en) | Voltage-controlled piezoelectric oscillator | |
JP2006114974A (en) | Voltage-controlled piezoelectric oscillator capable of linear frequency control | |
JP5098979B2 (en) | Piezoelectric oscillator | |
JP4524179B2 (en) | Pierce type oscillation circuit | |
JP5839936B2 (en) | Crystal oscillator | |
US7109814B2 (en) | Piezoelectric oscillator | |
US20010052826A1 (en) | Voltage-controlled oscillator | |
JP3325732B2 (en) | Voltage controlled piezoelectric oscillator | |
JP4539161B2 (en) | Voltage controlled oscillator | |
US20030202313A1 (en) | Voltage-controlled capacitor circuit and related circuitry with diode and MOS varactors | |
JP2006352423A (en) | Voltage control oscillator | |
JP3883765B2 (en) | Voltage controlled oscillator | |
JP3990158B2 (en) | High frequency voltage controlled oscillator | |
JP2006135540A (en) | Temperature compensation piezoelectric oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110729 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5115178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |