JP5098979B2 - Piezoelectric oscillator - Google Patents

Piezoelectric oscillator Download PDF

Info

Publication number
JP5098979B2
JP5098979B2 JP2008307100A JP2008307100A JP5098979B2 JP 5098979 B2 JP5098979 B2 JP 5098979B2 JP 2008307100 A JP2008307100 A JP 2008307100A JP 2008307100 A JP2008307100 A JP 2008307100A JP 5098979 B2 JP5098979 B2 JP 5098979B2
Authority
JP
Japan
Prior art keywords
oscillation
terminal
piezoelectric oscillator
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008307100A
Other languages
Japanese (ja)
Other versions
JP2010135877A (en
Inventor
厚 清原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008307100A priority Critical patent/JP5098979B2/en
Publication of JP2010135877A publication Critical patent/JP2010135877A/en
Application granted granted Critical
Publication of JP5098979B2 publication Critical patent/JP5098979B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ピアース型の圧電発振器に関する。   The present invention relates to a Pierce type piezoelectric oscillator.

圧電発振器は周波数安定度、小型軽量、低価格等の利点を有することにより、通信機器や電子機器の多くの分野で用いられ、中でも圧電振動子の周波数温度特性を補償した温度補償型圧電発振器(TCXO)は、携帯電話等に広く用いられている。圧電発振器には、ピアース型の圧電発振器と、コルピッツ型の圧電発振器がある。ピアース型圧電発振器は、低い電源電圧で動作させることができ、回路の集積化に適しているが、低電流で出力できる周波数は、10〜30MHzに留まり、高い周波数の出力ができないという課題がある。   Piezoelectric oscillators have advantages such as frequency stability, small size, light weight, and low price, and are used in many fields of communication equipment and electronic equipment. Among them, temperature compensated piezoelectric oscillators that compensate for the frequency temperature characteristics of piezoelectric vibrators ( TCXO) is widely used for mobile phones and the like. The piezoelectric oscillator includes a Pierce type piezoelectric oscillator and a Colpitts type piezoelectric oscillator. The Pierce-type piezoelectric oscillator can be operated with a low power supply voltage and is suitable for circuit integration. However, the frequency that can be output with a low current is only 10 to 30 MHz, and there is a problem that a high frequency cannot be output. .

図9は、自己バイアス回路を備えた従来のピアースB−C型の圧電発振器8を示す回路図である。図9に示すように、ピアースB−C型の圧電発振器8は、発振回路108とバッファ回路BUFとから構成され、発振回路108は、発振用トランジスタQ1と、発振用トランジスタQ1のベース端子とコレクタ端子との間に接続された圧電振動子10及び帰還抵抗R0と、圧電振動子10の両端と接地電位線GNDとの間に各々接続された容量素子C1,C2と、から構成されている。バッファ回路BUFは、発振回路108の出力となる発振用トランジスタQ1のコレクタ端子に接続されている。また、発振用トランジスタQ1のコレクタ端子には電流源20が接続されている。   FIG. 9 is a circuit diagram showing a conventional Pierce BC type piezoelectric oscillator 8 having a self-bias circuit. As shown in FIG. 9, the Pierce BC type piezoelectric oscillator 8 includes an oscillation circuit 108 and a buffer circuit BUF. The oscillation circuit 108 includes an oscillation transistor Q1, a base terminal and a collector of the oscillation transistor Q1. The piezoelectric vibrator 10 and the feedback resistor R0 are connected between the terminals, and the capacitive elements C1 and C2 are respectively connected between both ends of the piezoelectric vibrator 10 and the ground potential line GND. The buffer circuit BUF is connected to the collector terminal of the oscillation transistor Q1 that is the output of the oscillation circuit. A current source 20 is connected to the collector terminal of the oscillation transistor Q1.

発振回路108の出力周波数を高めるためには、所望の発振周波数において発振回路108の負性抵抗値を充分大きくする必要がある。発振回路108の負性抵抗値(−Rn)は、発振用トランジスタQ1の相互コンダクタンス値をgmとすると、−Rn=gm/(ωC1C2)となる。従って、負性抵抗値を大きくするには、容量素子C1,C2の容量値を小さくするか、相互コンダクタンス値gmを大きくする必要がある。   In order to increase the output frequency of the oscillation circuit 108, it is necessary to sufficiently increase the negative resistance value of the oscillation circuit 108 at a desired oscillation frequency. The negative resistance value (−Rn) of the oscillation circuit 108 is −Rn = gm / (ωC1C2), where gm is the mutual conductance value of the oscillation transistor Q1. Therefore, in order to increase the negative resistance value, it is necessary to decrease the capacitance values of the capacitive elements C1 and C2 or increase the mutual conductance value gm.

しかしながら、容量素子C1,C2の容量値を小さくすると、発振回路108の負荷容量も小さくなり、周波数感度が必要以上に大きくなる。このため、発振回路108の出力(発振用トランジスタQ1のコレクタ端子)に接続するバッファ回路BUFによる外部負荷容量の影響が大きくなり、電源変動や経年変化の劣化を引き起こす。また、容量素子C1,C2の容量値を小さくすると、発振回路108の回路損失が増加し、回路Q値が小さくなり、C/N比(Carrier to Noise Ratio)の劣化を引き起こす。   However, when the capacitance values of the capacitive elements C1 and C2 are reduced, the load capacitance of the oscillation circuit 108 is also reduced, and the frequency sensitivity is increased more than necessary. For this reason, the influence of the external load capacitance due to the buffer circuit BUF connected to the output of the oscillation circuit 108 (the collector terminal of the oscillation transistor Q1) becomes large, causing power supply fluctuations and deterioration over time. Further, when the capacitance values of the capacitive elements C1 and C2 are reduced, the circuit loss of the oscillation circuit 108 is increased, the circuit Q value is reduced, and the C / N ratio (Carrier to Noise Ratio) is deteriorated.

この問題を解決するために、例えば特許文献1には、外部負荷容量の影響を軽減するために、発振回路の出力と外部負荷との間にレベルシフト回路を備えたピアース型水晶発振回路が記載されている。しかしながら、このようなピアース型水晶発振回路は、レベルシフト回路の分だけ回路規模が大きくなり消費電流も増えてしまうため、集積化には適さないという課題がある。   In order to solve this problem, for example, Patent Document 1 describes a Pierce type crystal oscillation circuit including a level shift circuit between an output of an oscillation circuit and an external load in order to reduce the influence of an external load capacitance. Has been. However, such a Pierce type crystal oscillation circuit has a problem that it is not suitable for integration because the circuit scale is increased by the level shift circuit and the current consumption is increased.

また、負性抵抗値を大きくするために発振用トランジスタQ1の相互コンダクタンス値gmを大きくする方法では、コレクタ電流Icを大きくする必要があり、発振回路108の消費電流が増えてしまう。   Further, in the method of increasing the mutual conductance value gm of the oscillation transistor Q1 in order to increase the negative resistance value, it is necessary to increase the collector current Ic, and the current consumption of the oscillation circuit 108 increases.

この問題を解決するために、例えば特許文献2には、コルピッツ型発振回路において、発振トランジスタのコレクタ−エミッタ間に帰還回路(エミッタフォロワ回路)を備える方法が記載されている。帰還回路を付加したことにより、発振回路の負性抵抗特性が改善され、高い周波数において充分高い負性抵抗値を得ることができる。   In order to solve this problem, for example, Patent Document 2 describes a method in which a feedback circuit (emitter follower circuit) is provided between a collector and an emitter of an oscillation transistor in a Colpitts type oscillation circuit. By adding the feedback circuit, the negative resistance characteristic of the oscillation circuit is improved, and a sufficiently high negative resistance value can be obtained at a high frequency.

しかしながら、このような帰還回路をピアース型の発振回路に適用すると、帰還回路を動作させるための電流が必要になり、消費電流が増えてしまう。また、帰還回路の結合容量(特許文献2の図8のC4,C5)が非常に大きな値になり、集積化には向いていない。また、帰還回路を付加することにより、充分な負性抵抗が得られるが、周波数領域が数百MHz(特許文献2の図2参照)となり、水晶のAT振動子などで利用される数十MHzの領域を遥かに超えてしまう。   However, when such a feedback circuit is applied to a Pierce type oscillation circuit, a current for operating the feedback circuit is required, resulting in an increase in current consumption. Further, the coupling capacity of the feedback circuit (C4 and C5 in FIG. 8 of Patent Document 2) has a very large value and is not suitable for integration. Further, by adding a feedback circuit, a sufficient negative resistance can be obtained, but the frequency region is several hundred MHz (see FIG. 2 of Patent Document 2), and several tens of MHz used for a quartz AT vibrator or the like. Far beyond the realm of

負性抵抗を大きくするための別の方法として、例えば特許文献3には、コルピッツ型の水晶発振回路において、発振用トランジスタをダーリントン接続する方法が記載させている。発振用トランジスタをダーリントン接続することにより、発振トランジスタの電流増幅率Hfeを高め、相互コンダクタンス値gmを大きくできるので、負性抵抗を大きくすることができる。   As another method for increasing the negative resistance, for example, Patent Document 3 describes a method of Darlington connection of an oscillation transistor in a Colpitts type crystal oscillation circuit. By connecting the oscillation transistor to the Darlington connection, the current amplification factor Hfe of the oscillation transistor can be increased and the mutual conductance value gm can be increased, so that the negative resistance can be increased.

特開2002−16439号公報(図1)Japanese Patent Laid-Open No. 2002-16439 (FIG. 1) 特開2005−86378号公報(図8)Japanese Patent Laying-Open No. 2005-86378 (FIG. 8) 特開2002−237725号公報(図1)JP 2002-237725 A (FIG. 1)

しかしながら、発振用トランジスタをダーリントン接続することにより負性抵抗は大きくなるが、発振周波数が低くなってしまう。図9に、コルピッツ型の水晶発振回路でのシミュレーション結果を示す。図10(A)は、従来のコルピッツ型の水晶発振回路、図10(B)は、発振用トランジスタをダーリントン接続したコルピッツ型の水晶発振回路、図10(C)は、それぞれの負性抵抗値を示すグラフである。   However, the negative resistance is increased by connecting the oscillation transistor to the Darlington connection, but the oscillation frequency is lowered. FIG. 9 shows a simulation result in a Colpitts-type crystal oscillation circuit. 10A shows a conventional Colpitts crystal oscillation circuit, FIG. 10B shows a Colpitts crystal oscillation circuit in which an oscillation transistor is connected by Darlington, and FIG. 10C shows respective negative resistance values. It is a graph which shows.

この方法は、ピアース型の発振回路で発振用トランジスタをダーリントン接続した場合も同様の結果となる。これは、発振用トランジスタをダーリントン接続することにより発振トランジスタの電流増幅率Hfeは増加するが、発振用トランジスタのコレクタ−エミッタ間のミラー容量も増加するため、高周波において負性抵抗が劣化するためと考えられる。   This method also produces the same result when the oscillation transistor is Darlington connected by a Pierce type oscillation circuit. This is because the current amplification factor Hfe of the oscillation transistor increases by connecting the oscillation transistor to the Darlington connection, but the mirror capacitance between the collector and the emitter of the oscillation transistor also increases, and the negative resistance deteriorates at high frequencies. Conceivable.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]
圧電振動子と、前記圧電振動子の一方の端子と接地電位線との間に接続された第1の容量素子と、前記圧電振動子の他方の端子と前記接地電位線との間に接続された第2の容量素子と、コレクタ端子が前記圧電振動子の一方の端子に接続され、ベース端子が前記圧電振動子の他方の端子に接続され、エミッタ端子が前記接地電位線に接続された発振用トランジスタと、ベース端子が前記発振用トランジスタのコレクタ端子に第1の抵抗を介して接続され、コレクタ端子が前記発振用トランジスタのコレクタ端子に第2の抵抗を介して接続され、エミッタ端子が前記発振用トランジスタのベース端子に接続された発振補助用トランジスタと、を含む、ことを特徴とする圧電発振器。
[Application Example 1]
A piezoelectric vibrator; a first capacitive element connected between one terminal of the piezoelectric vibrator and a ground potential line; and a second capacitive terminal connected between the other terminal of the piezoelectric vibrator and the ground potential line. The second capacitor element and the collector terminal are connected to one terminal of the piezoelectric vibrator, the base terminal is connected to the other terminal of the piezoelectric vibrator, and the emitter terminal is connected to the ground potential line. And the base terminal is connected to the collector terminal of the oscillation transistor via a first resistor, the collector terminal is connected to the collector terminal of the oscillation transistor via a second resistor, and the emitter terminal is An oscillation assisting transistor connected to the base terminal of the oscillation transistor.

この構成によれば、発振補助用トランジスタと発振用トランジスタとにより、回路電流を増やすことなく増幅率が上がり従来構成よりも大きい負性抵抗を得ることができるので、高い周波数で発振が可能となり、さらに従来の回路構成より発振補助用トランジスタと第1の抵抗とが増えるだけなので、高集積化及び低消費電流を実現できる。   According to this configuration, the oscillation auxiliary transistor and the oscillation transistor can increase the amplification factor without increasing the circuit current and obtain a negative resistance larger than that of the conventional configuration, so that oscillation can be performed at a high frequency. Furthermore, since only the oscillation auxiliary transistor and the first resistor are increased from the conventional circuit configuration, high integration and low current consumption can be realized.

[適用例2]
上記に記載の圧電発振器において、前記圧電振動子の一方の端子と前記発振用トランジスタのコレクタ端子との間に接続された第3の容量素子をさらに含む、ことを特徴とする圧電発振器。
[Application Example 2]
The piezoelectric oscillator according to the above, further comprising a third capacitive element connected between one terminal of the piezoelectric vibrator and a collector terminal of the oscillation transistor.

この構成によれば、第3の容量素子により、負性抵抗の谷を周波数の高い側に移動させることができるので、高い周波数で発振することが可能になり、さらに従来の回路構成より発振補助用トランジスタと第1の抵抗とが増えるだけなので、高集積化及び低消費電流を実現できる。   According to this configuration, the third capacitive element can move the valley of the negative resistance to the higher frequency side, so that it is possible to oscillate at a higher frequency and further assist in oscillation than the conventional circuit configuration. Since only the number of transistors and the first resistor are increased, high integration and low current consumption can be realized.

[適用例3]
上記に記載の圧電発振器において、前記圧電振動子の他方の端子と前記発振用トランジスタのベース端子との間に接続された第4の容量素子をさらに含む、ことを特徴とする圧電発振器。
[Application Example 3]
The piezoelectric oscillator according to the above, further comprising a fourth capacitive element connected between the other terminal of the piezoelectric vibrator and a base terminal of the oscillation transistor.

この構成によれば、第4の容量素子により、負性抵抗をさらに大きくすることができるので、高い周波数で発振することが可能になり、さらに従来の回路構成より発振補助用トランジスタと第1の抵抗とが増えるだけなので、高集積化及び低消費電流を実現できる。   According to this configuration, since the negative resistance can be further increased by the fourth capacitive element, it is possible to oscillate at a high frequency, and further, the oscillation assisting transistor and the first capacitance can be increased compared to the conventional circuit configuration. Since only the resistance increases, high integration and low current consumption can be realized.

[適用例4]
上記に記載の圧電発振器において、前記圧電振動子の一方の端子と前記発振用トランジスタのコレクタ端子との間に接続された第3の容量素子と、前記圧電振動子の他方の端子と前記発振用トランジスタのベース端子との間に接続された第4の容量素子と、をさらに含む、ことを特徴とする圧電発振器。
[Application Example 4]
In the piezoelectric oscillator described above, a third capacitive element connected between one terminal of the piezoelectric vibrator and a collector terminal of the oscillation transistor, the other terminal of the piezoelectric vibrator, and the oscillation And a fourth capacitive element connected between the base terminal of the transistor.

この構成によれば、第3の容量素子及び第4の容量素子により、負性抵抗の谷が周波数の高い側に移動し、高い周波数で発振することが可能になり、さらに従来の回路構成より発振補助用トランジスタと第1の抵抗と第3,第4の容量素子のみが増えるだけなので、高集積化及び低消費電流を実現できる。   According to this configuration, the third capacitor element and the fourth capacitor element allow the negative resistance valley to move to the higher frequency side and oscillate at a higher frequency, and moreover than the conventional circuit configuration. Since only the oscillation auxiliary transistor, the first resistor, and the third and fourth capacitive elements are increased, high integration and low current consumption can be realized.

以下、圧電発振器の実施形態について図面に従って説明する。   Hereinafter, embodiments of a piezoelectric oscillator will be described with reference to the drawings.

(第1実施形態)
<圧電発振器の構成>
先ず、第1実施形態に係る圧電発振器の構成について、図1を参照して説明する。図1は、第1実施形態に係る圧電発振器の構成を示す回路図である。
(First embodiment)
<Configuration of piezoelectric oscillator>
First, the configuration of the piezoelectric oscillator according to the first embodiment will be described with reference to FIG. FIG. 1 is a circuit diagram showing the configuration of the piezoelectric oscillator according to the first embodiment.

図1に示すように、圧電発振器1は、発振回路101とバッファ回路BUFとから構成される。   As shown in FIG. 1, the piezoelectric oscillator 1 includes an oscillation circuit 101 and a buffer circuit BUF.

発振回路101は、エミッタ端子が接地電位線GNDに接続された発振用トランジスタQ1と、発振用トランジスタQ1のベース端子とコレクタ端子との間に接続された圧電振動子10と、圧電振動子10の両端と接地電位線GNDとの間に各々接続された第1の容量素子C1及び第2の容量素子C2と、ベース端子が発振用トランジスタQ1のコレクタ端子に第1の抵抗Rbを介して接続され、コレクタ端子が発振用トランジスタQ1のコレクタ端子に第2の抵抗Rcを介して接続され、エミッタ端子が発振用トランジスタQ1のベース端子に接続された発振補助用トランジスタQ2と、発振用トランジスタQ1のコレクタ端子と電源電位線VDDとの間に接続された電流源20と、から構成されている。バッファ回路BUFは、発振回路101の出力となる発振用トランジスタQ1のコレクタ端子に接続されている。   The oscillation circuit 101 includes an oscillation transistor Q1 having an emitter terminal connected to the ground potential line GND, a piezoelectric vibrator 10 connected between a base terminal and a collector terminal of the oscillation transistor Q1, and the piezoelectric vibrator 10 The first capacitor element C1 and the second capacitor element C2 connected between the both ends and the ground potential line GND, and the base terminal are connected to the collector terminal of the oscillation transistor Q1 via the first resistor Rb. The oscillation auxiliary transistor Q2 whose collector terminal is connected to the collector terminal of the oscillation transistor Q1 via the second resistor Rc, and whose emitter terminal is connected to the base terminal of the oscillation transistor Q1, and the collector of the oscillation transistor Q1 And a current source 20 connected between the terminal and the power supply potential line VDD. The buffer circuit BUF is connected to the collector terminal of the oscillation transistor Q1 that is the output of the oscillation circuit 101.

図9に示した従来の発振回路108と発振回路101との違いは、帰還抵抗R0を発振補助用トランジスタQ2、第1の抵抗Rb及び第2の抵抗Rcに置き換えたことである。   The difference between the conventional oscillation circuit 108 and the oscillation circuit 101 shown in FIG. 9 is that the feedback resistor R0 is replaced with an oscillation assisting transistor Q2, a first resistor Rb, and a second resistor Rc.

発振補助用トランジスタQ2は、発振用トランジスタQ1による増幅効率の向上をサポートするので、発振補助用トランジスタQ2及び発振用トランジスタQ1の増幅作用により、従来より大きな負性抵抗を得ることができるので、高速な起動特性が得られる。   Since the oscillation assisting transistor Q2 supports the improvement of the amplification efficiency by the oscillation transistor Q1, a larger negative resistance than the conventional one can be obtained by the amplification effect of the oscillation assisting transistor Q2 and the oscillation transistor Q1. Start-up characteristics can be obtained.

発振補助用トランジスタQ2、第1の抵抗Rb及び第2の抵抗Rcに流れる電流は、発振用トランジスタQ1のベース電流と等しいので、従来の発振回路108の帰還抵抗R0のみで構成した場合と比較しても電流の増加はない。   Since the current flowing through the oscillation auxiliary transistor Q2, the first resistor Rb, and the second resistor Rc is equal to the base current of the oscillation transistor Q1, it is compared with the case where only the feedback resistor R0 of the conventional oscillation circuit 108 is configured. However, there is no increase in current.

発振用トランジスタQ1の電流増幅率Hfeが小さくなり、負性抵抗が小さくなる状況でも、電流増幅率Hfeの低下によりベース電流が増加し、発振補助用トランジスタQ2に流れる電流は逆に大きくなるので、発振補助用トランジスタQ2は、発振用トランジスタQ1による増幅効率の向上をより大きくサポートすることができる。すなわち、発振周波数を適宜選択することにより、電流増幅率Hfe低下による負性抵抗の劣化を抑制できる。   Even when the current amplification factor Hfe of the oscillation transistor Q1 decreases and the negative resistance decreases, the base current increases due to the decrease in the current amplification factor Hfe, and the current flowing through the oscillation auxiliary transistor Q2 increases conversely. The oscillation assisting transistor Q2 can greatly support the improvement of the amplification efficiency by the oscillation transistor Q1. That is, by appropriately selecting the oscillation frequency, it is possible to suppress the deterioration of the negative resistance due to the decrease in the current amplification factor Hfe.

第1実施形態に係る圧電発振器の動作について、図2を参照して説明する。図2は、第1実施形態に係る圧電発振器の動作を示すグラフである。   The operation of the piezoelectric oscillator according to the first embodiment will be described with reference to FIG. FIG. 2 is a graph showing the operation of the piezoelectric oscillator according to the first embodiment.

図2に示すように、従来の圧電発振器8の出力OUT8の負性抵抗のピークは、約10MHzであった。本実施形態の圧電発振器1の出力OUTの負性抵抗のピークは、約24MHzとなり、従来に比べ高周波での出力が可能となることがわかる。   As shown in FIG. 2, the peak of the negative resistance of the output OUT8 of the conventional piezoelectric oscillator 8 was about 10 MHz. The peak of the negative resistance of the output OUT of the piezoelectric oscillator 1 of the present embodiment is about 24 MHz, and it can be seen that an output at a high frequency is possible compared to the conventional case.

以上に述べた本実施形態によれば、以下の効果が得られる。   According to the present embodiment described above, the following effects can be obtained.

本実施形態では、発振補助用トランジスタQ2と発振用トランジスタQ1とにより増幅率が上がるので従来構成よりも、高い周波数において大きい負性抵抗を得ることができるので、高い周波数で発振が可能であり、さらに従来の回路構成より発振補助用トランジスタQ2と第1の抵抗Rbとが増えるだけなので、高集積化及び低消費電流を実現できる。   In this embodiment, since the amplification factor is increased by the oscillation assisting transistor Q2 and the oscillation transistor Q1, a larger negative resistance can be obtained at a higher frequency than in the conventional configuration, so that oscillation can be performed at a higher frequency. Furthermore, since only the oscillation auxiliary transistor Q2 and the first resistor Rb are increased from the conventional circuit configuration, high integration and low current consumption can be realized.

以上、圧電発振器の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。   While the embodiments of the piezoelectric oscillator have been described above, the present invention is not limited to these embodiments, and can be implemented in various forms without departing from the scope of the invention. Hereinafter, a modification will be described.

(変形例1)圧電発振器の変形例1について説明する。図3は、変形例1に係る圧電発振器の構成を示す回路図である。図3に示すように、圧電発振器3は、第1実施形態の圧電発振器1に対して発振用トランジスタQ1のコレクタ端子と圧電振動子10の一方の端子(第1の容量素子C1側)との間に接続される第3の容量素子C3をさらに含んで構成されている。図4は、変形例1に係る圧電発振器の動作を示すグラフである。この構成によれば、第3の容量素子C3により発振用トランジスタQ1のコレクタから容量素子C1と圧電振動子10に帰還される信号の位相が変化し、負性抵抗のピークの位置が周波数の高い方へ移動し、より高い周波数で発振することが可能になる。   (Modification 1) Modification 1 of the piezoelectric oscillator will be described. FIG. 3 is a circuit diagram illustrating a configuration of the piezoelectric oscillator according to the first modification. As shown in FIG. 3, the piezoelectric oscillator 3 is different from the piezoelectric oscillator 1 of the first embodiment in that the collector terminal of the oscillation transistor Q1 and one terminal of the piezoelectric vibrator 10 (on the first capacitive element C1 side). It further includes a third capacitive element C3 connected therebetween. FIG. 4 is a graph showing the operation of the piezoelectric oscillator according to the first modification. According to this configuration, the phase of the signal fed back from the collector of the oscillation transistor Q1 to the capacitive element C1 and the piezoelectric vibrator 10 is changed by the third capacitive element C3, and the negative resistance peak position has a high frequency. It becomes possible to oscillate at a higher frequency.

(変形例2)圧電発振器の変形例2について説明する。図5は、変形例2に係る圧電発振器の構成を示す回路図である。図5に示すように、圧電発振器4は、第1実施形態の圧電発振器1に対して発振用トランジスタQ1のベース端子と圧電振動子10の他方の端子(第2の容量素子C2側)との間に接続される第4の容量素子C4をさらに含んで構成されている。この構成によれば、第4の容量素子C4により高い周波数において、負性抵抗をさらに大きくすることができるので、変形例1と同様に高い周波数で発振が可能となる。   (Modification 2) Modification 2 of the piezoelectric oscillator will be described. FIG. 5 is a circuit diagram showing a configuration of a piezoelectric oscillator according to the second modification. As shown in FIG. 5, the piezoelectric oscillator 4 is different from the piezoelectric oscillator 1 of the first embodiment in that the base terminal of the oscillation transistor Q1 and the other terminal of the piezoelectric vibrator 10 (second capacitor element C2 side). It further includes a fourth capacitive element C4 connected therebetween. According to this configuration, since the negative resistance can be further increased at a high frequency by the fourth capacitive element C4, it is possible to oscillate at a high frequency as in the first modification.

(変形例3)圧電発振器の変形例3について説明する。図6は、変形例3に係る圧電発振器の構成を示す回路図である。図6に示すように、圧電発振器5は、第1実施形態の圧電発振器1に対して発振用トランジスタQ1のコレクタ端子と圧電振動子10の一方の端子(第1の容量素子C1側)との間に接続される第3の容量素子C3と、圧電発振器1に対して発振用トランジスタQ1のベース端子と圧電振動子10の他方の端子(第2の容量素子C2側)との間に接続される第4の容量素子C4と、をさらに含んで構成されている。この構成によれば、第3の容量素子C3及び第4の容量素子C4により高い周波数において、負性抵抗をさらに大きくすることができるので、変形例1と同様に高い周波数で発振が可能となる。   (Modification 3) Modification 3 of the piezoelectric oscillator will be described. FIG. 6 is a circuit diagram illustrating a configuration of a piezoelectric oscillator according to the third modification. As shown in FIG. 6, the piezoelectric oscillator 5 is different from the piezoelectric oscillator 1 of the first embodiment in that the collector terminal of the oscillation transistor Q1 and one terminal of the piezoelectric vibrator 10 (on the first capacitor element C1 side). A third capacitive element C3 connected between the base terminal of the oscillation transistor Q1 and the other terminal (second capacitive element C2 side) of the piezoelectric vibrator 10 with respect to the piezoelectric oscillator 1; And a fourth capacitive element C4. According to this configuration, since the negative resistance can be further increased at a higher frequency by the third capacitive element C3 and the fourth capacitive element C4, it is possible to oscillate at a higher frequency as in the first modification. .

(変形例4)圧電発振器の変形例4について説明する。図7は、変形例4に係る圧電発振器の構成を示す回路図である。図7に示すように、圧電発振器6は、変形例3の圧電発振器5を構成する第1の容量素子C1の換わりに可変容量素子VC1が接続され、第2の容量素子C2の換わりに可変容量素子VC2が接続され、可変容量素子VC1に対し抵抗R1を介して制御電圧Vcが印加され、可変容量素子VC2に対し抵抗R2を介して制御電圧Vcが印加されている。この構成によれば、制御電圧Vcより出力する周波数を制御できる。なお、この例において、容量素子C3,C4が負性抵抗値を大きくすると共に、可変容量素子VC1,VC2に印加した直流電圧の直流カット用コンデンサとして機能する。   (Modification 4) Modification 4 of the piezoelectric oscillator will be described. FIG. 7 is a circuit diagram showing a configuration of the piezoelectric oscillator according to the fourth modification. As shown in FIG. 7, in the piezoelectric oscillator 6, a variable capacitor VC1 is connected instead of the first capacitor C1 constituting the piezoelectric oscillator 5 of Modification 3, and a variable capacitor is replaced instead of the second capacitor C2. The element VC2 is connected, the control voltage Vc is applied to the variable capacitance element VC1 via the resistor R1, and the control voltage Vc is applied to the variable capacitance element VC2 via the resistor R2. According to this configuration, the frequency output from the control voltage Vc can be controlled. In this example, the capacitive elements C3 and C4 increase the negative resistance value and function as a DC cut capacitor for the DC voltage applied to the variable capacitive elements VC1 and VC2.

(変形例5)圧電発振器の変形例5について説明する。図8は、変形例5に係る圧電発振器の構成を示す回路図である。図8に示すように、圧電発振器7は、第1実施形態の圧電発振器1に対して発振補助用トランジスタQ2のエミッタ端子と発振用トランジスタQ1のベース端子との間に接続された抵抗Reをさらに含んで構成される。抵抗Reを含む構成は、圧電発振器3,4,5,6にも同様に適用できる。   (Modification 5) Modification 5 of the piezoelectric oscillator will be described. FIG. 8 is a circuit diagram showing a configuration of a piezoelectric oscillator according to the fifth modification. As shown in FIG. 8, the piezoelectric oscillator 7 further includes a resistor Re connected between the emitter terminal of the oscillation assisting transistor Q2 and the base terminal of the oscillation transistor Q1 with respect to the piezoelectric oscillator 1 of the first embodiment. Consists of including. The configuration including the resistor Re can be similarly applied to the piezoelectric oscillators 3, 4, 5, and 6.

第1実施形態に係る圧電発振器の構成を示す回路図。1 is a circuit diagram showing a configuration of a piezoelectric oscillator according to a first embodiment. 第1実施形態に係る圧電発振器の動作を示すグラフ。The graph which shows operation | movement of the piezoelectric oscillator which concerns on 1st Embodiment. 変形例1に係る圧電発振器の構成を示す回路図。The circuit diagram which shows the structure of the piezoelectric oscillator which concerns on the modification 1. FIG. 変形例1に係る圧電発振器の動作を示すグラフ。6 is a graph showing the operation of a piezoelectric oscillator according to Modification Example 1. 変形例2に係る圧電発振器の構成を示す回路図。FIG. 6 is a circuit diagram showing a configuration of a piezoelectric oscillator according to Modification 2. 変形例3に係る圧電発振器の構成を示す回路図。FIG. 10 is a circuit diagram showing a configuration of a piezoelectric oscillator according to Modification 3. 変形例4に係る圧電発振器の構成を示す回路図。FIG. 10 is a circuit diagram showing a configuration of a piezoelectric oscillator according to Modification 4. 変形例5に係る圧電発振器の構成を示す回路図。FIG. 10 is a circuit diagram showing a configuration of a piezoelectric oscillator according to Modification 5. 従来の圧電発振器の構成を示す回路図。The circuit diagram which shows the structure of the conventional piezoelectric oscillator. (A)従来のコルピッツ型の水晶発振回路、(B)発振用トランジスタをダーリントン接続したコルピッツ型の水晶発振回路、(C)それぞれの出力周波数を示すグラフ。(A) A conventional Colpitts-type crystal oscillation circuit, (B) a Colpitts-type crystal oscillation circuit in which oscillation transistors are connected by Darlington, and (C) graphs showing respective output frequencies.

符号の説明Explanation of symbols

1…圧電発振器、3…圧電発振器、4…圧電発振器、5…圧電発振器、6…圧電発振器、7…圧電発振器、10…圧電振動子、20…電流源、101…発振回路、108…発振回路。   DESCRIPTION OF SYMBOLS 1 ... Piezoelectric oscillator, 3 ... Piezo oscillator, 4 ... Piezo oscillator, 5 ... Piezo oscillator, 7 ... Piezo oscillator, 10 ... Piezo vibrator, 20 ... Current source, 101 ... Oscillator circuit, 108 ... Oscillator circuit .

Claims (4)

圧電振動子と、
前記圧電振動子の一方の端子と接地電位線との間に接続された第1の容量素子と、
前記圧電振動子の他方の端子と前記接地電位線との間に接続された第2の容量素子と、
コレクタ端子が前記圧電振動子の一方の端子に接続され、ベース端子が前記圧電振動子の他方の端子に接続され、エミッタ端子が前記接地電位線に接続された発振用トランジスタと、
ベース端子が前記発振用トランジスタのコレクタ端子に第1の抵抗を介して接続され、コレクタ端子が前記発振用トランジスタのコレクタ端子に第2の抵抗を介して接続され、エミッタ端子が前記発振用トランジスタのベース端子に接続された発振補助用トランジスタと、
を含むことを特徴とする圧電発振器。
A piezoelectric vibrator;
A first capacitive element connected between one terminal of the piezoelectric vibrator and a ground potential line;
A second capacitive element connected between the other terminal of the piezoelectric vibrator and the ground potential line;
An oscillation transistor having a collector terminal connected to one terminal of the piezoelectric vibrator, a base terminal connected to the other terminal of the piezoelectric vibrator, and an emitter terminal connected to the ground potential line;
A base terminal is connected to the collector terminal of the oscillation transistor via a first resistor, a collector terminal is connected to the collector terminal of the oscillation transistor via a second resistor, and an emitter terminal is connected to the oscillation transistor. An oscillation assisting transistor connected to the base terminal;
A piezoelectric oscillator comprising:
請求項1に記載の圧電発振器において、
前記圧電振動子の一方の端子と前記発振用トランジスタのコレクタ端子との間に接続された第3の容量素子をさらに含む、
ことを特徴とする圧電発振器。
The piezoelectric oscillator according to claim 1,
A third capacitive element connected between one terminal of the piezoelectric vibrator and a collector terminal of the oscillation transistor;
A piezoelectric oscillator characterized by that.
請求項1に記載の圧電発振器において、
前記圧電振動子の他方の端子と前記発振用トランジスタのベース端子との間に接続された第4の容量素子をさらに含む、
ことを特徴とする圧電発振器。
The piezoelectric oscillator according to claim 1,
A fourth capacitive element connected between the other terminal of the piezoelectric vibrator and a base terminal of the oscillation transistor;
A piezoelectric oscillator characterized by that.
請求項1に記載の圧電発振器において、
前記圧電振動子の一方の端子と前記発振用トランジスタのコレクタ端子との間に接続された第3の容量素子と、
前記圧電振動子の他方の端子と前記発振用トランジスタのベース端子との間に接続された第4の容量素子と、
をさらに含む、
ことを特徴とする圧電発振器。
The piezoelectric oscillator according to claim 1,
A third capacitive element connected between one terminal of the piezoelectric vibrator and a collector terminal of the oscillation transistor;
A fourth capacitive element connected between the other terminal of the piezoelectric vibrator and a base terminal of the oscillation transistor;
Further including
A piezoelectric oscillator characterized by that.
JP2008307100A 2008-12-02 2008-12-02 Piezoelectric oscillator Expired - Fee Related JP5098979B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008307100A JP5098979B2 (en) 2008-12-02 2008-12-02 Piezoelectric oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008307100A JP5098979B2 (en) 2008-12-02 2008-12-02 Piezoelectric oscillator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012211949A Division JP2012253830A (en) 2012-09-26 2012-09-26 Piezoelectric oscillator

Publications (2)

Publication Number Publication Date
JP2010135877A JP2010135877A (en) 2010-06-17
JP5098979B2 true JP5098979B2 (en) 2012-12-12

Family

ID=42346751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008307100A Expired - Fee Related JP5098979B2 (en) 2008-12-02 2008-12-02 Piezoelectric oscillator

Country Status (1)

Country Link
JP (1) JP5098979B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253830A (en) * 2012-09-26 2012-12-20 Seiko Epson Corp Piezoelectric oscillator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105611A (en) * 2007-10-23 2009-05-14 Panasonic Corp Oscillation circuit and oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253830A (en) * 2012-09-26 2012-12-20 Seiko Epson Corp Piezoelectric oscillator

Also Published As

Publication number Publication date
JP2010135877A (en) 2010-06-17

Similar Documents

Publication Publication Date Title
JP5145988B2 (en) Oscillator circuit, oscillator
US7986194B2 (en) Oscillator
JP2012213140A (en) Voltage controlled oscillation circuit and quartz oscillator
JP2007043339A (en) Crystal oscillator
WO2009113657A1 (en) Oscillator
JPWO2005020427A1 (en) Temperature compensated piezoelectric oscillator and electronic device provided with the same
JP3998233B2 (en) Oscillation circuit and integrated circuit for oscillation
JP2006197143A (en) Voltage controlled crystal oscillator
JP2004165983A (en) Voltage-controlled oscillator and electronic equipment using the same
JP5098979B2 (en) Piezoelectric oscillator
JP5034772B2 (en) Temperature compensated piezoelectric oscillator
US20060208817A1 (en) Piezoelectric oscillator
JP5115178B2 (en) Oscillator
JP4524179B2 (en) Pierce type oscillation circuit
JP2005217773A (en) Voltage-controlled piezoelectric oscillator
JP2012253830A (en) Piezoelectric oscillator
TW201515382A (en) Differential oscillator
US9077281B2 (en) Oscillator circuit
US7205856B2 (en) Piezoelectric oscillator
JP3387278B2 (en) Temperature compensated piezoelectric oscillator
JP2007096396A (en) Oscillation circuit
JP5336953B2 (en) Piezoelectric oscillation circuit
JP2004266820A (en) Piezoelectric oscillation circuit
JP4190874B2 (en) Piezoelectric oscillation circuit
JP5792568B2 (en) Voltage controlled oscillator circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110729

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees