JP5769508B2

JP5769508B2 - 車載器用制御装置

Info

Publication number: JP5769508B2
Application number: JP2011130259A
Authority: JP
Inventors: 員章近藤
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2011-06-10
Filing date: 2011-06-10
Publication date: 2015-08-26
Anticipated expiration: 2031-06-10
Also published as: JP2012254765A

Description

本発明は、メイン制御部とサブ制御部とを備えた車載器用制御装置に関し、特にサブ制御部の動作をリセットするための技術に関する。

従来より、車載器を制御するための装置として、メイン制御部とサブ制御部とを備えた様々な制御システムが存在している。メイン制御部およびサブ制御部のそれぞれは互いに独立して動作するマイクロコンピュータ（ＣＰＵ）により構成される。また、システム全体の動作を統括するために、この制御系の上位に位置するメイン制御部が、配下のサブ制御部に対して指令を与える。

また、マイクロコンピュータを搭載した様々な制御装置においては、一般的に電源投入時や電源電圧低下時に自動的にリセット信号が発生し、マイクロコンピュータは入力されたリセット信号が解除された後で所定の初期化動作を行ってから通常の動作に移行する。車載器用制御装置においても、メイン制御部のＣＰＵおよびサブ制御部のＣＰＵは、それぞれリセット信号によって初期化動作を行う。また、メイン制御部のＣＰＵがリセット信号を発生し、サブ制御部のＣＰＵを強制的にリセットする場合もある。

このような車載器用制御装置に関する従来技術は、例えば特許文献１に開示されている。特許文献１においては、動作電圧の異なる複数のＣＰＵを個別のタイミングでそれぞれリセットするために、複数のリセット発生回路を設けている。また、メイン制御部のＣＰＵは、サブ制御部の状態を把握するために、電源のリセット回路からサブ制御部に印加されるリセット信号をモニタしている。

特開２００３−１９５９０１号公報

例えば、メイン制御部の動作電圧（例えば＋５Ｖ）とサブ制御部の動作電圧（例えば＋３．３Ｖ）とが異なる場合には、独立した複数の電源回路からメイン制御部のＣＰＵおよびサブ制御部のＣＰＵに個別にリセット信号が印加されることになる。

従って、電源電圧の低下時などにサブ制御部のＣＰＵだけがリセット信号によって初期化される場合もある。この時に、メイン制御部がサブ制御部の状態を把握していなければ、サブ制御部が初期化されているにもかかわらずメイン制御部はサブ制御部が正しい動作を続けているものと見なし通常の制御を継続するので、システム全体として異常な動作が生じる。例えば、サブ制御部が車両の計器板のディスプレイを制御している場合には、一時的に異常な情報が計器板に表示され、運転操作に支障が生じる可能性がある。

このようなリセット信号による動作異常の発生を防止するためには、例えば特許文献１に開示されているように、電源のリセット回路からサブ制御部に印加されるリセット信号をメイン制御部のＣＰＵ側で常時監視してサブ制御部の状態を把握しなければならない。従って、サブ制御部の状態を監視するために、特別な回路、配線、処理等が余分に必要になりコスト低減の妨げになる。

本発明は、上述した事情に鑑みてなされたものであり、その目的は、サブ制御部側だけにリセット信号が印加された場合であっても、メイン制御部側で特別な監視を行うことなく、異常な動作の発生を防止することが可能な車載器用制御装置を提供することにある。

前述した目的を達成するために、本発明に係る車載器用制御装置は、下記（１）〜（４）を特徴としている。
（１）互いに独立して動作可能なメイン制御部およびサブ制御部と、前記メイン制御部をリセットする第１のリセット信号を生成する第１の電源回路と、前記サブ制御部をリセットする第２のリセット信号を生成する第２の電源回路とを有し、前記メイン制御部とサブ制御部とが通信可能な状態で接続された車載器用制御装置であって、
前記サブ制御部に、前記サブ制御部のリセット状態が解除されてから前記サブ制御部とメイン制御部との間の通信を再開するまでの、前記サブ制御部における初期化処理に要する時間に所定時間を加えた第１の時間の長さを制御する第１の時間制御部を設け、
前記メイン制御部に、前記メイン制御部とサブ制御部との間の通信において、前記第１の時間よりも短い時間内に通信相手からの応答を検出しない通信エラーが発生すると、第３のリセット信号を生成して前記サブ制御部に与える通信エラー検出部を設け、
前記メイン制御部に、前記第３のリセット信号の出力を解除してから通信処理を開始するまでの時間の長さを前記第１の時間よりも長い第２の時間に制御する第２の時間制御部を設け、
前記第１の時間制御部は、前記第１の時間の長さを、前記メイン制御部がデータ送信を行う毎に行う時間待ちよりも長くなるように前記所定時間を制御する、こと。
（２）上記（１）に記載の車載器用制御装置であって、
前記通信エラー検出部は、前記メイン制御部がデータ送信を行う毎に一定時間の時間待
ちを行い、その後で通信相手からの応答の有無を識別し、応答無しの場合に前記第３のリ
セット信号を前記サブ制御部に与えること。
（３）上記（１）に記載の車載器用制御装置であって、
前記第２の時間制御部は、前記第３のリセット信号の出力を解除した後で、一定時間の
時間待ちを行い、その後で通信処理の開始を許可すること。
（４）上記（１）に記載の車載器用制御装置であって、
前記第２のリセット信号および第３のリセット信号が印加される入力端子と、前記サブ
制御部のリセット入力端子と接続されたゲート回路と、
前記サブ制御部のリセット入力端子とグランド電位が現れる端子との間に接続された抵
抗器とを更に備えること。

上記（１）の構成の車載器用制御装置によれば、メイン制御部側で特別な監視を行わなくても、サブ制御部側だけにリセット信号が印加された場合の異常な動作の発生を防止できる。すなわち、前記第２のリセット信号によりサブ制御部がリセットされた場合には、常にメイン制御部で通信エラーが検出されるので、メイン制御部は前記第３のリセット信号によりサブ制御部をリセットする。従って、サブ制御部の実際の状態とメイン制御部が把握しているサブ制御部の状態とが一致する。
また、一定時間の時間待ち処理を行うので、前記サブ制御部のリセット状態が解除されてから通信処理を開始するまでの時間の長さが一定になるように制御できる。
上記（２）の構成の車載器用制御装置によれば、通信相手から一定時間以内に応答がない場合に通信エラーを検出することができる。
上記（３）の構成の車載器用制御装置によれば、一定時間の時間待ち処理を行うので、前記メイン制御部がサブ制御部のリセットを解除してからメイン制御部が通信処理を開始するまでの時間の長さを一定に制御できる。
上記（４）の構成の車載器用制御装置によれば、前記第１の電源回路の出力電圧が低下してメイン制御部がリセット状態になった時に、同時にサブ制御部に対してもリセット信号を確実に入力することができる。

本発明の車載器用制御装置によれば、サブ制御部側だけにリセット信号が印加された場合であっても、メイン制御部側で特別な監視を行うことなく、異常な動作の発生を防止することが可能である。従って、メイン制御部がサブ制御部の状態を監視するために、特別な回路、配線、処理等を用意する必要がなくなりコスト低減が可能になる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

実施形態の車載器用制御装置の主要部の構成例を示すブロック図である。図１に示した装置におけるメイン制御部及びサブ制御部の主要な動作を示すフローチャートである。図１に示した装置の動作を示すタイムチャートである。

本発明の車載器用制御装置に関する具体的な実施形態について、各図を参照しながら以下に説明する。

本実施形態における車載器用制御装置の主要部の構成例が図１に示されている。この車載器用制御装置は、例えば車両の計器板に内蔵し、必要な情報を取得したり、表示対象の情報に関する計算処理を行ったり、各部の表示内容を制御するために利用することができる。勿論、計器板に限らず、様々な車載器を制御するために利用できる。

＜装置の構成の説明＞
図１に示すように、この車載器用制御装置は、メイン制御部（メインＣＰＵ）１０、５Ｖ電源回路１５、サブ制御部（サブＣＰＵ）２０、３．３Ｖ電源回路２５、ＡＮＤゲート３０および抵抗器３１を備えている。なお、実際の車載器においては制御対象となる様々な構成要素がメイン制御部１０およびサブ制御部２０に接続されるが、図１においてはこれらの記載を省略してある。

メイン制御部１０およびサブ制御部２０は、それぞれ独立したマイクロコンピュータ（ＣＰＵ）で構成されている。メイン制御部１０のマイクロコンピュータは、５Ｖの電源電圧で動作するように設計されている。また、サブ制御部２０のマイクロコンピュータは、消費電力を低減するために、３．３Ｖの電源電圧で動作するように設計されている。

５Ｖ電源回路１５は、メイン制御部１０が動作するのに必要な５Ｖの安定した電源電圧を生成し、この電源電圧Ｖ５を出力端子Ｖｏｕｔから出力する。なお、５Ｖ電源回路１５の図示しない入力には、車両のバッテリー側から１２Ｖの電圧が供給される。

また、５Ｖ電源回路１５は、電源スイッチ投入時やバッテリー電圧低下時などにリセット信号ＳＧ１を出力端子ＲＥＳＥＴから出力する。このリセット信号ＳＧ１は、低レベルＬ（０Ｖに近い電位）がアクティブすなわちリセット状態を表し、高レベルＨ（５Ｖに近い電位）がリセット解除状態を表す。このリセット信号ＳＧ１は、メイン制御部１０のリセット入力端子ＩＮＴＸに印加される。

３．３Ｖ電源回路２５は、サブ制御部２０が動作するのに必要な３．３Ｖの安定した電源電圧を生成し、この電源電圧Ｖ３を出力端子Ｖｏｕｔから出力する。なお、３．３Ｖ電源回路２５の図示しない入力には、車両のバッテリー側から１２Ｖの電圧が供給される。

また、３．３Ｖ電源回路２５は、電源スイッチ投入時やバッテリー電圧低下時などにリセット信号ＳＧ２を出力端子ＲＥＳＥＴから出力する。このリセット信号ＳＧ２は、低レベルＬ（０Ｖに近い電位）がアクティブすなわちリセット状態を表し、高レベルＨ（３．３Ｖに近い電位）がリセット解除状態を表す。このリセット信号ＳＧ２は、ＡＮＤゲート３０を介してサブ制御部２０のリセット入力端子ＲＥＳＥＴに印加される。

ＡＮＤゲート３０は、一方の入力端子３０ａが３．３Ｖ電源回路２５の出力端子ＲＥＳＥＴと接続され、他方の入力端子３０ｂがメイン制御部１０の出力ポートＰ３と接続され、出力端子３０ｃがサブ制御部２０のリセット入力端子ＲＥＳＥＴと接続されている。また、抵抗器３１の一端がＡＮＤゲート３０の出力端子３０ｃと接続され、抵抗器３１の他端がグランドラインと接続されている。

後述するように、メイン制御部１０が配下のサブ制御部２０を強制的にリセットする場合には、メイン制御部１０はその出力ポートＰ３にリセット信号ＳＧ３を出力する。このリセット信号ＳＧ３についても、低レベルＬがリセット状態を表し、高レベルＨがリセット解除状態を表す。従って、サブ制御部２０のリセット入力端子ＲＥＳＥＴに印加されるリセット信号ＳＧ４は、３．３Ｖ電源回路２５が出力するリセット信号ＳＧ２とメイン制御部１０が出力するリセット信号ＳＧ３との論理積（ＡＮＤ）として表される。

抵抗器３１については、５Ｖ電源回路１５の出力する電源電圧が低下してメイン制御部１０が停止している時に、リセット信号ＳＧ４を確実にリセット状態（０Ｖに近い電位）にするために接続されている。すなわち、抵抗器３１の影響でサブ制御部２０のリセット入力端子ＲＥＳＥＴが比較的低いインピーダンスになるので、電源供給が絶たれてＡＮＤゲート３０の回路が動作していない時には、リセット信号ＳＧ４の電位を０Ｖに近づけることができる。

メイン制御部１０およびサブ制御部２０は、それぞれシリアル通信機能を内蔵している。そして、メイン制御部１０とサブ制御部２０との間の通信を可能にするために、これらは互いに接続されている。すなわち、メイン制御部１０の通信用出力ポートＳＯＴとサブ制御部２０の通信用入力ポートＳＩＮとが接続され、サブ制御部２０の通信用出力ポートＳＯＴとメイン制御部１０の通信用入力ポートＳＩＮとが接続されている。つまり、メイン制御部１０は信号ＳＧ６としてデータ等を送信することができ、サブ制御部２０は信号ＳＧ７としてデータ等を送信することができる。

３．３Ｖ電源回路２５は、制御入力端子ＳＴＢを有しており、この入力レベルを制御することにより、３．３Ｖ電源回路２５の出力をオンオフ制御することができる。つまり、サブ制御部２０に対する電力供給をオンオフし、サブ制御部２０の動作に関するオンオフ制御を行うことができる。

図１の車載器用制御装置においては、上位に位置するメイン制御部１０が配下のサブ制御部２０の動作をオンオフするために、メイン制御部１０の出力ポートＰ２から制御信号ＳＧ５を出力し、３．３Ｖ電源回路２５の制御入力端子ＳＴＢのレベルを制御する。また、サブ制御部２０の動作のオンオフを外部から制御できるように、メイン制御部１０の入力ポートＰ１にはサブシステムＯＮトリガ信号ＳＧ０が印加される。

＜装置の動作の説明＞
図１に示した装置におけるメイン制御部及びサブ制御部の主要な動作が図２に示されている。図２に示す動作について以下に説明する。なお、図２中に示す「メインシステム」はメイン制御部１０と５Ｖ電源回路１５とを含むシステムに相当し、「サブシステム」はサブ制御部２０と３．３Ｖ電源回路２５とを含むシステムに相当する。

例えば車両のイグニッションスイッチがオンになり、５Ｖ電源回路１５の出力端子Ｖｏｕｔから電源電圧Ｖ５が出力され、メイン制御部１０に対する電力供給が開始されると、メイン制御部１０のマイクロコンピュータは図２のステップＳ１０から動作を開始する。

５Ｖ電源回路１５が起動すると、５Ｖ電源回路１５から出力されるリセット信号ＳＧ１は、アクティブ状態（Ｌ）をしばらく維持した後、高レベルＨに切り替わる。リセット信号ＳＧ１がＨになるとメイン制御部１０のマイクロコンピュータに対するリセットが解除される。

リセットが解除されると、メイン制御部１０はステップＳ１０で所定の初期化処理（イニシャライズ）を実行する。すなわち、このマイクロコンピュータ自身の各出力ポートの初期化、内部メモリのチェック、エラー有無のチェック、メモリ内容の初期化、各部の動作モードの初期化などを実行する。この初期化処理を開始してから完了するまでには、例えば１０ｍｓｅｃ程度の時間を要する。

次のステップＳ１１では、サブ制御部２０を起動するためのサブシステムＯＮトリガ信号ＳＧ０（Ｈがアクティブ状態）がメイン制御部１０の入力ポートＰ１に印加されるまで待機する。サブシステムＯＮトリガ信号ＳＧ０がアクティブになると次のステップＳ１２に進む。

ステップＳ１２では、メイン制御部１０はオフ状態の３．３Ｖ電源回路２５を起動するために、出力ポートＰ２に出力する制御信号ＳＧ５（Ｈがアクティブ状態）をアクティブにする。

３．３Ｖ電源回路２５は、制御入力端子ＳＴＢに印加される制御信号ＳＧ５が高レベルＨになると、出力端子Ｖｏｕｔに３．３Ｖの電源電圧Ｖ３を出力する。この電源電圧Ｖ３がサブ制御部２０に電源として供給され、サブ制御部２０のマイクロコンピュータが起動し、サブ制御部２０の処理はステップＳ２０に進む。

３．３Ｖ電源回路２５が電源電圧Ｖ３の出力を開始した直後は、３．３Ｖ電源回路２５の出力端子ＲＥＳＥＴから出力されるリセット信号ＳＧ２が、アクティブ状態（Ｌ）をしばらく維持した後、高レベルＨに切り替わり低電圧リセットが解除される（Ｓ２０）。

リセット信号ＳＧ２がアクティブ状態（Ｌ）の間は、サブ制御部２０に印加されるリセット信号ＳＧ４もアクティブ状態（Ｌ）になり、サブ制御部２０はリセット状態を維持する。

また、リセット信号ＳＧ２のリセットが解除された場合であっても、メイン制御部１０の出力するリセット信号ＳＧ３がアクティブ状態（Ｌ）であれば、リセット信号ＳＧ４がアクティブ状態（Ｌ）なのでサブ制御部２０はリセット状態を維持する。

メイン制御部１０は、ステップＳ１３で出力ポートＰ３に出力するリセット信号ＳＧ３を高レベルＨに切り替えてサブ制御部２０に対するリセットを解除する。この時に３．３Ｖ電源回路２５が出力するリセット信号ＳＧ２も高レベルＨであれば、サブ制御部２０に入力されるリセット信号ＳＧ４が高レベルＨになり、サブ制御部２０のリセット状態が解除される（Ｓ２１）。サブ制御部２０のマイクロコンピュータは、ステップＳ２１でリセット状態が解除されると次のステップＳ２２に進む。

サブ制御部２０は、ステップＳ２２で所定の初期化処理（イニシャライズ）を実行する。すなわち、このマイクロコンピュータ自身の各出力ポートの初期化、内部メモリのチェック、エラー有無のチェック、メモリ内容の初期化、各部の動作モードの初期化などを実行する。この初期化処理を開始してから完了するまでには、例えば１０ｍｓｅｃ程度の時間を要する。

上記の初期化処理が終了した後、サブ制御部２０はステップＳ２３で予め定めた一定時間（この例では１００ｍｓｅｃ）の時間待ちを実行する。この一定時間が経過するとステップＳ２３から次のステップＳ２４に進む。

ステップＳ２４では、サブ制御部２０は内部の通信回路を用いてデータの受信を開始する。すなわち、サブ制御部２０の通信用入力ポートＳＩＮに入力される信号ＳＧ６をデータとして取り込み受信データとして処理する。

ステップＳ２５では、サブ制御部２０はデータを受信したか否かを識別する。データを受信した場合には次のステップＳ２６を実行する。

ステップＳ２６では、サブ制御部２０はステップＳ２５で受信したデータに対する応答を意味する応答信号ＡＣＫをサブ制御部２０の通信用出力ポートＳＯＴから信号ＳＧ７として出力する。

一方、メイン制御部１０は、ステップＳ１３でサブ制御部２０のリセットを解除した後、ステップＳ１４で予め定めた一定時間（この例では１２０ｍｓｅｃ）の時間待ちを実行する。この一定時間が経過するとステップＳ１４から次のステップＳ１５に進む。

ステップＳ１４の一定時間の長さ（１２０ｍｓｅｃ）については、サブ制御部２０におけるステップＳ２２の初期化に要する時間の長さ（例えば１０ｍｓｅｃ程度）と、ステップＳ２３の時間待ちの長さ（１００ｍｓｅｃ）とを加算した長さよりも長くなるように例えば設計時に定数として決定される。

ステップＳ１５では、メイン制御部１０はデータを送信する。このデータは、メイン制御部１０の通信用出力ポートＳＯＴからシリアルデータの信号ＳＧ６として出力され、サブ制御部２０に入力される。例えば、サブ制御部２０が計器板のディスプレイを制御する場合には、表示すべき情報をメイン制御部１０が生成し、ステップＳ１５で逐次サブ制御部２０に送信する。

ステップＳ１５におけるデータ送信が終了する毎に、次のステップＳ１６の処理を実行する。ステップＳ１６では、メイン制御部１０は予め定めた一定時間（この例では１００ｍｓｅｃ）の時間待ちを実行する。この一定時間が経過するとステップＳ１６から次のステップＳ１７に進む。

ステップＳ１６の一定時間の長さについては、サブ制御部２０がリセット状態が解除されてからデータ通信処理を開始するまでに必要な時間よりも短くなるように決定される。図２に示す例では、ステップＳ１６の一定時間（１００ｍｓｅｃ）は、ステップＳ２２の所要時間（１０ｍｓｅｃ程度）とステップＳ２３の一定時間（１００ｍｓｅｃ）とを加算した結果よりも短くなっている。

ステップＳ１７では、メイン制御部１０はステップＳ１５で送信したデータに対するサブ制御部２０からの応答信号ＡＣＫの受信の有無を識別する。

通常の動作状態においては、サブ制御部２０はステップＳ２５でデータを受信するとその直後にステップＳ２６で応答信号ＡＣＫを返送する。従って、メイン制御部１０はステップＳ１５でデータを送信してからステップＳ１６で１００ｍｓｅｃの時間待ちをしている間に応答信号ＡＣＫを受信することになり、ステップＳ１７で「ＡＣＫ有」の条件を満たしステップＳ１５に戻って処理を継続する。

一方、３．３Ｖ電源回路２５が電圧低下を検出しリセット信号ＳＧ２をアクティブにした場合には、サブ制御部２０にリセットがかかり、サブ制御部２０はステップＳ２０から処理を再開する。従って、この場合はステップＳ２０でリセットが解除されてから、ステップＳ２２の所要時間（１０ｍｓｅｃ程度）とステップＳ２３の所要時間（１００ｍｓｅｃ）との和を経過するまではステップＳ２４に進まない。つまり、サブ制御部２０はリセットが解除されてから１１０ｍｓｅｃ程度の間は応答信号ＡＣＫを送信しない。この場合は、メイン制御部１０がステップＳ１５でデータを送信してから１００ｍｓｅｃを経過するまでの間にサブ制御部２０からの応答信号ＡＣＫを受信できないので、通信エラー発生とみなされ、ステップＳ１７からステップＳ１８に進む。

通信エラーが発生すると、メイン制御部１０はステップＳ１８で出力ポートＰ３に出力するリセット信号ＳＧ３をアクティブ（Ｌ）にする。このリセット信号ＳＧ３により、リセット信号ＳＧ４もアクティブ（Ｌ）になりサブ制御部２０がリセットされる。

メイン制御部１０はステップＳ１８でサブ制御部２０をリセットした後、次のステップＳ１９で一定時間（この例では１００ｍｓｅｃ）の時間待ちを行い、ステップＳ１３の処理に戻り、ステップＳ１３でサブ制御部２０のリセットを解除する。従って、この場合はサブ制御部２０がリセットされている時間の長さは１００ｍｓｅｃ（Ｓ１９の時間長）以上になる。

＜信号および動作タイミングの具体例＞
図１に示した装置の動作タイミングの具体例が図３に示されている。図３に示す動作について以下に説明する。

図３に示す例では、時刻ｔ０以前は、３．３Ｖ電源回路２５が電源電圧Ｖ３の出力を停止しており、各リセット信号ＳＧ２、ＳＧ３、ＳＧ４がいずれもアクティブ（Ｌ）になっている状態を想定している。また、３．３Ｖ電源回路２５及びサブ制御部２０を起動するために、時刻ｔ０でメイン制御部１０が制御信号ＳＧ５をアクティブ（Ｈ）に切り替えている。

３．３Ｖ電源回路２５は、制御信号ＳＧ５がアクティブになってから所定時間を経過するとリセット信号ＳＧ２を高レベルＨに切り替える。従って、時刻ｔ１においてリセット信号ＳＧ２によるリセットは解除される。

また、メイン制御部１０は３．３Ｖ電源回路２５を起動した後、図２のステップＳ１３でリセット信号ＳＧ３によるリセットを解除する。従って、例えば図３の時刻ｔ２でリセット信号ＳＧ３が非アクティブ（Ｈ）になる。また、時刻ｔ２でリセット信号ＳＧ２、ＳＧ３が共に高レベルＨになるため、ＡＮＤゲート３０が出力するリセット信号ＳＧ４も非アクティブ（Ｈ）になる。

サブ制御部２０は、時刻ｔ２でリセットが解除された後、一定時間Ｔ１を経過すると通信処理を開始する。つまり、図２のステップＳ２２の初期化処理に要する時間（１０ｍｓｅｃ程度）と、ステップＳ２３の待ち時間（１００ｍｓｅｃ）を経過すると、ステップＳ２４でデータ受信を開始する。従って、時刻ｔ２から一定時間Ｔ１を経過した時点ｔ３で、サブ制御部２０の通信機能（ＳＧ７に相当する）はアクティブになる。

一方、メイン制御部１０は時刻ｔ２から一定時間Ｔ１よりも長い一定時間Ｔ２を経過すると通信処理を開始する。すなわち、図２のステップＳ１３でリセット信号ＳＧ３のリセットを解除してから、ステップＳ１４で１２０ｍｓｅｃ（Ｔ２の長さに相当）の時間待ちを行った後、ステップＳ１５でデータ送信を開始する（時刻ｔ４）。

従って、時刻ｔ４以降にメイン制御部１０が送信するデータは、通常の状態であれば、サブ制御部２０で受信されることになり、この時にサブ制御部２０から信号ＳＧ７として応答信号ＡＣＫが送信される。そのため、メイン制御部１０においては図２のステップＳ１５、Ｓ１６、Ｓ１７で通信エラーが検出されることはない。

一方、例えば車両のバッテリー電圧が一時的に低下すると、３．３Ｖ電源回路２５が出力するリセット信号ＳＧ２だけがアクティブ（Ｌ）になる場合がある。図３に示す例では、時刻ｔ１１でリセット信号ＳＧ２が一時的にアクティブ（Ｌ）になっている。リセット信号ＳＧ２がアクティブになると、同時にリセット信号ＳＧ４もアクティブになり、サブ制御部２０がリセットされる。

サブ制御部２０がリセットされると、最低でもステップＳ２２、Ｓ２３の所要時間（１１０ｍｓｅｃ程度）はサブ制御部２０から応答信号（ＡＣＫ）が送信されない。この場合、メイン制御部１０においては図２のステップＳ１５でデータを送信してからステップＳ１６で１００ｍｓｅｃの時間待ちをする間にサブ制御部２０からの応答信号（ＡＣＫ）を受信できないため確実に通信エラーが発生する。その結果、ステップＳ１８でリセット信号ＳＧ３がアクティブ（Ｌ）になる（ｔ１２）。

図３に示す例では、サブ制御部２０においては、時刻ｔ１１でリセットされた後、時刻ｔ１３にリセット信号ＳＧ４が非アクティブ（Ｈ）になりサブ制御部２０のリセットが解除されている。この場合、時刻ｔ１３から一定時間Ｔ１を経過すると、サブ制御部２０の通信機能が回復する。

また、メイン制御部１０においては、リセット信号ＳＧ３によるサブ制御部２０のリセットをステップＳ１３で解除した後、ステップＳ１４で一定時間Ｔ２（１２０ｍｓｅｃ）の時間待ちを行ってからステップＳ１５に進む。

つまり、（Ｔ２＞Ｔ１）であるため、メイン制御部１０が通信を開始する時刻ｔ１５より早い時刻ｔ１４にサブ制御部２０の通信機能が回復する。従って、メイン制御部１０が時刻ｔ１５で通信を開始する（Ｓ１５）と、データ送信に対してサブ制御部２０から短い時間内に応答信号ＡＣＫが返信されることになり通信エラーは発生しない。

いずれにしても、図２に示す処理ＰＲ１におけるＳ２２、Ｓ２３の所要時間（１１０ｍｓｅｃ程度：Ｔ１）が処理ＰＲ２中のＳ１６の通信待ち時間（１００ｍｓｅｃ）よりも長い。そのため、リセット信号ＳＧ２によりサブ制御部２０がリセットされた時には、メイン制御部１０側では確実にステップＳ１７で通信エラー発生が検出され、ステップＳ１８でメイン制御部１０がリセット信号ＳＧ３をアクティブ（Ｌ）にする。

つまり、サブ制御部２０側がリセットされた時には、ほぼ同時にメイン制御部１０側もサブ制御部２０に対してリセットをかける。従って、サブ制御部２０側の実際のリセット状態と、メイン制御部１０が把握しているサブ制御部２０のリセット状態とが整合することになる。そのため、メイン制御部１０は、３．３Ｖ電源回路２５から出力されるリセット信号ＳＧ２の状態を監視する必要がない。

また、メイン制御部１０については、処理ＰＲ３において、サブ制御部２０のリセットを解除してから通信を開始するまでのステップＳ１４の待ち時間（１２０ｍｓｅｃ：Ｔ２）を十分に長く定めてある。従って、サブ制御部２０がリセットされた場合、このリセットを解除されてから通信が可能になるまでの所要時間（１１０ｍｓｅｃ程度：Ｔ１）の間にメイン制御部１０が通信を開始することはない。従って、メイン制御部１０がリセット信号ＳＧ３を出力してサブ制御部２０をリセットした場合には、次にデータを送信する時（Ｓ１５）に、サブ制御部２０との間で正常に通信することができ、通信エラーは発生しない。

また、図１に示すように、ＡＮＤゲート３０の出力端子３０ｃは、抵抗器３１を介してグランド電位のライン（アース）と接続されている。従って、メイン制御部１０やＡＮＤゲート３０が正常に機能していない時には、リセット信号ＳＧ４をアクティブ（Ｌ：グランド電位に相当するレベル）にすることができる。すなわち、車載バッテリーの出力する電圧が低下して５Ｖ電源回路１５が出力する電源電圧Ｖ５が低下したり、リセット信号ＳＧ１がアクティブ（Ｌ）になった時に、ＡＮＤゲート３０の出力端子３０ｃの電位が不安定になったとしても、低インピーダンスの抵抗器３１によりリセット信号ＳＧ４が低レベルになる。従って、メイン制御部１０側のリセット状態と、サブ制御部２０側のリセット状態とを実質的に同期させることが可能になる。

１０メイン制御部
１５５Ｖ電源回路（第１の電源回路）
２０サブ制御部
２５３．３Ｖ電源回路（第２の電源回路）
３０ＡＮＤゲート
３１抵抗器
ＳＧ０トリガ信号
ＳＧ１リセット信号（第１のリセット信号）
ＳＧ２リセット信号（第２のリセット信号）
ＳＧ３リセット信号（第３のリセット信号）
ＳＧ４リセット信号
ＳＧ５電源オン信号
ＳＧ６，ＳＧ７通信信号
Ｔ１一定時間（第１の時間の長さ）
Ｔ２一定時間（第２の時間の長さ）

Claims

互いに独立して動作可能なメイン制御部およびサブ制御部と、前記メイン制御部をリセットする第１のリセット信号を生成する第１の電源回路と、前記サブ制御部をリセットする第２のリセット信号を生成する第２の電源回路とを有し、前記メイン制御部とサブ制御部とが通信可能な状態で接続された車載器用制御装置であって、
前記サブ制御部に、前記サブ制御部のリセット状態が解除されてから前記サブ制御部とメイン制御部との間の通信を再開するまでの、前記サブ制御部における初期化処理に要する時間に所定時間を加えた第１の時間の長さを制御する第１の時間制御部を設け、
前記メイン制御部に、前記メイン制御部とサブ制御部との間の通信において、前記第１の時間よりも短い時間内に通信相手からの応答を検出しない通信エラーが発生すると、第３のリセット信号を生成して前記サブ制御部に与える通信エラー検出部を設け、
前記メイン制御部に、前記第３のリセット信号の出力を解除してから通信処理を開始するまでの時間の長さを前記第１の時間よりも長い第２の時間に制御する第２の時間制御部を設け、
前記第１の時間制御部は、前記第１の時間の長さを、前記メイン制御部がデータ送信を行う毎に行う時間待ちよりも長くなるように前記所定時間を制御する、
ことを特徴とする車載器用制御装置。
前記通信エラー検出部は、前記メイン制御部がデータ送信を行う毎に一定時間の時間待ちを行い、その後で通信相手からの応答の有無を識別し、応答無しの場合に前記第３のリセット信号を前記サブ制御部に与える
ことを特徴とする請求項１に記載の車載器用制御装置。
前記第２の時間制御部は、前記第３のリセット信号の出力を解除した後で、一定時間の時間待ちを行い、その後で通信処理の開始を許可する
ことを特徴とする請求項１に記載の車載器用制御装置。
前記第２のリセット信号および第３のリセット信号が印加される入力端子と、前記サブ制御部のリセット入力端子と接続されたゲート回路と、
前記サブ制御部のリセット入力端子とグランド電位が現れる端子との間に接続された抵抗器と
を更に備えることを特徴とする請求項１に記載の車載器用制御装置。