JP5768272B2 - Chip component and manufacturing method thereof - Google Patents

Chip component and manufacturing method thereof Download PDF

Info

Publication number
JP5768272B2
JP5768272B2 JP2011027070A JP2011027070A JP5768272B2 JP 5768272 B2 JP5768272 B2 JP 5768272B2 JP 2011027070 A JP2011027070 A JP 2011027070A JP 2011027070 A JP2011027070 A JP 2011027070A JP 5768272 B2 JP5768272 B2 JP 5768272B2
Authority
JP
Japan
Prior art keywords
electrode
dielectric element
glass
layer
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011027070A
Other languages
Japanese (ja)
Other versions
JP2012169334A (en
Inventor
洋二 五味
洋二 五味
達也 神崎
達也 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2011027070A priority Critical patent/JP5768272B2/en
Publication of JP2012169334A publication Critical patent/JP2012169334A/en
Application granted granted Critical
Publication of JP5768272B2 publication Critical patent/JP5768272B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は電子部品に係り、特にセラミックを素体とするチップ部品に関する。   The present invention relates to an electronic component, and more particularly to a chip component having a ceramic body.

近年、電子部品は、自動車や産業機器等、用途が多様化している。その結果、予期せぬノイズや大きなパルスから電子回路を保護する電子部品への要求が極めて厳しく求められるようになっている。それに加え、電子部品使用時の温度・湿度変化、硫化、結露、振動等の影響を十分に考慮し、単に初期機能だけではなく、継続的な使用に対する信頼性の高い製品を提供していく必要がある。   In recent years, applications of electronic parts have been diversified, such as automobiles and industrial equipment. As a result, the demand for electronic components that protect electronic circuits from unexpected noise and large pulses has become extremely demanding. In addition, it is necessary to fully consider the effects of temperature / humidity changes, sulfurization, condensation, vibration, etc. when using electronic components, and to provide reliable products for continuous use, not just the initial functions. There is.

このような背景の中、チップ部品、特に積層チップバリスタの場合、ESDや雷サージ等の幅広い分野で回路を高電圧パルスから保護する目的で使用されるが、面実装タイプで大きなパルスから回路を保護するためには、製品も比例して大型化している。しかし、製品の大型化は実装信頼性確保が難しく、面実装化の課題となっている。特に、自動車用途では、熱履歴、振動、衝撃、たわみへの耐性といった厳しい要求に、大型の製品では高性能で高品質、且つ実装状態での高い信頼性を確保することが困難である。   Against this background, chip components, especially multilayer chip varistors, are used to protect circuits from high-voltage pulses in a wide range of fields such as ESD and lightning surges. In order to protect, the products are also increased in proportion. However, increasing the size of the product makes it difficult to ensure mounting reliability, which is an issue for surface mounting. In particular, in automotive applications, it is difficult to ensure high performance, high quality, and high reliability in a mounted state in a large product due to severe requirements such as resistance to thermal history, vibration, impact, and deflection.

係る高性能で高信頼性の要求から、上記チップ部品の分野においても従来から種々の提案がなされている。特許文献1には、セラミック焼成体及び外部電極の先端部をエポキシ樹脂層で覆うことが提案されている。これにより、セラミック焼成体に加わる外部からのストレスの影響を低減し、セラミック焼成体にクラックを生じることのない信頼性に優れたセラミック電子部品を提供しようとするものである。しかし、このエポキシ樹脂は、半田付け層がセラミック焼成体の下部に回り込んで形成されるのを防止するために形成されるもので、セラミック焼成体と外部電極との接合を強固にする役割を果たすものではなく、セラミック焼成体の表面は外部電極との接合性が十分ではなく、外部電極がセラミック焼成体から剥離してしまうことがあった。   Various proposals have been made in the field of the above-mentioned chip parts from the demand for high performance and high reliability. Patent Document 1 proposes covering the ceramic fired body and the tip of the external electrode with an epoxy resin layer. Accordingly, an object of the present invention is to provide an excellent ceramic electronic component that reduces the influence of external stress applied to the ceramic fired body and does not cause cracks in the ceramic fired body. However, this epoxy resin is formed to prevent the soldering layer from being formed around the lower portion of the ceramic fired body, and serves to strengthen the bonding between the ceramic fired body and the external electrode. In other words, the surface of the ceramic fired body is not sufficiently bonded to the external electrode, and the external electrode may peel from the ceramic fired body.

これに関して、特許文献1の第5及び第6の実施例では、外部電極に亀裂が入り、その一部が剥離して変形を生じても、その変形は一部のみで生じたものであるため、外部電極間の導通はなお確保されるとの記載がある。しかし、更なる外力が部品に与えられると、変形を生じた電極が破断して部品が回路基板から脱落するおそれが極めて高い。このため、セラミック焼成体と外部電極層とは強く接合されていることが必要である。   In this regard, in the fifth and sixth examples of Patent Document 1, even if the external electrode is cracked and partly peels off and deforms, the deformation occurs only in part. There is a description that conduction between external electrodes is still ensured. However, when a further external force is applied to the component, there is a high possibility that the deformed electrode is broken and the component is dropped from the circuit board. For this reason, it is necessary that the ceramic fired body and the external electrode layer are strongly bonded.

特許文献2には、バリスタ素体に樹脂,ガラス等のバリスタ素体より高抵抗なコーティング膜を形成することが提案されている。このコーティング膜は、素体の一部表面にのみ形成されている。接合強度に関しては、樹脂電極中の樹脂がバリスタ素体表面の凹部に入り込んでいるため、樹脂電極とバリスタ素体の接合強度を確保しやすいという記載がある。しかし、バリスタ素体表面の凹凸は小さく、十分な接合強度を確保することが難しい。   Patent Document 2 proposes forming a coating film having a higher resistance than that of a varistor element body such as resin or glass on the varistor element body. This coating film is formed only on a partial surface of the element body. Regarding the bonding strength, there is a description that since the resin in the resin electrode enters the recesses on the surface of the varistor element body, it is easy to ensure the bonding strength between the resin electrode and the varistor element body. However, the unevenness of the varistor element surface is small, and it is difficult to ensure sufficient bonding strength.

また、特許文献2ではバリスタ素体に部分的にコーティング膜を形成するが、外部電極の形成を素体を樹脂ペースト中に浸漬することで行う場合、外部電極の形成領域にばらつきが生じ形成位置が変動するため、コーティング膜が形成されていない部分に外部電極が形成される場合がある。この場合には、バリスタ素体がめっき液に侵食されるため、部品の信頼性が低下してしまう。   In Patent Document 2, a coating film is partially formed on the varistor element body. However, when the external electrode is formed by immersing the element body in a resin paste, the formation region of the external electrode varies and the formation position Therefore, the external electrode may be formed in a portion where the coating film is not formed. In this case, since the varistor element body is eroded by the plating solution, the reliability of the components is lowered.

特開平8−162357号公報JP-A-8-162357 特開平11−297507号公報JP-A-11-297507

本発明は、上述の事情に基づいてなされたもので、大型のチップ部品でも、高性能、高品質で、実装状態において高い信頼性を確保することのできる積層チップ部品とその製造方法を提供することを目的とする。   The present invention has been made based on the above-described circumstances, and provides a multilayer chip component capable of ensuring high reliability in a mounted state with high performance and high quality even with a large chip component, and a method for manufacturing the same. For the purpose.

本発明のチップ部品は、誘電体素子(セラミック焼成体)の全表面がガラス層で覆われている。そして、外部電極層は、金属成分を含む下地電極と、樹脂電極とからなり、ガラス層の表面にはガラス粒子による凹凸が形成されており、下地電極は誘電体素子の両端面に形成され、樹脂電極は下地電極を覆い、誘電体素子にガラス層を介して接合していることを特徴とする。 In the chip component of the present invention, the entire surface of the dielectric element (ceramic fired body) is covered with a glass layer. And the external electrode layer is composed of a base electrode containing a metal component and a resin electrode, the surface of the glass layer is formed with irregularities due to glass particles, the base electrode is formed on both end faces of the dielectric element, The resin electrode covers the base electrode and is bonded to the dielectric element through a glass layer.

ガラス層の表面にはガラス粒子による凹凸が形成されており、誘電体素子(セラミック焼成体)表面のガラス層が繋ぎの役割を果たし、強固で信頼性の高いセラミック素体への外部電極層の接続を確保することができる。特に凹凸が形成され易い結晶化ガラスを用いることで、ガラス層及び外部電極層との間でアンカー効果による、より強い接合を確保することができる。また、ガラス層が誘電体素子の全面を覆っていることにより、部品製造時および使用時において誘電体素子の損傷を防止するとともに、誘電体素子内部に水分等が侵入することを防ぎ、誘電体素子にめっきが付着して部品の信頼性を低下させることを防ぐこともできる。   Concavities and convexities are formed on the surface of the glass layer, and the glass layer on the surface of the dielectric element (ceramic fired body) plays a role of linking, and the external electrode layer to the strong and reliable ceramic body Connection can be secured. In particular, by using crystallized glass in which irregularities are easily formed, stronger bonding can be ensured between the glass layer and the external electrode layer due to the anchor effect. In addition, since the glass layer covers the entire surface of the dielectric element, the dielectric element is prevented from being damaged during the manufacture and use of the component, and moisture and the like are prevented from entering the dielectric element. It is also possible to prevent plating from adhering to the element and reducing the reliability of the component.

さらに、外部電極層の外層を樹脂電極で形成することにより、樹脂電極の弾力性によりチップ部品に加わる外部からのストレスの影響を低減し、誘電体素子にクラックが生じ難くなる。なお、内部電極と外部電極層との導通は、ガラス層のガラス粒子が誘電体素子表面に密な状態ではなく、疎らに付着していること、下地電極の焼成時に金属成分が流動化し下地電極材料とガラスとが混在することによって確保される。   Furthermore, by forming the outer layer of the external electrode layer with a resin electrode, the influence of external stress applied to the chip component due to the elasticity of the resin electrode is reduced, and cracks are less likely to occur in the dielectric element. Note that the electrical connection between the internal electrode and the external electrode layer is that the glass particles of the glass layer are not densely attached to the surface of the dielectric element, but are loosely attached, and the metal component is fluidized when the base electrode is fired. It is ensured by mixing the material and glass.

本発明の一実施例の積層チップバリスタの断面図である。It is sectional drawing of the multilayer chip varistor of one Example of this invention. 図1のA部分の拡大図である。It is an enlarged view of the A part of FIG. 上記バリスタの部分透視斜視図である。It is a partial see-through perspective view of the varistor. 上記バリスタの製造工程の概略を示す断面図である。It is sectional drawing which shows the outline of the manufacturing process of the said varistor. 上記バリスタの製造工程例を示すフローチャートである。It is a flowchart which shows the example of a manufacturing process of the said varistor.

以下、本発明の実施形態について、積層チップバリスタを例に、図1乃至図5を参照して説明する。なお、各図中、同一または相当する部材または要素には、同一の符号を付して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 to 5, taking a multilayer chip varistor as an example. In addition, in each figure, the same code | symbol is attached | subjected and demonstrated to the same or equivalent member or element.

本発明に係る積層チップバリスタは、図1−図3に示すように、セラミックシート11bに内部電極11aを挟んで積層したセラミック焼成体である誘電体素子11と、該誘電体素子の表面全体を覆うガラス層12と、金属成分を含む下地電極13と樹脂電極14とからなる外部電極層15とを有している。誘電体素子11は、複数の内部電極11aがセラミックシート11bを介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されている。   As shown in FIGS. 1 to 3, the multilayer chip varistor according to the present invention includes a dielectric element 11 that is a ceramic fired body laminated with an internal electrode 11a sandwiched between ceramic sheets 11b, and the entire surface of the dielectric element. The glass layer 12 to cover and the external electrode layer 15 which consists of the base electrode 13 containing a metal component, and the resin electrode 14 are provided. The dielectric element 11 is arranged such that a plurality of internal electrodes 11a are opposed to each other via the ceramic sheet 11b, and one end side thereof is alternately drawn out to an end face on a different side.

外部電極層15は、下地電極13とその上に形成された樹脂電極14とから構成されている。下地電極13は、銀ペーストを被着し焼成して形成したもので、銀を主成分としてガラスを含有している。樹脂電極14は樹脂銀ペーストを被着し加温硬化して形成したもので、樹脂を含む銀を主成分としている。   The external electrode layer 15 includes a base electrode 13 and a resin electrode 14 formed thereon. The base electrode 13 is formed by depositing and baking a silver paste, and contains glass containing silver as a main component. The resin electrode 14 is formed by applying a resin silver paste and heating and curing, and is mainly composed of silver containing a resin.

樹脂電極14は、下地電極13を完全に覆い、下地電極13はガラス層12を介して誘電体素子11の端面の内部電極11aに接合している。内部電極11aと外部電極層15との導通は、ガラス層はガラスの粒子が誘電体素子11の表面に密な状態ではなく、疎らに付着していること、下地電極14の焼成時に金属成分が流動化し下地電極材料とガラスとが混在することによって確保される。   The resin electrode 14 completely covers the base electrode 13, and the base electrode 13 is bonded to the internal electrode 11 a on the end face of the dielectric element 11 through the glass layer 12. The electrical connection between the internal electrode 11a and the external electrode layer 15 is that the glass layer is not densely adhered to the surface of the dielectric element 11, but is loosely adhered, and the metal component is not formed when the base electrode 14 is fired. It is ensured by fluidization and mixing of the base electrode material and glass.

ガラス層12の表面には疎らにガラス粒子が存在することで、誘電体素子表面よりも粗い凹凸が形成されており、さらに図2のBに示すように、樹脂電極14が誘電体素子11の両端部において下地電極13よりもガラス層12の表面に伸び、凹凸に入り込むことで、アンカー効果により誘電体素子11の表面と外部電極層15とが強く接続される。また、樹脂電極14は金属成分のみからなる電極と比較して弾性を有しているため、実装基板と誘電体素子11との間に生じる応力を緩和する。   Since the surface of the glass layer 12 has sparse glass particles, irregularities rougher than the surface of the dielectric element are formed. Further, as shown in FIG. The both ends extend to the surface of the glass layer 12 more than the base electrode 13 and enter the unevenness, whereby the surface of the dielectric element 11 and the external electrode layer 15 are strongly connected by the anchor effect. Further, since the resin electrode 14 is more elastic than an electrode made of only a metal component, the stress generated between the mounting substrate and the dielectric element 11 is relieved.

図3に示すように、誘電体素子11の両端部において、下地電極13がガラス層12を介して誘電体素子11の両端面Cに接合し、樹脂電極14は下地電極13を覆い、かつ誘電体素子11の四側面の両端部Bにおいて誘電体素子11にガラス層12を介して直接接合する。従って、樹脂電極14が端面において下地電極13を包含し、ガラス層12を介して誘電体素子11の四側面の両端部Bに接合するので、ガラス層12がつなぎの役割を果たし、外部電極層15の誘電体素子11の両端部への強い接続が得られる。   As shown in FIG. 3, at both ends of the dielectric element 11, the base electrode 13 is bonded to both end faces C of the dielectric element 11 through the glass layer 12, the resin electrode 14 covers the base electrode 13, and the dielectric The body element 11 is directly bonded to the dielectric element 11 through the glass layer 12 at both end portions B on the four side surfaces. Therefore, since the resin electrode 14 includes the base electrode 13 at the end face and is bonded to the both end portions B on the four side surfaces of the dielectric element 11 via the glass layer 12, the glass layer 12 serves as a connection, and the external electrode layer A strong connection to both ends of the 15 dielectric elements 11 is obtained.

なお、実装方向が限定される場合には、部品製造時に樹脂電極14を誘電体素子11の下部にのみ接合することもできる。これは、外部電極層の素体からの剥離が部品の実装時における下部で起こりやすいためである。また、外部電極層15上にNiめっき層16と、更にその上にSnめっき層17を形成することも可能である。Niめっき層16はハンダ食われを防止し、Snめっき層17は実装基板とのハンダ接合を良好にする。   When the mounting direction is limited, the resin electrode 14 can be bonded only to the lower portion of the dielectric element 11 when manufacturing the component. This is because peeling of the external electrode layer from the element body is likely to occur in the lower part when the component is mounted. It is also possible to form the Ni plating layer 16 on the external electrode layer 15 and further the Sn plating layer 17 thereon. The Ni plating layer 16 prevents solder erosion, and the Sn plating layer 17 improves solder bonding with the mounting substrate.

誘電体素子11の表面全体には、ガラス、特に結晶化ガラスからなるガラス層12が形成されている。このガラス層は、ガラスの粒子が残った状態であるため、表面に凹凸が形成されていて、外部電極層15に対して強固な接合性を与える。また、ガラス層の厚みは、10μm以下にすることで、下地電極13の金属成分がその焼成時に流動化し、誘電体素子11の端面に露出した内部電極11aと外部電極層15との導通が確保される。   A glass layer 12 made of glass, particularly crystallized glass, is formed on the entire surface of the dielectric element 11. Since this glass layer is in a state in which glass particles remain, irregularities are formed on the surface, and it provides a strong bondability to the external electrode layer 15. Further, by setting the thickness of the glass layer to 10 μm or less, the metal component of the base electrode 13 is fluidized at the time of firing, and conduction between the internal electrode 11 a exposed on the end face of the dielectric element 11 and the external electrode layer 15 is ensured. Is done.

ガラス層12の組成は、B2O3-Bi2O3、B2O3-SiO2、B2O3-Bi2O3-SiO2、B2O3-ZnO-SiO2、B2O3-Bi2O3-SiO2-ZnO、B2O3-Bi2O3-SiO2-ZnO-Sb2O3、B2O3-SiO2-PbO、Bi2O3-SnO2、Bi2O3-B2O3等が考えられる。このガラス層は、結晶化していることが、接合性向上のため好ましい。   The composition of the glass layer 12 is B2O3-Bi2O3, B2O3-SiO2, B2O3-Bi2O3-SiO2, B2O3-ZnO-SiO2, B2O3-Bi2O3-SiO2-ZnO, B2O3-Bi2O3-SiO2-ZnO-Sb2O3, B2O3-SiO2-PbO Bi2O3-SnO2, Bi2O3-B2O3, etc. are conceivable. The glass layer is preferably crystallized in order to improve bondability.

ガラス層は、特に好ましくは、ZnO-Bi2O3-SiO2-B2O3-Sb2O3で示されるホウケイ酸ビスマス系ガラスである。このガラスを700℃以上で焼き付けることで結晶化させることができる。ホウケイ酸ビスマス系ガラスの組成は、主成分として、酸化亜鉛(ZnO)を1〜2wt%、酸化ビスマス(Bi2O3)を50〜70wt%、酸化ケイ素(SiO2)を10〜20wt%、酸化ホウ素(B2O3)を8〜13wt%、酸化アンチモン(Sb2O3)を0.1〜1wt%で構成する。Bi2O3は誘電体素子への濡れ性向上のため、ZnOは誘電体素子と樹脂電極の接合強度向上のため、Sb2O3は耐酸性向上のために、それぞれ加える。   The glass layer is particularly preferably bismuth borosilicate glass represented by ZnO—Bi 2 O 3 —SiO 2 —B 2 O 3 —Sb 2 O 3. This glass can be crystallized by baking at 700 ° C. or higher. The composition of bismuth borosilicate glass consists of 1 to 2 wt% zinc oxide (ZnO), 50 to 70 wt% bismuth oxide (Bi2O3), 10 to 20 wt% silicon oxide (SiO2), and boron oxide (B2O3). ) 8 to 13 wt% and antimony oxide (Sb2O3) 0.1 to 1 wt%. Bi2O3 is added to improve the wettability of the dielectric element, ZnO is added to improve the bonding strength between the dielectric element and the resin electrode, and Sb2O3 is added to improve the acid resistance.

ここに、酸化カルシウム,酸化マグネシウム,酸化アルミニウム,酸化ジルコニウム,酸化バリウム,酸化ストロンチウム,酸化ナトリウム,酸化リチウム,酸化カリウムから2種類以上を5wt%以下含有させてもよい。   Here, two or more of calcium oxide, magnesium oxide, aluminum oxide, zirconium oxide, barium oxide, strontium oxide, sodium oxide, lithium oxide, and potassium oxide may be contained in an amount of 5 wt% or less.

ホウケイ酸ビスマス系ガラスは、SiO2-B2O3組成が基本組成になり、SiO2だけでは融点が高く使用しにくいため、B2O3を添加して焼成を低温化させて使用し易くすることができる。更に低温化させるためにBi2O3を入れる。これにより焼成の低温化と共に濡れ性が向上する。しかしこの状態ではアモルファスガラスとなりめっき液に侵食される可能性がある。そこで、ZnOやSb2O3を添加して結晶化を図り、結晶化することで耐酸性を向上させる。また、ZnO-Bi2O3-SiO2−B2O3−Sb2O3に対して、酸化カルシウム,酸化マグネシウム,酸化アルミニウム,酸化ジルコニウム,酸化バリウム,酸化ストロンチウム,酸化ナトリウム,酸化リチウム,酸化カリウムを加えると、ガラスの結晶化や低温化を促進することができる。   Since bismuth borosilicate glass has a basic composition of SiO 2 -B 2 O 3, and SiO 2 alone has a high melting point and is difficult to use, B 2 O 3 can be added to lower the firing to make it easier to use. Add Bi2O3 to lower the temperature further. Thereby, wettability improves with the low temperature of baking. However, in this state, it becomes amorphous glass and may be eroded by the plating solution. Therefore, ZnO and Sb2O3 are added for crystallization, and the acid resistance is improved by crystallization. In addition, when calcium oxide, magnesium oxide, aluminum oxide, zirconium oxide, barium oxide, barium oxide, strontium oxide, sodium oxide, lithium oxide, or potassium oxide is added to ZnO-Bi2O3-SiO2-B2O3-Sb2O3, Low temperature can be promoted.

上記ガラス組成を用いた場合の、ガラス層の焼成温度を検討した結果を表1に示す。焼成温度を検討するにあたり、熱分析装置を用いガラスの熱挙動の把握を行った。この結果、上記ガラス組成を用い、700℃以上で焼き付けることで結晶質が得られ、結晶化させることができることが分かる。   Table 1 shows the results of examining the firing temperature of the glass layer when the glass composition is used. In examining the firing temperature, the thermal behavior of the glass was ascertained using a thermal analyzer. As a result, it can be seen that by using the above glass composition and baking at 700 ° C. or higher, a crystalline material can be obtained and crystallized.

Figure 0005768272
Figure 0005768272

ここで、耐めっき性(%)は外部電極層表面に電解めっきを施したとき、誘電体素子表面迄めっきが延びているものの比率を示す。めっきが誘電体素子表面迄延びた場合、ガラス層がめっき液により溶けた状態になり、さらにめっき液が外部電極層と誘電体素子表面を接合するガラス層も溶かすため、外部電極層と誘電体素子表面の接合強度の劣化をもたらす。ガラス層の焼成温度を700℃以上にすることで、ガラス層の結晶相が結晶質となり、耐めっき性が向上し、それによって、誘電体素子と外部電極層の接合強度を維持することが確認できる。   Here, the plating resistance (%) indicates the ratio of the plating extending to the surface of the dielectric element when electrolytic plating is performed on the surface of the external electrode layer. When the plating extends to the surface of the dielectric element, the glass layer is dissolved by the plating solution, and the plating solution also dissolves the glass layer that joins the external electrode layer and the surface of the dielectric element. Deterioration of bonding strength on the element surface is brought about. Confirming that the firing temperature of the glass layer is 700 ° C. or higher, the crystal phase of the glass layer becomes crystalline and the plating resistance is improved, thereby maintaining the bonding strength between the dielectric element and the external electrode layer. it can.

次に、本発明に係るチップ部品の製造工程について、図4−図5を参照して説明する。図4に示すように、この製造工程の概略は、セラミックグリーンシートを用意し、セラミックグリーンシートに内部電極を挟んで積層し焼成して誘電体素子を形成する積層工程(a)と、誘電体素子の全面を覆うガラス層をガラス溶液により形成するガラス層形成工程(b)と、内部電極と電気的に接続する下地電極を銀を主成分としたペーストを塗布することにより形成する下地電極形成工程(c)と、下地電極を覆いガラス層を介して前記誘電体素子表面に及ぶように樹脂電極を形成する樹脂電極形成工程(d)とを有している。さらに、Niめっき層形成工程(e)およびSnめっき層形成工程(f)を設けても良い。   Next, the manufacturing process of the chip component according to the present invention will be described with reference to FIGS. As shown in FIG. 4, the outline of this manufacturing process is as follows: a ceramic green sheet is prepared, a ceramic green sheet is sandwiched between internal electrodes and fired to form a dielectric element; A glass layer forming step (b) for forming a glass layer covering the entire surface of the device with a glass solution, and a base electrode formation for forming a base electrode electrically connected to the internal electrode by applying a paste mainly composed of silver A step (c) and a resin electrode formation step (d) for covering the base electrode and forming a resin electrode so as to reach the surface of the dielectric element through the glass layer. Further, a Ni plating layer forming step (e) and a Sn plating layer forming step (f) may be provided.

次に、各工程について具体的に説明する。図5に示すように、積層工程では、ZnO, Bi2O3, CoO, MnO, NiO等のバリスタ材料を調合し(S1)、仮焼き・粉砕・整粒の工程を繰り返し(S2−S4)、これに有機バインダ、可塑剤等を加えて混合しスラリーを作製し(S5)、ドクターブレード法等でセラミックグリーンシートを作製する(S6)。そしてグリーンシート上にAg-Pd等の導体ペーストをスクリーン印刷することで内部電極を配置し、積層し、ダイシングしてセラミックチップを作製する(S6−S8)。   Next, each step will be specifically described. As shown in FIG. 5, in the lamination process, varistor materials such as ZnO, Bi2O3, CoO, MnO, and NiO are prepared (S1), and the calcination, pulverization, and sizing steps are repeated (S2-S4). An organic binder, a plasticizer, etc. are added and mixed to produce a slurry (S5), and a ceramic green sheet is produced by a doctor blade method or the like (S6). Then, a conductive paste such as Ag-Pd is screen-printed on the green sheet to arrange the internal electrodes, laminate them, and dice them to produce ceramic chips (S6-S8).

そして、熱処理による脱バインダ処理を行い(S9)、高温で焼成することで、セラミックシートに内部電極を挟んで積層したセラミック焼成体である誘電体素子を作製する(S10)。さらにバリスタの信頼性を高めるため再度の熱処理であるアニールを行い(S11)、バレル処理によりセラミックチップの角を取り(S12)、誘電体素子11を完成する。   Then, a binder removal process by heat treatment is performed (S9), and firing is performed at a high temperature to produce a dielectric element which is a ceramic fired body laminated with an internal electrode sandwiched between ceramic sheets (S10). In order to further improve the reliability of the varistor, annealing, which is a second heat treatment, is performed (S11), and the corners of the ceramic chip are removed by barrel processing (S12), thereby completing the dielectric element 11.

次に、ガラス層形成工程(S13)では、誘電体素子にガラス溶液を被着し、熱処理することで、誘電体素子11の全表面に均一な厚みでガラス層12を形成する。ガラス溶液はホウケイ酸ビスマス系ガラス9wt%を、ポリエチレングリコール1wt%、イオン交換水90wt%と共に混合して形成することが好ましい。   Next, in the glass layer forming step (S 13), the glass layer 12 is formed on the entire surface of the dielectric element 11 with a uniform thickness by depositing a glass solution on the dielectric element and performing heat treatment. The glass solution is preferably formed by mixing 9 wt% of bismuth borosilicate glass with 1 wt% of polyethylene glycol and 90 wt% of ion exchange water.

そして、得られたガラス溶液100gを上述の誘電体素子11と混合し、その後円筒形の金属容器に移し、密閉されたボールミル架台に載せ、40℃の熱をかけながら60rpmの回転速度で1hr回転乾燥させる。その後、各組成のガラス転移温度以上で焼成する。上述したように700℃以上で焼成することで、結晶化ガラス層12を誘電体素子11の全表面に均一に10μm以下の厚さで形成できる。なお、本実施例で用いるガラス溶液の固形分は5〜15wt%が最適である。   Then, 100 g of the obtained glass solution is mixed with the dielectric element 11 described above, then transferred to a cylindrical metal container, placed on a hermetically sealed ball mill frame, and rotated for 1 hr at a rotation speed of 60 rpm while applying 40 ° C. heat. dry. Then, it bakes at the glass transition temperature or more of each composition. By firing at 700 ° C. or higher as described above, the crystallized glass layer 12 can be uniformly formed on the entire surface of the dielectric element 11 with a thickness of 10 μm or less. The solid content of the glass solution used in this example is optimally 5 to 15 wt%.

次に、下地電極形成工程(S14)では、銀粉末70wt%とガラス10〜15wt%とその他溶剤を混合したペーストに誘電体素子11の両端面を浸漬し、600〜800℃で焼成することで下地電極13を形成する。この焼成時に、下地電極中の銀成分が流動化してガラス層中を拡散し、誘電体素子11の端面に露出する内部電極11aと接触し、これにより内部電極11aと下地電極13との電気的導通が確保される。   Next, in the base electrode forming step (S14), both end surfaces of the dielectric element 11 are immersed in a paste in which 70 wt% of silver powder, 10 to 15 wt% of glass and other solvent are mixed, and fired at 600 to 800 ° C. A base electrode 13 is formed. At the time of firing, the silver component in the base electrode is fluidized and diffuses in the glass layer, and comes into contact with the internal electrode 11a exposed on the end face of the dielectric element 11, thereby electrically connecting the internal electrode 11a and the base electrode 13 to each other. Continuity is ensured.

更に、樹脂電極形成工程(S15)では、銀粉末70wt%に熱硬化型樹脂30wt%を拡散したものに溶剤を混合したペーストに、誘電体素子11の両端面を下地電極13を覆うように浸漬する。そして、150〜300℃で硬化させて樹脂電極14を形成する。これにより、下地電極13と樹脂電極14とからなる外部電極層15を備えた積層チップバリスタが完成する。   Further, in the resin electrode forming step (S15), both end surfaces of the dielectric element 11 are immersed so as to cover the base electrode 13 in a paste prepared by mixing 70 wt% of silver powder with 30 wt% of thermosetting resin and mixing a solvent. To do. Then, the resin electrode 14 is formed by curing at 150 to 300 ° C. Thereby, the multilayer chip varistor provided with the external electrode layer 15 composed of the base electrode 13 and the resin electrode 14 is completed.

また、この後に外部電極層15上にNiめっき層16とSnめっき層17を形成すること(S16)も可能である。Niめっき層16とSnめっき層17とは電解めっきにより容易に形成可能である。そして、これにより実装基板への搭載に際し、ハンダ接合性を良好なものとすることができる。   Further, after this, it is possible to form the Ni plating layer 16 and the Sn plating layer 17 on the external electrode layer 15 (S16). The Ni plating layer 16 and the Sn plating layer 17 can be easily formed by electrolytic plating. As a result, the solderability can be improved when mounted on the mounting board.

これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。   Although one embodiment of the present invention has been described so far, it is needless to say that the present invention is not limited to the above-described embodiment, and may be implemented in various forms within the scope of the technical idea.

本発明は、積層コンデンサ、積層バリスタ、サーミスタ、抵抗器等のセラミックを素体とするチップ部品に利用可能である。   INDUSTRIAL APPLICABILITY The present invention can be used for a chip component having a ceramic body such as a multilayer capacitor, a multilayer varistor, a thermistor, and a resistor.

Claims (4)

誘電体素子と、
該誘電体素子の内部に設けた内部電極と、
該内部電極と電気的に接続した外部電極層とを備え、
前記誘電体素子と前記外部電極層の間に前記誘電体素子の全面を覆うガラス層を有し、
前記外部電極層は、金属成分を含む下地電極と、樹脂電極とからなり、
前記ガラス層の表面にはガラス粒子による凹凸が形成されており、
前記樹脂電極は、前記下地電極を覆い、かつ前記誘電体素子に前記ガラス層を介して接合することを特徴とするチップ部品。
A dielectric element;
An internal electrode provided inside the dielectric element;
An external electrode layer electrically connected to the internal electrode,
A glass layer covering the entire surface of the dielectric element between the dielectric element and the external electrode layer;
The external electrode layer is composed of a base electrode containing a metal component and a resin electrode,
Unevenness due to glass particles is formed on the surface of the glass layer,
The chip electrode characterized in that the resin electrode covers the base electrode and is bonded to the dielectric element through the glass layer.
前記ガラス層は結晶化ガラスからなることを特徴とする請求項1に記載のチップ部品。   2. The chip part according to claim 1, wherein the glass layer is made of crystallized glass. 前記樹脂電極は、前記誘電体素子の両端面において前記下地電極を覆い、かつ前記誘電体素子の四側面の両端部において前記誘電体素子に前記ガラス層を介して接合することを特徴とする請求項1に記載のチップ部品。   The resin electrode covers the base electrode at both end faces of the dielectric element, and is joined to the dielectric element through the glass layer at both end parts of four side faces of the dielectric element. Item 2. The chip component according to Item 1. セラミックグリーンシートを用意し、該セラミックグリーンシートに内部電極を挟んで積層し、焼成して誘電体素子を形成する工程と、
前記誘電体素子全面を覆い、表面にガラス粒子による凹凸を有するガラス層を形成する工程と、
前記内部電極と前記ガラス層を介して電気的に接続する下地電極を形成する工程と、
該下地電極を覆い前記誘電体素子表面に及ぶ樹脂電極を形成する工程を有することを特徴とするチップ部品の製造方法。
Preparing a ceramic green sheet, laminating and sandwiching an internal electrode on the ceramic green sheet, and firing to form a dielectric element;
Covering the entire surface of the dielectric element and forming a glass layer having irregularities due to glass particles on the surface;
Forming a base electrode electrically connected to the internal electrode through the glass layer;
A method of manufacturing a chip component, comprising a step of forming a resin electrode that covers the base electrode and covers the surface of the dielectric element.
JP2011027070A 2011-02-10 2011-02-10 Chip component and manufacturing method thereof Active JP5768272B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011027070A JP5768272B2 (en) 2011-02-10 2011-02-10 Chip component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011027070A JP5768272B2 (en) 2011-02-10 2011-02-10 Chip component and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012169334A JP2012169334A (en) 2012-09-06
JP5768272B2 true JP5768272B2 (en) 2015-08-26

Family

ID=46973245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011027070A Active JP5768272B2 (en) 2011-02-10 2011-02-10 Chip component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5768272B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056515B4 (en) * 2011-12-16 2023-12-07 Tdk Electronics Ag Electrical component and method for producing an electrical component
TWI471884B (en) * 2012-10-09 2015-02-01 Murata Manufacturing Co Laminated ceramic electronic parts and manufacturing method thereof
TWI628678B (en) * 2016-04-21 2018-07-01 Tdk 股份有限公司 Electronic component
JP7106817B2 (en) * 2017-05-19 2022-07-27 Tdk株式会社 electronic components
JP7122085B2 (en) * 2017-04-14 2022-08-19 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method thereof
JP2019067793A (en) * 2017-09-28 2019-04-25 Tdk株式会社 Electronic component
JP7040061B2 (en) * 2018-01-31 2022-03-23 Tdk株式会社 Electronic components
JP7302218B2 (en) * 2019-03-25 2023-07-04 Tdk株式会社 electronic components

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092606A (en) * 1996-09-13 1998-04-10 Mitsubishi Materials Corp Chip thermistor and its manufacture
JPH10116707A (en) * 1996-10-14 1998-05-06 Mitsubishi Materials Corp Chip type thermistor and its manufacturing method
JPH11297507A (en) * 1998-04-09 1999-10-29 Matsushita Electric Ind Co Ltd Varistor and its manufacture
JP4487825B2 (en) * 2005-03-29 2010-06-23 三菱マテリアル株式会社 Temperature detection element
JP4971741B2 (en) * 2006-10-10 2012-07-11 コーア株式会社 Manufacturing method of zinc oxide based multilayer chip varistor
JP4911091B2 (en) * 2008-03-27 2012-04-04 Tdk株式会社 High frequency module and manufacturing method thereof
CN103168332B (en) * 2010-10-18 2015-11-25 株式会社村田制作所 Chip-type ceramic electronic component and manufacture method thereof

Also Published As

Publication number Publication date
JP2012169334A (en) 2012-09-06

Similar Documents

Publication Publication Date Title
JP5768272B2 (en) Chip component and manufacturing method thereof
JP5211970B2 (en) Manufacturing method of ceramic electronic component
KR101996356B1 (en) Ceramic electronic component
TWI486981B (en) Laminated ceramic electronic parts and manufacturing method thereof
WO2006003755A1 (en) Electroconductive paste and ceramic electronic parts using the same
JP5668837B2 (en) Electronic component mounting structure
JP3497840B2 (en) Manufacturing method of chip varistor having glass coating film
JP2008311362A (en) Ceramic electronic component
JP5664760B2 (en) Electronic component mounting structure
JPH03173402A (en) Chip varistor
KR100616673B1 (en) Semiconductive chip device having an insulated coating layer, and method for manufacturing the same
KR101185892B1 (en) Method for making ceramic chip body and ceramic chip element made by the same
JP6992371B2 (en) Multilayer ceramic electronic components
JP6777065B2 (en) Laminated electronic components
JP4552938B2 (en) Conductive paste and piezoelectric electronic component using the same
JP7000779B2 (en) Multilayer ceramic electronic components
JP5012432B2 (en) Ceramic electronic components
JP4539671B2 (en) Electronic component and manufacturing method thereof
JP2007005500A (en) Zinc oxide laminated varistor and its manufacturing method
JP2011124403A (en) Method of manufacturing electronic components
JP4552937B2 (en) Conductive paste and piezoelectric electronic component using the same
JP2019117902A (en) Electronic component and multilayer ceramic capacitor
JP4254136B2 (en) Conductive paste and ceramic electronic components
JP2009043516A (en) Conductive paste, and piezoelectric component
JP6260169B2 (en) Ceramic electronic components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140917

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20150108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150528

R150 Certificate of patent or registration of utility model

Ref document number: 5768272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250