JP7302218B2 - electronic components - Google Patents

electronic components Download PDF

Info

Publication number
JP7302218B2
JP7302218B2 JP2019056110A JP2019056110A JP7302218B2 JP 7302218 B2 JP7302218 B2 JP 7302218B2 JP 2019056110 A JP2019056110 A JP 2019056110A JP 2019056110 A JP2019056110 A JP 2019056110A JP 7302218 B2 JP7302218 B2 JP 7302218B2
Authority
JP
Japan
Prior art keywords
region
electrode layer
electrode
main surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019056110A
Other languages
Japanese (ja)
Other versions
JP2020161517A (en
Inventor
佑一 永井
篤史 武田
健寿 田村
伸也 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019056110A priority Critical patent/JP7302218B2/en
Priority to US16/819,779 priority patent/US11217391B2/en
Priority to KR1020200034228A priority patent/KR102374102B1/en
Priority to CN202010211917.1A priority patent/CN111739733B/en
Publication of JP2020161517A publication Critical patent/JP2020161517A/en
Application granted granted Critical
Publication of JP7302218B2 publication Critical patent/JP7302218B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Description

本発明は、電子部品に関する。 The present invention relates to electronic components.

素体と、素体に配置されている外部電極と、を備えている電子部品が知られている（たとえば、特許文献１参照）。素体は、実装面を構成する主面と、前記主面と隣り合う端面と、を有している。外部電極は、主面の一部と端面の一部とを連続して覆うように設けられている導電性樹脂層と、導電性樹脂層を覆っているめっき層と、を有している。 2. Description of the Related Art An electronic component that includes a base body and external electrodes arranged on the base body is known (see Patent Document 1, for example). The base body has a main surface forming a mounting surface and end surfaces adjacent to the main surface. The external electrode has a conductive resin layer continuously covering a part of the principal surface and a part of the end face, and a plated layer covering the conductive resin layer.

特開２０１８－１５７０２９号公報JP 2018-157029 A

導電性樹脂層は、一般に、樹脂と、導電性を有する粒子とを含んでいる。樹脂は、水分を吸収する傾向にある。電子部品が電子機器にはんだ実装される場合、樹脂に吸収された水分がガス化して、体積膨張することがある。この場合、導電性樹脂層に応力が作用して、導電性樹脂層に亀裂が生じ、導電性樹脂層が剥離するおそれがある。導電性を有する粒子は、たとえば、金属からなる。電子機器は、たとえば、回路基板又は電子部品を含む。 The conductive resin layer generally contains resin and conductive particles. Resins tend to absorb moisture. When an electronic component is solder-mounted in an electronic device, moisture absorbed in the resin may gasify and expand in volume. In this case, stress acts on the conductive resin layer, which may crack and peel off. The conductive particles are made of metal, for example. Electronic devices include, for example, circuit boards or electronic components.

本発明の一つの態様は、導電性樹脂層の剥離を確実に抑制する電子部品を提供することを目的とする。 An object of one aspect of the present invention is to provide an electronic component that reliably suppresses peeling of a conductive resin layer.

一つの態様に係る電子部品は、素体と、素体に配置されている外部電極と、を備えている。素体は、実装面を構成する主面と、主面と隣り合う端面とを有している。外部電極は、主面の一部と端面の一部とを連続して覆うように設けられている導電性樹脂層と、導電性樹脂層を覆っているめっき層と、を有している。導電性樹脂層は、端面上に位置している第一領域と、主面上に位置している第二領域と、を含んでいる。第二領域の最大厚みは、第一領域の最大厚みより大きい。 An electronic component according to one aspect includes a base body and external electrodes arranged on the base body. The base body has a main surface forming a mounting surface and an end surface adjacent to the main surface. The external electrode has a conductive resin layer continuously covering a part of the principal surface and a part of the end face, and a plated layer covering the conductive resin layer. The conductive resin layer includes a first region located on the end surface and a second region located on the main surface. The maximum thickness of the second region is greater than the maximum thickness of the first region.

本発明者らの調査研究の結果、以下の事項が判明した。
導電性樹脂層を覆っているめっき層は、導電性樹脂層と密着しやすいものの、素体とは密着しがたい。したがって、めっき層の端縁と素体との間には、間隙が存在する。樹脂に吸収された水分がガス化した場合でも、水分から発生したガスが、めっき層の端縁と素体との間の間隙に至ると、ガスは、間隙を通して外部電極外に放出される。水分から発生したガスが外部電極外に放出されるので、導電性樹脂層に応力が作用しがたい。以下、めっき層の端縁と素体との間の間隙は、単に「間隙」と称される。
導電性樹脂層の第二領域は、間隙に近いので、第二領域が含む樹脂に吸収された水分から発生したガスは、間隙に至りやすい。これに対し、第一領域は、間隙から離れているので、第一領域が含む樹脂に吸収された水分から発生したガスは、間隙に至りがたい。したがって、第一領域が含む樹脂に吸収された水分から発生したガスを外部電極外に放出するためには、第一領域が含む樹脂に吸収された水分から発生したガスが間隙に確実に至る構成の実現が望まれる。第一領域が含む樹脂に吸収された水分から発生したガスが間隙に確実に至るのであれば、自ずと、第二領域が含む樹脂に吸収された水分から発生したガスも、間隙に確実に至る。 As a result of investigation and research by the present inventors, the following matters were found.
The plated layer covering the conductive resin layer easily adheres to the conductive resin layer, but does not easily adhere to the base body. Therefore, a gap exists between the edge of the plating layer and the base body. Even if the moisture absorbed by the resin gasifies, the gas generated from the moisture reaches the gap between the edge of the plating layer and the base body, and the gas is released to the outside of the external electrode through the gap. Since the gas generated from the moisture is released outside the external electrode, stress is less likely to act on the conductive resin layer. Hereinafter, the gap between the edge of the plating layer and the base body is simply referred to as "gap".
Since the second region of the conductive resin layer is close to the gap, gas generated from moisture absorbed by the resin contained in the second region easily reaches the gap. On the other hand, since the first region is away from the gap, gas generated from moisture absorbed by the resin contained in the first region is less likely to reach the gap. Therefore, in order to release the gas generated from the moisture absorbed in the resin included in the first region to the outside of the external electrode, the gas generated from the moisture absorbed in the resin included in the first region must reach the gap without fail. realization is desired. If the gas generated from the moisture absorbed by the resin contained in the first region surely reaches the gap, naturally the gas generated from the moisture absorbed by the resin contained in the second region also reaches the gap reliably.

本発明者らは、第一領域が含む樹脂に吸収された水分から発生したガスが間隙に至るまでの経路に着目した。この結果、本発明者らは、第二領域の最大厚みが第一領域の最大厚みより大きい構成では、第一領域が含む樹脂に吸収された水分から発生したガスが間隙に確実に至ることを見出した。すなわち、第二領域の最大厚みが第一領域の最大厚みより大きい構成では、第一領域が含む樹脂に吸収された水分から発生したガスが第二領域を移動しやすい。
したがって、上記一つの態様では、導電性樹脂層（第一領域）が含む樹脂に吸収された水分から発生したガスは、間隙に確実に至る。間隙に至ったガスは、外部電極外に放出され、導電性樹脂層に応力が作用しがたい。この結果、上記一つの態様は、導電性樹脂層の剥離を確実に抑制する。 The present inventors paid attention to the path through which the gas generated from the moisture absorbed by the resin contained in the first region reaches the gap. As a result, the present inventors have found that in a configuration in which the maximum thickness of the second region is greater than the maximum thickness of the first region, gas generated from moisture absorbed by the resin contained in the first region reliably reaches the gap. Found it. That is, in a structure in which the maximum thickness of the second region is larger than the maximum thickness of the first region, gas generated from moisture absorbed by the resin contained in the first region tends to move through the second region.
Therefore, in the one aspect described above, the gas generated from moisture absorbed by the resin contained in the conductive resin layer (first region) reliably reaches the gap. The gas that has reached the gap is released outside the external electrode, and it is difficult for stress to act on the conductive resin layer. As a result, the one aspect described above reliably suppresses peeling of the conductive resin layer.

上記一つの態様では、導電性樹脂層は、端面と主面との間の稜線部上に位置している第三領域を含んでいてもよい。第三領域の最小厚みが、第一領域の最大厚みより小さくてもよい。
本発明者らの調査研究の結果、以下の事項も判明した。
間隙は、導電性樹脂層が含む樹脂に吸収された水分から発生したガスの出口であると共に、外部電極内への水分の入口である。第一領域が含む樹脂に吸収された水分から発生したガスが間隙に至るまでの経路は、水分が第一領域に至る経路となるおそれがある。水分が第一領域に至ると、水分は第一領域に吸収される。この場合、ガスの発生量が増加するおそれがある。したがって、水分が第一領域に吸収されるのを抑制するためには、水分が第一領域に至りがたい構成の実現が望まれる。
本発明者らは、第三領域の最小厚みが第一領域の最大厚みより小さい構成では、水分が第一領域に至りがたいことを見出した。すなわち、第三領域の最小厚みが第一領域の最大厚みより小さい構成では、水分が第三領域を通りがたい。したがって、本構成は、導電性樹脂層（第一領域）に吸収される水分の増加、及び、水分から発生するガスの増加を抑制する。この結果、本構成は、導電性樹脂層の剥離をより一層確実に抑制する。 In the one aspect described above, the conductive resin layer may include a third region positioned on the ridge between the end surface and the main surface. The minimum thickness of the third region may be less than the maximum thickness of the first region.
As a result of research and investigation by the present inventors, the following matters were also found.
The gap is an outlet for gas generated from moisture absorbed by the resin contained in the conductive resin layer, and an inlet for moisture into the external electrode. The gas generated from the moisture absorbed by the resin contained in the first region reaches the gap, and there is a possibility that the moisture reaches the first region. When moisture reaches the first area, the moisture is absorbed in the first area. In this case, the amount of gas generated may increase. Therefore, in order to prevent moisture from being absorbed into the first region, it is desired to implement a configuration that makes it difficult for moisture to reach the first region.
The inventors have found that in a configuration in which the minimum thickness of the third region is smaller than the maximum thickness of the first region, it is difficult for moisture to reach the first region. That is, in a structure in which the minimum thickness of the third region is smaller than the maximum thickness of the first region, it is difficult for moisture to pass through the third region. Therefore, this configuration suppresses an increase in moisture absorbed by the conductive resin layer (first region) and an increase in gas generated from the moisture. As a result, this configuration more reliably suppresses peeling of the conductive resin layer.

上記一つの態様では、素体は、主面及び端面と隣り合う側面を有していてもよい。導電性樹脂層は、側面の一部も連続して覆うように設けられていると共に、側面上に位置している第四領域を含んでいてもよい。第四領域の最大厚みが、第一領域の最大厚みより小さくてもよい。
第四領域の最大厚みが第一領域の最大厚みより小さい構成では、第一領域が含む樹脂に吸収された水分から発生したガスが第四領域を通りがたい。したがって、第一領域が含む樹脂に吸収された水分から発生したガスは、第二領域を通して間隙により一層確実に至る。したがって、本構成は、ガスが出る位置を制御する。
第四領域は、第一領域よりも間隙に近いので、第四領域は、水分が第一領域に至る経路となるおそれがある。これに対し、第四領域の最大厚みが第一領域の最大厚みより小さい構成では、水分が第四領域に浸入する場合でも、水分が第四領域を通りがたい。したがって、本構成は、導電性樹脂層が第四領域を含んでいる場合でも、導電性樹脂層（第一領域）に吸収される水分の増加、及び、水分から発生するガスの増加を抑制する。この結果、本構成は、導電性樹脂層の剥離をより一層確実に抑制する。 In the one aspect described above, the base body may have a side surface adjacent to the main surface and the end surface. The conductive resin layer may be provided so as to continuously cover part of the side surface, and may include a fourth region located on the side surface. The maximum thickness of the fourth region may be smaller than the maximum thickness of the first region.
In a configuration in which the maximum thickness of the fourth region is smaller than the maximum thickness of the first region, it is difficult for gas generated from moisture absorbed by the resin contained in the first region to pass through the fourth region. Therefore, the gas generated from moisture absorbed by the resin contained in the first region more reliably reaches the gap through the second region. Thus, this arrangement controls the position at which the gas exits.
Since the fourth region is closer to the gap than the first region, the fourth region may provide a path for moisture to reach the first region. On the other hand, in a configuration in which the maximum thickness of the fourth region is smaller than the maximum thickness of the first region, even if moisture enters the fourth region, it is difficult for moisture to pass through the fourth region. Therefore, even when the conductive resin layer includes the fourth region, this configuration suppresses an increase in moisture absorbed by the conductive resin layer (first region) and an increase in gas generated from the moisture. . As a result, this configuration more reliably suppresses peeling of the conductive resin layer.

上記一つの態様では、主面及び端面に直交する断面において、第二領域の表面は、主面から離れる方向に凸状に湾曲していてもよい。
本構成では、第二領域の厚みが局所的に小さくなることはない。したがって、第二領域でのガスの移動経路が、当該移動経路の途中で狭まることはなく、本構成は、ガスが第二領域を移動するのを阻害しない。この結果、導電性樹脂層が含む樹脂に吸収された水分から発生したガスが、より一層確実に間隙に至るので、本構成は、導電性樹脂層の剥離をより一層確実に抑制する。 In the one aspect described above, the surface of the second region may be convexly curved in a direction away from the main surface in a cross section orthogonal to the main surface and the end surface.
In this configuration, the thickness of the second region is not locally reduced. Therefore, the movement path of the gas in the second area does not narrow in the middle of the movement path, and this configuration does not hinder the movement of the gas in the second area. As a result, the gas generated from the moisture absorbed by the resin contained in the conductive resin layer reaches the gap more reliably, so this configuration more reliably suppresses peeling of the conductive resin layer.

上記一つの態様では、主面に直交する方向から見て、第二領域の端縁は、湾曲していてもよい。
本構成では、第二領域の端縁が直線状である構成に比して、第二領域の端縁の長さが大きい。したがって、本構成では、ガスが出る領域が大きく、ガスが、外部電極からより一層放出されやすい。この結果、導電性樹脂層に応力がより一層作用しがたい。 In the one aspect described above, the edge of the second region may be curved when viewed from the direction perpendicular to the main surface.
In this configuration, the length of the edge of the second region is longer than in the configuration in which the edge of the second region is linear. Therefore, in this configuration, the area from which the gas is emitted is large, and the gas is more likely to be emitted from the external electrodes. As a result, stress is more difficult to act on the conductive resin layer.

本発明の一つの態様によれば、導電性樹脂層の剥離を確実に抑制する電子部品が提供される。 An aspect of the present invention provides an electronic component that reliably suppresses peeling of a conductive resin layer.

一実施形態に係る積層コンデンサの斜視図である。1 is a perspective view of a multilayer capacitor according to one embodiment; FIG. 本実施形態に係る積層コンデンサの側面図である。1 is a side view of a multilayer capacitor according to this embodiment; FIG. 本実施形態に係る積層コンデンサの断面構成を示す図である。1 is a diagram showing a cross-sectional configuration of a multilayer capacitor according to an embodiment; FIG. 本実施形態に係る積層コンデンサの断面構成を示す図である。1 is a diagram showing a cross-sectional configuration of a multilayer capacitor according to an embodiment; FIG. 本実施形態に係る積層コンデンサの断面構成を示す図である。1 is a diagram showing a cross-sectional configuration of a multilayer capacitor according to an embodiment; FIG. 素体、第一電極層、及び第二電極層を示す平面図である。FIG. 3 is a plan view showing a base body, first electrode layers, and second electrode layers; 素体、第一電極層、及び第二電極層を示す側面図である。FIG. 4 is a side view showing the element body, the first electrode layer, and the second electrode layer; 素体、第一電極層、及び第二電極層を示す端面図である。FIG. 4B is an end view showing the element body, the first electrode layer, and the second electrode layer; 外部電極の断面構成を示す図である。It is a figure which shows the cross-sectional structure of an external electrode. 外部電極の断面構成を示す図である。It is a figure which shows the cross-sectional structure of an external electrode.

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and overlapping descriptions are omitted.

図１～図１０を参照して、本実施形態に係る積層コンデンサＣ１の構成を説明する。図１は、本実施形態に係る積層コンデンサの斜視図である。図２は、本実施形態に係る積層コンデンサの側面図である。図３、図４、及び図５は、本実施形態に係る積層コンデンサの断面構成を示す図である。図６は、素体、第一電極層、及び第二電極層を示す平面図である。図７は、素体、第一電極層、及び第二電極層を示す側面図である。図８は、素体、第一電極層、及び第二電極層を示す端面図である。図９及び図１０は、外部電極の断面構成を示す図である。本実施形態では、電子部品は、たとえば、積層コンデンサＣ１である。 The configuration of a multilayer capacitor C1 according to this embodiment will be described with reference to FIGS. 1 to 10. FIG. FIG. 1 is a perspective view of a multilayer capacitor according to this embodiment. FIG. 2 is a side view of the multilayer capacitor according to this embodiment. 3, 4, and 5 are diagrams showing the cross-sectional structure of the multilayer capacitor according to this embodiment. FIG. 6 is a plan view showing the element body, the first electrode layer, and the second electrode layer. FIG. 7 is a side view showing the element body, the first electrode layer, and the second electrode layer. FIG. 8 is an end view showing the element body, the first electrode layer, and the second electrode layer. 9 and 10 are diagrams showing cross-sectional structures of external electrodes. In this embodiment, the electronic component is, for example, a multilayer capacitor C1.

積層コンデンサＣ１は、図１に示されるように、直方体形状を呈している素体３と、複数の外部電極５と、を備えている。本実施形態では、積層コンデンサＣ１は、一対の外部電極５を備えている。一対の外部電極５は、素体３に配置されている。一対の外部電極５は、互いに離間している。直方体形状は、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状を含む。 The multilayer capacitor C1 includes, as shown in FIG. 1, a rectangular parallelepiped element body 3 and a plurality of external electrodes 5 . In this embodiment, the multilayer capacitor C1 has a pair of external electrodes 5 . A pair of external electrodes 5 are arranged on the element body 3 . The pair of external electrodes 5 are separated from each other. The rectangular parallelepiped shape includes a rectangular parallelepiped shape with chamfered corners and edges, and a rectangular parallelepiped shape with rounded corners and edges.

素体３は、互いに対向している一対の主面３ａ，３ｂと、互いに対向している一対の側面３ｃと、互いに対向している一対の端面３ｅと、を有している。一対の主面３ａ，３ｂ、一対の側面３ｃ、及一対の端面３ｅは、長方形状を呈している。一対の主面３ａ，３ｂが対向している方向が、第一方向Ｄ１である。一対の側面３ｃが対向している方向が、第二方向Ｄ２である。一対の端面３ｅが対向している方向が、第三方向Ｄ３である。積層コンデンサＣ１は、電子機器にはんだ実装される。電子機器は、たとえば、回路基板又は電子部品を含む。積層コンデンサＣ１では、主面３ａが、電子機器と対向する。主面３ａは、実装面を構成するように配置される。主面３ａは、実装面である。 The element body 3 has a pair of main surfaces 3a and 3b facing each other, a pair of side surfaces 3c facing each other, and a pair of end surfaces 3e facing each other. The pair of main surfaces 3a, 3b, the pair of side surfaces 3c, and the pair of end surfaces 3e are rectangular. The direction in which the pair of main surfaces 3a and 3b face each other is the first direction D1. The direction in which the pair of side surfaces 3c face each other is the second direction D2. The direction in which the pair of end faces 3e face each other is the third direction D3. The multilayer capacitor C1 is solder-mounted in the electronic device. Electronic devices include, for example, circuit boards or electronic components. The main surface 3a of the multilayer capacitor C1 faces the electronic device. The main surface 3a is arranged so as to constitute a mounting surface. The main surface 3a is a mounting surface.

第一方向Ｄ１は、各主面３ａ，３ｂに直交する方向であり、第二方向Ｄ２と直交している。第三方向Ｄ３は、各主面３ａ，３ｂと各側面３ｃとに平行な方向であり、第一方向Ｄ１と第二方向Ｄ２とに直交している。第二方向Ｄ２は、各側面３ｃに直交する方向であり、第三方向Ｄ３は、各端面３ｅに直交する方向である。本実施形態では、素体３の第二方向Ｄ２での長さは、素体３の第一方向Ｄ１での長さより大きい。素体３の第三方向Ｄ３での長さは、素体３の第一方向Ｄ１での長さより大きく、かつ、素体３の第二方向Ｄ２での長さより大きい。第三方向Ｄ３が、素体３の長手方向である。 The first direction D1 is a direction perpendicular to the main surfaces 3a and 3b, and is perpendicular to the second direction D2. The third direction D3 is a direction parallel to the main surfaces 3a and 3b and the side surfaces 3c, and orthogonal to the first direction D1 and the second direction D2. The second direction D2 is a direction orthogonal to each side surface 3c, and the third direction D3 is a direction orthogonal to each end surface 3e. In this embodiment, the length of the element 3 in the second direction D2 is greater than the length of the element 3 in the first direction D1. The length of the element body 3 in the third direction D3 is greater than the length of the element body 3 in the first direction D1 and greater than the length of the element body 3 in the second direction D2. A third direction D3 is the longitudinal direction of the element body 3 .

素体３の第一方向Ｄ１での長さは、素体３の高さである。素体３の第二方向Ｄ２での長さは、素体３の幅である。素体３の第三方向Ｄ３での長さは、素体３の長さである。本実施形態では、素体３の高さは、０．５～２．５ｍｍであり、素体３の幅は、０．５～５．０ｍｍであり、素体３の長さは、１．０～５．７ｍｍである。たとえば、素体３の高さは、２．５ｍｍであり、素体３の幅は、２．５ｍｍであり、素体３の長さは、３．２ｍｍである。 The length of the element 3 in the first direction D1 is the height of the element 3 . The length of the element 3 in the second direction D2 is the width of the element 3 . The length of the element 3 in the third direction D3 is the length of the element 3 . In this embodiment, the height of the element 3 is 0.5 to 2.5 mm, the width of the element 3 is 0.5 to 5.0 mm, and the length of the element 3 is 1.5 mm. 0 to 5.7 mm. For example, the height of the element 3 is 2.5 mm, the width of the element 3 is 2.5 mm, and the length of the element 3 is 3.2 mm.

一対の側面３ｃは、一対の主面３ａ，３ｂを連結するように第一方向Ｄ１に延在している。一対の側面３ｃは、第三方向Ｄ３にも延在している。一対の端面３ｅは、一対の主面３ａ，３ｂを連結するように第一方向Ｄ１に延在している。一対の端面３ｅは、第二方向Ｄ２にも延在している。 The pair of side surfaces 3c extend in the first direction D1 so as to connect the pair of main surfaces 3a and 3b. The pair of side surfaces 3c also extend in the third direction D3. The pair of end surfaces 3e extends in the first direction D1 so as to connect the pair of principal surfaces 3a and 3b. The pair of end faces 3e also extend in the second direction D2.

素体３は、一対の稜線部３ｇと、一対の稜線部３ｈと、四つの稜線部３ｉと、一対の稜線部３ｊと、一対の稜線部３ｋと、を有している。稜線部３ｇは、端面３ｅと主面３ａとの間に位置している。稜線部３ｈは、端面３ｅと主面３ｂとの間に位置している。稜線部３ｉは、端面３ｅと側面３ｃとの間に位置している。稜線部３ｊは、主面３ａと側面３ｃとの間に位置している。稜線部３ｋは、主面３ｂと側面３ｃとの間に位置している。本実施形態では、各稜線部３ｇ，３ｈ，３ｉ，３ｊ，３ｋは、湾曲するように丸められている。素体３には、いわゆるＲ面取り加工が施されている。 The base body 3 has a pair of edge line portions 3g, a pair of edge line portions 3h, four edge line portions 3i, a pair of edge line portions 3j, and a pair of edge line portions 3k. The ridgeline portion 3g is located between the end surface 3e and the main surface 3a. The ridgeline portion 3h is positioned between the end surface 3e and the main surface 3b. The ridgeline portion 3i is positioned between the end surface 3e and the side surface 3c. The ridgeline portion 3j is positioned between the main surface 3a and the side surface 3c. The ridgeline portion 3k is positioned between the main surface 3b and the side surface 3c. In this embodiment, the ridges 3g, 3h, 3i, 3j, and 3k are rounded so as to be curved. The element body 3 is subjected to so-called R-chamfering.

端面３ｅと主面３ａとは、稜線部３ｇを介して、間接的に隣り合っている。端面３ｅと主面３ｂとは、稜線部３ｈを介して、間接的に隣り合っている。端面３ｅと側面３ｃとは、稜線部３ｉを介して、間接的に隣り合っている。主面３ａと側面３ｃとは、稜線部３ｊを介して、間接的に隣り合っている。主面３ｂと側面３ｃとは、稜線部３ｋを介して、間接的に隣り合っている。 The end surface 3e and the main surface 3a are indirectly adjacent to each other via the ridgeline portion 3g. The end surface 3e and the main surface 3b are indirectly adjacent to each other via the ridgeline portion 3h. The end surface 3e and the side surface 3c are indirectly adjacent to each other via the ridgeline portion 3i. The main surface 3a and the side surface 3c are indirectly adjacent to each other via the ridgeline portion 3j. The main surface 3b and the side surface 3c are indirectly adjacent to each other via the ridgeline portion 3k.

素体３は、第二方向Ｄ２に複数の誘電体層が積層されて構成されている。素体３は、積層されている複数の誘電体層を有している。素体３では、複数の誘電体層の積層方向が第二方向Ｄ２と一致する。各誘電体層は、たとえば、誘電体材料を含むセラミックグリーンシートの焼結体から構成されている。誘電体材料は、たとえば、ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、又は（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体セラミックを含む。実際の素体３では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。素体３では、複数の誘電体層の積層方向が第一方向Ｄ１と一致していてもよい。 The element body 3 is configured by laminating a plurality of dielectric layers in the second direction D2. The element body 3 has a plurality of laminated dielectric layers. In the element body 3, the stacking direction of the plurality of dielectric layers coincides with the second direction D2. Each dielectric layer is composed of, for example, a sintered ceramic green sheet containing a dielectric material. Dielectric materials include, for example, dielectric ceramics such as the BaTiO 3 system, the Ba(Ti,Zr)O 3 system, or the (Ba,Ca)TiO 3 system. In the actual element body 3, each dielectric layer is integrated to such an extent that the boundary between each dielectric layer cannot be visually recognized. In the element body 3, the stacking direction of the plurality of dielectric layers may coincide with the first direction D1.

積層コンデンサＣ１は、図３～図５に示されるように、複数の内部電極７と複数の内部電極９とを備えている。各内部電極７，９は、素体３内に配置されている内部導体である。各内部電極７，９は、積層型電子部品の内部電極として通常用いられる導電性材料からなる。導電性材料は、たとえば、卑金属を含む。導電性材料は、たとえば、Ｎｉ又はＣｕを含む。内部電極７，９は、上記導電性材料を含む導電性ペーストの焼結体として構成されている。本実施形態では、内部電極７，９は、Ｎｉからなる。 The multilayer capacitor C1 includes a plurality of internal electrodes 7 and a plurality of internal electrodes 9, as shown in FIGS. Each internal electrode 7 , 9 is an internal conductor arranged inside the element body 3 . Each of the internal electrodes 7 and 9 is made of a conductive material commonly used as internal electrodes of laminated electronic components. Conductive materials include, for example, base metals. Conductive materials include, for example, Ni or Cu. The internal electrodes 7 and 9 are constructed as a sintered body of a conductive paste containing the conductive material. In this embodiment, the internal electrodes 7 and 9 are made of Ni.

内部電極７と内部電極９とは、第二方向Ｄ２において異なる位置（層）に配置されている。内部電極７と内部電極９とは、素体３内において、第二方向Ｄ２に間隔を有して対向するように交互に配置されている。内部電極７と内部電極９とは、互いに極性が異なる。複数の誘電体層の積層方向が第一方向Ｄ１である場合、内部電極７と内部電極９とは、第一方向Ｄ１において異なる位置（層）に配置される。内部電極７，９の一端は、対応する端面３ｅに露出している。内部電極７，９は、対応する端面３ｅに露出している一端を有している。 The internal electrodes 7 and the internal electrodes 9 are arranged at different positions (layers) in the second direction D2. The internal electrodes 7 and the internal electrodes 9 are alternately arranged in the element body 3 so as to face each other with a gap in the second direction D2. The internal electrodes 7 and 9 have different polarities. When the stacking direction of the plurality of dielectric layers is the first direction D1, the internal electrodes 7 and 9 are arranged at different positions (layers) in the first direction D1. One ends of the internal electrodes 7 and 9 are exposed on the corresponding end surface 3e. The internal electrodes 7 and 9 have one end exposed to the corresponding end face 3e.

複数の内部電極７と複数の内部電極９とは、第二方向Ｄ２で交互に並んでいる。各内部電極７，９は、側面３ｃと略平行な面内に位置している。内部電極７と内部電極９とは、第二方向Ｄ２で互いに対向している。内部電極７と内部電極９とが対向している方向（第二方向Ｄ２）は、側面３ｃと平行な方向（第一方向Ｄ１及び第三方向Ｄ３）と直交している。複数の誘電体層の積層方向が第一方向Ｄ１である場合、複数の内部電極７と複数の内部電極９とは、第一方向Ｄ１で交互に並ぶ。この場合、各内部電極７，９は、各主面３ａ，３ｂと略平行な面内に位置する。内部電極７と内部電極９とは、第一方向Ｄ１で互いに対向する。 The plurality of internal electrodes 7 and the plurality of internal electrodes 9 are alternately arranged in the second direction D2. Each internal electrode 7, 9 is positioned in a plane substantially parallel to the side surface 3c. The internal electrode 7 and the internal electrode 9 face each other in the second direction D2. The direction (second direction D2) in which the internal electrodes 7 and 9 face each other is perpendicular to the direction (first direction D1 and third direction D3) parallel to the side surface 3c. When the stacking direction of the plurality of dielectric layers is the first direction D1, the plurality of internal electrodes 7 and the plurality of internal electrodes 9 are arranged alternately in the first direction D1. In this case, the internal electrodes 7 and 9 are positioned within planes substantially parallel to the main surfaces 3a and 3b. The internal electrode 7 and the internal electrode 9 face each other in the first direction D1.

外部電極５は、図１に示されるように、素体３の第三方向Ｄ３での両端部にそれぞれ配置されている。各外部電極５は、素体３における、対応する端面３ｅ側に配置されている。外部電極５は、少なくとも、互いに隣り合う主面３ａと端面３ｅとに配置されている。外部電極５は、図２～図５に示されるように、複数の電極部５ａ，５ｂ，５ｃ，５ｅを有している。電極部５ａは、主面３ａ上及び稜線部３ｇ上に配置されている。電極部５ｂは、稜線部３ｈ上に配置されている。各電極部５ｃは、側面３ｃ上及び稜線部３ｉ上に配置されている。電極部５ｅは、端面３ｅ上に配置されている。外部電極５は、稜線部３ｊ上に配置されている電極部も有している。外部電極５は、少なくとも端面３ｅに配置されている。 The external electrodes 5 are arranged at both ends of the element body 3 in the third direction D3, as shown in FIG. Each external electrode 5 is arranged on the corresponding end surface 3 e side of the element body 3 . The external electrodes 5 are arranged at least on the main surface 3a and the end surface 3e adjacent to each other. The external electrode 5 has a plurality of electrode portions 5a, 5b, 5c and 5e, as shown in FIGS. The electrode portion 5a is arranged on the main surface 3a and the ridge portion 3g. The electrode portion 5b is arranged on the ridgeline portion 3h. Each electrode portion 5c is arranged on the side surface 3c and the ridgeline portion 3i. The electrode portion 5e is arranged on the end surface 3e. The external electrode 5 also has an electrode portion arranged on the ridgeline portion 3j. The external electrode 5 is arranged at least on the end surface 3e.

外部電極５は、一つの主面３ａ、一つの端面３ｅ、及び一対の側面３ｃの四つの面、並びに、稜線部３ｇ，３ｈ，３ｉ，３ｊに形成されている。互いに隣り合う電極部５ａ，５ｂ，５ｃ，５ｅは、接続されており、電気的に接続されている。電極部５ｅは、対応する内部電極７，９の一端をすべて覆っている。電極部５ｅは、対応する内部電極７，９と直接的に接続されている。外部電極５は、対応する内部電極７，９と電気的に接続されている。外部電極５は、図３～図５に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極５の最外層を構成している。各電極部５ａ，５ｃ，５ｅは、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。電極部５ｂは、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。 The external electrodes 5 are formed on four surfaces, ie, one main surface 3a, one end surface 3e, and a pair of side surfaces 3c, and ridges 3g, 3h, 3i, and 3j. Adjacent electrode portions 5a, 5b, 5c, and 5e are connected and electrically connected. The electrode portion 5e covers all one ends of the corresponding internal electrodes 7 and 9. As shown in FIG. The electrode portion 5e is directly connected to the corresponding internal electrodes 7,9. The external electrodes 5 are electrically connected to corresponding internal electrodes 7 and 9 . The external electrode 5 has a first electrode layer E1, a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4, as shown in FIGS. The fourth electrode layer E4 constitutes the outermost layer of the external electrodes 5. As shown in FIG. Each electrode portion 5a, 5c, 5e has a first electrode layer E1, a second electrode layer E2, a third electrode layer E3, and a fourth electrode layer E4. The electrode portion 5b has a first electrode layer E1, a third electrode layer E3, and a fourth electrode layer E4.

電極部５ａの第一電極層Ｅ１は、稜線部３ｇ上に配置されており、主面３ａ上には配置されていない。電極部５ａの第一電極層Ｅ１は、稜線部３ｇの全体を覆うように形成されている。第一電極層Ｅ１は、主面３ａに形成されていない。電極部５ａの第一電極層Ｅ１は、稜線部３ｇの全体と接している。主面３ａは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ａの第一電極層Ｅ１は、主面３ａ上に配置されていてもよい。この場合、電極部５ａの第一電極層Ｅ１は、主面３ａの一部と稜線部３ｇの全体とを覆うように形成される。すなわち、電極部５ａの第一電極層Ｅ１は、主面３ａの一部とも接する。主面３ａの一部は、たとえば、主面３ａにおける端面３ｅ寄りの一部領域である。 The first electrode layer E1 of the electrode portion 5a is arranged on the ridgeline portion 3g and is not arranged on the main surface 3a. The first electrode layer E1 of the electrode portion 5a is formed so as to cover the entire ridge portion 3g. The first electrode layer E1 is not formed on the main surface 3a. The first electrode layer E1 of the electrode portion 5a is in contact with the entire ridge portion 3g. The main surface 3a is not covered with the first electrode layer E1 and is exposed from the first electrode layer E1. The first electrode layer E1 of the electrode portion 5a may be arranged on the main surface 3a. In this case, the first electrode layer E1 of the electrode portion 5a is formed so as to cover a portion of the main surface 3a and the entire ridgeline portion 3g. That is, the first electrode layer E1 of the electrode portion 5a is also in contact with part of the main surface 3a. A portion of main surface 3a is, for example, a partial region of main surface 3a near end surface 3e.

電極部５ａの第二電極層Ｅ２は、第一電極層Ｅ１上及び主面３ａ上に配置されている。電極部５ａでは、第二電極層Ｅ２は、第一電極層Ｅ１の全体を覆っている。電極部５ａでは、第二電極層Ｅ２は、第一電極層Ｅ１の全体と接している。第二電極層Ｅ２は、主面３ａの一部と接している。主面３ａの一部は、たとえば、主面３ａにおける端面３ｅ寄りの一部領域である。電極部５ａの第二電極層Ｅ２は、主面３ａ上に位置している領域Ｅ２ａを有する。電極部５ａは、稜線部３ｇ上では四層構造を有しており、主面３ａ上では三層構造を有している。電極部５ａの第二電極層Ｅ２は、稜線部３ｇの全体と主面３ａの一部とを覆うように形成されている。上述したように、主面３ａの一部は、たとえば、主面３ａにおける端面３ｅ寄りの一部領域である。 The second electrode layer E2 of the electrode portion 5a is arranged on the first electrode layer E1 and on the main surface 3a. In the electrode portion 5a, the second electrode layer E2 covers the entire first electrode layer E1. In the electrode portion 5a, the second electrode layer E2 is in contact with the entire first electrode layer E1. The second electrode layer E2 is in contact with part of the main surface 3a. A portion of main surface 3a is, for example, a partial region of main surface 3a near end surface 3e. The second electrode layer E2 of the electrode portion 5a has a region E2a located on the main surface 3a. The electrode portion 5a has a four-layer structure on the ridgeline portion 3g and a three-layer structure on the main surface 3a. The second electrode layer E2 of the electrode portion 5a is formed so as to cover the entire ridge portion 3g and part of the main surface 3a. As described above, a portion of main surface 3a is, for example, a partial region of main surface 3a near end surface 3e.

電極部５ａの第二電極層Ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２と素体３との間に位置するように、稜線部３ｇの全体と主面３ａの一部とを間接的に覆っている。電極部５ａの第二電極層Ｅ２は、主面３ａの一部を直接覆っている。電極部５ａの第二電極層Ｅ２は、稜線部３ｇに形成されている第一電極層Ｅ１の全体を直接覆っている。電極部５ａの第一電極層Ｅ１が、主面３ａ上に配置されている場合、電極部５ａは、主面３ａ及び稜線部３ｇ上で四層構造を有する。電極部５ａの第一電極層Ｅ１が、主面３ａ上に配置されている場合、第二電極層Ｅ２の領域Ｅ２ａは、主面３ａと接している部分と、第一電極層Ｅ１と接している部分と、を含む。 The second electrode layer E2 of the electrode portion 5a indirectly connects the entire edge line portion 3g and part of the main surface 3a so that the first electrode layer E1 is positioned between the second electrode layer E2 and the element body 3. covered. The second electrode layer E2 of the electrode portion 5a directly covers part of the main surface 3a. The second electrode layer E2 of the electrode portion 5a directly covers the entire first electrode layer E1 formed on the ridge portion 3g. When the first electrode layer E1 of the electrode portion 5a is arranged on the main surface 3a, the electrode portion 5a has a four-layer structure on the main surface 3a and the ridge line portion 3g. When the first electrode layer E1 of the electrode portion 5a is arranged on the main surface 3a, the region E2a of the second electrode layer E2 is formed by contacting the main surface 3a and the first electrode layer E1. including the part that is

電極部５ｂの第一電極層Ｅ１は、稜線部３ｈ上に配置されており、主面３ｂ上には配置されていない。電極部５ｂの第一電極層Ｅ１は、稜線部３ｈの全体を覆うように形成されている。第一電極層Ｅ１は、主面３ｂに形成されていない。電極部５ｂの第一電極層Ｅ１は、稜線部３ｈの全体と接している。主面３ｂは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ｂの第一電極層Ｅ１は、主面３ｂ上に配置されていてもよい。この場合、電極部５ｂの第一電極層Ｅ１は、主面３ｂの一部と稜線部３ｈの全体とを覆うように形成される。すなわち、電極部５ｂの第一電極層Ｅ１は、主面３ｂの一部とも接する。主面３ｂの一部は、たとえば、主面３ｂにおける端面３ｅ寄りの一部領域である。電極部５ｂは、第二電極層Ｅ２を有していない。主面３ｂは、第二電極層Ｅ２に覆われておらず、第二電極層Ｅ２から露出している。第二電極層Ｅ２は、主面３ｂに形成されていない。電極部５ｂは、三層構造を有している。 The first electrode layer E1 of the electrode portion 5b is arranged on the ridge line portion 3h and is not arranged on the main surface 3b. The first electrode layer E1 of the electrode portion 5b is formed so as to cover the entire ridge portion 3h. The first electrode layer E1 is not formed on the main surface 3b. The first electrode layer E1 of the electrode portion 5b is in contact with the entire ridge portion 3h. The main surface 3b is not covered with the first electrode layer E1 and is exposed from the first electrode layer E1. The first electrode layer E1 of the electrode portion 5b may be arranged on the main surface 3b. In this case, the first electrode layer E1 of the electrode portion 5b is formed so as to cover part of the main surface 3b and the entire ridgeline portion 3h. That is, the first electrode layer E1 of the electrode portion 5b is also in contact with part of the main surface 3b. A portion of main surface 3b is, for example, a partial region near end surface 3e in main surface 3b. The electrode portion 5b does not have the second electrode layer E2. The main surface 3b is not covered with the second electrode layer E2 and is exposed from the second electrode layer E2. The second electrode layer E2 is not formed on the main surface 3b. The electrode portion 5b has a three-layer structure.

電極部５ｃの第一電極層Ｅ１は、稜線部３ｉ上に配置されており、側面３ｃ上には配置されていない。電極部５ｃの第一電極層Ｅ１は、稜線部３ｉの全体を覆うように形成されている。第一電極層Ｅ１は、側面３ｃに形成されていない。電極部５ｃの第一電極層Ｅ１は、稜線部３ｉの全体と接している。側面３ｃは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ｃの第一電極層Ｅ１は、側面３ｃ上に配置されていてもよい。この場合、電極部５ｃの第一電極層Ｅ１は、側面３ｃの一部と稜線部３ｇの全体とを覆うように形成される。すなわち、電極部５ｃの第一電極層Ｅ１は、側面３ｃの一部とも接する。側面３ｃの一部は、たとえば、側面３ｃにおける端面３ｅ寄りの一部領域である。 The first electrode layer E1 of the electrode portion 5c is arranged on the ridgeline portion 3i and is not arranged on the side surface 3c. The first electrode layer E1 of the electrode portion 5c is formed so as to cover the entire ridgeline portion 3i. The first electrode layer E1 is not formed on the side surface 3c. The first electrode layer E1 of the electrode portion 5c is in contact with the entire edge portion 3i. The side surface 3c is not covered with the first electrode layer E1 and is exposed from the first electrode layer E1. The first electrode layer E1 of the electrode portion 5c may be arranged on the side surface 3c. In this case, the first electrode layer E1 of the electrode portion 5c is formed so as to cover part of the side surface 3c and the entire ridgeline portion 3g. That is, the first electrode layer E1 of the electrode portion 5c is also in contact with part of the side surface 3c. A portion of the side surface 3c is, for example, a partial region of the side surface 3c near the end surface 3e.

電極部５ｃの第二電極層Ｅ２は、第一電極層Ｅ１上及び側面３ｃ上に配置されている。第一電極層Ｅ１の一部が、第二電極層Ｅ２で覆われている。電極部５ｃでは、第二電極層Ｅ２は、側面３ｃの一部と第一電極層Ｅ１の一部とに接している。電極部５ｃの第二電極層Ｅ２は、側面３ｃ上に位置している領域Ｅ２ｃを有する。電極部５ｃの第二電極層Ｅ２は、稜線部３ｉの一部と側面３ｃの一部とを覆うように形成されている。稜線部３ｉの一部は、たとえば、稜線部３ｉにおける主面３ａ寄りの一部領域である。側面３ｃの一部は、たとえば、側面３ｃにおける主面３ａ及び端面３ｅ寄りの角領域である。電極部５ｃの第二電極層Ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２と素体３との間に位置するように、稜線部３ｉの一部を間接的に覆っている。電極部５ｃの第二電極層Ｅ２は、側面３ｃの一部を直接覆っている。電極部５ｃの第二電極層Ｅ２は、第一電極層Ｅ１における稜線部３ｉに形成されている部分の一部を直接覆っている。電極部５ｃの第一電極層Ｅ１が、側面３ｃ上に配置されている場合、第二電極層Ｅ２の領域Ｅ２ｃは、側面３ｃと接している部分と、第一電極層Ｅ１に接している部分と、を含む。 The second electrode layer E2 of the electrode portion 5c is arranged on the first electrode layer E1 and the side surface 3c. A part of the first electrode layer E1 is covered with the second electrode layer E2. In the electrode portion 5c, the second electrode layer E2 is in contact with part of the side surface 3c and part of the first electrode layer E1. The second electrode layer E2 of the electrode portion 5c has a region E2c located on the side surface 3c. The second electrode layer E2 of the electrode portion 5c is formed so as to cover a portion of the ridgeline portion 3i and a portion of the side surface 3c. A portion of the ridgeline portion 3i is, for example, a partial region of the ridgeline portion 3i near the main surface 3a. A portion of the side surface 3c is, for example, a corner region near the main surface 3a and the end surface 3e of the side surface 3c. The second electrode layer E2 of the electrode portion 5c indirectly covers a portion of the ridgeline portion 3i so that the first electrode layer E1 is positioned between the second electrode layer E2 and the element body 3. As shown in FIG. The second electrode layer E2 of the electrode portion 5c directly covers part of the side surface 3c. The second electrode layer E2 of the electrode portion 5c directly covers part of the portion of the first electrode layer E1 formed in the ridgeline portion 3i. When the first electrode layer E1 of the electrode portion 5c is arranged on the side surface 3c, the region E2c of the second electrode layer E2 includes a portion in contact with the side surface 3c and a portion in contact with the first electrode layer E1. and including.

電極部５ｃは、複数の領域５ｃ１，５ｃ２を有している。本実施形態では、電極部５ｃは、二つの領域５ｃ１，５ｃ２のみを有している。領域５ｃ２は、領域５ｃ１よりも主面３ａ寄りに位置している。領域５ｃ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｃ１は、第二電極層Ｅ２を有していない。領域５ｃ１は、三層構造を有している。領域５ｃ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｃ２は、稜線部３ｉ上では四層構造を有しており、側面３ｃ上では三層構造を有している。領域５ｃ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域５ｃ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。領域５ｃ２が、領域Ｅ２ｃを有している。 The electrode portion 5c has a plurality of regions 5c 1 and 5c 2 . In this embodiment, the electrode portion 5c has only two regions 5c 1 and 5c 2 . The region 5c- 2 is positioned closer to the main surface 3a than the region 5c- 1 . The region 5c1 has a first electrode layer E1, a third electrode layer E3 and a fourth electrode layer E4. The region 5c1 does not have the second electrode layer E2. Region 5c1 has a three-layer structure. The region 5c2 has a first electrode layer E1, a second electrode layer E2, a third electrode layer E3 and a fourth electrode layer E4. The region 5c2 has a four-layer structure on the ridge 3i and a three-layer structure on the side surface 3c. A region 5c1 is a region where the first electrode layer E1 is exposed from the second electrode layer E2. A region 5c2 is a region where the first electrode layer E1 is covered with the second electrode layer E2. Region 5c2 has region E2c.

電極部５ｅの第一電極層Ｅ１は、端面３ｅ上に配置されている。端面３ｅの全体が、第一電極層Ｅ１に覆われている。電極部５ｅの第一電極層Ｅ１は、端面３ｅの全体と接している。電極部５ｅの第二電極層Ｅ２は、第一電極層Ｅ１上に配置されている。第一電極層Ｅ１の一部が、第二電極層Ｅ２で覆われている。電極部５ｅでは、第二電極層Ｅ２は、第一電極層Ｅ１の一部と接している。電極部５ｅの第二電極層Ｅ２は、端面３ｅ上に位置している領域Ｅ２ｅを有する。電極部５ｅの第二電極層Ｅ２は、端面３ｅの一部を覆うように形成されている。端面３ｅの一部は、たとえば、端面３ｅにおける主面３ａ寄りの一部領域である。電極部５ｅの第二電極層Ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２と素体３との間に位置するように、端面３ｅの一部を間接的に覆っている。電極部５ｅの第二電極層Ｅ２は、第一電極層Ｅ１における端面３ｅに形成されている部分の一部を直接覆っている。電極部５ｅでは、第一電極層Ｅ１は、対応する内部電極７，９の一端と接続されるように端面３ｅに形成されている。 The first electrode layer E1 of the electrode portion 5e is arranged on the end face 3e. The entire end surface 3e is covered with the first electrode layer E1. The first electrode layer E1 of the electrode portion 5e is in contact with the entire end face 3e. The second electrode layer E2 of the electrode portion 5e is arranged on the first electrode layer E1. A part of the first electrode layer E1 is covered with the second electrode layer E2. In the electrode portion 5e, the second electrode layer E2 is in contact with part of the first electrode layer E1. The second electrode layer E2 of the electrode portion 5e has a region E2e located on the end surface 3e. The second electrode layer E2 of the electrode portion 5e is formed so as to partially cover the end surface 3e. A portion of the end face 3e is, for example, a partial region of the end face 3e near the main surface 3a. The second electrode layer E2 of the electrode portion 5e indirectly covers part of the end surface 3e so that the first electrode layer E1 is positioned between the second electrode layer E2 and the element body 3. As shown in FIG. The second electrode layer E2 of the electrode portion 5e directly covers part of the portion formed on the end surface 3e of the first electrode layer E1. In the electrode portion 5e, the first electrode layer E1 is formed on the end face 3e so as to be connected to one ends of the corresponding internal electrodes 7 and 9. As shown in FIG.

電極部５ｅは、複数の領域５ｅ１，５ｅ２を有している。本実施形態では、電極部５ｅは、二つの領域５ｅ１，５ｅ２のみを有している。領域５ｅ２は、領域５ｅ１よりも主面３ａ寄りに位置している。領域５ｅ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｅ１は、第二電極層Ｅ２を有していない。領域５ｅ１は、三層構造を有している。領域５ｅ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。電極部５ｅでは、第三電極層Ｅ３及び第四電極層Ｅ４は、第三方向Ｄ３から見て、端面３ｅの全体を覆うように形成されている。本実施形態では、第三電極層Ｅ３及び第四電極層Ｅ４は、端面３ｅの全体を間接的に覆っている。領域５ｅ２は、四層構造を有している。領域５ｅ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域５ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。領域５ｅ２が、領域Ｅ２ｅを有している。 The electrode portion 5e has a plurality of regions 5e 1 and 5e 2 . In this embodiment, the electrode portion 5e has only two regions 5e1 and 5e2 . The region 5e2 is positioned closer to the main surface 3a than the region 5e1 . The region 5e1 has a first electrode layer E1, a third electrode layer E3 and a fourth electrode layer E4. The region 5e1 does not have the second electrode layer E2. Region 5e1 has a three-layer structure. The region 5e2 has a first electrode layer E1, a second electrode layer E2, a third electrode layer E3 and a fourth electrode layer E4. In the electrode portion 5e, the third electrode layer E3 and the fourth electrode layer E4 are formed so as to cover the entire end face 3e when viewed from the third direction D3. In this embodiment, the third electrode layer E3 and the fourth electrode layer E4 indirectly cover the entire end surface 3e. Region 5e2 has a four-layer structure. A region 5e1 is a region where the first electrode layer E1 is exposed from the second electrode layer E2. A region 5e2 is a region where the first electrode layer E1 is covered with the second electrode layer E2. Region 5e2 has region E2e.

第一電極層Ｅ１は、素体３の表面に付与された導電性ペーストを焼き付けることにより形成されている。第一電極層Ｅ１は、端面３ｅ及び稜線部３ｇ，３ｈ，３ｉを覆うように形成されている。第一電極層Ｅ１は、導電性ペーストに含まれる金属成分（金属粉末）が焼結することにより形成されている。第一電極層Ｅ１は、焼結金属層である。第一電極層Ｅ１は、素体３に形成された焼結金属層である。第一電極層Ｅ１は、一対の主面３ａ，３ｂ及び一対の側面３ｃに意図的に形成されていない。たとえば製造誤差などにより、第一電極層Ｅ１が意図せず主面３ａ，３ｂ及び側面３ｃに形成されていてもよい。本実施形態では、第一電極層Ｅ１は、Ｃｕからなる焼結金属層である。第一電極層Ｅ１は、Ｎｉからなる焼結金属層であってもよい。第一電極層Ｅ１は、卑金属を含んでいる。導電性ペーストは、たとえば、Ｃｕ又はＮｉからなる粉末、ガラス成分、有機バインダ、及び有機溶剤を含んでいる。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第一電極層Ｅ１は、一体的に形成されている。 The first electrode layer E<b>1 is formed by baking a conductive paste applied to the surface of the element body 3 . The first electrode layer E1 is formed to cover the end face 3e and the ridges 3g, 3h, 3i. The first electrode layer E1 is formed by sintering a metal component (metal powder) contained in the conductive paste. The first electrode layer E1 is a sintered metal layer. The first electrode layer E1 is a sintered metal layer formed on the element body 3 . The first electrode layer E1 is not intentionally formed on the pair of main surfaces 3a, 3b and the pair of side surfaces 3c. For example, the first electrode layer E1 may be unintentionally formed on the main surfaces 3a, 3b and the side surface 3c due to manufacturing errors. In this embodiment, the first electrode layer E1 is a sintered metal layer made of Cu. The first electrode layer E1 may be a sintered metal layer made of Ni. The first electrode layer E1 contains a base metal. The conductive paste contains, for example, Cu or Ni powder, a glass component, an organic binder, and an organic solvent. The first electrode layer E1 of each electrode portion 5a, 5b, 5c, 5e is integrally formed.

第二電極層Ｅ２は、第一電極層Ｅ１上、主面３ａ上、及び一対の側面３ｃ上に付与された導電性樹脂を硬化させることにより形成されている。第二電極層Ｅ２は、第一電極層Ｅ１上と素体３上とにわたって形成されている。第一電極層Ｅ１は、第二電極層Ｅ２を形成するための下地金属層である。第二電極層Ｅ２は、第一電極層Ｅ１を覆う導電性樹脂層である。導電性樹脂は、たとえば、樹脂、導電性材料、及び有機溶媒を含んでいる。樹脂は、たとえば、熱硬化性樹脂である。導電性材料は、たとえば、金属粉末である。金属粉末は、たとえば、Ａｇ粉末又はＣｕ粉末である。熱硬化性樹脂は、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂である。 The second electrode layer E2 is formed by curing a conductive resin applied on the first electrode layer E1, the main surface 3a, and the pair of side surfaces 3c. The second electrode layer E2 is formed over the first electrode layer E1 and the element body 3 . The first electrode layer E1 is a base metal layer for forming the second electrode layer E2. The second electrode layer E2 is a conductive resin layer covering the first electrode layer E1. A conductive resin includes, for example, a resin, a conductive material, and an organic solvent. The resin is, for example, a thermosetting resin. The conductive material is, for example, metal powder. Metal powder is, for example, Ag powder or Cu powder. Thermosetting resins are, for example, phenol resins, acrylic resins, silicone resins, epoxy resins, or polyimide resins.

本実施形態では、第二電極層Ｅ２は、第一電極層Ｅ１の一部を覆っている。第一電極層Ｅ１の一部は、たとえば、第一電極層Ｅ１における、電極部５ａ、電極部５ｃの領域５ｃ２、及び電極部５ｅの領域５ｅ２に対応する領域である。第二電極層Ｅ２は、稜線部３ｊの一部を直接覆っている。稜線部３ｊの一部は、たとえば、稜線部３ｊにおける端面３ｅ寄りの一部領域である。第二電極層Ｅ２は、稜線部３ｊの一部と接している。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第二電極層Ｅ２は、一体的に形成されている。 In this embodiment, the second electrode layer E2 partially covers the first electrode layer E1. A part of the first electrode layer E1 is, for example, a region corresponding to the region 5c 2 of the electrode portion 5a and the electrode portion 5c, and the region 5e 2 of the electrode portion 5e in the first electrode layer E1. The second electrode layer E2 directly covers a portion of the ridgeline portion 3j. A portion of the ridgeline portion 3j is, for example, a partial region of the ridgeline portion 3j near the end surface 3e. The second electrode layer E2 is in contact with part of the ridgeline portion 3j. The second electrode layer E2 of each of the electrode portions 5a, 5b, 5c, 5e is integrally formed.

第三電極層Ｅ３は、第二電極層Ｅ２上にめっき法により形成されている。本実施形態では、第三電極層Ｅ３は、第二電極層Ｅ２上にＮｉめっきにより形成されている。第三電極層Ｅ３は、Ｎｉめっき層である。第三電極層Ｅ３は、Ｓｎめっき層、Ｃｕめっき層、又はＡｕめっき層であってもよい。第三電極層Ｅ３は、Ｎｉ、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。Ｎｉめっき層は、第二電極層Ｅ２に含まれる金属よりも耐はんだ喰われ性に優れている。 The third electrode layer E3 is formed on the second electrode layer E2 by plating. In this embodiment, the third electrode layer E3 is formed by Ni plating on the second electrode layer E2. The third electrode layer E3 is a Ni plating layer. The third electrode layer E3 may be a Sn plating layer, a Cu plating layer, or an Au plating layer. The third electrode layer E3 contains Ni, Sn, Cu, or Au. The Ni plating layer is superior in solder erosion resistance to the metal contained in the second electrode layer E2.

第四電極層Ｅ４は、第三電極層Ｅ３上にめっき法により形成されている。第四電極層Ｅ４は、はんだめっき層である。本実施形態では、第四電極層Ｅ４は、第三電極層Ｅ３上にＳｎめっきにより形成されている。第四電極層Ｅ４は、Ｓｎめっき層である。第四電極層Ｅ４は、Ｓｎ－Ａｇ合金めっき層、Ｓｎ－Ｂｉ合金めっき層、又はＳｎ－Ｃｕ合金めっき層であってもよい。第四電極層Ｅ４は、Ｓｎ、Ｓｎ－Ａｇ合金、Ｓｎ－Ｂｉ合金、又はＳｎ－Ｃｕ合金を含んでいる。 The fourth electrode layer E4 is formed on the third electrode layer E3 by plating. The fourth electrode layer E4 is a solder plated layer. In this embodiment, the fourth electrode layer E4 is formed on the third electrode layer E3 by Sn plating. The fourth electrode layer E4 is a Sn plating layer. The fourth electrode layer E4 may be a Sn--Ag alloy plated layer, a Sn--Bi alloy plated layer, or a Sn--Cu alloy plated layer. The fourth electrode layer E4 contains Sn, Sn--Ag alloy, Sn--Bi alloy, or Sn--Cu alloy.

第三電極層Ｅ３と第四電極層Ｅ４とは、第二電極層Ｅ２に形成されるめっき層ＰＬを構成している。本実施形態では、第二電極層Ｅ２に形成されるめっき層ＰＬは、二層構造を有している。第三電極層Ｅ３は、最外層を構成する第四電極層Ｅ４と、第二電極層Ｅ２との間に位置している中間めっき層である。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第三電極層Ｅ３は、一体的に形成されている。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第四電極層Ｅ４は、一体的に形成されている。 The third electrode layer E3 and the fourth electrode layer E4 constitute a plated layer PL formed on the second electrode layer E2. In this embodiment, the plated layer PL formed on the second electrode layer E2 has a two-layer structure. The third electrode layer E3 is an intermediate plated layer located between the fourth electrode layer E4 constituting the outermost layer and the second electrode layer E2. The third electrode layer E3 of each of the electrode portions 5a, 5b, 5c, 5e is integrally formed. The fourth electrode layer E4 of each of the electrode portions 5a, 5b, 5c, 5e is integrally formed.

第一電極層Ｅ１（電極部５ｅの第一電極層Ｅ１）は、対応する内部電極７，９と接続されるように、端面３ｅに形成されている。第一電極層Ｅ１は、端面３ｅの全体、稜線部３ｇの全体、稜線部３ｈの全体、及び稜線部３ｉの全体を覆っている。第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）は、主面３ａの一部、端面３ｅの一部、及び一対の側面３ｃの各一部を連続して覆っている。第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）は、稜線部３ｇの全体、稜線部３ｉの一部、及び稜線部３ｊの一部を覆っている。第二電極層Ｅ２は、主面３ａの一部、端面３ｅの一部、一対の側面３ｃの各一部、稜線部３ｇの全体、稜線部３ｉの一部、及び稜線部３ｊの一部にそれぞれ対応する複数の部分を有している。第一電極層Ｅ１（電極部５ｅの第一電極層Ｅ１）は、対応する内部電極７，９と直接的に接続されている。 The first electrode layer E1 (the first electrode layer E1 of the electrode portion 5e) is formed on the end surface 3e so as to be connected to the corresponding internal electrodes 7 and 9. As shown in FIG. The first electrode layer E1 covers the entire end surface 3e, the entire ridgeline portion 3g, the entire ridgeline portion 3h, and the entire ridgeline portion 3i. The second electrode layer E2 (the second electrode layer E2 of the electrode portions 5a, 5c, and 5e) continuously covers a portion of the main surface 3a, a portion of the end surface 3e, and a portion of the pair of side surfaces 3c. there is The second electrode layer E2 (the second electrode layer E2 of the electrode portions 5a, 5c, and 5e) covers the entire ridgeline portion 3g, a portion of the ridgeline portion 3i, and a portion of the ridgeline portion 3j. The second electrode layer E2 is applied to a portion of the main surface 3a, a portion of the end surface 3e, a portion of each of the pair of side surfaces 3c, the entire ridgeline portion 3g, a portion of the ridgeline portion 3i, and a portion of the ridgeline portion 3j. Each has a plurality of corresponding portions. The first electrode layer E1 (the first electrode layer E1 of the electrode portion 5e) is directly connected to the corresponding internal electrodes 7 and 9. As shown in FIG.

第一電極層Ｅ１（電極部５ａ，５ｂ，５ｃ，５ｅの第一電極層Ｅ１）は、第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）で覆われている領域と、第二電極層Ｅ２（電極部５ａ，５ｃ，５ｅの第二電極層Ｅ２）で覆われていない領域とを有している。第二電極層Ｅ２で覆われていない領域は、第二電極層Ｅ２から露出している領域である。第三電極層Ｅ３及び第四電極層Ｅ４は、第一電極層Ｅ１の第二電極層Ｅ２で覆われていない領域と、第二電極層Ｅ２とを覆っている。 The first electrode layer E1 (the first electrode layer E1 of the electrode portions 5a, 5b, 5c, and 5e) is covered with the second electrode layer E2 (the second electrode layer E2 of the electrode portions 5a, 5c, and 5e). and a region not covered with the second electrode layer E2 (the second electrode layer E2 of the electrode portions 5a, 5c, and 5e). A region not covered with the second electrode layer E2 is a region exposed from the second electrode layer E2. The third electrode layer E3 and the fourth electrode layer E4 cover the area of the first electrode layer E1 not covered with the second electrode layer E2 and the second electrode layer E2.

図６に示されるように、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。 As shown in FIG. 6, when viewed from the first direction D1, the entire first electrode layer E1 (the first electrode layer E1 of the electrode portion 5a) is covered with the second electrode layer E2. When viewed from the first direction D1, the first electrode layer E1 (the first electrode layer E1 of the electrode portion 5a) is not exposed from the second electrode layer E2.

図７に示されているように、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ａ寄りの端領域が、第二電極層Ｅ２で覆われている。第一電極層Ｅ１の主面３ａ寄りの端領域は、領域５ｃ２が有する第一電極層Ｅ１を含んでいる。第二方向Ｄ２から見たとき、第二電極層Ｅ２の端縁Ｅｅ２が、第一電極層Ｅ１の端縁Ｅｅ１と交差している。第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ｂ寄りの端領域は、第二電極層Ｅ２から露出している。第一電極層Ｅ１の主面３ｂ寄りの端領域は、領域５ｃ１が有する第一電極層Ｅ１を含んでいる。 As shown in FIG. 7, when viewed from the second direction D2, the end region of the first electrode layer E1 near the main surface 3a is covered with the second electrode layer E2. An end region of the first electrode layer E1 near the main surface 3a includes the first electrode layer E1 of the region 5c2 . When viewed from the second direction D2, the edge Ee2 of the second electrode layer E2 crosses the edge Ee1 of the first electrode layer E1. When viewed from the second direction D2, the end region of the first electrode layer E1 near the main surface 3b is exposed from the second electrode layer E2. An end region of the first electrode layer E1 near the main surface 3b includes the first electrode layer E1 of the region 5c1 .

図８に示されるように、第三方向Ｄ３から見たとき、第一電極層Ｅ１の主面３ａ寄りの端領域が、第二電極層Ｅ２で覆われている。第一電極層Ｅ１の主面３ａ寄りの端領域は、領域５ｅ２が有する第一電極層Ｅ１を含んでいる。第三方向Ｄ３から見たとき、第二電極層Ｅ２の端縁Ｅｅ２が、第一電極層Ｅ１上に位置している。第三方向Ｄ３から見たとき、第一電極層Ｅ１の主面３ｂ寄りの端領域は、第二電極層Ｅ２から露出している。第一電極層Ｅ１の主面３ｂ寄りの端領域は、領域５ｅ１が有する第一電極層Ｅ１を含んでいる。 As shown in FIG. 8, when viewed from the third direction D3, the end region of the first electrode layer E1 near the main surface 3a is covered with the second electrode layer E2. The end region of the first electrode layer E1 near the main surface 3a includes the first electrode layer E1 of the region 5e2 . When viewed from the third direction D3, the edge Ee2 of the second electrode layer E2 is located on the first electrode layer E1. When viewed from the third direction D3, the end region of the first electrode layer E1 near the main surface 3b is exposed from the second electrode layer E2. An end region of the first electrode layer E1 near the main surface 3b includes the first electrode layer E1 of the region 5e1 .

積層コンデンサＣ１では、第二電極層Ｅ２は、主面３ａの一部のみ、端面３ｅの一部のみ、及び一対の側面３ｃの各一部のみを連続して覆っている。第二電極層Ｅ２は、稜線部３ｇの全体、稜線部３ｉの一部のみ、及び稜線部３ｊの一部のみを覆っている。第一電極層Ｅ１の、稜線部３ｉを覆っている部分の一部は、第二電極層Ｅ２から露出している。たとえば、領域５ｃ１が有する第一電極層Ｅ１は、第二電極層Ｅ２から露出している。 In the multilayer capacitor C1, the second electrode layer E2 continuously covers only a portion of the main surface 3a, only a portion of the end surface 3e, and only a portion of each of the pair of side surfaces 3c. The second electrode layer E2 covers the entire ridgeline portion 3g, only a portion of the ridgeline portion 3i, and only a portion of the ridgeline portion 3j. A portion of the first electrode layer E1 covering the ridge 3i is exposed from the second electrode layer E2. For example, the first electrode layer E1 of the region 5c1 is exposed from the second electrode layer E2.

図９に示されるように、第二電極層Ｅ２は、主面３ａの一部と端面３ｅの一部とを連続して覆うように設けられている。第二電極層Ｅ２は、端面３ｅ上に位置している領域Ｅ２ｅと、主面３ａ上に位置している領域Ｅ２ａと、稜線部３ｇ上に位置している領域Ｅ２ｇと、を含んでいる。領域Ｅ２ｅは、電極部５ｅの領域５ｅ２が有している第二電極層Ｅ２である。領域Ｅ２ａ及び領域Ｅ２ｇは、電極部５ａが有している第二電極層Ｅ２である。領域Ｅ２ａの最大厚みＴ２ａは、領域Ｅ２ｅの最大厚みＴ２ｅより大きい。領域Ｅ２ｇの最小厚みＴ２ｇは、最大厚みＴ２ｅより小さい。たとえば、領域Ｅ２ｅが第一領域を構成する場合、領域Ｅ２ａが第二領域を構成すると共に、領域Ｅ２ｇが第三領域を構成する。 As shown in FIG. 9, the second electrode layer E2 is provided so as to continuously cover a portion of the main surface 3a and a portion of the end surface 3e. The second electrode layer E2 includes a region E2e located on the end surface 3e, a region E2a located on the main surface 3a, and a region E2g located on the ridgeline portion 3g. The region E2e is the second electrode layer E2 included in the region 5e2 of the electrode portion 5e. A region E2a and a region E2g are the second electrode layer E2 included in the electrode portion 5a. The maximum thickness T2a of the region E2a is greater than the maximum thickness T2e of the region E2e. The minimum thickness T2g of the region E2g is smaller than the maximum thickness T2e . For example, when the region E2e constitutes the first region, the region E2a constitutes the second region and the region E2g constitutes the third region.

最大厚みＴ２ａ、最大厚みＴ２ｅ、及び最小厚みＴ２ｇは、たとえば、以下のようにして求めることができる。
電極部５ａ，５ｅの第二電極層Ｅ２を含む積層コンデンサＣ１の断面写真を取得する。断面写真は、たとえば、一対の側面３ｃに平行であり、かつ、一対の側面３ｃから等距離に位置している平面で積層コンデンサＣ１を切断したときの断面を撮影することにより得られる。取得した断面写真上での、第二電極層Ｅ２の各厚みＴ２ａ，Ｔ２ｅ，Ｔ２ｇを算出する。最大厚みＴ２ｅは、第三方向Ｄ３での領域Ｅ２ｅの厚みの最大値である。最大厚みＴ２ａは、第一方向Ｄ１での領域Ｅ２ａの厚みの最大値である。最小厚みＴ２ｇは、領域Ｅ２ｇの厚みの最小値である。領域Ｅ２ｇの厚みは、たとえば、稜線部３ｇの法線方向での厚みである。
本実施形態では、最大厚みＴ２ａは、１０～２００μｍであり、最大厚みＴ２ｅは、５～１５０μｍであり、最小厚みＴ２ｇは、５～１００μｍである。たとえば、最大厚みＴ２ａは、８６μｍであり、最大厚みＴ２ｅは、８０μｍであり、最小厚みＴ２ｇは、３２μｍである。 Maximum thickness T 2a , maximum thickness T 2e , and minimum thickness T 2g can be obtained, for example, as follows.
A cross-sectional photograph of the multilayer capacitor C1 including the second electrode layers E2 of the electrode portions 5a and 5e is obtained. A cross-sectional photograph is obtained, for example, by photographing a cross section when multilayer capacitor C1 is cut along a plane parallel to the pair of side surfaces 3c and equidistant from the pair of side surfaces 3c. Each thickness T 2a , T 2e , T 2g of the second electrode layer E2 on the obtained cross-sectional photograph is calculated. The maximum thickness T2e is the maximum thickness of the region E2e in the third direction D3. The maximum thickness T2a is the maximum thickness of the region E2a in the first direction D1. The minimum thickness T2g is the minimum thickness of the region E2g. The thickness of the region E2g is, for example, the thickness in the normal direction of the ridgeline portion 3g.
In this embodiment, the maximum thickness T 2a is 10-200 μm, the maximum thickness T 2e is 5-150 μm, and the minimum thickness T 2g is 5-100 μm. For example, the maximum thickness T2a is 86 μm, the maximum thickness T2e is 80 μm and the minimum thickness T2g is 32 μm.

図９に示されるように、主面３ａ及び端面３ｅに直交する断面において、領域Ｅ２ａの表面は、主面３ａから離れる方向に凸状に湾曲している。領域Ｅ２ａの厚みは、領域Ｅ２ａの最大厚み位置から領域Ｅ２ａの端縁に向けて徐々に小さくなっている。本実施形態では、領域Ｅ２ａの厚みの変化に起因して、領域Ｅ２ａの表面は湾曲している。 As shown in FIG. 9, in a cross section perpendicular to the main surface 3a and the end surface 3e, the surface of the region E2a is convexly curved in a direction away from the main surface 3a. The thickness of the region E2a gradually decreases from the maximum thickness position of the region E2a toward the edge of the region E2a. In this embodiment, the surface of the region E2a is curved due to changes in the thickness of the region E2a.

図６に示されるように、第一方向Ｄ１から見て、領域Ｅ２ａ（第二電極層Ｅ２）の端縁Ｅｅ２は、湾曲している。本実施形態では、第一方向Ｄ１から見て、第三方向Ｄ３での領域Ｅ２ａの長さは、第二方向Ｄ２での端より第二方向Ｄ２での中央で大きくなっている。第三方向Ｄ３での領域Ｅ２ａの長さは、第二方向Ｄ２での中央で最も大きく、第二方向Ｄ２で端に向かうに従って徐々に小さくなっている。 As shown in FIG. 6, the edge Ee2 of the region E2a (second electrode layer E2) is curved when viewed from the first direction D1. In the present embodiment, when viewed from the first direction D1, the length of the region E2a in the third direction D3 is longer at the center in the second direction D2 than at the ends in the second direction D2. The length of the region E2a in the third direction D3 is the largest at the center in the second direction D2, and gradually decreases toward the ends in the second direction D2.

図１０に示されるように、第二電極層Ｅ２は、側面３ｃの一部も連続して覆うように設けられている。第二電極層Ｅ２は、主面３ａの一部と端面３ｅの一部と側面３ｃの一部とを連続して覆うように設けられている。第二電極層Ｅ２は、上述したように、主面３ａ、端面３ｅ、及び側面３ｃの各一部のみを連続して覆うように設けられている。したがって、第二電極層Ｅ２は、稜線部３ｇの全体と、稜線部３ｊ，３ｉの各一部を覆っている。第二電極層Ｅ２は、側面３ｃ上に位置している領域Ｅ２ｃと、稜線部３ｉ上に位置している領域Ｅ２ｉと、を含んでいる。領域Ｅ２ｃ及び領域Ｅ２ｉは、電極部５ｃの領域５ｃ２が有している第二電極層Ｅ２である。領域Ｅ２ｃの最大厚みＴ２ｃは、最大厚みＴ２ｅより小さい。領域Ｅ２ｉの最小厚みＴ２ｉは、最大厚みＴ２ｅより小さい。最大厚みＴ２ｃと最小厚みＴ２ｉとは、略同等であってもよい。たとえば、領域Ｅ２ｃが第四領域を構成する。 As shown in FIG. 10, the second electrode layer E2 is provided so as to continuously cover a portion of the side surface 3c as well. The second electrode layer E2 is provided so as to continuously cover a portion of the main surface 3a, a portion of the end surface 3e, and a portion of the side surface 3c. As described above, the second electrode layer E2 is provided so as to continuously cover only parts of the main surface 3a, the end surfaces 3e, and the side surfaces 3c. Therefore, the second electrode layer E2 covers the entire ridgeline portion 3g and a portion of each of the ridgeline portions 3j and 3i. The second electrode layer E2 includes a region E2c positioned on the side surface 3c and a region E2i positioned on the ridgeline portion 3i. A region E2c and a region E2i are the second electrode layer E2 included in the region 5c2 of the electrode portion 5c. The maximum thickness T2c of the region E2c is smaller than the maximum thickness T2e . The minimum thickness T2i of the region E2i is smaller than the maximum thickness T2e . The maximum thickness T2c and the minimum thickness T2i may be approximately the same. For example, the area E2c constitutes the fourth area.

最大厚みＴ２ｃ及び最小厚みＴ２ｉは、たとえば、以下のようにして求めることができる。
電極部５ｃの第二電極層Ｅ２を含む積層コンデンサＣ１の断面写真を取得する。断面写真は、たとえば、一対の主面３ａに平行であり、かつ、電極部５ｃを通る平面で積層コンデンサＣ１を切断したときの断面を撮影することにより得られる。上記平面は、たとえば、側面３ｃと稜線部３ｊとの境界とを通る。取得した断面写真上での、第二電極層Ｅ２の各厚みＴ２ｃ，Ｔ２ｉを算出する。最大厚みＴ２ｃは、第二方向Ｄ２での領域Ｅ２ｃの厚みの最大値である。最小厚みＴ２ｉは、領域Ｅ２ｉの厚みの最小値である。領域Ｅ２ｉの厚みは、たとえば、稜線部３ｉの法線方向での厚みである。
本実施形態では、最大厚みＴ２ｃは、１０～７０μｍであり、最小厚みＴ２ｉは、５～４０μｍである。たとえば、最大厚みＴ２ｃは、４０μｍであり、最小厚みＴ２ｉは、２０μｍである。 The maximum thickness T2c and minimum thickness T2i can be obtained, for example, as follows.
A cross-sectional photograph of the multilayer capacitor C1 including the second electrode layer E2 of the electrode portion 5c is obtained. A cross-sectional photograph is obtained, for example, by photographing a cross section when multilayer capacitor C1 is cut along a plane parallel to the pair of main surfaces 3a and passing through electrode portions 5c. The plane passes through, for example, the boundary between the side surface 3c and the ridgeline portion 3j. Each thickness T 2c and T 2i of the second electrode layer E2 on the acquired cross-sectional photograph is calculated. The maximum thickness T2c is the maximum thickness of the region E2c in the second direction D2. The minimum thickness T2i is the minimum thickness of the region E2i. The thickness of the region E2i is, for example, the thickness in the normal direction of the ridgeline portion 3i.
In this embodiment, the maximum thickness T 2c is 10-70 μm and the minimum thickness T 2i is 5-40 μm. For example, the maximum thickness T2c is 40 μm and the minimum thickness T2i is 20 μm.

めっき層ＰＬは、上述したように、第三電極層Ｅ３及び第四電極層Ｅ４を含んでいる。めっき層ＰＬは、領域Ｅ２ａ上に位置している部分ＰＬ１と、領域Ｅ２ｅ上に位置している部分ＰＬ２と、領域Ｅ２ｃ上に位置している部分ＰＬ３と、を有している。部分ＰＬ１は、端縁ＰＬ１ｅを有している。部分ＰＬ３は、端縁ＰＬ３ｅを有している。めっき層ＰＬ（第三電極層Ｅ３及び第四電極層Ｅ４）は、素体３から離れている。図９に示されるように、端縁ＰＬ１ｅと素体３（主面３ａ）との間には、間隙１７が存在している。図１０に示されるように、端縁ＰＬ３ｅと素体３（側面３ｃ）との間には、間隙１９が存在している。間隙１７，１９の幅は、たとえば、０より大きく３μｍ以下である。間隙１７の幅と、間隙１９の幅とは、同じでもよい。間隙１７の幅と、間隙１９の幅とは、異なっていてもよい。本実施形態では、端面３ｅの全体が外部電極５で覆われているので、部分ＰＬ２は、端縁を有していない。部分ＰＬ２と素体３との間には、第一電極層Ｅ１及び第二電極層Ｅ２が位置している。したがって、部分ＰＬ２と素体３との間には、間隙が存在しない。 The plated layer PL includes the third electrode layer E3 and the fourth electrode layer E4 as described above. The plating layer PL has a portion PL1 located on the region E2a, a portion PL2 located on the region E2e, and a portion PL3 located on the region E2c. Part PL1 has an edge PL1e. Part PL3 has an edge PL3e. The plating layer PL (the third electrode layer E3 and the fourth electrode layer E4) is separated from the element body 3. As shown in FIG. 9, a gap 17 exists between the edge PL1e and the element body 3 (principal surface 3a). As shown in FIG. 10, a gap 19 exists between the edge PL3e and the element body 3 (side surface 3c). The width of the gaps 17 and 19 is, for example, greater than 0 and 3 μm or less. The width of the gap 17 and the width of the gap 19 may be the same. The width of gap 17 and the width of gap 19 may be different. In this embodiment, the entire end face 3e is covered with the external electrode 5, so the portion PL2 has no edge. A first electrode layer E1 and a second electrode layer E2 are located between the portion PL2 and the element body 3 . Therefore, no gap exists between the portion PL2 and the base body 3. FIG.

めっき層ＰＬの部分ＰＬ１は、第二電極層Ｅ２の領域Ｅ２ａと密着しやすいものの、主面３ａとは密着しがたい。したがって、部分ＰＬ１の端縁ＰＬ１ｅと主面３ａとの間には、間隙１７が存在する。樹脂に吸収された水分がガス化した場合でも、水分から発生したガスが、間隙１７に至ると、ガスは、間隙１７を通して外部電極５外に放出される。水分から発生したガスが外部電極５外に放出されるので、第二電極層Ｅ２に応力が作用しがたい。
領域Ｅ２ａは、間隙１７に近いので、領域Ｅ２ａが含む樹脂に吸収された水分から発生したガスは、間隙１７に至りやすい。しかしながら、領域Ｅ２ｅは、間隙１７から離れているので、領域Ｅ２ｅが含む樹脂に吸収された水分から発生したガスは、間隙１７に至りがたい。
これに対し、領域Ｅ２ａの最大厚みＴ２ａが領域Ｅ２ｅの最大厚みＴ２ｅより大きい構成では、領域Ｅ２ｅが含む樹脂に吸収された水分から発生したガスが間隙１７に確実に至る。すなわち、最大厚みＴ２ａが最大厚みＴ２ｅより大きい構成では、領域Ｅ２ｅが含む樹脂に吸収された水分から発生したガスが領域Ｅ２ａを移動しやすい。 The portion PL1 of the plated layer PL easily adheres to the region E2a of the second electrode layer E2, but hardly adheres to the main surface 3a. Therefore, a gap 17 exists between the edge PL1e of the portion PL1 and the main surface 3a. Even if the moisture absorbed by the resin is gasified, when the gas generated from the moisture reaches the gap 17 , the gas is released to the outside of the external electrode 5 through the gap 17 . Since the gas generated from the moisture is released to the outside of the external electrode 5, it is difficult for stress to act on the second electrode layer E2.
Since the region E2a is close to the gap 17, the gas generated from the moisture absorbed by the resin included in the region E2a easily reaches the gap 17. As shown in FIG. However, since the region E2e is away from the gap 17, it is difficult for the gas generated from the moisture absorbed by the resin included in the region E2e to reach the gap 17.
On the other hand, in the configuration in which the maximum thickness T2a of the region E2a is larger than the maximum thickness T2e of the region E2e, the gas generated from the moisture absorbed by the resin contained in the region E2e reaches the gap 17 without fail. That is, in a configuration in which the maximum thickness T2a is greater than the maximum thickness T2e , gas generated from moisture absorbed by the resin included in the region E2e easily moves through the region E2a.

積層コンデンサＣ１では、最大厚みＴ２ａが最大厚みＴ２ｅより大きいので、領域Ｅ２ｅが含む樹脂に吸収された水分から発生したガスは、間隙１７に確実に至る。領域Ｅ２ｅが含む樹脂に吸収された水分から発生したガスが間隙１７に確実に至るのであれば、自ずと、領域Ｅ２ａが含む樹脂に吸収された水分から発生したガスも、間隙１７に確実に至る。間隙１７に至ったガスは、外部電極５外に放出され、第二電極層Ｅ２に応力が作用しがたい。この結果、積層コンデンサＣ１は、第二電極層Ｅ２の剥離を確実に抑制する。 In the multilayer capacitor C1, since the maximum thickness T2a is larger than the maximum thickness T2e , the gas generated from the moisture absorbed by the resin included in the region E2e reaches the gap 17 without fail. If the gas generated from the moisture absorbed by the resin included in the region E2e surely reaches the gap 17, naturally the gas generated from the moisture absorbed by the resin included in the region E2a also reaches the gap 17 reliably. The gas that has reached the gap 17 is released outside the external electrode 5, and stress is less likely to act on the second electrode layer E2. As a result, the multilayer capacitor C1 reliably suppresses the peeling of the second electrode layer E2.

積層コンデンサＣ１では、領域Ｅ２ｇの最小厚みＴ２ｇが、最大厚みＴ２ｅより小さい。
間隙１７は、第二電極層Ｅ２が含む樹脂に吸収された水分から発生したガスの出口であると共に、外部電極５内への水分の入口である。領域Ｅ２ｅが含む樹脂に吸収された水分から発生したガスが間隙１７に至るまでの経路は、水分が領域Ｅ２ｅに至る経路となるおそれがある。水分が領域Ｅ２ｅに至ると、水分は領域Ｅ２ｅに吸収される。この場合、ガスの発生量が増加するおそれがある。
領域Ｅ２ｇの最小厚みＴ２ｇが最大厚みＴ２ｅより小さい構成では、水分が領域Ｅ２ｅに至りがたい。すなわち、最小厚みＴ２ｇが最大厚みＴ２ｅより小さい構成では、水分が領域Ｅ２ｇを通りがたい。したがって、積層コンデンサＣ１では、領域Ｅ２ｅに吸収される水分の増加、及び、水分から発生するガスの増加を抑制する。この結果、積層コンデンサＣ１は、第二電極層Ｅ２の剥離をより一層確実に抑制する。 In the multilayer capacitor C1, the minimum thickness T2g of the region E2g is smaller than the maximum thickness T2e .
The gap 17 is an outlet for gas generated from moisture absorbed by the resin contained in the second electrode layer E2 and an inlet for moisture into the external electrode 5 . The path through which the gas generated from the moisture absorbed by the resin included in the region E2e reaches the gap 17 may lead to the moisture reaching the region E2e. When moisture reaches the area E2e, the moisture is absorbed in the area E2e. In this case, the amount of gas generated may increase.
In a configuration in which the minimum thickness T2g of the region E2g is smaller than the maximum thickness T2e , it is difficult for moisture to reach the region E2e. That is, in a configuration in which the minimum thickness T2g is smaller than the maximum thickness T2e , it is difficult for moisture to pass through the region E2g. Therefore, in the multilayer capacitor C1, an increase in moisture absorbed in the region E2e and an increase in gas generated from the moisture are suppressed. As a result, the multilayer capacitor C1 more reliably suppresses the peeling of the second electrode layer E2.

積層コンデンサＣ１では、領域Ｅ２ｃの最大厚みＴ２ｃが、最大厚みＴ２ｅより小さい。
領域Ｅ２ｃの最大厚みＴ２ｃが最大厚みＴ２ｅより小さい構成では、領域Ｅ２ｅが含む樹脂に吸収された水分から発生したガスが領域Ｅ２ｃを通りがたい。したがって、領域Ｅ２ｅが含む樹脂に吸収された水分から発生したガスは、領域Ｅ２ａを通して間隙１７により一層確実に至る。したがって、積層コンデンサＣ１は、ガスが出る位置を制御する。
領域Ｅ２ｃは、領域Ｅ２ｅよりも間隙１９に近いので、領域Ｅ２ｃは、水分が領域Ｅ２ｅに至る経路となるおそれがある。これに対し、最大厚みＴ２ｃが最大厚みＴ２ｅより小さい構成では、水分が領域Ｅ２ｃに浸入する場合でも、水分が領域Ｅ２ｃを通りがたい。したがって、積層コンデンサＣ１は、第二電極層Ｅ２が領域Ｅ２ｃを含んでいる場合でも、領域Ｅ２ｅに吸収される水分の増加、及び、水分から発生するガスの増加を抑制する。この結果、積層コンデンサＣ１は、第二電極層Ｅ２の剥離をより一層確実に抑制する。 In the multilayer capacitor C1, the maximum thickness T2c of the region E2c is smaller than the maximum thickness T2e .
In a configuration in which the maximum thickness T2c of the region E2c is smaller than the maximum thickness T2e , it is difficult for gas generated from moisture absorbed by the resin contained in the region E2e to pass through the region E2c. Therefore, the gas generated from the moisture absorbed by the resin contained in the region E2e more reliably reaches the gap 17 through the region E2a. Therefore, the multilayer capacitor C1 controls the position where the gas exits.
Since the region E2c is closer to the gap 19 than the region E2e, the region E2c may become a path for moisture to reach the region E2e. On the other hand, in a configuration in which the maximum thickness T2c is smaller than the maximum thickness T2e , even if moisture enters the region E2c, it is difficult for the moisture to pass through the region E2c. Therefore, even when the second electrode layer E2 includes the region E2c, the multilayer capacitor C1 suppresses an increase in moisture absorbed in the region E2e and an increase in gas generated from the moisture. As a result, the multilayer capacitor C1 more reliably suppresses the peeling of the second electrode layer E2.

積層コンデンサＣ１では、主面３ａ及び端面３ｅに直交する断面において、領域Ｅ２ａの表面は、主面３ａから離れる方向に凸状に湾曲している。
主面３ａから離れる方向に凸状に湾曲している構成では、領域Ｅ２ａの厚みが局所的に小さくなることはない。したがって、領域Ｅ２ａでのガスの移動経路が、当該移動経路の途中で狭まることはなく、上記構成は、ガスが領域Ｅ２ａを移動するのを阻害しない。この結果、第二電極層Ｅ２が含む樹脂に吸収された水分から発生したガスが、より一層確実に間隙１７に至るので、積層コンデンサＣ１は、第二電極層Ｅ２の剥離をより一層確実に抑制する。 In the multilayer capacitor C1, in a cross section orthogonal to the main surface 3a and the end surface 3e, the surface of the region E2a is convexly curved in the direction away from the main surface 3a.
With the configuration that is convexly curved in the direction away from the main surface 3a, the thickness of the region E2a does not locally decrease. Therefore, the movement path of the gas in the area E2a does not narrow in the middle of the movement path, and the above configuration does not hinder the movement of the gas in the area E2a. As a result, the gas generated from the moisture absorbed in the resin contained in the second electrode layer E2 reaches the gap 17 more reliably, so that the multilayer capacitor C1 more reliably suppresses the peeling of the second electrode layer E2. do.

積層コンデンサＣ１では、第一方向Ｄ１から見て、領域Ｅ２ａ（第二電極層Ｅ２）の端縁Ｅｅ２は、湾曲している。
領域Ｅ２ａの端縁Ｅｅ２が湾曲している構成では、領域Ｅ２ａの端縁Ｅｅ２が直線状である構成に比して、領域Ｅ２ａの端縁Ｅｅ２の長さが大きい。したがって、積層コンデンサＣ１では、ガスが出る領域が大きく、ガスが、外部電極５からより一層放出されやすい。この結果、第二電極層Ｅ２に応力がより一層作用しがたい。 In the multilayer capacitor C1, the edge Ee2 of the region E2a (second electrode layer E2) is curved when viewed from the first direction D1.
In a configuration in which the edge Ee2 of the region E2a is curved, the length of the edge Ee2 of the region E2a is greater than in a configuration in which the edge Ee2 of the region E2a is straight. Therefore, in the multilayer capacitor C1, the area from which the gas is released is large, and the gas is more likely to be released from the external electrodes 5. As shown in FIG. As a result, stress is much less likely to act on the second electrode layer E2.

本明細書では、ある要素が他の要素上に配置されていると記述されている場合、ある要素は、他の要素上に直接配置されていてもよく、他の要素上に間接的に配置されていてもよい。ある要素が他の要素上に間接的に配置されている場合、介在要素が、ある要素と他の要素との間に存在している。ある要素が他の要素上に直接配置されている場合、介在要素は、ある要素と他の要素との間に存在しない。
本明細書では、ある要素が他の要素上に位置していると記述されている場合、ある要素は、他の要素上に直接位置していてもよく、他の要素上に間接的に位置していてもよい。ある要素が他の要素上に間接的に位置している場合、介在要素が、ある要素と他の要素との間に存在している。ある要素が他の要素上に直接位置している場合、介在要素は、ある要素と他の要素との間に存在しない。
本明細書では、ある要素が他の要素を覆うと記述されている場合、ある要素は、他の要素を直接覆っていてもよく、他の要素を間接的に覆っていてもよい。ある要素が他の要素を間接的に覆っている場合、介在要素が、ある要素と他の要素との間に存在している。ある要素が他の要素を直接覆っている場合、介在要素は、ある要素と他の要素との間に存在しない。 In this specification, when an element is described as being located on another element, the element may be located directly on the other element or indirectly on the other element. may have been When an element is located indirectly over another element, an intervening element is present between the element and the other element. When an element is located directly on another element, there are no intervening elements between the element and the other element.
In this specification, when an element is referred to as being located on another element, the element may be located directly on the other element or indirectly on the other element. You may have When an element is located indirectly over another element, an intervening element is present between the element and the other element. When an element is located directly on another element, there are no intervening elements between the element and the other element.
In this specification, when an element is described as covering another element, the element may cover the other element directly or indirectly. When an element indirectly covers another element, an intervening element is present between the element and the other element. When an element directly covers another element, there are no intervening elements between the element and the other element.

以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention.

最小厚みＴ２ｇは、最大厚みＴ２ｅ以上でもよい。最小厚みＴ２ｇが最大厚みＴ２ｅより小さい場合、上述したように、積層コンデンサＣ１は、第二電極層Ｅ２の剥離をより一層確実に抑制する。
最大厚みＴ２ｃは、最大厚みＴ２ｅ以上でもよい。最大厚みＴ２ｃが最大厚みＴ２ｅより小さい場合、上述したように、積層コンデンサＣ１は、ガスが出る位置を制御すると共に、第二電極層Ｅ２の剥離をより一層確実に抑制する。
主面３ａ及び端面３ｅに直交する断面において、領域Ｅ２ａの表面は、主面３ａから離れる方向に凸状に湾曲していなくてもよい。主面３ａ及び端面３ｅに直交する断面において、領域Ｅ２ａの表面が、主面３ａから離れる方向に凸状に湾曲している場合、上述したように、積層コンデンサＣ１は、第二電極層Ｅ２の剥離をより一層確実に抑制する。
第一方向Ｄ１から見て、領域Ｅ２ａの端縁Ｅｅ２は、湾曲していなくてもよい。第一方向Ｄ１から見て、領域Ｅ２ａの端縁Ｅｅ２は、湾曲している場合、上述したように、第二電極層Ｅ２に応力がより一層作用しがたい。 The minimum thickness T2g may be greater than or equal to the maximum thickness T2e . When the minimum thickness T2g is smaller than the maximum thickness T2e , the multilayer capacitor C1 more reliably suppresses the peeling of the second electrode layer E2, as described above.
The maximum thickness T2c may be greater than or equal to the maximum thickness T2e . When the maximum thickness T2c is smaller than the maximum thickness T2e , as described above, the multilayer capacitor C1 controls the position at which the gas is emitted, and more reliably suppresses the peeling of the second electrode layer E2.
In a cross section orthogonal to the main surface 3a and the end surface 3e, the surface of the region E2a may not be convexly curved in the direction away from the main surface 3a. In the cross section orthogonal to the main surface 3a and the end surface 3e, when the surface of the region E2a is convexly curved in the direction away from the main surface 3a, the multilayer capacitor C1 is formed of the second electrode layer E2 as described above. To more reliably suppress peeling.
When viewed from the first direction D1, the edge Ee2 of the region E2a may not be curved. When the edge Ee2 of the region E2a is curved when viewed from the first direction D1, it is even more difficult for stress to act on the second electrode layer E2, as described above.

第一電極層Ｅ１は、端面３ｅから稜線部３ｇの全体又は一部を越えるように、主面３ａ上に形成されていてもよい。第一電極層Ｅ１は、端面３ｅから稜線部３ｈの全体又は一部を越えるように、主面３ｂ上に形成されていてもよい。第一電極層Ｅ１は、端面３ｅから稜線部３ｉの全体又は一部を越えるように、側面３ｃ上に形成されていてもよい。 The first electrode layer E1 may be formed on the main surface 3a so as to extend from the end surface 3e over all or part of the ridgeline portion 3g. The first electrode layer E1 may be formed on the main surface 3b so as to extend from the end surface 3e to extend over all or part of the ridgeline portion 3h. The first electrode layer E1 may be formed on the side surface 3c so as to extend from the end surface 3e over all or part of the ridgeline portion 3i.

本実施形態では、電子部品として積層コンデンサＣ１を例に説明したが、適用可能な電子部品は、積層コンデンサに限られない。適用可能な電子部品は、たとえば、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、もしくは積層複合部品などの積層電子部品、又は、積層電子部品以外の電子部品である。 In this embodiment, the multilayer capacitor C1 has been described as an example of an electronic component, but applicable electronic components are not limited to multilayer capacitors. Applicable electronic components are, for example, multilayer electronic components such as multilayer inductors, multilayer varistors, multilayer piezoelectric actuators, multilayer thermistors, or multilayer composite components, or electronic components other than multilayer electronic components.

３…素体、３ａ…主面、３ｃ…側面、３ｅ…端面、３ｇ…稜線部、５…外部電極、Ｃ１…積層コンデンサ、Ｅ２…第二電極層、Ｅ２ａ…主面上に位置している領域、Ｅ２ｃ…側面上に位置している領域、Ｅ２ｅ…端面上に位置している領域、Ｅ２ｇ…主面と端面との間の稜線部上に位置している領域、Ｅｅ２…第二電極層の端縁、ＰＬ…めっき層。 3 Element body 3a Main surface 3c Side surface 3e End surface 3g Ridge 5 External electrode C1 Multilayer capacitor E2 Second electrode layer E2a Located on main surface Area E2c... Area located on side surface E2e... Area located on end surface E2g... Area located on ridge between main surface and end surface Ee2 ... Second electrode Edge of layer, PL... plating layer.

Claims (4)

実装面を構成する主面と、前記主面と隣り合う端面とを有している素体と、
前記素体に配置されている外部電極と、を備えており、
前記外部電極は、前記主面の一部と前記端面の一部とを連続して覆うように設けられている導電性樹脂層と、前記導電性樹脂層を覆っているめっき層と、前記導電性樹脂層と前記素体との間に設けられている焼結金属層と、を有し、
前記導電性樹脂層は、前記端面上に位置している第一領域と、前記主面上に位置している第二領域と、を含み、
前記焼結金属層は、前記端面上において、前記導電性樹脂層から露出している領域と、前記導電性樹脂層に覆われている領域と、含み、
前記主面及び前記端面に直交する断面において、前記第二領域の表面は、前記主面から離れる方向に凸状に湾曲しており、
前記第二領域の最大厚みは、前記第一領域の最大厚みより大きい、電子部品。 a body having a main surface forming a mounting surface and an end surface adjacent to the main surface;
and an external electrode arranged on the element body,
The external electrode comprises: a conductive resin layer continuously covering a portion of the main surface and a portion of the end surface; a plating layer covering the conductive resin layer; a sintered metal layer provided between the flexible resin layer and the base body,
The conductive resin layer includes a first region located on the end surface and a second region located on the main surface,
The sintered metal layer includes a region exposed from the conductive resin layer and a region covered with the conductive resin layer on the end face,
In a cross section orthogonal to the main surface and the end surface, the surface of the second region is convexly curved in a direction away from the main surface,
The electronic component, wherein the maximum thickness of the second region is greater than the maximum thickness of the first region. 前記導電性樹脂層は、前記端面と前記主面との間の稜線部上に位置している第三領域を更に含んでおり、
前記第三領域の最小厚みは、前記第一領域の前記最大厚みより小さい、請求項１に記載の電子部品。 The conductive resin layer further includes a third region located on a ridge between the end surface and the main surface,
2. The electronic component according to claim 1, wherein the minimum thickness of said third region is smaller than said maximum thickness of said first region. 前記素体は、前記主面及び前記端面と隣り合う側面を更に有し、
前記導電性樹脂層は、前記側面の一部も連続して覆うように設けられていると共に、前記側面上に位置している第四領域を更に含んでおり、
前記第四領域の最大厚みは、前記第一領域の前記最大厚みより小さい、請求項１又は２に記載の電子部品。 The base body further has a side surface adjacent to the main surface and the end surface,
The conductive resin layer is provided so as to continuously cover a part of the side surface, and further includes a fourth region located on the side surface,
3. The electronic component according to claim 1, wherein the maximum thickness of said fourth region is smaller than said maximum thickness of said first region. 前記主面に直交する方向から見て、前記第二領域の端縁は、湾曲している、請求項１～３のいずれか一項に記載の電子部品。 The electronic component according to any one of claims 1 to 3 , wherein an edge of said second region is curved when viewed from a direction orthogonal to said main surface.
JP2019056110A 2019-03-25 2019-03-25 electronic components Active JP7302218B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019056110A JP7302218B2 (en) 2019-03-25 2019-03-25 electronic components
US16/819,779 US11217391B2 (en) 2019-03-25 2020-03-16 Electronic component
KR1020200034228A KR102374102B1 (en) 2019-03-25 2020-03-20 Electronic component
CN202010211917.1A CN111739733B (en) 2019-03-25 2020-03-24 Electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019056110A JP7302218B2 (en) 2019-03-25 2019-03-25 electronic components

Publications (2)

Publication Number Publication Date
JP2020161517A JP2020161517A (en) 2020-10-01
JP7302218B2 true JP7302218B2 (en) 2023-07-04

Family

ID=72604441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019056110A Active JP7302218B2 (en) 2019-03-25 2019-03-25 electronic components

Country Status (4)

Country Link
US (1) US11217391B2 (en)
JP (1) JP7302218B2 (en)
KR (1) KR102374102B1 (en)
CN (1) CN111739733B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114899007B (en) 2016-09-23 2023-09-01 Tdk株式会社 Electronic component and electronic component device
JP7302217B2 (en) * 2019-03-25 2023-07-04 Tdk株式会社 electronic components
JP2021027202A (en) * 2019-08-06 2021-02-22 株式会社村田製作所 Inductor
JP7408975B2 (en) * 2019-09-19 2024-01-09 Tdk株式会社 ceramic electronic components
KR20220059824A (en) * 2020-11-03 2022-05-10 삼성전기주식회사 Mutilayer electronic component
KR20220071499A (en) * 2020-11-24 2022-05-31 삼성전기주식회사 Mutilayer electronic component
WO2023248590A1 (en) * 2022-06-21 2023-12-28 株式会社村田製作所 Multilayer ceramic capacitor and mounting structure for multilayer ceramic capacitor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076957A (en) 1999-09-08 2001-03-23 Murata Mfg Co Ltd Ceramic electronic component
JP2009295602A (en) 2006-08-22 2009-12-17 Murata Mfg Co Ltd Laminated electronic component, and method for manufacturing laminated electronic component
CN102610387A (en) 2011-01-21 2012-07-25 株式会社村田制作所 Multilayer ceramic electronic component
JP2012169334A (en) 2011-02-10 2012-09-06 Koa Corp Chip component and method of manufacturing the same
JP2017073434A (en) 2015-10-06 2017-04-13 Tdk株式会社 Electronic component
JP2017120819A (en) 2015-12-28 2017-07-06 Tdk株式会社 Electronic component
JP2018088451A (en) 2016-11-28 2018-06-07 株式会社村田製作所 Multilayer ceramic capacitor
JP2019047092A (en) 2017-09-07 2019-03-22 Tdk株式会社 Electronic component

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5459487B2 (en) * 2010-02-05 2014-04-02 株式会社村田製作所 Multilayer electronic component and manufacturing method thereof
JP2016146469A (en) * 2015-01-31 2016-08-12 株式会社村田製作所 Multilayer ceramic capacitor, mounting structure of multilayer ceramic capacitor, and taping electronic component series
JP6592923B2 (en) * 2015-03-20 2019-10-23 株式会社村田製作所 Electronic component and manufacturing method thereof
JP6932906B2 (en) * 2016-09-23 2021-09-08 Tdk株式会社 Electronic components and electronic component equipment
JP6958168B2 (en) * 2017-03-16 2021-11-02 Tdk株式会社 Electronic components and electronic component equipment
JP6972592B2 (en) 2017-03-16 2021-11-24 Tdk株式会社 Electronic components and electronic component equipment
JP7040061B2 (en) 2018-01-31 2022-03-23 Tdk株式会社 Electronic components

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076957A (en) 1999-09-08 2001-03-23 Murata Mfg Co Ltd Ceramic electronic component
JP2009295602A (en) 2006-08-22 2009-12-17 Murata Mfg Co Ltd Laminated electronic component, and method for manufacturing laminated electronic component
CN102610387A (en) 2011-01-21 2012-07-25 株式会社村田制作所 Multilayer ceramic electronic component
JP2012169334A (en) 2011-02-10 2012-09-06 Koa Corp Chip component and method of manufacturing the same
JP2017073434A (en) 2015-10-06 2017-04-13 Tdk株式会社 Electronic component
JP2017120819A (en) 2015-12-28 2017-07-06 Tdk株式会社 Electronic component
JP2018088451A (en) 2016-11-28 2018-06-07 株式会社村田製作所 Multilayer ceramic capacitor
JP2019047092A (en) 2017-09-07 2019-03-22 Tdk株式会社 Electronic component

Also Published As

Publication number Publication date
CN111739733A (en) 2020-10-02
US11217391B2 (en) 2022-01-04
CN111739733B (en) 2022-04-12
KR20200115204A (en) 2020-10-07
US20200312551A1 (en) 2020-10-01
JP2020161517A (en) 2020-10-01
KR102374102B1 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
JP7302218B2 (en) electronic components
US10964479B2 (en) Electronic component
JP7302217B2 (en) electronic components
JP7040062B2 (en) Electronic components
US10937596B2 (en) Electronic component
JP7351094B2 (en) electronic components
JP2017073434A (en) Electronic component
JP7040063B2 (en) Electronic components
US11335505B2 (en) Electronic component
JP6943142B2 (en) Electronic components and electronic component equipment
JP7358828B2 (en) electronic components
CN112349517B (en) Electronic component
JP2021129007A (en) Electronic component
JP7028292B2 (en) Electronic components
JP2023086994A (en) Electronic component
JP7095662B2 (en) Electronic component equipment
JP2023086993A (en) Electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230605

R150 Certificate of patent or registration of utility model

Ref document number: 7302218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150