JP2019047092A - Electronic component - Google Patents
Electronic component Download PDFInfo
- Publication number
- JP2019047092A JP2019047092A JP2017172127A JP2017172127A JP2019047092A JP 2019047092 A JP2019047092 A JP 2019047092A JP 2017172127 A JP2017172127 A JP 2017172127A JP 2017172127 A JP2017172127 A JP 2017172127A JP 2019047092 A JP2019047092 A JP 2019047092A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- electrode
- main surface
- region
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、電子部品に関する。 The present invention relates to an electronic component.
直方体形状を呈している素体、素体内に配置されている複数の内部電極、及び複数の外部電極を備えている電子部品が知られている(たとえば、特許文献1参照)。この電子部品では、素体は、互いに対向している一対の主面と、互いに対向している一対の側面と、互いに対向している一対の端面と、を有している。複数の内部電極は、一対の主面が対向している方向で対向しており、対応する端面に露出する一端を有している。複数の外部電極は、一対の端面が対向している方向での素体の両端部にそれぞれ配置されている。外部電極は、端面全体を覆うように形成されている導電性樹脂層を有している。 There is known an electronic component provided with an element body having a rectangular parallelepiped shape, a plurality of internal electrodes arranged in the element body, and a plurality of external electrodes (for example, see Patent Document 1). In this electronic component, the element body has a pair of main surfaces facing each other, a pair of side surfaces facing each other, and a pair of end surfaces facing each other. The plurality of internal electrodes are opposed in the direction in which the pair of main surfaces are opposed, and have one end exposed to the corresponding end face. The plurality of external electrodes are respectively disposed at both ends of the element body in the direction in which the pair of end faces oppose each other. The external electrode has a conductive resin layer formed to cover the entire end face.
本発明の一つの態様は、素体におけるクラックの発生が抑制され、かつ、耐湿信頼性が向上し、等価直列インダクタンス(ESL)が低い電子部品を提供することを目的とする。 An object of one aspect of the present invention is to provide an electronic component in which occurrence of a crack in an element body is suppressed, moisture resistance reliability is improved, and an equivalent series inductance (ESL) is low.
本発明の一つの態様に係る電子部品は、直方体形状を呈している素体を備えている。素体は、実装面とされる第一主面と、第一主面と第一方向で対向している第二主面と、第二方向で互いに対向している一対の側面と、第三方向で互いに対向している一対の端面と、を有している。電子部品は、複数の内部電極を有している。複数の内部電極は、素体内に配置されており、第二方向で対向している。複数の内部電極は、対応する端面に露出している一端を有している。電子部品は、第三方向での素体の両端部にそれぞれ配置されており、対応する内部電極と接続されている外部電極を備えている。外部電極は、端面における第一主面寄りの一部を覆うように形成されている導電性樹脂層を有している。 An electronic component according to one aspect of the present invention includes an element having a rectangular parallelepiped shape. The element body includes a first main surface to be a mounting surface, a second main surface facing the first main surface in the first direction, a pair of side surfaces facing each other in the second direction, and a third surface And a pair of end faces facing each other in the direction. The electronic component has a plurality of internal electrodes. The plurality of internal electrodes are disposed in the body and face each other in the second direction. The plurality of internal electrodes have one end exposed to the corresponding end face. The electronic component is disposed at both ends of the element in the third direction, and includes external electrodes connected to corresponding internal electrodes. The external electrode has a conductive resin layer formed so as to cover a part of the end face close to the first main surface.
電子部品が電子機器(たとえば、回路基板又は電子部品)にはんだ実装されている場合、電子機器から電子部品に作用する外力が、はんだ実装の際に形成されたはんだフィレットから外部電極を通して素体に応力として作用することがある。この場合、素体にクラックが発生するおそれがある。外力は、端面における第一主面寄りの領域から素体に作用する傾向がある。 When an electronic component is solder-mounted on an electronic device (for example, a circuit board or an electronic component), an external force that acts on the electronic component from the electronic device is transferred from a solder fillet formed during solder mounting to an element through an external electrode. May act as a stress. In this case, a crack may occur in the element body. The external force tends to act on the element from the region near the first main surface at the end face.
上記一つの態様に係る電子部品では、導電性樹脂層が端面における第一主面寄りの一部を覆うように形成されているので、電子機器から電子部品に作用する外力が素体に作用し難い。したがって、上記一つの態様では、クラックが素体に発生するのが抑制される。 In the electronic component according to the one aspect, since the conductive resin layer is formed to cover a part near the first main surface in the end face, an external force acting on the electronic component from the electronic device acts on the element body hard. Therefore, in the above one aspect, the occurrence of cracks in the base body is suppressed.
素体と導電性樹脂層との間の領域は、水分が浸入する経路となるおそれがある。素体と導電性樹脂層との間の領域から水分が浸入すると、電子部品の耐久性が低下する。上記一つの態様では、導電性樹脂層が端面における第一主面寄りの一部を覆うように形成されているので、端面は、第三方向から見たとき、導電性樹脂層で覆われていない領域を有する。したがって、上記一つの態様では、導電性樹脂層が、端面全体を覆うように形成されている構成に比して、水分が浸入する経路が少ない。したがって、上記一つの態様では、耐湿信頼性が向上している。 The region between the element body and the conductive resin layer may be a path through which moisture infiltrates. When moisture infiltrates from the region between the element body and the conductive resin layer, the durability of the electronic component is reduced. In the one aspect, since the conductive resin layer is formed to cover a part of the end face near the first main surface, the end face is covered with the conductive resin layer when viewed from the third direction. Have no area. Therefore, in the above-mentioned one mode, there are few paths which moisture infiltrates compared with the composition where a conductive resin layer is formed so that the whole end face may be covered. Therefore, in the one aspect, the moisture resistance reliability is improved.
上記一つの態様では、第一主面が実装面であり、複数の内部電極が第二方向で対向している。したがって、上記一つの態様では、内部電極毎に形成される電流経路が短く、ESLが低い。 In the one aspect, the first main surface is a mounting surface, and the plurality of internal electrodes are opposed in the second direction. Therefore, in the one aspect, the current path formed for each internal electrode is short, and the ESL is low.
上記一つの態様では、内部電極の一端は、第三方向から見たとき、導電性樹脂層と重なる第一領域と、導電性樹脂層と重ならない第二領域とを有していてもよい。この場合でも、水分が浸入する経路が少ないので、耐湿信頼性が確実に向上する。 In the one aspect, one end of the internal electrode may have a first region overlapping the conductive resin layer and a second region not overlapping the conductive resin layer when viewed in the third direction. Even in this case, the moisture resistance reliability is surely improved because there are few paths through which water infiltrates.
上記一つの態様では、内部電極の一端の第一領域の第一方向での長さは、内部電極の一端の第二領域の第一方向での長さより小さくてもよい。この場合、水分が浸入する経路がより一層少ないので、耐湿信頼性が更に向上する。 In the above aspect, the length in the first direction of the first region of one end of the internal electrode may be smaller than the length in the first direction of the second region of one end of the internal electrode. In this case, the moisture resistance reliability is further improved since the path of water penetration is further reduced.
上記一つの態様では、外部電極は、内部電極の一端の第二領域と接続されるように端面に形成されている焼結金属層を有していてもよい。この場合、外部電極と内部電極とが、良好にコンタクトするので、外部電極と内部電極とが、確実に電気的に接続される。導電性樹脂層は、導電性材料(たとえば、金属粉末)と樹脂(たとえば、熱硬化性樹脂)とを含む。導電性樹脂層の電気抵抗は、焼結金属層の電気抵抗に比して大きい。外部電極が内部電極と接続される焼結金属層を有している場合、焼結金属層は、導電性樹脂層を介することなく、電子機器と電気的に接続される。したがって、本形態では、外部電極が導電性樹脂層を有する場合でも、等価直列抵抗(ESR)の増大が抑制される。 In the one aspect, the outer electrode may have a sintered metal layer formed on the end face so as to be connected to the second region at one end of the inner electrode. In this case, since the external electrode and the internal electrode are in good contact with each other, the external electrode and the internal electrode are electrically connected reliably. The conductive resin layer contains a conductive material (for example, metal powder) and a resin (for example, a thermosetting resin). The electrical resistance of the conductive resin layer is larger than the electrical resistance of the sintered metal layer. When the external electrode has a sintered metal layer connected to the internal electrode, the sintered metal layer is electrically connected to the electronic device without the conductive resin layer. Therefore, in the present embodiment, even when the external electrode has a conductive resin layer, an increase in equivalent series resistance (ESR) is suppressed.
上記一つの態様では、複数の内部電極は、一対の端面のうち一方に露出している複数の第一内部電極と、一対の端面のうち他方に露出している複数の第二内部電極とを有していてもよい。すべての第一内部電極の一端、及び、すべての第二内部電極の一端は、対応する焼結金属層と接続されていてもよい。この場合、ESRの増大がより一層抑制される。 In the one aspect, the plurality of internal electrodes include a plurality of first internal electrodes exposed to one of a pair of end faces, and a plurality of second internal electrodes exposed to the other of a pair of end faces. You may have. One end of all the first inner electrodes and one end of all the second inner electrodes may be connected to the corresponding sintered metal layer. In this case, the increase in ESR is further suppressed.
上記一つの態様では、外部電極は、導電性樹脂層と焼結金属層とを覆うように形成されているめっき層を有していてもよい。この場合、外部電極がめっき層を有するので、電子部品は、電子機器へのはんだ実装が可能である。焼結金属層は、めっき層を介して電子機器と電気的に接続されるので、ESRの増大がより一層抑制される。 In the one aspect, the external electrode may have a plating layer formed to cover the conductive resin layer and the sintered metal layer. In this case, since the external electrode has a plating layer, the electronic component can be soldered to the electronic device. Since the sintered metal layer is electrically connected to the electronic device through the plating layer, the increase in ESR is further suppressed.
上記一つの態様では、第三方向から見たとき、導電性樹脂層の端縁と内部電極の一端とが交差していてもよい。この場合でも、水分が浸入する経路が少ないので、耐湿信頼性が確実に向上する。 In the one aspect, when viewed from the third direction, the edge of the conductive resin layer may cross one end of the internal electrode. Even in this case, the moisture resistance reliability is surely improved because there are few paths through which water infiltrates.
上記一つの態様では、導電性樹脂層は、第一主面における端面寄りの一部も覆うように形成されていてもよい。電子機器から電子部品に作用する外力は、第一主面における端面寄りの領域から素体に作用することがある。したがって、本形態では、クラックが素体に発生するのが確実に抑制される。 In the one aspect, the conductive resin layer may be formed to also cover a part of the first main surface close to the end face. An external force that acts on the electronic component from the electronic device may act on the element from a region near the end face on the first main surface. Therefore, in the present embodiment, the occurrence of cracks in the element is reliably suppressed.
上記一つの態様では、導電性樹脂層は、側面における端面寄りの一部も覆うように形成されていてもよい。電子機器から電子部品に作用する外力は、側面における端面寄りの領域から素体に作用することがある。したがって、本形態では、クラックが素体に発生するのが確実に抑制される。 In the one aspect, the conductive resin layer may be formed to also cover a part of the side surface close to the end face. An external force that acts on the electronic component from the electronic device may act on the element from a region near the end face on the side surface. Therefore, in the present embodiment, the occurrence of cracks in the element is reliably suppressed.
上記一つの態様では、導電性樹脂層の側面上に位置している部分は、当該部分と極性が異なる内部電極と第二方向で対向していてもよい。この場合、導電性樹脂層の側面上に位置している部分と、当該部分が対向している内部電極との間に容量成分が形成される。したがって、本形態では、静電容量が増加する。 In the one aspect, the portion located on the side surface of the conductive resin layer may be opposed to the internal electrode different in polarity from the portion in the second direction. In this case, a capacitive component is formed between the portion located on the side surface of the conductive resin layer and the internal electrode to which the portion faces. Therefore, in the present embodiment, the capacitance is increased.
上記一つの態様では、導電性樹脂層は、第二主面に形成されていなくてもよい。第一主面を実装面として電子部品が電子機器に実装される場合、第二主面が部品実装機(マウンタ)の吸着ノズルでピックアップされる必要がある。本形態では、外部電極の形状が、第一主面上と第二主面上とで相違するので、第一主面と第二主面との識別が容易である。したがって、電子部品は、電子機器に確実に実装される。 In the one aspect, the conductive resin layer may not be formed on the second main surface. When the electronic component is mounted on the electronic device with the first main surface as the mounting surface, the second main surface needs to be picked up by the suction nozzle of the component mounting machine (mounter). In the present embodiment, since the shape of the external electrode is different on the first main surface and the second main surface, it is easy to distinguish the first main surface and the second main surface. Therefore, the electronic component is reliably mounted on the electronic device.
上記一つの態様では、側面と側面に最も近い内部電極との第二方向での間隔は、第一主面と内部電極との第一方向での間隔より大きく、かつ、及び第二主面と内部電極との第一方向での間隔より大きくてもよい。この場合、クラックが素体の側面から発生した場合でも、クラックが内部電極に到達し難い。 In the above aspect, the distance between the side surface and the internal electrode closest to the side surface in the second direction is larger than the distance between the first main surface and the internal electrode in the first direction, and The distance from the internal electrode in the first direction may be larger. In this case, even when the crack is generated from the side surface of the base body, the crack does not easily reach the internal electrode.
本発明の一つの態様によれば、素体におけるクラックの発生が抑制され、かつ、耐湿信頼性が向上し、ESLが低い電子部品が提供される。 According to one aspect of the present invention, there is provided an electronic component in which the occurrence of a crack in the element is suppressed, the moisture resistance reliability is improved, and the ESL is low.
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same elements or elements having the same function will be denoted by the same reference symbols, without redundant description.
図1〜図8を参照して、本実施形態に係る積層コンデンサC1の構成を説明する。図1は、本実施形態に係る積層コンデンサの斜視図である。図2は、本実施形態に係る積層コンデンサの側面図である。図3、図4、及び図5は、本実施形態に係る積層コンデンサの断面構成を示す図である。図6は、素体、第一電極層、及び第二電極層を示す平面図である。図7は、素体、第一電極層、及び第二電極層を示す側面図である。図8は、素体、第一電極層、及び第二電極層を示す端面図である。本実施形態では、電子部品として積層コンデンサC1を例に説明する。 The configuration of the multilayer capacitor C1 according to the present embodiment will be described with reference to FIGS. FIG. 1 is a perspective view of the multilayer capacitor in accordance with the present embodiment. FIG. 2 is a side view of the multilayer capacitor in accordance with the present embodiment. FIG.3, FIG.4, and FIG.5 are figures which show the cross-sectional structure of the multilayer capacitor which concerns on this embodiment. FIG. 6 is a plan view showing the element body, the first electrode layer, and the second electrode layer. FIG. 7 is a side view showing the element body, the first electrode layer, and the second electrode layer. FIG. 8 is an end view showing the element body, the first electrode layer, and the second electrode layer. In the present embodiment, a multilayer capacitor C1 will be described as an example of an electronic component.
積層コンデンサC1は、図1に示されるように、直方体形状を呈している素体3と、一対の外部電極5と、を備えている。一対の外部電極5は、素体3の外表面に配置されている。一対の外部電極5は、互いに離間している。直方体形状は、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状を含む。
As shown in FIG. 1, the multilayer capacitor C1 includes an
素体3は、互いに対向している長方形状の一対の主面3a,3bと、互いに対向している長方形状の一対の側面3cと、互いに対向している一対の端面3eと、を有している。一対の主面3a,3bが対向している方向が、第一方向D1である。一対の側面3cが対向している方向が、第二方向D2である。一対の端面3eが対向している方向が、第三方向D3である。積層コンデンサC1は、電子機器(たとえば、回路基板又は電子部品)に、はんだ実装される。積層コンデンサC1では、主面3aが、電子機器に対向する実装面とされる。
第一方向D1は、各主面3a,3bに直交する方向であり、第二方向D2と直交している。第三方向D3は、各主面3a,3bと各側面3cとに平行な方向であり、第一方向D1と第二方向D2とに直交している。第二方向D2は、各側面3cに直交する方向であり、第三方向D3は、各端面3eに直交する方向である。本実施形態では、素体3の第三方向D3での長さは、素体3の第一方向D1での長さより大きく、かつ、素体3の第二方向D2での長さより大きい。第三方向D3が、素体3の長手方向である。
The first direction D1 is a direction orthogonal to the
一対の側面3cは、一対の主面3a,3bを連結するように第一方向D1に延在している。一対の側面3cは、第三方向D3にも延在している。一対の端面3eは、一対の主面3a,3bを連結するように第一方向D1に延在している。一対の端面3eは、第二方向D2にも延在している。
The pair of
素体3は、一対の稜線部3gと、一対の稜線部3hと、四つの稜線部3iと、一対の稜線部3jと、一対の稜線部3kと、を有している。稜線部3gは、端面3eと主面3aとの間に位置している。稜線部3hは、端面3eと主面3bとの間に位置している。稜線部3iは、端面3eと側面3cとの間に位置している。稜線部3jは、主面3aと側面3cとの間に位置している。稜線部3kは、主面3bと側面3cとの間に位置している。本実施形態では、各稜線部3g,3h,3i,3j,3kは、湾曲するように丸められており、素体3には、いわゆるR面取り加工が施されている。
The
端面3eと主面3aとは、稜線部3gを介して、間接的に隣り合っている。端面3eと主面3bとは、稜線部3hを介して、間接的に隣り合っている。端面3eと側面3cとは、稜線部3iを介して、間接的に隣り合っている。主面3aと側面3cとは、稜線部3jを介して、間接的に隣り合っている。主面3bと側面3cとは、稜線部3kを介して、間接的に隣り合っている。
The
素体3は、第二方向D2に複数の誘電体層が積層されて構成されている。素体3は、積層されている複数の誘電体層を有している。素体3では、複数の誘電体層の積層方向が第一方向D1と一致する。各誘電体層は、たとえば誘電体材料(BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成されている。実際の素体3では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。素体3では、複数の誘電体層の積層方向が第一方向D1と一致していてもよい。
The
積層コンデンサC1は、図3、図4、及び図5に示されるように、複数の内部電極7と複数の内部電極9とを備えている。各内部電極7,9は、素体3内に配置されている内部導体である。内部電極7,9は、積層型の電子部品の内部電極として通常用いられる導電性材料からなる。導電性材料として、卑金属(たとえば、Ni又はCu)が用いられる。内部電極7,9は、上記導電性材料を含む導電性ペーストの焼結体として構成されている。本実施形態では、内部電極7,9は、Niからなる。
The multilayer capacitor C1 is provided with a plurality of
内部電極7と内部電極9とは、第二方向D2において異なる位置(層)に配置されている。内部電極7と内部電極9とは、素体3内において、第二方向D2に間隔を有して対向するように交互に配置されている。内部電極7と内部電極9とは、互いに極性が異なる。複数の誘電体層の積層方向が第一方向D1である場合、内部電極7と内部電極9とは、第一方向D1において異なる位置(層)に配置される。内部電極7,9は、対応する端面3eに露出している一端を有している。
The
複数の内部電極7と複数の内部電極9とは、第二方向D2で交互に並んでいる。各内部電極7,9は、各主面3a,3bと略直交している面内に位置している。内部電極7と内部電極9とは、第二方向D2で互いに対向している。内部電極7と内部電極9とが対向している方向(第二方向D2)は、各主面3a,3bに直交している方向(第一方向D1)と直交している。側面3cと、側面3cに最も近い内部電極7,9との第二方向D2での間隔Gcは、主面3aと内部電極7,9との第一方向D1での間隔Gaより大きく、かつ、主面3bと内部電極7,9との第一方向D1での間隔Gbより大きい。
The plurality of
外部電極5は、図2にも示されるように、素体3における端面3e側に、すなわち素体3の第三方向D3での両端部にそれぞれ配置されている。外部電極5は、図3、図4、及び図5に示されるように、主面3a上及び稜線部3g上に配置されている電極部5aと、稜線部3h上に配置されている電極部5bと、各稜線部3i上に配置されている電極部5cと、対応する端面3e上に配置されている電極部5eと、を有している。外部電極5は、稜線部3j上に配置されている電極部も有している。電極部5cは、側面3c上にも配置されている。
As also shown in FIG. 2, the
外部電極5は、一つの主面3a、一つの端面3e、及び一対の側面3cの四つの面、並びに、稜線部3g,3h,3i,3jに形成されている。互いに隣り合う電極部5a,5b,5c,5e同士は、接続されており、電気的に接続されている。本実施形態では、外部電極5は、主面3b上に意図的に形成されていない。端面3eに配置されている電極部5eは、対応する内部電極7,9の端面3eに露出した一端をすべて覆っている。電極部5eは、対応する内部電極7,9と直接的に接続されている。外部電極5は、対応する内部電極7,9と電気的に接続されている。
The
外部電極5は、図3、図4、及び図5に示されるように、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。第四電極層E4は、外部電極5の最外層を構成している。各電極部5a,5c,5eは、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。電極部5bは、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。
The
電極部5aの第一電極層E1は、稜線部3g上に配置されており、主面3a上には配置されていない。電極部5aの第一電極層E1は、稜線部3gの全体と接している。主面3aは、第一電極層E1に覆われておらず、第一電極層E1から露出している。電極部5aの第二電極層E2は、第一電極層E1上及び主面3a上に配置されており、第一電極層E1の全体が第二電極層E2で覆われている。電極部5aでは、第二電極層E2は、主面3aの一部(主面3aにおける端面3e寄りの一部領域)と第一電極層E1の全体とに接している。電極部5aは、稜線部3g上では四層構造を有しており、主面3a上では三層構造を有している。
The first electrode layer E1 of the
電極部5aの第二電極層E2は、稜線部3gの全体と主面3aの一部(主面3aにおける端面3e寄りの一部領域)とを覆うように形成されている。電極部5aの第二電極層E2は、第一電極層E1を介して、稜線部3gの全体を間接的に覆うように形成されている。電極部5aの第二電極層E2は、主面3aの一部を直接覆うように形成されている。電極部5aの第二電極層E2は、稜線部3gに形成されている第一電極層E1の全体を直接覆うように形成されている。
The second electrode layer E2 of the
電極部5bの第一電極層E1は、稜線部3h上に配置されており、主面3b上には配置されていない。電極部5bの第一電極層E1は、稜線部3hの全体と接している。主面3bは、第一電極層E1に覆われておらず、第一電極層E1から露出している。電極部5bは、第二電極層E2を有していない。主面3bは、第二電極層E2に覆われておらず、第二電極層E2から露出している。第二電極層E2は、主面3bに形成されていない。電極部5bは、三層構造を有している。
The first electrode layer E1 of the
電極部5cの第一電極層E1は、稜線部3i上に配置されており、側面3c上には配置されていない。電極部5cの第一電極層E1は、稜線部3iの全体と接している。側面3cは、第一電極層E1に覆われておらず、第一電極層E1から露出している。電極部5cの第二電極層E2は、第一電極層E1上及び側面3c上に配置されており、第一電極層E1の一部が第二電極層E2で覆われている。電極部5cでは、第二電極層E2は、側面3cの一部と第一電極層E1の一部とに接している。電極部5cの第二電極層E2は、側面3c上に位置している部分を有する。
The first electrode layer E1 of the
電極部5cの第二電極層E2は、稜線部3iの一部(稜線部3iにおける主面3a寄りの一部領域)と側面3cの一部(側面3cにおける主面3a及び端面3e寄りの角領域)とを覆うように形成されている。電極部5cの第二電極層E2は、第一電極層E1を介して、稜線部3iの一部を間接的に覆うように形成されている。電極部5cの第二電極層E2は、側面3cの一部を直接覆うように形成されている。電極部5cの第二電極層E2は、稜線部3iに形成されている第一電極層E1の一部を直接覆うように形成されている。
The second electrode layer E2 of the
電極部5cは、領域5c1と領域5c2とを有している。領域5c2は、領域5c1よりも主面3a寄りに位置している。領域5c1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域5c1は、第二電極層E2を有していない。領域5c1は、三層構造を有している。領域5c2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。領域5c2は、稜線部3i上では四層構造を有しており、側面3c上では三層構造を有している。領域5c1は、第一電極層E1が第二電極層E2から露出している領域である。領域5c2は、第一電極層E1が第二電極層E2で覆われている領域である。
電極部5eの第一電極層E1は、端面3e上に配置されており、端面3eの全体が第一電極層E1に覆われている。電極部5eの第一電極層E1は、端面3eの全体と接している。電極部5eの第二電極層E2は、第一電極層E1上に配置されており、第一電極層E1の一部が第二電極層E2で覆われている。電極部5eでは、第二電極層E2は、第一電極層E1の一部と接している。電極部5eの第二電極層E2は、端面3eの一部(端面3eにおける主面3a寄りの一部領域)を覆うように形成されている。電極部5eの第二電極層E2は、第一電極層E1を介して、端面3eの一部を間接的に覆うように形成されている。電極部5eの第二電極層E2は、端面3eに形成されている第一電極層E1の一部を直接覆うように形成されている。電極部5eでは、第一電極層E1は、対応する内部電極7,9の一端と接続されるように端面3eに形成されている。
The first electrode layer E1 of the
電極部5eは、領域5e1と領域5e2とを有している。領域5e2は、領域5e1よりも主面3a寄りに位置している。領域5e1は、第一電極層E1、第三電極層E3、及び第四電極層E4を有している。領域5e1は、第二電極層E2を有していない。領域5e1は、三層構造を有している。領域5e2は、第一電極層E1、第二電極層E2、第三電極層E3、及び第四電極層E4を有している。領域5e2は、四層構造を有している。領域5e1は、第一電極層E1が第二電極層E2から露出している領域である。領域5e2は、第一電極層E1が第二電極層E2で覆われている領域である。
The
第一電極層E1は、導電性ペーストを素体3の表面に付与して焼き付けることにより形成されている。第一電極層E1は、端面3e及び稜線部3g,3h,3iを覆うように形成されている。第一電極層E1は、導電性ペーストに含まれる金属成分(金属粉末)が焼結して形成された焼結金属層である。第一電極層E1は、素体3に形成された焼結金属層である。第一電極層E1は、一対の主面3a,3b及び一対の側面3cに意図的に形成されていない。たとえば製造誤差などにより、第一電極層E1が意図せず主面3a,3b及び側面3cに形成されていてもよい。
The first electrode layer E1 is formed by applying a conductive paste to the surface of the
本実施形態では、第一電極層E1は、Cuからなる焼結金属層である。第一電極層E1は、Niからなる焼結金属層であってもよい。このように、第一電極層E1は、卑金属を含んでいる。導電性ペーストは、Cu又はNiからなる粉末、ガラス成分、有機バインダ、及び有機溶剤を含んでいる。 In the present embodiment, the first electrode layer E1 is a sintered metal layer made of Cu. The first electrode layer E1 may be a sintered metal layer made of Ni. Thus, the first electrode layer E1 contains a base metal. The conductive paste contains a powder of Cu or Ni, a glass component, an organic binder, and an organic solvent.
第二電極層E2は、第一電極層E1上、主面3a上、及び一対の側面3c上に付与された導電性樹脂を硬化させることにより形成されている。第二電極層E2は、第一電極層E1上と素体3上とに形成されている。本実施形態では、第二電極層E2は、第一電極層E1の一部(電極部5a、電極部5cの領域5c2、及び電極部5eの領域5e2に対応する領域)を覆うように形成されている。第二電極層E2は、稜線部3jの一部(稜線部3jにおける端面3e寄りの一部領域)を直接覆うように形成されている。第二電極層E2は、稜線部3jの一部と接している。第一電極層E1は、第二電極層E2を形成するための下地金属層である。第二電極層E2は、第一電極層E1上に形成された導電性樹脂層である。
The second electrode layer E2 is formed by curing the conductive resin provided on the first electrode layer E1, the
導電性樹脂は、樹脂(たとえば、熱硬化性樹脂)、導電性材料(たとえば、金属粉末)、及び有機溶媒を含んでいる。金属粉末としては、たとえば、Ag粉末又はCu粉末が用いられる。熱硬化性樹脂としては、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂が用いられる。 The conductive resin contains a resin (for example, a thermosetting resin), a conductive material (for example, a metal powder), and an organic solvent. As a metal powder, Ag powder or Cu powder is used, for example. As a thermosetting resin, a phenol resin, an acrylic resin, a silicone resin, an epoxy resin, or a polyimide resin is used, for example.
第三電極層E3は、第二電極層E2上と、第一電極層E1(第二電極層E2から露出している部分)上とにめっき法により形成されている。本実施形態では、第三電極層E3は、第一電極層E1上及び第二電極層E2上にNiめっきにより形成されたNiめっき層である。第三電極層E3は、Snめっき層、Cuめっき層、又はAuめっき層であってもよい。第三電極層E3は、Ni、Sn、Cu、又はAuを含んでいる。 The third electrode layer E3 is formed by plating on the second electrode layer E2 and the first electrode layer E1 (a portion exposed from the second electrode layer E2). In the present embodiment, the third electrode layer E3 is a Ni plating layer formed by Ni plating on the first electrode layer E1 and the second electrode layer E2. The third electrode layer E3 may be a Sn plating layer, a Cu plating layer, or an Au plating layer. The third electrode layer E3 contains Ni, Sn, Cu, or Au.
第四電極層E4は、第三電極層E3上にめっき法により形成されている。本実施形態では、第四電極層E4は、第三電極層E3上にSnめっきにより形成されたSnめっき層である。第四電極層E4は、Cuめっき層又はAuめっき層であってもよい。第四電極層E4は、Sn、Cu、又はAuを含んでいる。第三電極層E3と第四電極層E4とは、第二電極層E2に形成されるめっき層を構成している。本実施形態では、第二電極層E2に形成されるめっき層は、二層構造を有している。 The fourth electrode layer E4 is formed on the third electrode layer E3 by plating. In the present embodiment, the fourth electrode layer E4 is a Sn plating layer formed by Sn plating on the third electrode layer E3. The fourth electrode layer E4 may be a Cu plating layer or an Au plating layer. The fourth electrode layer E4 contains Sn, Cu, or Au. The third electrode layer E3 and the fourth electrode layer E4 constitute a plating layer formed on the second electrode layer E2. In the present embodiment, the plating layer formed on the second electrode layer E2 has a two-layer structure.
各電極部5a,5b,5c,5eが有している第一電極層E1は、一体的に形成されている。各電極部5a,5c,5eが有している第二電極層E2は、一体的に形成されている。各電極部5a,5b,5c,5eが有している第三電極層E3は、一体的に形成されている。各電極部5a,5b,5c,5eが有している第四電極層E4は、一体的に形成されている。
The 1st electrode layer E1 which each
第一電極層E1(電極部5eの第一電極層E1)は、対応する内部電極7,9と接続されるように、端面3eに形成されている。第一電極層E1は、端面3eの全体、稜線部3gの全体、稜線部3hの全体、及び稜線部3iの全体を覆うように形成されている。第二電極層E2(電極部5a,5c,5eの第二電極層E2)は、主面3aの一部、端面3eの一部、及び一対の側面3cの各一部を連続して覆うように形成されている。第二電極層E2(電極部5a,5c,5eの第二電極層E2)は、稜線部3gの全体、稜線部3iの一部、及び稜線部3jの一部を覆うように形成されている。第二電極層E2は、主面3aの一部、端面3eの一部、一対の側面3cの各一部、稜線部3gの全体、稜線部3iの一部、及び稜線部3jの一部に対応する部分を有している。第一電極層E1(電極部5eの第一電極層E1)は、対応する内部電極7,9と直接的に接続されている。
The first electrode layer E1 (the first electrode layer E1 of the
第一電極層E1(電極部5a,5b,5c,5eの第一電極層E1)は、第二電極層E2(電極部5a,5c,5eの第二電極層E2)で覆われている領域と、第二電極層E2(電極部5a,5c,5eの第二電極層E2)で覆われていない領域とを有している。第三電極層E3及び第四電極層E4は、第一電極層E1の第二電極層E2で覆われていない領域と、第二電極層E2とを覆うように形成されている。
A region in which the first electrode layer E1 (the first electrode layer E1 of the
図6に示されるように、第一方向D1から見たとき、第一電極層E1(電極部5aの第一電極層E1)の全体が第二電極層E2で覆われている。第一方向D1から見たとき、第一電極層E1(電極部5aの第一電極層E1)は、第二電極層E2から露出していない。
As shown in FIG. 6, when viewed in the first direction D1, the entire first electrode layer E1 (the first electrode layer E1 of the
図7に示されているように、第二方向D2から見たとき、第一電極層E1の主面3a寄りの端部領域(領域5c2が有する第一電極層E1)が第二電極層E2で覆われていると共に、第二電極層E2の端縁E2eが第一電極層E1の端縁E1eと交差している。第二方向D2から見たとき、第一電極層E1の主面3b寄りの端部領域(領域5c1が有する第一電極層E1)は、第二電極層E2から露出している。第二方向D2から見たとき、側面3c及び稜線部3i上に位置している第二電極層E2の面積は、稜線部3i上に位置している第一電極層E1の面積よりも大きい。側面3c上に位置している第二電極層E2は、第二電極層E2と極性が異なる内部電極7,9と第二方向D2で対向している。
As shown in Figure 7, when viewed from the second direction D2, the end region of the
図8に示されるように、第三方向D3から見たとき、第一電極層E1の主面3a寄りの端部領域(領域5e2が有する第一電極層E1)が第二電極層E2で覆われていると共に、第二電極層E2の端縁E2eが第一電極層E1上に位置している。第三方向D3から見たとき、第一電極層E1の主面3b寄りの端部領域(領域5e1が有する第一電極層E1)は、第二電極層E2から露出している。第三方向D3から見たとき、端面3e及び稜線部3g上に位置している第二電極層E2の面積は、端面3e及び稜線部3g上に位置している第一電極層E1の面積よりも小さい。第三方向D3から見たとき、第二電極層E2の高さH2は、素体3の高さH1の半分以下である。
As shown in FIG. 8, when viewed from the third direction D3, the end region of the
各内部電極7,9の一端は、図8に示されるように、第三方向D3から見たとき、第二電極層E2と重なる領域7a,9aと、第二電極層E2と重ならない領域7b,9bとを有している。領域7a,9aは、領域7b,9bよりも、第一方向D1で主面3a寄りに位置している。領域5e2が有する第一電極層E1は、対応する領域7a,9aと接続されている。領域5e1が有する第一電極層E1は、対応する領域7b,9bと接続されている。第三方向D3から見たとき、第二電極層E2の端縁E2eは、各内部電極7,9の一端と交差している。領域7a,9aの第一方向D1での長さLiaは、領域7b,9bの第一方向D1での長さLibより小さい。
As shown in FIG. 8, one end of each of the
本実施形態では、第二電極層E2は、主面3aの一部のみ、端面3eの一部のみ、及び一対の側面3cの各一部のみを連続して覆うように形成されている。第二電極層E2は、稜線部3gの全体、稜線部3iの一部のみ、及び稜線部3jの一部のみを覆うように形成されている。第一電極層E1の、稜線部3iを覆うように形成されている部分の一部(たとえば、領域5c1が有する第一電極層E1)は、第二電極層E2から露出している。第一電極層E1は、対応する領域7a,9aと接続されるように端面3eに形成されている。本実施形態では、第一電極層E1は、対応する領域7b,9bとも接続されるように端面3eに形成されている。
In the present embodiment, the second electrode layer E2 is formed so as to continuously cover only a part of the
第三方向D3での領域5c2の幅は、図2に示されるように、主面3a(電極部5a)から離れるにしたがって小さくなっている。第一方向D1での領域5c2の幅は、端面3e(電極部5e)から離れるにしたがって小さくなっている。本実施形態では、第二方向D2から見たとき、領域5c2の端縁は、略円弧状である。第二方向D2から見たとき、領域5c2は、略扇形状を呈している。本実施形態では、図7に示されるように、第二方向D2から見たときの第二電極層E2の幅が、主面3aから離れるにしたがって小さくなっている。第二方向D2から見たとき、第一方向D1での第二電極層E2の長さは、端面3eから第三方向D3に離れるにしたがって小さくなっている。第二方向D2から見たとき、第二電極層E2における側面3c上に位置している部分の第一方向D1での長さは、素体3の端部から第三方向D3に離れるにしたがって小さくなっている。第二電極層E2の端縁E2eは、図7に示されるように、略円弧状である。
The width of the
積層コンデンサC1が電子機器にはんだ実装されている場合、電子機器から積層コンデンサC1に作用する外力が、はんだ実装の際に形成されたはんだフィレットから外部電極5を通して素体3に応力として作用することがある。この場合、素体3にクラックが発生するおそれがある。外力は、端面3eにおける主面3a寄りの領域から素体3に作用する傾向がある。積層コンデンサC1では、第二電極層E2(電極部5eの第二電極層E2)は、端面3eにおける主面3a寄りの一部を覆うように形成されているので、電子機器から積層コンデンサC1に作用する外力が素体3に作用し難い。したがって、積層コンデンサC1では、素体3でのクラックの発生が抑制される。
When the multilayer capacitor C1 is solder-mounted on an electronic device, an external force acting on the multilayer capacitor C1 from the electronic device acts as a stress on the
素体3と第二電極層E2との間の領域は、水分が浸入する経路となるおそれがある。素体3と第二電極層E2との間の領域から水分が浸入すると、積層コンデンサC1の耐久性が低下する。積層コンデンサC1では、第二電極層E2(電極部5eの第二電極層E2)は、端面3eにおける主面3a寄りの一部を覆うように形成されているので、端面3eは、第三方向D3から見たとき、第二電極層E2で覆われていない領域を有する。したがって、積層コンデンサC1では、第二電極層E2が、端面3e全体を覆うように形成されている構成に比して、水分が浸入する経路が少ない。したがって、積層コンデンサC1では、耐湿信頼性が向上している。
The region between the
積層コンデンサC1では、主面3aが実装面であり、複数の内部電極7,9が第二方向D2で対向している。したがって、積層コンデンサC1では、内部電極7,9毎に形成される電流経路が短く、ESLが低い。
In the multilayer capacitor C1, the
積層コンデンサC1では、各内部電極7,9の一端は、第三方向D3から見たとき、領域7a,9aと領域7b,9bとを有している。この場合でも、積層コンデンサC1では、水分が浸入する経路が少ないので、耐湿信頼性が確実に向上する。
In the multilayer capacitor C1, one end of each of the
積層コンデンサC1では、領域7a,9aの第一方向D1での長さLiaは、領域7b,9bの第一方向D1での長さLibより小さい。この場合、水分が浸入する経路がより一層少ないので、積層コンデンサC1では、耐湿信頼性が更に向上する。
In the multilayer capacitor C1,
積層コンデンサC1では、外部電極5は、領域7b,9bと接続されるように端面3eに形成されている第一電極層E1を有している。この場合、互いに対応する外部電極5(第一電極層E1)と内部電極7,9とが、良好にコンタクトするので、互いに対応する外部電極5と内部電極7,9とが、確実に電気的に接続される。第二電極層E2の電気抵抗は、第一電極層E1の電気抵抗に比して大きい。外部電極5が内部電極7,9と接続される第一電極層E1を有している場合、第一電極層E1は、第二電極層E2を介することなく、電子機器と電気的に接続される。したがって、積層コンデンサC1では、外部電極5が第二電極層E2を有する場合でも、ESRの増大が抑制される。
In the multilayer capacitor C1, the
積層コンデンサC1では、すべての内部電極7の領域7b、及び、すべての内部電極9の領域9bは、対応する第一電極層E1と接続されている。したがって、積層コンデンサC1では、ESRの増大がより一層抑制される。
In the multilayer capacitor C1, the
積層コンデンサC1では、外部電極5は、第三電極層E3及び第四電極層E4を有している。第三電極層E3及び第四電極層E4は、第二電極層E2と、第一電極層E1(第二電極層E2から露出している領域)とを覆うように形成されている。外部電極5が第三電極層E3及び第四電極層E4を有するので、積層コンデンサC1は、電子機器へのはんだ実装が可能である。第一電極層E1は、第三電極層E3及び第四電極層E4を介して電子機器と電気的に接続されるので、ESRの増大がより一層抑制される。
In the multilayer capacitor C1, the
積層コンデンサC1では、第三方向D3から見たとき、第二電極層E2の端縁E2eは、各内部電極7,9の一端と交差している。この場合でも、水分が浸入する経路が少ないので、積層コンデンサC1では、耐湿信頼性が確実に向上する。
In the multilayer capacitor C1, when viewed in the third direction D3, the edge E2e of the second electrode layer E2 intersects one end of each of the
積層コンデンサC1では、第二電極層E2は、主面3aにおける端面3e寄りの一部も覆うように形成されている。電子機器から積層コンデンサC1に作用する外力は、主面3aにおける端面3e寄りの領域から素体3に作用することがある。したがって、積層コンデンサC1では、クラックが素体に発生するのが確実に抑制される。
In the multilayer capacitor C1, the second electrode layer E2 is formed to also cover a part of the
積層コンデンサC1では、第二電極層E2は、側面3cにおける端面3e寄りの一部も覆うように形成されている。電子機器から積層コンデンサC1に作用する外力は、側面3cにおける端面3e寄りの領域から素体3に作用することがある。したがって、積層コンデンサC1では、クラックが素体に発生するのが確実に抑制される。
In the multilayer capacitor C1, the second electrode layer E2 is formed to also cover a part of the
積層コンデンサC1では、側面3c上に位置している第二電極層E2は、第二電極層E2と極性が異なる内部電極7,9と第二方向D2で対向している。したがって、側面3c上に位置している第二電極層E2と、第二電極層E2と対向している内部電極7,9との間に容量成分が形成される。したがって、積層コンデンサC1では、静電容量が増加する。
In the multilayer capacitor C1, the second electrode layer E2 located on the
積層コンデンサC1では、第二電極層E2は、主面3bに形成されていない。主面3aを実装面として積層コンデンサC1が電子機器に実装される場合、主面3bがマウンタの吸着ノズルでピックアップされる必要がある。積層コンデンサC1では、外部電極5の形状が、主面3a上と主面3b上とで相違するので、主面3aと主面3bとの識別が容易である。したがって、積層コンデンサC1は、電子機器に確実に実装される。
In the multilayer capacitor C1, the second electrode layer E2 is not formed on the
積層コンデンサC1では、間隔Gcは、間隔Ga,Gbより大きい。したがって、積層コンデンサC1では、クラックが素体3の側面3cから発生した場合でも、クラックが内部電極7,9に到達し難い。
In the multilayer capacitor C1, the gap Gc is larger than the gaps Ga and Gb. Therefore, in the multilayer capacitor C1, even when a crack is generated from the
続いて、図9を参照して、積層コンデンサC1の実装構造を説明する。図9は、本実施形態に係る積層コンデンサの実装構造を示す図である。 Subsequently, the mounting structure of the multilayer capacitor C1 will be described with reference to FIG. FIG. 9 is a view showing a mounting structure of the multilayer capacitor in accordance with the present embodiment.
図9に示されるように、電子部品装置ECD1は、積層コンデンサC1と、電子機器EDと、を備えている。電子機器EDは、たとえば、回路基板又は電子部品である。積層コンデンサC1は、電子機器EDにはんだ実装されている。電子機器EDは、主面EDaと、二つのパッド電極PE1,PE2とを有している。各パッド電極PE1,PE2は、主面EDaに配置されている。二つのパッド電極PE1,PE2は、互いに離間している。積層コンデンサC1は、実装面である主面3aと主面EDaとが対向するように、電子機器EDに配置されている。
As shown in FIG. 9, the electronic component device ECD1 includes a multilayer capacitor C1 and an electronic device ED. The electronic device ED is, for example, a circuit board or an electronic component. The multilayer capacitor C1 is solder-mounted on the electronic device ED. The electronic device ED has a main surface EDa and two pad electrodes PE1 and PE2. Each pad electrode PE1, PE2 is disposed on the main surface EDa. The two pad electrodes PE1, PE2 are spaced apart from each other. The multilayer capacitor C1 is disposed in the electronic device ED such that the
積層コンデンサC1がはんだ実装される場合、溶融したはんだが外部電極5(第四電極層E4)を濡れ上がる。濡れ上がったはんだが固化することにより、外部電極5にはんだフィレットSFが形成される。対応する外部電極5とパッド電極PE1,PE2とは、はんだフィレットSFを介して連結されている。
When the multilayer capacitor C1 is solder-mounted, the molten solder wets the external electrode 5 (fourth electrode layer E4). The solidified solder wetted forms a solder fillet SF on the
はんだフィレットSFは、電極部5eの領域5e1と領域5e2とに形成されている。領域5e2だけでなく、第二電極層E2を有していない領域5e1が、はんだフィレットSFを介してパッド電極PE1,PE2と連結されている。第三方向D3から見たとき、はんだフィレットSFは、電極部5eの領域5e1(領域5e1が有する第一電極層E1)と重なっている。図示は省略するが、はんだフィレットSFは、電極部5cの領域5c1と領域5c2とにも形成されている。はんだフィレットSFの第一方向D1での高さは、第二電極層E2の第一方向D1での高さよりも高くなっている。はんだフィレットSFは、第一方向D1で第二電極層E2の端縁E2eよりも主面3b寄りに延びている。
Solder fillets SF is formed in the
電子部品装置ECD1では、上述したように、クラックが素体3に発生するのが抑制され、かつ、耐湿信頼性が向上している。電子部品装置ECD1では、上述したように、ESLが低い。
In the electronic component device ECD1, as described above, the occurrence of cracks in the
次に、図10及び図11を参照して、本実施形態の変形例に係る積層コンデンサの構成を説明する。図10及び図11は、素体、第一電極層、及び第二電極層を示す端面図である。図10及び図11に示された変形例では、領域5e2が有する第二電極層E2の形状が積層コンデンサC1と相違している。
Next, the configuration of the multilayer capacitor in accordance with the modification of the present embodiment will be described with reference to FIG. 10 and FIG. 10 and 11 are end views showing the element body, the first electrode layer, and the second electrode layer. In the modification example shown in FIGS. 10 and 11, the shape of the second electrode layer E2 having the
図10に示された積層コンデンサでは、領域5e2が有する第二電極層E2は、複数の部分E21,E22からなる。本変形例では、領域5e2が有する第二電極層E2は、二つの部分E21,E22からなる。各部分E21,E22は、第二方向D2で離間している。部分E21と部分E22との間には、第一電極層E1が露出している。複数の内部電極7,9は、第三方向D3から見たとき、第二電極層E2(部分E21,E22)と重ならない一端を有する内部電極を含んでいる。第二電極層E2(部分E21,E22)と重ならない一端を有する内部電極の数は、一つ以上でよい。領域5e2が有する第二電極層E2は、三つ以上の部分からなっていてもよい。
In the multilayer capacitor shown in FIG. 10, the second electrode layer E2 having the
図11に示された積層コンデンサでは、第三方向D3から見たとき、領域5e2が有する第二電極層E2は、すべての内部電極7,9の一端と重なっていない。すべての内部電極7,9が、第三方向D3から見たとき、第二電極層E2(部分E21,E22)と重ならない一端を有する内部電極である。
In the multilayer capacitor shown in FIG. 11, when viewed from the third direction D3, the second electrode layer E2 having the
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 As mentioned above, although embodiment of this invention was described, this invention is not necessarily limited to embodiment mentioned above, A various change is possible in the range which does not deviate from the summary.
第一電極層E1は、端面3eから稜線部3gの全体又は一部を越えるように、主面3a上に形成されていてもよい。第一電極層E1は、端面3eから稜線部3hの全体又は一部を越えるように、主面3b上に形成されていてもよい。第一電極層E1は、端面3eから稜線部3iの全体又は一部を越えるように、側面3c上に形成されていてもよい。
The first electrode layer E1 may be formed on the
積層コンデンサC1が備える各内部電極7,9の数は、図3及び図5に図示されている各内部電極7,9の数に限られない。積層コンデンサC1では、一つの外部電極5(第一電極層E1)に接続されている内部電極の数は、一つでもよい。
The number of
本実施形態では、電子部品として積層コンデンサC1を例に説明したが、適用可能な電子部品は、積層コンデンサに限られない。適用可能な電子部品は、たとえば、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、もしくは積層複合部品などの積層電子部品、又は、積層電子部品以外の電子部品である。 In the present embodiment, the multilayer capacitor C1 has been described as an example of the electronic component, but applicable electronic components are not limited to the multilayer capacitor. Applicable electronic parts are, for example, laminated electronic parts such as laminated inductors, laminated varistors, laminated piezoelectric actuators, laminated thermistors, or laminated composite parts, or electronic parts other than laminated electronic parts.
3…素体、3a,3b…主面、3c…側面、3e…端面、5…外部電極、7,9…内部電極、7a,7b,9a,9b…内部電極の一端が有する領域、C1…積層コンデンサ、D1…第一方向、D2…第二方向、D3…第三方向、E1…第一電極層、E2…第二電極層、E2e…第二電極層の端縁、E3…第三電極層、E4…第四電極層。
DESCRIPTION OF
Claims (12)
前記素体内に配置されており、前記第二方向で対向し、かつ、対応する前記端面に露出している一端を有している複数の内部電極と、
前記第三方向での前記素体の両端部にそれぞれ配置されており、対応する前記内部電極と接続されている外部電極と、を備え、
前記外部電極は、前記端面における前記第一主面寄りの一部を覆うように形成されている導電性樹脂層を有している、電子部品。 A pair of side surfaces which are in the shape of a rectangular parallelepiped and which are a mounting surface, a second main surface facing the first main surface and the first main surface, and a second surface facing each other in the second direction An element body having a pair of end faces opposed to each other in the third direction;
A plurality of internal electrodes disposed in the body and having one end facing in the second direction and exposed to the corresponding end face;
And an external electrode respectively disposed at both ends of the element in the third direction and connected to the corresponding internal electrode,
The electronic component, wherein the external electrode has a conductive resin layer formed so as to cover a part of the end face close to the first main surface.
すべての前記第一内部電極の前記一端、及び、すべての前記第二内部電極の前記一端は、対応する前記焼結金属層と接続されている、請求項4に記載の電子部品。 The plurality of internal electrodes have a plurality of first internal electrodes exposed to one of the pair of end surfaces, and a plurality of second internal electrodes exposed to the other of the pair of end surfaces,
The electronic component according to claim 4, wherein the one end of all the first inner electrodes and the one end of all the second inner electrodes are connected to the corresponding sintered metal layer.
Priority Applications (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017172127A JP6933062B2 (en) | 2017-09-07 | 2017-09-07 | Electronic components and electronic component equipment |
CN202110003722.2A CN112820542B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
PCT/JP2017/033943 WO2018056319A1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
CN202110004249.XA CN112837934A (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
CN202210780284.5A CN114899007B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
CN201780058033.3A CN109791839B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
KR1020197011504A KR102297593B1 (en) | 2016-09-23 | 2017-09-20 | Electronic Components and Electronic Components Devices |
CN202110004239.6A CN112863874B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
KR1020207017791A KR102387493B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
KR1020227029236A KR102599720B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
CN202110004237.7A CN112863873B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
DE112017004775.7T DE112017004775T5 (en) | 2016-09-23 | 2017-09-20 | ELECTRONIC COMPONENT AND ELECTRONIC COMPONENT DEVICE |
US16/097,175 US11264172B2 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
KR1020217004609A KR102486063B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
US17/523,524 US11594378B2 (en) | 2016-09-23 | 2021-11-10 | Electronic component and electronic component device |
US17/881,204 US11763996B2 (en) | 2016-09-23 | 2022-08-04 | Electronic component and electronic component device |
US18/230,222 US20230377802A1 (en) | 2016-09-23 | 2023-08-04 | Electronic component and electronic component device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017172127A JP6933062B2 (en) | 2017-09-07 | 2017-09-07 | Electronic components and electronic component equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019047092A true JP2019047092A (en) | 2019-03-22 |
JP6933062B2 JP6933062B2 (en) | 2021-09-08 |
Family
ID=65812977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017172127A Active JP6933062B2 (en) | 2016-09-23 | 2017-09-07 | Electronic components and electronic component equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6933062B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020161517A (en) * | 2019-03-25 | 2020-10-01 | Tdk株式会社 | Electronic component |
CN113257573A (en) * | 2020-02-13 | 2021-08-13 | Tdk株式会社 | Electronic component |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296936A (en) * | 2003-03-27 | 2004-10-21 | Kyocera Corp | Ceramic electronic component |
JP2008181956A (en) * | 2007-01-23 | 2008-08-07 | Tdk Corp | Ceramic electronic component |
WO2014038066A1 (en) * | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
JP2015216337A (en) * | 2014-05-08 | 2015-12-03 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic capacitor, array multilayer ceramic capacitor, manufacturing method therefor, and mounting board therefor |
JP2016018985A (en) * | 2014-07-07 | 2016-02-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Laminated ceramic capacitor, manufacturing method of laminated ceramic capacitor, and mounting substrate for laminated ceramic capacitor |
JP2018032670A (en) * | 2016-08-22 | 2018-03-01 | Koa株式会社 | Chip component, mounting structure of chip component, and manufacturing method of chip resistor |
JP2018041761A (en) * | 2016-09-05 | 2018-03-15 | 株式会社村田製作所 | Chip-like electronic component |
-
2017
- 2017-09-07 JP JP2017172127A patent/JP6933062B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296936A (en) * | 2003-03-27 | 2004-10-21 | Kyocera Corp | Ceramic electronic component |
JP2008181956A (en) * | 2007-01-23 | 2008-08-07 | Tdk Corp | Ceramic electronic component |
WO2014038066A1 (en) * | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
JP2015216337A (en) * | 2014-05-08 | 2015-12-03 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic capacitor, array multilayer ceramic capacitor, manufacturing method therefor, and mounting board therefor |
JP2016018985A (en) * | 2014-07-07 | 2016-02-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Laminated ceramic capacitor, manufacturing method of laminated ceramic capacitor, and mounting substrate for laminated ceramic capacitor |
JP2018032670A (en) * | 2016-08-22 | 2018-03-01 | Koa株式会社 | Chip component, mounting structure of chip component, and manufacturing method of chip resistor |
JP2018041761A (en) * | 2016-09-05 | 2018-03-15 | 株式会社村田製作所 | Chip-like electronic component |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020161517A (en) * | 2019-03-25 | 2020-10-01 | Tdk株式会社 | Electronic component |
JP7302218B2 (en) | 2019-03-25 | 2023-07-04 | Tdk株式会社 | electronic components |
CN113257573A (en) * | 2020-02-13 | 2021-08-13 | Tdk株式会社 | Electronic component |
Also Published As
Publication number | Publication date |
---|---|
JP6933062B2 (en) | 2021-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111383841B (en) | Electronic component | |
JP7040061B2 (en) | Electronic components | |
JP7040062B2 (en) | Electronic components | |
US10707020B2 (en) | Electronic component | |
JP6690176B2 (en) | Electronic parts | |
KR102297593B1 (en) | Electronic Components and Electronic Components Devices | |
JP6946876B2 (en) | Electronic components and electronic component equipment | |
CN109727768B (en) | Electronic component | |
JP7040063B2 (en) | Electronic components | |
JP2019067787A (en) | Electronic component | |
JP6926995B2 (en) | Electronic components | |
JP6943142B2 (en) | Electronic components and electronic component equipment | |
CN109727769B (en) | Electronic component | |
JP2020107705A (en) | Electronic component | |
JP6932906B2 (en) | Electronic components and electronic component equipment | |
JP6933062B2 (en) | Electronic components and electronic component equipment | |
JP6915324B2 (en) | Electronic components | |
JP6958168B2 (en) | Electronic components and electronic component equipment | |
JP6942989B2 (en) | Electronic components | |
JP6933061B2 (en) | Electronic components and electronic component equipment | |
JP7095662B2 (en) | Electronic component equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210802 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6933062 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |