JP5767461B2 - Manufacturing method of semiconductor wafer - Google Patents

Manufacturing method of semiconductor wafer Download PDF

Info

Publication number
JP5767461B2
JP5767461B2 JP2010278314A JP2010278314A JP5767461B2 JP 5767461 B2 JP5767461 B2 JP 5767461B2 JP 2010278314 A JP2010278314 A JP 2010278314A JP 2010278314 A JP2010278314 A JP 2010278314A JP 5767461 B2 JP5767461 B2 JP 5767461B2
Authority
JP
Japan
Prior art keywords
resistivity
ingot
single crystal
semiconductor wafer
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010278314A
Other languages
Japanese (ja)
Other versions
JP2012129308A (en
Inventor
康人 鳴嶋
康人 鳴嶋
利通 久保田
利通 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP2010278314A priority Critical patent/JP5767461B2/en
Publication of JP2012129308A publication Critical patent/JP2012129308A/en
Application granted granted Critical
Publication of JP5767461B2 publication Critical patent/JP5767461B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体インゴットを切断して半導体ウェーハを製造する技術に関し、特に、所定の抵抗率を有する半導体ウェーハを確実に得るための半導体ウェーハの製造方法及び半導体インゴットの切断位置決定方法に関する。   The present invention relates to a technique for manufacturing a semiconductor wafer by cutting a semiconductor ingot, and more particularly, to a semiconductor wafer manufacturing method and a semiconductor ingot cutting position determination method for reliably obtaining a semiconductor wafer having a predetermined resistivity.

シリコン単結晶インゴットから半導体ウェーハ(例えば、シリコンウェーハ。以下「ウェーハ」という)を製造する場合、例えば、チョクラルスキー(CZ)法(MCZ法を含む)により育成した単結晶インゴットを円筒状に研削して所定の寸法(直径)に仕上げ、製品として使用できないトップとテールの部分を切り落とし、インゴットを所定の位置で切断し、内周刃、ワイヤーソー等のスライシング装置に投入可能な長さのブロックにする。この時、電気抵抗等の検査用サンプルも同時に切り出すことができる。更に、各ブロックを所定の厚さにスライスしてウェーハを得る。   When manufacturing a semiconductor wafer (for example, silicon wafer; hereinafter referred to as “wafer”) from a silicon single crystal ingot, for example, a single crystal ingot grown by the Czochralski (CZ) method (including the MCZ method) is ground into a cylindrical shape. Then, the top and tail parts that can not be used as products are cut off, the ingot is cut at a predetermined position, and the block has a length that can be put into a slicing device such as an inner peripheral blade or a wire saw. To. At this time, a sample for inspection such as electrical resistance can be cut out at the same time. Further, each block is sliced to a predetermined thickness to obtain a wafer.

シリコン単結晶インゴットを製造する方法としては、上記CZ法のほか、浮遊帯域溶融法(FZ法)等も知られているが、CZ法は大口径の単結晶が作りやすく、2000年代現在では量産半導体で使用される大口径ウェーハ用の単結晶インゴットは、すべてこの方法により作られていると言ってもよい。しかし、CZ法によるインゴットの製造においては、結晶の成長方向にそって抵抗率の変化が大きいという問題がある。   In addition to the CZ method described above, the floating zone melting method (FZ method) is also known as a method for producing silicon single crystal ingots. It can be said that all single crystal ingots for large-diameter wafers used in semiconductors are made by this method. However, the production of ingots by the CZ method has a problem that the resistivity changes greatly along the crystal growth direction.

これは、CZ法では、ウェーハの抵抗率に大きな影響を与えるドーパントの濃度や、酸素濃度が、結晶の成長方向に沿って変わる傾向があるためである。例えば、ドーパントの偏析によるシリコン融液中のドーパントの濃度変化や、酸化ケイ素製の坩堝とシリコン融液との接触状態の変化が、結晶成長中に必然的に生じることによる。特に、ドーパントが砒素、アンチモン、リンといった揮発性のものであり、ドープ量が多い抵抗率が低い場合には、様々な要因が関与し抵抗率が変化し易い。近年、シリコン単結晶に要求される抵抗率をより低抵抗にシフトさせたもののニーズが高くなってきたが、このような単結晶インゴットでは、長さ方向のバラツキがこれまでよりも大きくなった。   This is because in the CZ method, the dopant concentration and the oxygen concentration that greatly affect the resistivity of the wafer tend to change along the crystal growth direction. For example, the change in the concentration of the dopant in the silicon melt due to the segregation of the dopant and the change in the contact state between the silicon oxide crucible and the silicon melt inevitably occur during crystal growth. In particular, when the dopant is volatile, such as arsenic, antimony, and phosphorus, and the resistivity is large with a large amount of doping, various factors are involved and the resistivity is likely to change. In recent years, there has been a growing need for a silicon single crystal whose resistivity has been shifted to a lower resistance. However, in such a single crystal ingot, variation in the length direction has become larger than before.

加えて、ウェーハの品質に対する要求が厳しく、抵抗率を所定の範囲内に収める事が重要となっている。このため、ブロック毎に抵抗率を測定し、最適なブロックを選んでその中から所望のウェーハを切り出して対応したのでは、ブロックの抵抗率はブロックに切断した後に初めてわかるので、所望のウェーハを得る製品歩留まりが必ずしも良くない。   In addition, demands on wafer quality are severe, and it is important to keep the resistivity within a predetermined range. For this reason, if the resistivity is measured for each block, and the optimum block is selected and a desired wafer is cut out from the block, the resistivity of the block can be determined only after cutting into blocks. The product yield you get is not always good.

このため、シリコン単結晶インゴットの状態で抵抗率が分かることが好ましい。例えば、抵抗率が高いものでは、偏析係数からインゴット長さ方向の抵抗率を計算することができ、ブロックに切り分ける前に長さ方向に所定の距離のところでの抵抗率を予想することは可能である。しかしながら、抵抗率が低いものにおいては、揮発性の砒素、アンチモン、リンというドーパントを多量に含むため、様々な要因が関与し予測が容易ではない。インゴットの長さ方向の特性の変化をインゴットのまま測定する方法としては、例えば、酸素濃度分布について提案されている。この方法によれば、インゴットの成長軸方向に沿って、赤外吸収スペクトル装置等により酸素濃度分布が測定される(例えば、特許文献1及び2)。そして、所定の酸素濃度に適合する部分のみをスライシング用のブロックとして切断する方法が提案されている。具体的には、単結晶インゴットを円筒研削した後、径方向から赤外線を入射し、その吸収から酸素濃度を測定するが、これをインゴットの長さ方向に沿って所定の間隔をあけて行うことにより、長さ方向の酸素濃度分布を測定するものである。   For this reason, it is preferable that the resistivity is known in the state of a silicon single crystal ingot. For example, when the resistivity is high, the resistivity in the ingot length direction can be calculated from the segregation coefficient, and it is possible to predict the resistivity at a predetermined distance in the length direction before dividing into blocks. is there. However, a low resistivity material contains a large amount of volatile arsenic, antimony, and phosphorus dopants, and various factors are involved, making it difficult to predict. For example, an oxygen concentration distribution has been proposed as a method of measuring the change in characteristics in the length direction of an ingot as it is. According to this method, the oxygen concentration distribution is measured by an infrared absorption spectrum device or the like along the growth axis direction of the ingot (for example, Patent Documents 1 and 2). And the method of cut | disconnecting only the part suitable for a predetermined oxygen concentration as a block for slicing is proposed. Specifically, after cylindrical grinding of a single crystal ingot, infrared rays are incident from the radial direction, and the oxygen concentration is measured from the absorption, and this is performed at a predetermined interval along the length direction of the ingot. Thus, the oxygen concentration distribution in the length direction is measured.

特開2002−174593号公報JP 2002-174593 A 特許第4396640号公報Japanese Patent No. 4396640

しかしながら、このような方法で得られるものは、酸素濃度の長さ方向(成長方向)の分布であり、抵抗率の分布ではない。酸素濃度も抵抗率に関与するが、ごく限られた条件でしか相関関係が取得できないため、抵抗率の変化をブロックに切断する前に知ることができない。また、抵抗率が低いものでは、上述するように偏析係数から、抵抗率の変化を予想することもできない。そのため、実際に複数のブロックに切断しなければ、抵抗率の分布が分からないうえ、ブロック内でのバラツキも大きいので、所望の抵抗率範囲の製品を得るのに時間がかかるだけでなく、サンプル及び製品ロスが大きく、生産性や留まりが低くなってしまうという問題点がある。   However, what is obtained by such a method is a distribution in the length direction (growth direction) of the oxygen concentration, not a resistivity distribution. The oxygen concentration is also related to the resistivity, but since the correlation can be obtained only under very limited conditions, the change in resistivity cannot be known before cutting into blocks. In addition, if the resistivity is low, the change in resistivity cannot be predicted from the segregation coefficient as described above. Therefore, if the actual distribution is not cut into multiple blocks, the distribution of resistivity will not be known and the variation within the block will be large, so it will not only take time to obtain a product with the desired resistivity range, but also the sample In addition, there is a problem that the product loss is large and the productivity and yield are lowered.

上述のような課題に鑑みて、本発明では、単結晶インゴットからウェーハを製造する方法において、前記単結晶インゴットの側面における成長軸方向の抵抗率分布を測定し、所望の抵抗率を示す所望抵抗率位置を特定して、所定の長さのブロックを切り出し、これからウェーハをスライスするウェーハの製造方法を提供する。この成長軸方向の抵抗率は、いわゆる4探針法による抵抗率測定方法を適用して行うことが可能である。   In view of the problems as described above, in the present invention, in a method of manufacturing a wafer from a single crystal ingot, a resistivity distribution in a growth axis direction on a side surface of the single crystal ingot is measured, and a desired resistance exhibiting a desired resistivity is obtained. Provided is a wafer manufacturing method in which a rate position is specified, a block having a predetermined length is cut out, and a wafer is sliced therefrom. The resistivity in the growth axis direction can be measured by applying a resistivity measuring method by a so-called four-probe method.

より具体的には、以下のようなものを提供することができる。
(1)単結晶インゴットから半導体ウェーハを製造する方法において、前記単結晶インゴットの側面における成長軸方向の抵抗率分布を測定し、所望の抵抗率を示す所望抵抗率位置を特定し、前記成長軸に垂直な方向に前記インゴットを切断することにより前記所望抵抗率位置を含む所定の長さのブロックを切り出し、前記ブロックをスライスすることにより半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法を提供することができる。
More specifically, the following can be provided.
(1) In a method of manufacturing a semiconductor wafer from a single crystal ingot, a resistivity distribution in a growth axis direction on a side surface of the single crystal ingot is measured, a desired resistivity position indicating a desired resistivity is specified, and the growth axis A method for producing a semiconductor wafer, comprising: cutting a block having a predetermined length including the desired resistivity position by cutting the ingot in a direction perpendicular to the direction; and manufacturing the semiconductor wafer by slicing the block Can be provided.

(2)スライスされた前記半導体ウェーハの抵抗率が、1Ωcm以下であることを特徴とする上記(1)に記載の半導体ウェーハの製造方法を提供することができる。 (2) The resistivity of the sliced semiconductor wafer is 1 Ωcm or less, and the method for producing a semiconductor wafer according to (1) can be provided.

ここで、得ようとするウェーハ(半導体ウェーハ)の抵抗率(以下「所望の抵抗率」という)は、1Ωcm以下が好ましい。CZ法により引上げられる単結晶インゴットは、ある程度以上の酸素濃度を備えるが、この酸素がドナー化しても影響が少ない抵抗率範囲として、例えば、1Ωcm以下とすることができる。ここで測定する抵抗率は、製品としてのウェーハの抵抗率として考えることができる。更に、所望の抵抗率は、0.03Ωcm以下が好ましい。この範囲では、当然酸素がドナーとして抵抗率にほとんど寄与しない。更に、この範囲のウェーハを得るためには、多くのドーパントを必要とするが、揮発性のドーパントの場合は、CZ法による引き上げ時のドーパントの蒸発がこの抵抗率に影響を与え得る。ここで、上記ウェーハはN型である。   Here, the resistivity (hereinafter referred to as “desired resistivity”) of the wafer (semiconductor wafer) to be obtained is preferably 1 Ωcm or less. A single crystal ingot pulled by the CZ method has an oxygen concentration of a certain level or more, but a resistivity range that has little influence even when this oxygen is converted into a donor can be set to 1 Ωcm or less, for example. The resistivity measured here can be considered as the resistivity of the wafer as a product. Furthermore, the desired resistivity is preferably 0.03 Ωcm or less. In this range, naturally, oxygen hardly contributes to the resistivity as a donor. Furthermore, in order to obtain a wafer in this range, a large amount of dopant is required. In the case of a volatile dopant, evaporation of the dopant during pulling up by the CZ method can affect this resistivity. Here, the wafer is N-type.

(3)前記半導体ウェーハは、リン、アンチモン、又は、砒素をドーパントとして含むことを特徴とする上記(1)又は(2)に記載の半導体ウェーハの製造方法を提供することができる。 (3) The method for producing a semiconductor wafer according to (1) or (2) above, wherein the semiconductor wafer contains phosphorus, antimony, or arsenic as a dopant.

上述するように、低い抵抗率のウェーハ(半導体ウェーハ)を得るには、多くのドーパントを必要とするが、ドーパントの種類によっては、それぞれ、好ましい抵抗率の範囲が存在してもよい。例えば、アンチモンを用いた場合は、0.03Ωcm以下の範囲が好ましい。また、砒素を用いた場合は、0.01Ωcm以下の範囲が好ましい。そして、リンを用いた場合は、0.007Ωcm以下の範囲が好ましい。これらの元素の種類によって好ましい範囲が異なるのは、蒸発又は分解(昇華を含む)による元素の系外への放出の度合いの違いや、偏析係数という単結晶中への取り込みのし易さ等が異なるため、引き上げ条件等の調節し易さも異なるからである。従って、同じ所望の抵抗率のウェーハを製造する場合においても、より作りやすいドーパントが存在してもよい。例えば、所望の抵抗率が0.007Ωcm以下の範囲であれば、リンを用いるのが好ましい。また、所望の抵抗率が0.01Ωcm以下の範囲であれば、リン又は砒素を用いるのが好ましい。また、所望の抵抗率が0.03Ωcm以下の範囲であれば、リン、砒素、又は、アンチモンを用いるのが好ましい。   As described above, in order to obtain a low-resistivity wafer (semiconductor wafer), many dopants are required. However, depending on the type of the dopant, a preferable resistivity range may exist. For example, when antimony is used, a range of 0.03 Ωcm or less is preferable. When arsenic is used, a range of 0.01 Ωcm or less is preferable. And when phosphorus is used, the range of 0.007 Ωcm or less is preferable. The preferred range varies depending on the type of these elements, such as the difference in the degree of release of elements out of the system due to evaporation or decomposition (including sublimation) and the ease of incorporation into single crystals called segregation coefficient. This is because they are different, and the ease of adjusting the lifting conditions and the like is also different. Therefore, even when a wafer having the same desired resistivity is manufactured, a dopant that is easier to make may exist. For example, it is preferable to use phosphorus if the desired resistivity is in the range of 0.007 Ωcm or less. If the desired resistivity is in the range of 0.01 Ωcm or less, it is preferable to use phosphorus or arsenic. If the desired resistivity is in the range of 0.03 Ωcm or less, it is preferable to use phosphorus, arsenic, or antimony.

(4)前記単結晶インゴットは抵抗率測定の前に円筒研削を行うことを特徴とする上記(1)から(3)までのいずれかに記載の半導体ウェーハの製造方法を提供することができる。ここで、単結晶インゴットは、円筒研削することにより、その側面において、抵抗率測定を安定的に行うことができる。長さ(軸)方向に行われる抵抗率の測定は、インゴットを静止して真直ぐに行ってもよく、インゴットを回転させながら行ってもよい。後者の場合、測定経路は、スパイラル形状(らせん形状又は弦巻形状)となる。測定経路をスパイラル形状にすると周方向の抵抗率のバラツキを考慮することができるという効果も期待される。これにより、ブロックに切り出す前に、長さ方向の抵抗率分布を測定することができ、この分布に基づいて、所望の抵抗率を備えるブロックを切り出すことができる。 (4) the single crystal ingot can provide a method for producing a semiconductor wafer according to any one of (1), wherein the performing cylindrical grinding before the resistance measurements up (3) . Here, the single crystal ingot can be stably measured on its side surface by cylindrical grinding. The resistivity measurement performed in the length (axis) direction may be performed while the ingot is stationary and may be performed while rotating the ingot. In the latter case, the measurement path has a spiral shape (spiral shape or string-wound shape). If the measurement path is formed in a spiral shape, it is expected that the variation in resistivity in the circumferential direction can be taken into consideration. Accordingly, the resistivity distribution in the length direction can be measured before cutting into blocks, and blocks having a desired resistivity can be cut out based on this distribution.

(5)前記抵抗率測定は、4探針法を用いることを特徴とする上記(1)から(4)のいずれかに記載の半導体ウェーハの製造方法を提供することができる。4探針法については、例えば、特開2003−232822号公報を参照できる。 (5) The method for manufacturing a semiconductor wafer according to any one of (1) to (4) above, wherein the resistivity measurement uses a four-probe method. Regarding the four-probe method, for example, JP-A-2003-232822 can be referred to.

(6)前記単結晶インゴットの前記成長軸方向の前記抵抗率分布の変化の度合いを求め、前記所望抵抗率位置の前記成長軸方向において変化の度合いが低い方の側に長くなるように前記ブロックを切り出すことを特徴とする上記(1)から(5)のいずれかに記載の半導体ウェーハの製造方法を提供することができる。 (6) The degree of change in the resistivity distribution in the growth axis direction of the single crystal ingot is obtained, and the block is set so that the degree of change in the growth axis direction of the desired resistivity position is longer on the lower side. The method for producing a semiconductor wafer according to any one of (1) to (5) above, wherein the semiconductor wafer is cut out can be provided.

例えば、軸方向の抵抗率の分布を y=f(x) という関数(xはインゴットのトップからの距離)で表すことができるとすると、dy/dx=f’(x) であり、位置x0で所望の抵抗率が得られる場合、x0+側と、x0−側における絶対値(f’(x0+Δx))と絶対値(f’(x0−Δx))とを比較すれば、それが小さい方の側は変化が小さいので、抵抗率変化が少なく、安定した抵抗率の品質の製品を得る可能性が高い。そのため、その側により多くの部分を持つブロックを切り出すようにすることができる。例えば、所望の抵抗率の値に上限及び下限を設けた場合、これら上限及び下限に相当するインゴット位置をインゴット位置の上限及び下限(又は、下限及び上限)としてもよい。また、インゴット位置x0の+側及び−側の傾きが絶対値(f’(x0Δx))及び絶対値(f’(x0Δx))であれば、これらの絶対値に反比例するようにインゴット位置の上限(ΔxUだけボトム側)及び下限(ΔxULだけトップ側)を決めてもよい。具体的には、ΔxU・絶対値(f’(x0Δx))=ΔxUL・絶対値(f’(x0Δx))となるように、インゴット位置の上限及び下限を決めてもよい。 For example, assuming that the resistivity distribution in the axial direction can be expressed by a function y = f (x) (x is a distance from the top of the ingot), dy / dx = f ′ (x) and the position x0 When the desired resistivity is obtained by comparing the absolute value (f ′ (x0 + Δx)) and the absolute value (f ′ (x0−Δx)) on the x0 + side and the x0− side, the smaller one is obtained. Since the change on the side is small, there is little possibility of obtaining a product with stable resistivity quality with little change in resistivity. Therefore, it is possible to cut out a block having more parts on that side. For example, when an upper limit and a lower limit are provided for a desired resistivity value, the ingot positions corresponding to the upper limit and the lower limit may be used as the upper and lower limits (or the lower limit and the upper limit) of the ingot position. Further, if the inclinations on the + side and − side of the ingot position x0 are absolute values (f ′ (x0 + Δx)) and absolute values (f ′ (x0 Δx)), they are inversely proportional to these absolute values. The upper limit (ΔxU by the bottom side) and the lower limit (ΔxUL by the top side) of the ingot position may be determined. Specifically, the upper and lower limits of the ingot position may be determined so that ΔxU · absolute value (f ′ (x0 + Δx)) = ΔxUL · absolute value (f ′ (x0 Δx)).

(7)上記(1)の半導体ウェーハの製造方法において測定した前記成長軸方向の前記抵抗率分布と、前記単結晶インゴットを引上げ条件とを関連付けてコンピュータにより記憶手段に記憶させ、前記条件のうち抵抗率を上げる上昇要因と、抵抗率を下げる下降要因を区別して前記コンピュータにより前記記憶手段に記憶させ、新たな次の所望の抵抗率(「次抵抗率」という)の入力に応じて、前記コンピュータは、前記記憶手段から所定の情報を出力手段に出力させるが、前記次抵抗率が前記所望の抵抗率よりも高い場合に出力する所定の情報は前記上昇要因であり、前記次抵抗率が前記所望の抵抗率よりも低い場合に出力する所定の情報は前記下降要因であり、各々の出力された所定の情報に基づく前記条件を適用して、次の単結晶インゴットを引き上げるが、その際に、抵抗率分布の変化の度合いが成長軸方向において小さくなるように単結晶引き上げ条件を調整して次の単結晶インゴットを作成し、前記次の単結晶インゴットの側面における成長軸方向の抵抗率分布を測定し、所望の抵抗率を示す所望抵抗率位置を特定し、前記成長軸に垂直な方向に前記インゴットを切断することにより前記所望抵抗率位置を含む所定の長さのブロックを切り出し、前記ブロックをスライスすることにより半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法を提供することができる。 (7) The resistivity distribution in the growth axis direction measured in the method for manufacturing a semiconductor wafer according to (1) and the condition for pulling up the single crystal ingot are associated with each other and stored in a storage means by a computer. Among the factors that increase the resistivity and the factor that decreases the resistivity, the computer stores them in the storage means, and according to the input of a new desired resistivity (referred to as “next resistivity”), The computer causes the output means to output predetermined information from the storage means, but the predetermined information to be output when the next resistivity is higher than the desired resistivity is the increase factor, and the next resistivity The predetermined information that is output when the resistivity is lower than the desired resistivity is the descending factor, and by applying the condition based on each output predetermined information, the next single crystal The next single crystal ingot is prepared by adjusting the single crystal pulling conditions so that the degree of change in the resistivity distribution is reduced in the growth axis direction, and the side surface of the next single crystal ingot is formed. Measuring a resistivity distribution in a growth axis direction at a position, specifying a desired resistivity position indicating a desired resistivity, and cutting the ingot in a direction perpendicular to the growth axis to include a predetermined resistivity position including the desired resistivity position It is possible to provide a method for manufacturing a semiconductor wafer, in which a semiconductor wafer is manufactured by cutting out a block having a length and slicing the block.

単結晶の引き上げ条件には、抵抗率を上げたり下げたりするように、ドーパントの量を上げたり下げたりするものがある。これらをうまく調整すれば、インゴットのトップからボトムまで、無駄なく多くのウェーハを取り出すことができる。例えば、ドーパントの投入量が元々多ければ、インゴット全体として、抵抗率が低くなると考えられる。一方、ドーパントが蒸発又は分解(昇華を含む)しやすい条件で引き上げを行った場合は、ドーパントの量が特にボトム部分で少なくなり、抵抗率が全体として、また、特にボトム部分で高くなる可能性がある。抵抗率をインゴットの状態で計測することができるので、この情報に基づいて、次のインゴット引き上げの条件をチューンアップすることが可能である。このようにするため、フィードバックのリーディングタイムが短くなり、製品の質向上を図ることができる。   There is a single crystal pulling condition in which the amount of dopant is increased or decreased so as to increase or decrease the resistivity. If these are adjusted well, many wafers can be taken out from the top to the bottom of the ingot without waste. For example, if the input amount of dopant is originally large, the resistivity of the ingot as a whole is considered to be low. On the other hand, when the pulling is performed under conditions where the dopant is easy to evaporate or decompose (including sublimation), the amount of the dopant may decrease particularly in the bottom portion, and the resistivity may increase as a whole and particularly in the bottom portion. There is. Since the resistivity can be measured in the ingot state, it is possible to tune up the next ingot pulling condition based on this information. Thus, the feedback reading time is shortened, and the quality of the product can be improved.

以上のように、本願の発明によれば、低抵抗率のウェーハを製造する際に、望ましい抵抗率を備える部分をより多く含むようにブロックを切り出すことができるので、無駄のない効率的なウェーハの製造方法を提供することができる。より具体的には、円筒研削したインゴットを絶縁体に固定して、長さ方向の所定の位置に、径方向から4探針を加圧接触させ、この被測定物に流れる電流と前記被測定物の抵抗の電圧降下分を測定し、これら測定値に基づいて、抵抗率を算出するようにする。このような抵抗率測定を、長さ方向に所定間隔(例えば、100mm間隔)で行えば、長さ方向の抵抗率分布を得ることができ、その分布に基づいて、最適な抵抗率の部位を特定し、その部位を含むブロックを切り出すようにインゴットを切断することができる。また、抵抗率が1Ωcmを超えるインゴットを使用する場合であれば、抵抗率をこれほど簡便に測定できないが、本願の発明では、抵抗率の低いN型インゴットに特に適用した場合は、絶大なる効果を奏する。   As described above, according to the invention of the present application, when manufacturing a low-resistivity wafer, the block can be cut out so as to include more portions having a desired resistivity. The manufacturing method of can be provided. More specifically, a cylindrically ground ingot is fixed to an insulator, and four probes are brought into pressure contact with a predetermined position in the length direction from the radial direction. The current flowing through the object to be measured and the object to be measured The voltage drop of the resistance of the object is measured, and the resistivity is calculated based on these measured values. If such a resistivity measurement is performed at a predetermined interval (for example, 100 mm interval) in the length direction, a resistivity distribution in the length direction can be obtained, and based on the distribution, a region having an optimum resistivity can be obtained. The ingot can be cut to identify and cut out the block containing the site. Further, if an ingot having a resistivity exceeding 1 Ωcm is used, the resistivity cannot be measured as easily as this. However, in the invention of the present application, when applied particularly to an N-type ingot having a low resistivity, a great effect can be obtained. Play.

本発明の実施例において、使用可能な単結晶インゴットの抵抗率測定システムの概略模式図である。In the Example of this invention, it is a schematic schematic diagram of the resistivity measuring system of the single crystal ingot which can be used. 単結晶インゴットから実際に切り出したブロックよりサンプリングした試料を用いた抵抗率測定結果を示すグラフである。It is a graph which shows the resistivity measurement result using the sample sampled from the block actually cut out from the single crystal ingot. 本発明の実施例のインゴット側面での抵抗率測定の結果と、複数のブロックに切断し、それぞれのブロックからサンプリングして行った抵抗率測定の結果を比較するグラフである。It is a graph which compares the result of the resistivity measurement in the ingot side surface of the Example of this invention with the result of the resistivity measurement which cut | disconnected the some block and sampled from each block. 本発明の実施例において、成長軸に沿って測定した抵抗率の分布結果に基づいて、単結晶インゴットからブロックとして切り出すべき位置を特定する方法を図解するグラフである。In the Example of this invention, it is a graph illustrating the method of specifying the position which should be cut out as a block from a single crystal ingot based on the distribution result of the resistivity measured along the growth axis.

次に、本発明の実施の形態について、図面を参照しながら説明する。各図面において同一の構成又は機能を有する構成要素及び相当部分には、同一の符号を付し、その説明は省略する。また、以下の説明では、本発明に係る実施の態様の例を示したに過ぎず、当業者の技術常識に基づき、本発明の範囲を超えることなく、適宜変更可能である。従って、本発明の範囲はこれらの具体例に限定されるものではない。また、これらの図面は、説明のために強調されて表されており、実際の寸法とは異なる場合がある。   Next, embodiments of the present invention will be described with reference to the drawings. In the drawings, components having the same configuration or function and corresponding parts are denoted by the same reference numerals, and description thereof is omitted. Moreover, in the following description, the example of the embodiment which concerns on this invention is shown, and it can change suitably based on the technical common sense of those skilled in the art, without exceeding the range of this invention. Therefore, the scope of the present invention is not limited to these specific examples. Also, these drawings are emphasized for the purpose of explanation, and may differ from actual dimensions.

抵抗率が1Ωcm以下のウェーハを製造すべく、リンをドーパントとして添加したシリコン単結晶インゴットを、CZ法で成長させた。所望量の多結晶シリコンを酸化ケイ素製の坩堝の中に入れ、更に所望量の赤リンを投入して、加熱溶融した後に、種結晶からシリコン単結晶インゴットを引上げた。所定の雰囲気条件、温度条件、引き上げ速度のような引き上げ条件、坩堝の回転速度等を用いた。このうち、赤リンの投入量の増加はドーパント量を増加させ、抵抗率を減少させる方向に作用し、坩堝の温度上昇は、赤リンの蒸発又は分解(昇華を含む)を促進し、ドーパントとしてのリンの濃度を減少させ、抵抗率を上昇させる方向に作用する。   In order to produce a wafer having a resistivity of 1 Ωcm or less, a silicon single crystal ingot added with phosphorus as a dopant was grown by the CZ method. A desired amount of polycrystalline silicon was put into a crucible made of silicon oxide, and further a desired amount of red phosphorus was added. After heating and melting, a silicon single crystal ingot was pulled from the seed crystal. Predetermined atmospheric conditions, temperature conditions, pulling conditions such as pulling speed, crucible rotation speed, and the like were used. Of these, an increase in the amount of red phosphorus input increases the amount of dopant and acts to reduce the resistivity, and the temperature rise of the crucible promotes the evaporation or decomposition (including sublimation) of red phosphorus as a dopant. It acts to reduce the concentration of phosphorus and increase the resistivity.

このようにして、成長させた単結晶インゴットに対し、トップとボトムを切断した後に、円筒研削(外周研削とも言う)を実施し、円筒(又は円柱)形状のインゴットを得た。このインゴットを以下に述べる簡易型の抵抗率測定機により、外周における抵抗率を、結晶成長軸方向(又は成長方向、軸方向)に、100mmピッチで計測した。抵抗率測定機による測定方法を図1を参照して以下に説明する。   Thus, after cutting the top and bottom with respect to the grown single crystal ingot, cylindrical grinding (it is also called outer periphery grinding) was implemented, and the cylindrical (or column) -shaped ingot was obtained. The resistivity at the outer periphery was measured at a pitch of 100 mm in the crystal growth axis direction (or growth direction, axial direction) with a simple resistivity measuring machine described below. A measurement method using a resistivity measuring machine will be described below with reference to FIG.

図1は、インゴットの抵抗率測定機による測定システム10の概要を模式的に示したものである。被測定物であるインゴット12をそのトップ位置12aを左にボトム位置12bを右にして、絶縁性の基台14の上に固定し、インゴットのトップ12aから所定の位置(x)における抵抗率を計測する。計測には、直線上に等間隔Tで並んだ4本の探針16a、16b、16c、16dと、インゴット12に一定の電流を供給する定電流電源20と、インゴットに流れる電流を計測する電流計22と、インゴットの抵抗による電圧降下を測定する電位差計24と、からなる抵抗率測定機を用いる。図1では4つの探針を大きく描いているが、実際にはこれらは点xに収まるような小さなものである。このような抵抗率測定機の例としては、ナプソン株式会社製のRT70/TS7Dを用いることができるが、他の装置であってもよい。   FIG. 1 schematically shows an outline of a measurement system 10 using an ingot resistivity measuring machine. The ingot 12 to be measured is fixed on the insulating base 14 with the top position 12a on the left and the bottom position 12b on the right, and the resistivity at a predetermined position (x) is determined from the top 12a of the ingot. measure. For the measurement, four probes 16a, 16b, 16c, 16d arranged at equal intervals T on a straight line, a constant current power source 20 for supplying a constant current to the ingot 12, and a current for measuring the current flowing through the ingot A resistivity measuring machine comprising a total 22 and a potentiometer 24 for measuring a voltage drop due to the resistance of the ingot is used. In FIG. 1, four probes are drawn large, but in actuality, these are small enough to fit within the point x. As an example of such a resistivity measuring machine, RT70 / TS7D manufactured by Napson Co., Ltd. can be used, but other devices may be used.

このような測定回路を用いて、インゴットの抵抗率を測定するには、絶縁性の基台に固定されたインゴット12の外周の表面に、間隔Tの等間隔に垂直配置した4つの探針16a、16b、16c、16d(以下「4探針」という)を加圧接触させる。ここで、4探針のうち、一番左側に垂直配置されている探針16aには、定電流電源20が電流計22を介して接続されている。この定電流電源20によりインゴット12供給される一定電流Iが、電流計22で測定される。一方、4探針の中側に垂直配置されている2本の探針16b、16c間には、電位差計24が接続され、この電位差計24により、この間の電位差Vが測定される。さらに、一番右側に垂直配置されている探針16dは、定電流源20に接続されている。 In order to measure the resistivity of the ingot using such a measurement circuit, four probes 16a arranged vertically at equal intervals T on the surface of the outer periphery of the ingot 12 fixed to the insulating base. , 16b, 16c, 16d (hereinafter referred to as “four probes”) are brought into pressure contact. Here, among the four probes, the constant current power source 20 is connected to the probe 16 a vertically disposed on the leftmost side via an ammeter 22. A constant current I supplied to the ingot 12 by the constant current power source 20 is measured by an ammeter 22. On the other hand, a potentiometer 24 is connected between the two probes 16b and 16c arranged vertically on the inside of the four probes, and the potential difference V is measured by the potentiometer 24. Further, the probe 16 d vertically arranged on the rightmost side is connected to the constant current source 20.

このようにしてそれぞれ電流計22で測定したインゴット12に流れる電流I[A]、電位差計24で測定した探針間の電位差V[V]、各探針の間の距離T[cm]により、次式のようにして抵抗率ρ[Ωcm]が得られる。
ρ=2πTV/I[Ωcm]
Thus, the current I [A] flowing through the ingot 12 measured by the ammeter 22, the potential difference V [V] between the probes measured by the potentiometer 24, and the distance T [cm] between each probe, The resistivity ρ [Ωcm] is obtained by the following equation.
ρ = 2πTV / I [Ωcm]

このような測定を100mm間隔で、それぞれの位置xにおいて計測し、距離xと抵抗率ρの関数としてプロットした。図1に示す測定システム10による測定は、簡易型抵抗率測定であるので、その簡易型抵抗率測定機の測定値と、実際に複数のブロックに切断した後に各切断端面で抵抗率測定を行い、キャリブレーションしておくことが好ましい。相対的な抵抗値は得られるが、絶対的な抵抗値が違った場合、却ってブロック切断位置を誤ることもあるからである。両者の測定値の違いを、予め両者の相関から近似式を導出することにより、キャリブレーションできることはいうまでもない。   Such measurements were measured at 100 mm intervals at each position x and plotted as a function of distance x and resistivity ρ. Since the measurement by the measurement system 10 shown in FIG. 1 is simple resistivity measurement, the measured value of the simple resistivity measuring machine and the resistivity measurement at each cut end face after actually cutting into a plurality of blocks are performed. It is preferable to perform calibration. This is because a relative resistance value can be obtained, but if the absolute resistance value is different, the block cutting position may be mistaken. It goes without saying that the difference between the two measured values can be calibrated by deriving an approximate expression from the correlation between the two in advance.

図2は、抵抗率が低いシリコン単結晶インゴットについて、複数のブロックに切断し、それぞれのブロックからサンプリングした試料を用いて抵抗率を測定した結果を、元のインゴットのトップからの距離(位置)に対してプロットしたものである。この図からわかるように、抵抗率にはかなりのばらつきは見られるものの、トップ側で抵抗率が高く、ボトム側で抵抗率が低い。即ち、本インゴットから抵抗率が、0.0018Ωcmから0.0019Ωcmの抵抗率範囲Pのウェーハを製造するためには、トップからの位置が範囲A内にあるところから、素材となるブロックを切り出す必要があることがわかる。また、抵抗率が、0.0015Ωcmから0.0016Ωcmの抵抗率範囲Qのウェーハを製造するためには、トップからの位置が範囲B内にあるところから、素材となるブロックを切り出す必要があることがわかる。逆に言えば、このインゴットを10等分した場合、トップから1〜3個目のブロックが抵抗率範囲Pのウェーハを得るために用いられるが、3個目のブロックは、抵抗率範囲Pに入るものが少なそうであり、不必要な部分を多く含むブロックになった可能性が高い。また、1個目と2個目のブロックの境目が最も好ましい範囲と考えられるので、そのような場所を切断のための切り代で失うと、歩留まりが低下する。一方、4個目から10個目のブロックが抵抗率範囲Qのウェーハを得るために用いられるが、トップから抵抗率を測定していた場合、インゴットの半分以上を占める適正ブロックを選択するために、少なくとも4個のブロックの抵抗率を測定した後でなければ、適性なブロックを見出すことが難しい。そのために、時間的ロスが大きく、生産性が低い。また、2個目のブロックでは抵抗率のバラツキが特に大きく、同ブロックからサンプリングした試料で抵抗率を測定した場合、同ブロックの抵抗率の範囲を把握し難い。しかし、他のブロックの抵抗率が予め分かっていれば、2個目のブロックの抵抗率の上下限が把握され易くなる。   FIG. 2 shows the results of measuring the resistivity of a silicon single crystal ingot having a low resistivity by cutting into a plurality of blocks and using samples sampled from the respective blocks, and the distance (position) from the top of the original ingot. Is plotted against. As can be seen from this figure, although the resistivity varies considerably, the resistivity is high on the top side and low on the bottom side. That is, in order to manufacture a wafer having a resistivity range P of 0.0018 Ωcm to 0.0019 Ωcm from this ingot, it is necessary to cut out a block as a material from a position within the range A from the top. I understand that there is. In addition, in order to manufacture a wafer having a resistivity range Q of 0.0015 Ωcm to 0.0016 Ωcm, it is necessary to cut out a block as a material from a position B within the range from the top. I understand. In other words, when this ingot is divided into 10 equal parts, the first to third blocks from the top are used to obtain a wafer having a resistivity range P, but the third block is within the resistivity range P. There seems to be few things to enter, and there is a high possibility that it became a block containing many unnecessary parts. In addition, since the boundary between the first block and the second block is considered to be the most preferable range, if such a place is lost as a cutting margin for cutting, the yield is lowered. On the other hand, the 4th to 10th blocks are used to obtain a wafer having a resistivity range Q. If the resistivity is measured from the top, in order to select an appropriate block that occupies more than half of the ingot. It is difficult to find a suitable block without measuring the resistivity of at least four blocks. Therefore, time loss is large and productivity is low. Moreover, the variation in resistivity is particularly large in the second block, and when the resistivity is measured with a sample sampled from the block, it is difficult to grasp the range of the resistivity of the block. However, if the resistivity of another block is known in advance, the upper and lower limits of the resistivity of the second block can be easily grasped.

図3は、CZ法で成長させた別のシリコン単結晶インゴットに本発明の実施例について抵抗率測定を行った結果を示すグラフである。インゴットは、上述したCZ法で作製し、トップとボトムを切断した後に、円筒研削を実施し、円筒形状に成形した。図1の抵抗率測定機により、インゴットの側面である外周における抵抗率を、結晶成長軸方向に、100mmピッチで計測し、それを成長方向の長さに対してグラフに示すものである。一方、複数のブロックに切断後、それぞれのブロックの端面において、抵抗率を測定し、その結果を元のインゴットの成長方向の長さに合わせてプロットしたグラフである。この図からわかるように、インゴットの側面で簡易型の抵抗率測定機により行った抵抗率の結果は、各ブロックの端面で行った抵抗率の測定結果とよく一致しており、この簡易型の抵抗率測定は、複数のブロックからのサンプリングによる測定を代替し得ることが分かる。   FIG. 3 is a graph showing a result of resistivity measurement performed on another silicon single crystal ingot grown by the CZ method with respect to an example of the present invention. The ingot was produced by the CZ method described above, and after cutting the top and bottom, cylindrical grinding was performed to form a cylindrical shape. The resistivity at the outer periphery, which is the side surface of the ingot, is measured at a pitch of 100 mm in the crystal growth axis direction by the resistivity measuring machine in FIG. 1 and is shown in a graph with respect to the length in the growth direction. On the other hand, after cutting into a plurality of blocks, the resistivity is measured at the end face of each block, and the result is plotted according to the length of the original ingot in the growth direction. As can be seen from this figure, the results of the resistivity measured by the simple type resistivity measuring machine on the side of the ingot are in good agreement with the results of the resistivity measured by the end faces of each block. It can be seen that resistivity measurements can replace measurements by sampling from multiple blocks.

更に、トップでは、抵抗率が大きいが、ボトムに向うにつれて抵抗率は急激に下り、ボトムに近づくと抵抗率はほぼ一定となる。このような傾向は、図2の結果とも共通するが、このようなプロファイルを利用して、シリコン単結晶インゴットをブロックに切断する方法について、図4を参照して説明する。   Furthermore, the resistivity is large at the top, but the resistivity decreases rapidly toward the bottom, and the resistivity becomes almost constant as it approaches the bottom. Such a tendency is common to the results of FIG. 2, but a method of cutting a silicon single crystal ingot into blocks using such a profile will be described with reference to FIG.

図4は、図3の結果を利用して、抵抗率範囲R、S、Tのウェーハを得るためのブロック切断方法及び切断位置決定方法について解説する。図3のグラフに相当するグラフの下に配置されているのは、シリコン単結晶インゴット模擬したものである。左端がトップで、右端がボトムである。抵抗率範囲Rでウェーハを得ようとするならば、抵抗率範囲Rの中央値で水平な線を描き、測定して得た抵抗率曲線にぶつかったところで、垂直に線を降ろして得られる相対距離Cの位置を中心とするブロックを切り出せばよいことが分かる。また、抵抗率範囲Sでウェーハを得ようとするならば、抵抗率範囲Sの中央値で水平な線を描き、測定して得た抵抗率曲線にぶつかったところで、垂直に線を降ろして得られる相対距離Dの位置を中心とするブロックを切り出せばよいことが分かる。このとき、傾きが急なところでぶつかった相対距離Cでは、抵抗率範囲Rの抵抗率を備えるブロックの長さが短い。一方、急な傾きがなだらかになる抵抗率範囲Sの抵抗率を備えるブロックの長さは、中央位置Dの左側が短く、右側が長くなる。そのため、好ましい切り出し箇所は、相対距離Dに対してボトム側に長い非対称を呈する。この図では、所望の抵抗率範囲の上限及び下限に相当するインゴット位置をインゴット位置の下限及び上限としている。これ以外に、所望の抵抗率の値に相当するインゴット位置の+側及び−側の傾きが、それぞれ(0.001759−0.001738)/(0.400−0.344)=0.000021/0.056=3.75×10−4及び(0.001794−0.001759)/(0.344−0.300)=0.000035/0.044=7.95×10−4であるので、インゴット位置の−側が+側に対して、これらの比0.47となるように範囲を決めることができる。つまり、インゴット位置の下限を0.300とすると、(0.344−0.300)/0.47+0.300=0.394がインゴット位置の上限となる。 FIG. 4 explains a block cutting method and a cutting position determination method for obtaining a wafer having a resistivity range R, S, T using the result of FIG. Arranged below the graph corresponding to the graph of FIG. 3 is a simulation of a silicon single crystal ingot. The left end is the top and the right end is the bottom. If you want to obtain a wafer in the resistivity range R, draw a horizontal line at the median value of the resistivity range R, and hit the resistivity curve obtained from the measurement. It can be seen that a block centered on the position of the distance C may be cut out. Also, if a wafer is to be obtained in the resistivity range S, a horizontal line is drawn at the median value of the resistivity range S, and when it hits a resistivity curve obtained by measurement, it is obtained by dropping the line vertically. It can be seen that a block centered on the position of the relative distance D can be cut out. At this time, the length of the block having the resistivity in the resistivity range R is short at the relative distance C that is encountered at a steep slope. On the other hand, the length of the block having the resistivity in the resistivity range S where the steep slope is gentle is short on the left side of the center position D and long on the right side. Therefore, a preferable cutout portion exhibits a long asymmetry on the bottom side with respect to the relative distance D. In this figure, the ingot positions corresponding to the upper limit and lower limit of the desired resistivity range are set as the lower limit and upper limit of the ingot position. In addition, the inclination of the + side and the − side of the ingot position corresponding to the desired resistivity value is (0.001759−0.001738) / (0.400−0.344) = 0.000021 / Since 0.056 = 3.75 × 10 −4 and (0.001794−0.001759) / (0.344−0.300) = 0.000035 / 0.044 = 7.95 × 10 −4 The range can be determined so that the negative side of the ingot position has a ratio of 0.47 to the positive side. That is, when the lower limit of the ingot position is 0.300, (0.344−0.300) /0.47+0.300=0.394 is the upper limit of the ingot position.

また、抵抗率範囲Tの抵抗率を備えるブロックでは、抵抗率のグラフがほぼフラットであるので、中央位置を特に見つける必要もなく、抵抗率範囲Tに入るところ(上限下限の間にある部分)をトップからボトムへの相対距離において抽出することができる。そのような抵抗率範囲Tに対応するインゴットの範囲は、相対距離Eを含むほぼインゴットのボトム側半分に相当する。ここでは、抵抗率があまり変化せず一定であるので、抵抗率の品質保証の程度が高いと予想される。また、ここで、切断するブロックの長さ(厚みとも言う)は、次工程での処理に適する長さであり、必要とされるウェーハを供給できる長さであり、製品の品質保証や歩留を考慮した生産性の高さを基準として決定されてよい。   Further, in the block having the resistivity in the resistivity range T, the resistivity graph is almost flat, so that it is not particularly necessary to find the center position, and the resistivity range T is entered (the portion between the upper and lower limits). Can be extracted at the relative distance from top to bottom. The range of the ingot corresponding to the resistivity range T substantially corresponds to the bottom half of the ingot including the relative distance E. Here, since the resistivity does not change so much and is constant, it is expected that the degree of quality assurance of the resistivity is high. In addition, the length of the block to be cut (also referred to as thickness) is a length suitable for processing in the next process, and is a length that can supply the required wafer. It may be determined on the basis of high productivity considering the above.

ここで、抵抗率が低いことに関して考察する。上述してきたように1Ωcm以下の抵抗率のシリコン単結晶インゴットでは、それよりも大きな抵抗率のものとは異なる特性を備えることが分かった。特にドーパントと狙いの抵抗率が、(A)アンチモン:0.03Ωcm以下、(B)砒素:0.01Ωcm以下、(C)リン:0.007Ωcm以下、の場合には抵抗率の成長方向におけるバラツキが大きくなり予測が難しくなる。そして、インゴットを複数のブロックにしてからウェーハ形状のサンプルを切り出して抵抗率を測定する方法では、所望の抵抗率範囲の製品を得るのに時間ロス・サンプル及び製品ロスが大きく、生産性、歩留まりが低下する。しかしながら、本発明によれば、低抵抗であるため測定が可能となるインゴット長さ方向の抵抗率を測定しプロファイルを取ることで、(1)ブロックにしてから抵抗率を測定することなく切断位置を確定でき、(2)抵抗率のプロファイルを結晶ごとに測定することで抵抗率の変化(バッチ内、およびバッチ間の経時変化など)をモニターし、変化があればそれを補償するようすぐ次の引き上げにフィードバックすることができ、(3)抵抗率に影響を与える引上げ条件を確定し、その条件を適切に制御することができる。これにより、抵抗率を安定化させ、効率よく歩留まりの高い低抵抗シリコン単結晶の製造方法を提供することができる。   Here, the low resistivity is considered. As described above, it was found that a silicon single crystal ingot having a resistivity of 1 Ωcm or less has characteristics different from those having a resistivity higher than that. In particular, when the dopant and the target resistivity are (A) antimony: 0.03 Ωcm or less, (B) arsenic: 0.01 Ωcm or less, and (C) phosphorus: 0.007 Ωcm or less, the resistivity varies in the growth direction. Becomes larger and difficult to predict. In the method of cutting a wafer-shaped sample after measuring the ingot into a plurality of blocks and measuring the resistivity, a time loss sample and a product loss are large in order to obtain a product in a desired resistivity range, and the productivity and yield. Decreases. However, according to the present invention, by measuring the resistivity in the length direction of the ingot that can be measured because of its low resistance and taking a profile, (1) the cutting position without measuring the resistivity after making the block (2) Monitor resistivity changes by measuring the resistivity profile for each crystal (such as changes over time between batches and between batches) and immediately compensate for any changes. (3) A pulling condition that affects the resistivity can be determined, and the condition can be appropriately controlled. As a result, it is possible to provide a method for manufacturing a low-resistance silicon single crystal that stabilizes the resistivity and efficiently yields a high yield.

ここで、低抵抗であるため測定が可能となると述べたのは次のような理由による。酸素濃度はアンチモンの場合蒸発量に影響を与えるが、高抵抗の場合サーマルドナーとして電子を与えるので、そのまま測定するとPタイプの場合は抵抗が実際よりも高く、Nタイプでは実際よりも低く測定される。このため抵抗率測定前に熱処理が必要である。例えば、インゴットのまま熱処理をして、側面で長さ方向の抵抗率を測定することも可能であるが、径が100mm以上では、実質的にインゴットでの熱処理は不可能である。インゴットの中心部を急冷することが難しいので、中心部でドナーが消えないためである。そのため、大口径ではウェーハサンプルを切り出して熱処理後抵抗率を測定する必要があった。しかし、1Ωcm以下の低抵抗であればドナーの量に比べてドーパント濃度が十分に高く、熱処理をしなくてもドナーの影響が少ないので、インゴットのままでも(即ち、熱処理をしなくても)抵抗率を測定できる。   Here, the reason why the measurement is possible due to the low resistance is as follows. The oxygen concentration affects the amount of evaporation in the case of antimony, but electrons are given as thermal donors in the case of high resistance, so if measured as it is, the resistance is higher in the case of the P type and lower than in the case of the N type. The For this reason, heat treatment is required before the resistivity measurement. For example, it is possible to measure the resistivity in the length direction on the side surface by performing heat treatment with the ingot, but if the diameter is 100 mm or more, heat treatment with the ingot is substantially impossible. This is because it is difficult to rapidly cool the center of the ingot, and the donor does not disappear in the center. For this reason, it has been necessary to cut out a wafer sample and measure the resistivity after heat treatment at a large diameter. However, if the resistance is 1 Ωcm or less, the dopant concentration is sufficiently high compared to the amount of donor, and the influence of the donor is small even without heat treatment, so that the ingot remains as it is (ie, without heat treatment). Resistivity can be measured.

また、抵抗率に直接的に影響を及ぼすドーパントのシリコン単結晶インゴット中の濃度は、シリコン融液中のドーパント濃度、偏析係数、ドーパントの蒸発又は分解(昇華を含む)のし易さから調整することができる。例えば、偏析係数は、リンの場合0.35であり、砒素の場合0.3であり、アンチモンの場合0.02である。因みにホウ素の偏析係数は0.8である。このことから、ホウ素に比べて偏析係数が小さく、引き上げ時間と共に、シリコン融液中のドーパント濃度が上がる可能性があり、また、アンチモン、砒素、リン内においても、偏析係数の小さい順から、アンチモン、砒素、リンとなるので、引き上げ中のドーパント濃度の変化について、これらの順に注意し調整することが好ましいことが分かる。   The concentration of the dopant in the silicon single crystal ingot that directly affects the resistivity is adjusted based on the dopant concentration in the silicon melt, segregation coefficient, and easiness of evaporation or decomposition (including sublimation) of the dopant. be able to. For example, the segregation coefficient is 0.35 for phosphorus, 0.3 for arsenic, and 0.02 for antimony. Incidentally, the segregation coefficient of boron is 0.8. This indicates that the segregation coefficient is smaller than that of boron, and the dopant concentration in the silicon melt may increase with the pulling time. In addition, antimony, arsenic, and phosphorus also have a high segregation coefficient in ascending order of antimony. Therefore, it can be seen that it is preferable to carefully adjust the dopant concentration during the pulling in order in this order.

以上述べてきたように、抵抗率が小さいインゴットについては、その抵抗率測定結果を製品としてのウェーハにも活用できることを見出し、本願のような画期的な発明をすることができた。このブロック切断前の抵抗率測定は、ウェーハの製造において、歩留まりの向上、品質の向上等、種々の点で非常に有効であることがわかる。   As described above, for ingots with low resistivity, the inventors have found that the resistivity measurement results can be used for wafers as products, and have made an epoch-making invention as in the present application. It can be understood that the resistivity measurement before block cutting is very effective in various points such as improvement in yield and quality in wafer manufacturing.

10 単結晶インゴットの抵抗率測定システム 12 単結晶インゴット
14 絶縁基台 16a,16b,16c,16d 探針
20 定電流電源 22 電流計 24 電位差計
DESCRIPTION OF SYMBOLS 10 Resistivity measurement system of single crystal ingot 12 Single crystal ingot 14 Insulation base 16a, 16b, 16c, 16d Probe 20 Constant current power supply 22 Ammeter 24 Potentiometer

Claims (4)

単結晶インゴットから半導体ウェーハを製造する方法において、
前記単結晶インゴットの側面における成長軸方向の抵抗率分布を4探針法により測定し、
所望の抵抗率を示す所望抵抗率位置を特定し、
前記成長軸に垂直な方向に前記インゴットを切断することにより前記所望抵抗率位置を含む所定の長さのブロックを切り出し、
前記ブロックをスライスすることにより、リンをドーパントとして含む0.007Ωcm以下の半導体ウェーハ又はアンチモンをドーパントとして含む0.03Ωcm以下の半導体ウェーハ又は砒素をドーパントとして含む0.01Ωcm以下の半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法。
In a method of manufacturing a semiconductor wafer from a single crystal ingot,
The resistivity distribution in the growth axis direction on the side surface of the single crystal ingot is measured by a four-probe method,
Identify the desired resistivity position that shows the desired resistivity,
Cutting a block of a predetermined length including the desired resistivity position by cutting the ingot in a direction perpendicular to the growth axis,
By slicing the block, a semiconductor wafer of 0.007 Ωcm or less containing phosphorus as a dopant, a semiconductor wafer of 0.03 Ωcm or less containing antimony as a dopant, or a semiconductor wafer of 0.01 Ωcm or less containing arsenic as a dopant is manufactured. A method for manufacturing a semiconductor wafer.
前記単結晶インゴットは抵抗率測定の前に円筒研削を行うことを特徴とする請求項1に記載の半導体ウェーハの製造方法。 The method for manufacturing a semiconductor wafer according to claim 1, wherein the single crystal ingot is subjected to cylindrical grinding before resistivity measurement. 前記単結晶インゴットの前記成長軸方向の前記抵抗率分布の変化の度合いを求め、前記所望抵抗率位置の前記成長軸方向において変化の度合いが低い方の側に長くなるように前記ブロックを切り出すことを特徴とする請求項1又は2に記載の半導体ウェーハの製造方法。 The degree of change in the resistivity distribution in the growth axis direction of the single crystal ingot is obtained, and the block is cut out so that the degree of change in the growth axis direction of the desired resistivity position is longer on the lower side. A method for producing a semiconductor wafer according to claim 1 or 2 . 請求項1の半導体ウェーハの製造方法において測定した前記成長軸方向の前記抵抗率分布と、前記単結晶インゴットを引上げ条件とを関連付けてコンピュータにより記憶手段に記憶させ、
前記条件のうち抵抗率を上げる上昇要因と、抵抗率を下げる下降要因を区別して前記コンピュータにより前記記憶手段に記憶させ、
新たな次の所望の抵抗率(「次抵抗率」という)の入力に応じて、前記コンピュータは、前記記憶手段から所定の情報を出力手段に出力させるが、
前記次抵抗率が前記所望の抵抗率よりも高い場合に出力する所定の情報は前記上昇要因であり、前記次抵抗率が前記所望の抵抗率よりも低い場合に出力する所定の情報は前記下降要因であり、
各々の出力された所定の情報に基づく前記条件を適用して、次の単結晶インゴットを引き上げるが、その際に、抵抗率分布の変化の度合いが成長軸方向において小さくなるように単結晶引き上げ条件を調整して次の単結晶インゴットを作成し、
前記次の単結晶インゴットの側面における成長軸方向の抵抗率分布を測定し、
所望の抵抗率を示す所望抵抗率位置を特定し、
前記成長軸に垂直な方向に前記インゴットを切断することにより前記所望抵抗率位置を含む所定の長さのブロックを切り出し、
前記ブロックをスライスすることにより半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法。
The resistivity distribution in the growth axis direction measured in the semiconductor wafer manufacturing method according to claim 1 and the condition for pulling up the single crystal ingot are associated with each other and stored in a storage unit by a computer,
Among the above conditions, an increase factor for increasing the resistivity and a decrease factor for decreasing the resistivity are distinguished and stored in the storage means by the computer,
In response to an input of a new next desired resistivity (referred to as “next resistivity”), the computer causes the output means to output predetermined information from the storage means,
The predetermined information output when the next resistivity is higher than the desired resistivity is the increase factor, and the predetermined information output when the next resistivity is lower than the desired resistivity is the decrease. Factor,
Applying the above-mentioned conditions based on each output predetermined information, the next single crystal ingot is pulled up, and at that time, the single crystal pulling condition is set so that the degree of change in resistivity distribution is reduced in the growth axis direction. To make the next single crystal ingot,
Measure the resistivity distribution in the growth axis direction on the side surface of the next single crystal ingot,
Identify the desired resistivity position that shows the desired resistivity,
Cutting a block of a predetermined length including the desired resistivity position by cutting the ingot in a direction perpendicular to the growth axis,
A method of manufacturing a semiconductor wafer, comprising manufacturing a semiconductor wafer by slicing the block.
JP2010278314A 2010-12-14 2010-12-14 Manufacturing method of semiconductor wafer Active JP5767461B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010278314A JP5767461B2 (en) 2010-12-14 2010-12-14 Manufacturing method of semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010278314A JP5767461B2 (en) 2010-12-14 2010-12-14 Manufacturing method of semiconductor wafer

Publications (2)

Publication Number Publication Date
JP2012129308A JP2012129308A (en) 2012-07-05
JP5767461B2 true JP5767461B2 (en) 2015-08-19

Family

ID=46646049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010278314A Active JP5767461B2 (en) 2010-12-14 2010-12-14 Manufacturing method of semiconductor wafer

Country Status (1)

Country Link
JP (1) JP5767461B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013216195B4 (en) * 2013-08-14 2015-10-29 Infineon Technologies Ag Process for postdoping a semiconductor wafer
JP6007892B2 (en) * 2013-12-20 2016-10-19 信越半導体株式会社 Method for producing silicon single crystal
JP7287521B2 (en) * 2018-05-23 2023-06-06 信越半導体株式会社 Method for measuring resistivity of raw material crystal produced by CZ method and method for producing FZ silicon single crystal
US10781532B2 (en) 2018-06-27 2020-09-22 Globalwafers Co., Ltd. Methods for determining the resistivity of a polycrystalline silicon melt
US10793969B2 (en) * 2018-06-27 2020-10-06 Globalwafers Co., Ltd. Sample rod growth and resistivity measurement during single crystal silicon ingot production
US11047066B2 (en) * 2018-06-27 2021-06-29 Globalwafers Co., Ltd. Growth of plural sample rods to determine impurity build-up during production of single crystal silicon ingots
US10954606B2 (en) 2018-06-27 2021-03-23 Globalwafers Co., Ltd. Methods for modeling the impurity concentration of a single crystal silicon ingot
US11739437B2 (en) 2018-12-27 2023-08-29 Globalwafers Co., Ltd. Resistivity stabilization measurement of fat neck slabs for high resistivity and ultra-high resistivity single crystal silicon ingot growth
JP2024018608A (en) * 2022-07-29 2024-02-08 グローバルウェーハズ・ジャパン株式会社 Evaluation method of silicon single crystal ingot

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395629A (en) * 1986-10-13 1988-04-26 Hitachi Ltd Processing instruction device for semiconductor single crystal ingot
JP2003232822A (en) * 2002-02-07 2003-08-22 Deicy Corp Resistivity measuring method by four probe method and its device
JP2007176725A (en) * 2005-12-27 2007-07-12 Shin Etsu Handotai Co Ltd Method for manufacturing neutron-irradiated silicon single crystal
JP5176915B2 (en) * 2008-12-04 2013-04-03 株式会社Sumco Method for growing silicon single crystal
JP2010161191A (en) * 2009-01-08 2010-07-22 Sumco Corp Method of manufacturing low resistance silicon wafer

Also Published As

Publication number Publication date
JP2012129308A (en) 2012-07-05

Similar Documents

Publication Publication Date Title
JP5767461B2 (en) Manufacturing method of semiconductor wafer
Sakwe et al. Optimization of KOH etching parameters for quantitative defect recognition in n-and p-type doped SiC
JP6682269B2 (en) Method for forming a doped silicon ingot with uniform resistance
JP2002226295A (en) Control method for manufacturing process of silicon single crystal by czochralski method, manufacturing method for high resistance-silicon single crystal by czochralski method, and silicon single crystal
KR20160090288A (en) Method for producing silicon single crystal
JP6601057B2 (en) Method for producing n-type silicon single crystal ingot and method for producing n-type silicon wafer
TWI746494B (en) Method for adjusting the resistivity of a semiconductor ingot during its manufacture
JP7467362B2 (en) Sample rod growth and resistivity measurement during single crystal silicon ingot production
KR20060093645A (en) Process for producing single crystal and single crystal
JP2023075200A (en) Growth of plural sample rods to determine impurity build-up during production of single crystal silicon ingots
KR20190109490A (en) Silicon single crystal ingot manufacturing method and silicon single crystal growing apparatus
US10954606B2 (en) Methods for modeling the impurity concentration of a single crystal silicon ingot
JP7067267B2 (en) Method for measuring resistivity of raw material crystal and method for manufacturing FZ silicon single crystal
JP2020007163A (en) Method of measuring resistivities of raw material crystal and method of manufacturing fz silicon single crystal
KR20180051827A (en) Method and apparatus for manufacturing silicon monocrystalline ingot
JP2005206391A (en) Method for guaranteeing resistivity of silicon single crystal substrate, method for manufacturing silicon single crystal substrate, and silicon single crystal substrate
JP5477188B2 (en) Silicon wafer PN determination method
JP2009292654A (en) Method for pulling silicon single crystal
JP2010018499A (en) Method for producing single crystal
JP6729411B2 (en) Method for producing silicon single crystal
KR100375516B1 (en) Method for growing defect free silicon single crystal
JP7287521B2 (en) Method for measuring resistivity of raw material crystal produced by CZ method and method for producing FZ silicon single crystal
KR101252915B1 (en) Method for Manufacturing Single Crystal Ingot
JP6809568B2 (en) Manufacturing method of n-type silicon single crystal ingot and manufacturing method of n-type silicon wafer
Wang Resistivity distribution of silicon single crystals using codoping

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131112

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20140903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150619

R150 Certificate of patent or registration of utility model

Ref document number: 5767461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250