JP6682269B2 - Method for forming a doped silicon ingot with uniform resistance - Google Patents

Method for forming a doped silicon ingot with uniform resistance Download PDF

Info

Publication number
JP6682269B2
JP6682269B2 JP2015538521A JP2015538521A JP6682269B2 JP 6682269 B2 JP6682269 B2 JP 6682269B2 JP 2015538521 A JP2015538521 A JP 2015538521A JP 2015538521 A JP2015538521 A JP 2015538521A JP 6682269 B2 JP6682269 B2 JP 6682269B2
Authority
JP
Japan
Prior art keywords
silicon ingot
concentration
ingot
silicon
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015538521A
Other languages
Japanese (ja)
Other versions
JP2016500641A (en
Inventor
ジョルディ、ベルマン
セバスティアン、デュボワ
ニコラス、アンジャルベール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of JP2016500641A publication Critical patent/JP2016500641A/en
Application granted granted Critical
Publication of JP6682269B2 publication Critical patent/JP6682269B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/22Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27FURNACES; KILNS; OVENS; RETORTS
    • F27DDETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00Arrangements of controlling devices
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27FURNACES; KILNS; OVENS; RETORTS
    • F27DDETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D21/00Arrangements of monitoring devices; Arrangements of safety devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/041Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Mining & Mineral Resources (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)

Description

本発明は、シリコンインゴット、より詳しくは一様な抵抗を有するシリコンインゴットを形成する方法に関する。   The present invention relates to silicon ingots, and more particularly to methods of forming silicon ingots having uniform resistance.

チョクラルスキー法は、単結晶シリコンインゴットの形成に一般的に使用される技術である。チョクラルスキー法は、原料と呼ばれる、ある量のシリコンをるつぼ中で融解させ、種からシリコンを再固化させることからなる。固体シリコンの結晶軸に対して配向した種を、先ず溶融したシリコン浴中に浸漬する。次いで、その種をゆっくり上に向かって引き上げる。こうして固体シリコンインゴットが、液体浴に原料を供給していく中で、次第に成長する。   The Czochralski method is a technique commonly used to form single crystal silicon ingots. The Czochralski method consists of melting a certain amount of silicon, called the raw material, in a crucible and resolidifying the silicon from the seeds. The seeds oriented with respect to the crystallographic axis of solid silicon are first immersed in a molten silicon bath. Then the seed is slowly pulled upwards. Thus, the solid silicon ingot gradually grows while supplying the raw material to the liquid bath.

シリコンは、その電気的抵抗を低減させるために、一般的にドーピングする。ドーパント、例えばホウ素及びリン、を結晶化の前に、溶融した原料中に、又は融解工程の前に原料中に、配合する。   Silicon is typically doped to reduce its electrical resistance. Dopants, such as boron and phosphorus, are compounded in the melted raw material before crystallization or in the raw material before the melting step.

チョクラルスキー引上げ法では、ドーパントが、偏析現象のために溶融したシリコン浴中に蓄積する傾向がある。固化の開始に対応するインゴットの区域は、固化の終わりにおける区域よりも、ドーパント濃度が低い。   In the Czochralski pulling method, the dopant tends to accumulate in the molten silicon bath due to the segregation phenomenon. The area of the ingot corresponding to the start of solidification has a lower dopant concentration than the area at the end of solidification.

つまり、シリコンインゴット中のドーパント濃度は、シリコンインゴットの結晶化中に、徐々に増加する。この結果、インゴットの高さ全体にわたって電気的抵抗が変化する。   That is, the dopant concentration in the silicon ingot gradually increases during crystallization of the silicon ingot. As a result, the electrical resistance changes over the height of the ingot.

しかし、抵抗が変化するシリコンインゴットの全体を使用することは困難である。例えば、太陽電池の製作には、一定の抵抗範囲が必要である。従って、インゴットの、抵抗が最も高い一端をスクラップにすることが一般的に行われている。   However, it is difficult to use the entire silicon ingot having a variable resistance. For example, fabrication of solar cells requires a certain resistance range. Therefore, it is common practice to scrape one end of the ingot with the highest resistance.

太陽電池の変換効率を改良するために、インゴットの高さのかなりの部分にわたって一様な抵抗を有するシリコンインゴットを形成することが意図されている。   To improve the conversion efficiency of solar cells, it is intended to form a silicon ingot with a uniform resistance over a significant portion of the height of the ingot.

文献米国特許出願公開第2007/0056504号には、溶融シリコン浴中のドーパント濃度を一定に維持しながら、一様な軸方向抵抗を有するシリコンインゴットを形成する技術が開示されている。抵抗の調整は、シリコン及びドーパントを浴に規則的な間隔で加えることにより、達成される。   Document US 2007/0056504 discloses a technique for forming a silicon ingot with uniform axial resistance while maintaining a constant dopant concentration in the molten silicon bath. Tailoring the resistance is accomplished by adding silicon and dopants to the bath at regular intervals.

この技術は、各添加工程で、インゴットを浴から取り出し、ドーパント及びシリコンが完全に融解するまで待たなければならないので、手間がかかる。   This technique is cumbersome because at each addition step the ingot has to be removed from the bath and wait for the dopant and silicon to completely melt.

ドーパントは粉体の、又は強くドーピングされたシリコンウェーハの形態で加える。これらの条件下で、ドーパントの添加は、シリコンの、他の不純物、特に金属性不純物による汚染を伴い、これは、光起電力用途には有害である。最後に、インゴットを引き上げた後、一様な抵抗が達成されていない場合、そのインゴットはスクラップにするか、又は循環使用される。   Dopants are added in the form of powder or heavily doped silicon wafers. Under these conditions, the addition of dopants is accompanied by contamination of the silicon with other impurities, especially metallic impurities, which is detrimental for photovoltaic applications. Finally, after pulling up the ingot, if no uniform resistance is achieved, the ingot is either scrapped or recycled.

文献KR2000021737には、シリコンインゴットの抵抗を一様にするための別の技術が記載されているが、軸方向ではなく、半径方向である。この第二の技術は、インゴットを中性子の強い線量で照射することからなり、それによって元素変換によりドーピングを行う。しかし、元素変換によるドーピングは、原子炉内でしか行えない。従って、大規模及び低コストには応用できない。   Document KR2000021737 describes another technique for making the resistance of a silicon ingot uniform, but in the radial direction rather than the axial direction. This second technique consists of irradiating the ingot with a strong dose of neutrons, which results in doping by elemental conversion. However, doping by element conversion can be performed only in a nuclear reactor. Therefore, it cannot be applied to large scale and low cost.

一様な電気的抵抗及び良好な冶金学的品質を有するシリコンインゴットを形成するための、簡単で経済的な方法を提供することが必要とされている。   There is a need to provide a simple and economical method for forming silicon ingots with uniform electrical resistance and good metallurgical quality.

この必要性は、変動する電気的抵抗を有し、格子間酸素を含むシリコンインゴットを用意すること、シリコンインゴットの異なる(種々の)区域における格子間酸素濃度を測定すること、異なる区域で創出されるべきサーマルドナー濃度を計算し、電気的抵抗の目標値に達すること、及びシリコンインゴットの異なる区域を、予め決められた時間アニーリングにかけ、サーマルドナーを形成することにより、達成される。各区域におけるアニーリング温度は、その区域のサーマルドナー及び格子間酸素濃度から、及びアニーリング時間から決定される。   This need is created in different areas by providing silicon ingots with varying electrical resistance and containing interstitial oxygen, measuring interstitial oxygen concentration in different (various) areas of the silicon ingot. This is accomplished by calculating the thermal donor concentration to be reached, reaching the electrical resistance target, and subjecting different areas of the silicon ingot to annealing for a predetermined amount of time to form the thermal donor. The annealing temperature in each zone is determined from the thermal donor and interstitial oxygen concentration in that zone and from the annealing time.

異なる区域は、好ましくはシリコンインゴットの高さ全体にわたって分布している。   The different zones are preferably distributed over the height of the silicon ingot.

この方法は、アニーリングを行う前に、インゴットの異なる区域をダイシングする工程をさらに含んでなる。   The method further comprises dicing different areas of the ingot prior to annealing.

アニーリング時間は、有利には、シリコンインゴットの異なる区域におけるアニーリング温度が400℃〜500℃になるように選択する。   The annealing time is advantageously chosen such that the annealing temperature in different areas of the silicon ingot is between 400 ° C and 500 ° C.

好ましい態様では、格子間酸素濃度は、予備アニーリングによりサーマルドナーを形成した後に、シリコンインゴットの異なる区域における電気的抵抗の変化を測定することにより、決定され、予備アニーリングにより形成されたサーマルドナーの量は、各区域におけるアニーリング温度を決定するために創出されるべきサーマルドナーの量から差し引く。   In a preferred embodiment, the interstitial oxygen concentration is determined by measuring the change in electrical resistance in different areas of the silicon ingot after forming the thermal donor by pre-annealing, and determining the amount of thermal donor formed by the pre-annealing. Subtract from the amount of thermal donors that should be created to determine the annealing temperature in each zone.

他の利点及び特徴は、本発明を制限しない、例示目的にのみ示す、添付の図面を参照しながら行う下記の、特別な態様の説明からより一層明らかになる。
図1は、結晶性シリコンインゴットの電気的抵抗を一様にする方法の各工程を示す。 図2は、図1の工程2の好ましい態様を示す。 図3は、単結晶シリコンインゴットの、インゴットの相対的高さに対する、格子間酸素濃度Cを示す。 図4は、図3のインゴットの初期抵抗及びインゴットに加えるべきアニーリング温度とインゴットの相対的高さの関係を示す。
Other advantages and features will become more apparent from the following description of particular embodiments, which are given for the purpose of illustration only, without limiting the invention, given below.
FIG. 1 shows the steps of a method for equalizing the electrical resistance of a crystalline silicon ingot. FIG. 2 shows a preferred embodiment of step 2 of FIG. FIG. 3 shows the interstitial oxygen concentration C 0 of the single crystal silicon ingot with respect to the relative height of the ingot. FIG. 4 shows the relationship between the initial resistance of the ingot of FIG. 3, the annealing temperature to be added to the ingot, and the relative height of the ingot.

(発明の好ましい実施態様の説明)
以下に提案する技術は、全インゴットで同じ目標抵抗に向かう傾向があるサーマルドナーを局所的に形成することにより、シリコンインゴットの抵抗を補正することにある。
(Description of preferred embodiments of the invention)
The technique proposed below consists in correcting the resistance of the silicon ingot by locally forming thermal donors that tend towards the same target resistance in all ingots.

チョクラルスキー法により得られる単結晶シリコンは、典型的には1017〜2×1018原子/cmの酸素、特に格子間酸素(即ち、結晶格子の格子間位置を占有する酸素原子)を含む。 Single crystal silicon obtained by the Czochralski method typically contains 10 17 to 2 × 10 18 atoms / cm 3 of oxygen, especially interstitial oxygen (that is, oxygen atoms occupying interstitial positions of the crystal lattice). Including.

しかし、350℃〜550℃の温度で、格子間酸素は、ダブルサーマルドナー(DDT)と呼ばれるクラスターを形成する。各サーマルドナーDDTは、2個の自由電子を発生させ、これが電気的抵抗の変動を引き起こす。   However, at temperatures of 350 ° C to 550 ° C, interstitial oxygen forms clusters called double thermal donors (DDT). Each thermal donor DDT produces two free electrons, which causes variations in electrical resistance.

電気的抵抗ρは、事実、2つのパラメーター、即ち大多数の自由電荷キャリヤーの濃度及びこれらのキャリヤーの移動度μ、により変動し、これらは、ダブルサーマルドナーの濃度NDDTによって異なる。その一般的な式は、下記の通りである。
式中、qは、電気素量(q=1.6×10−19C)である。
The electrical resistance ρ, in fact, depends on two parameters, the concentration of the majority of the free charge carriers and the mobility μ of these carriers, which depend on the concentration N DDT of the double thermal donor. The general formula is:
In the formula, q is an elementary charge (q = 1.6 × 10 −19 C).

p−ドーピングされたシリコンでは、大多数の自由電荷キャリヤー(正孔)の数が、シリコン中に埋め込まれたアクセプター型のドーパント不純物、例えばホウ素原子(B)、の量により決定される。その場合、m=[B]である。   In p-doped silicon, the majority of free charge carriers (holes) is determined by the amount of acceptor-type dopant impurities, such as boron atoms (B), embedded in the silicon. In that case, m = [B].

他方、n−型シリコンでは、自由電荷キャリヤー(電子)の数が、ドナー型のドーパント不純物、例えばリン原子(P)、の量により決定される。その場合、m=[P]である。   On the other hand, in n-type silicon, the number of free charge carriers (electrons) is determined by the amount of donor-type dopant impurities such as phosphorus atoms (P). In that case, m = [P].

熱処理の後、各サーマルドナーは、2個の電子(サーマルドナーの「二重」特性)を放出する。自由電荷キャリヤー濃度は、下記の様式で修正され、即ち
n型シリコンでは、
であり、p型シリコンでは、
である。
After thermal treatment, each thermal donor emits two electrons, the "double" character of the thermal donor. The free charge carrier concentration is modified in the following manner: for n-type silicon:
And with p-type silicon,
Is.

従って、サーマルドナーDDTの形成後、電子濃度を、n型シリコンに対してNDDT濃度を2倍にすることにより、増加させる。p型シリコンでは、正孔濃度は、電荷のリバランシングに続いてNDDT濃度を2倍にすることにより、減少させる。 Therefore, after formation of the thermal donor DDT, the electron concentration is increased by doubling the N DDT concentration with respect to the n-type silicon. In p-type silicon, hole concentration is reduced by doubling the N DDT concentration following charge rebalancing.

移動度μは、材料中で、電界の作用により、電荷キャリヤーの変位する能力を意味する。シリコン中で電子の、及び正孔の移動度は、材料(T')の温度及びドナー及び/又はアクセプター型のドーパントの濃度によって異なる。   Mobility μ refers to the ability of a charge carrier to displace in a material by the action of an electric field. Electron and hole mobilities in silicon depend on the temperature of the material (T ′) and the concentration of donor and / or acceptor type dopants.

サーマルドナーDDT(これは、ドナー型のドーパントである)を考慮して、移動度μは、下記の関係式により表わされる。
は、外界温度に対して正規化したシリコンの温度である(T=T'/300)。NA/Dは、イオン化されたアクセプタードーパント不純物の濃度N及び/又はドナードーパント不純物の濃度N(例えば、ホウ素とリン)である。パラメーターμmax、μmin、Nref、α、β1、β2、β3、β4は、下記の表に、シリコンにおける電荷キャリヤーの2つの型に関して示す。
Considering the thermal donor DDT (which is a donor type dopant), the mobility μ is represented by the following relational expression.
T n is the temperature of silicon normalized to the ambient temperature (T n = T ′ / 300). N A / D is the ionized acceptor dopant impurity concentration N A and / or the donor dopant impurity concentration N D (eg, boron and phosphorus). The parameters μ max , μ min , N ref , α, β1, β2, β3, β4 are given in the table below for the two types of charge carriers in silicon.

上記の関係式(1)〜(4)は、シリコンの電気抵抗ρと、シリコンの熱処理又はアニーリングにより発生したダブルサーマルドナーの濃度NDDTの間の依存性を表す。 The above relational expressions (1) to (4) represent the dependence between the electrical resistance ρ of silicon and the concentration N DDT of the double thermal donor generated by the heat treatment or annealing of silicon.

従って、サーマルドナー形成現象を、シリコンインゴットの電気的抵抗の補正に応用することを提案する。   Therefore, it is proposed to apply the thermal donor formation phenomenon to the correction of the electrical resistance of the silicon ingot.

図1は、電気的抵抗がほとんど一様であるシリコンインゴットを得るための方法の工程F1〜F5を示す。   FIG. 1 shows steps F1 to F5 of the method for obtaining a silicon ingot having an almost uniform electrical resistance.

第一工程F1で、電気的抵抗が変動する結晶性シリコンインゴットを用意する。結晶性シリコンインゴットは、縦方向寸法、つまりその高さ、が最小約1センチメートル〜数メートルまでである。このインゴットは、好ましくはチョクラルスキー(Cz単結晶シリコン)引上げ法により溶融シリコン浴から得られる。方向性固化により得られるシリコンインゴットも使用できる。この種のシリコンは、事実、Cz単結晶シリコンと同様に、サーマルドナーの形成に必要な酸素を含む。   In the first step F1, a crystalline silicon ingot whose electric resistance fluctuates is prepared. Crystalline silicon ingots have a minimum vertical dimension, or height, of about 1 centimeter to a few meters. The ingot is preferably obtained from the molten silicon bath by the Czochralski (Cz single crystal silicon) pulling method. A silicon ingot obtained by directional solidification can also be used. This type of silicon, in fact, contains oxygen necessary for the formation of thermal donors, similar to Cz single crystal silicon.

酸素に加えて、インゴットのシリコンは、ドーパント、例えばホウ素及び/又はリン、を含むことができる。これらのドーパントは、インゴットの引上げ前に溶融シリコン原料に加えられるか、又は最初から原料中に、即ち融解工程の前に、存在する。結晶化が完了すると、ドーパントは、インゴット中に不均質に分布し、これが電気的抵抗の、例えばファクター10までの、大きな変動をもたらす。   In addition to oxygen, the silicon of the ingot may contain dopants such as boron and / or phosphorus. These dopants are added to the molten silicon feedstock prior to pulling the ingot, or are present in the feedstock from the beginning, ie prior to the melting step. When crystallization is complete, the dopant is non-uniformly distributed in the ingot, which leads to large variations in electrical resistance, for example up to a factor of 10.

敢えてドーピングされていないチャージから結晶化されたシリコンインゴットも使用できる。その場合、インゴットのスケールにおける電気的抵抗の変動は、シリコン精製工程で除去されなかった残留ドーパントによるものであるか、又は結晶化の際に形成されたサーマルドナーによるものである(しかし、その量は、方法の残りの部分の結果ではない)。電気的抵抗は、初期は高いが(典型的には、100Ω.cm〜1000Ω.cm)、続いてサーマルドナーの形成により、自由電子が発生するためにこの抵抗が低下する。こうしてシリコンにドーパントを添加する操作は回避され、それによって、炭素又は金属元素によるシリコンの汚染が制限される。   Silicon ingots crystallized from undoped charges can also be used. In that case, the variation in electrical resistance on the scale of the ingot is due to the residual dopants that were not removed during the silicon refining process, or due to the thermal donors formed during crystallization (but their amount). Is not the result of the rest of the method). The electrical resistance is initially high (typically 100 Ω.cm to 1000 Ω.cm), but subsequent formation of thermal donors reduces this resistance due to the generation of free electrons. Doping the silicon with dopants is thus avoided, which limits the contamination of the silicon with carbon or metallic elements.

工程F2は、シリコンインゴットの異なる区域における、格子間酸素濃度の測定からなる。これらの区域は、好ましくはインゴットの高さ全体にわたって分布する。高さは、シリコンが固化する軸に沿った、インゴットの寸法として定義される。従って、この好ましい態様では、一様な軸方向の電気的抵抗を得ようとしている。   Step F2 consists of measuring the interstitial oxygen concentration in different areas of the silicon ingot. These areas are preferably distributed over the height of the ingot. Height is defined as the dimension of the ingot along the axis at which the silicon solidifies. Therefore, this preferred embodiment seeks to obtain a uniform axial electrical resistance.

格子間酸素濃度(以下、Cとする)は、フーリエ変換赤外分光法(全ロッドFTIR)によりインゴットの高さ全体にわたって測定することができる。この技術により、シリコンにおける赤外放射線の、この放射線の波長に対する吸収を測定することができる。しかし、格子間酸素は、この吸収に対して寄与する。従って、濃度Cを吸収測定から推定することができる。 The interstitial oxygen concentration (hereinafter referred to as C 0 ) can be measured by Fourier transform infrared spectroscopy (whole rod FTIR) over the entire height of the ingot. This technique makes it possible to measure the absorption of infrared radiation in silicon for the wavelength of this radiation. However, interstitial oxygen contributes to this absorption. Therefore, the concentration C 0 can be estimated from the absorption measurement.

やはりサーマルドナーの形成に基づく第二の技術により、シリコンにおける酸素濃度Cを測定することができる。この技術は、仏国特許出願公開第1003510号に、シリコンウェーハの酸素マッピングを行うことに関して詳細に記載されている。ここでは、インゴット規模で有利な様式で応用する。 A second technique, also based on the formation of thermal donors, allows the oxygen concentration C 0 in silicon to be measured. This technique is described in detail in French patent application FR 1003510 for performing oxygen mapping of silicon wafers. Here we apply in an advantageous manner on an ingot scale.

図2は、この好ましい態様を詳細に示す。濃度Cを測定する工程F2は、幾つかの準工程F20〜F24に分割することができる。 FIG. 2 details this preferred embodiment. The step F2 of measuring the concentration C 0 can be divided into several sub-steps F20 to F24.

F20では、外界温度における初期電気的抵抗を、シリコンインゴットの各区域で測定する。   At F20, the initial electrical resistance at ambient temperature is measured in each zone of the silicon ingot.

次いで、準工程F21で、シリコンインゴットを、予備熱処理にかけ、ダブルサーマルドナー(DDT)を形成する。インゴットの電気的抵抗を均質にするように設計された第二アニーリングとは異なり、この第一アニーリングの温度は、インゴット中で一定である。この温度は、好ましくは350℃〜500℃である。   Then, in a sub-process F21, the silicon ingot is subjected to a preliminary heat treatment to form a double thermal donor (DDT). Unlike the second anneal, which is designed to homogenize the electrical resistance of the ingot, the temperature of this first anneal is constant in the ingot. This temperature is preferably 350 ° C to 500 ° C.

このアニーリングの後、例えば4点法(Van der Pauw法)により、電気的抵抗を外界温度でインゴットの各区域で測定する(準工程F22)。   After this annealing, the electrical resistance is measured in each zone of the ingot at the ambient temperature by, for example, the four-point method (Van der Pauw method) (quasi-process F22).

抵抗の変動は、サーマルドナーの形成に起因するので、この予備アニーリングにより形成されるサーマルドナーの濃度NDDT'は、そこから準工程F23で推定される。関係式(1)がこの目的に使用される。 Since the resistance variation is due to the formation of the thermal donor, the concentration N DDT ′ of the thermal donor formed by this preliminary annealing is estimated therefrom in the sub-step F23. Relational expression (1) is used for this purpose.

最後に、工程F24で、各測定区域の酸素濃度Cが、濃度NDDT'から、及び予備アニーリング時間から決定される。異なるアニーリング時間及び温度に対する濃度Cを与えるチャートを使用するのが有利である。 Finally, in step F24, the oxygen concentration C 0 of each measurement zone is determined from the concentration N DDT ′ and from the pre-annealing time. It is advantageous to use a chart that gives the concentration C 0 for different annealing times and temperatures.

図1の工程F3で、電気的抵抗の目標値ρに達するための、インゴットの各区域で創出すべきダブルサーマルドナーNDDTの濃度を計算する。初期抵抗はインゴット中で変動するので、発生すべきサーマルドナーの量は、インゴットの高さに応じて同じではない。 In step F3 of FIG. 1, the concentration of the double thermal donor N DDT to be created in each zone of the ingot in order to reach the target value of electrical resistance ρ T is calculated. Since the initial resistance varies in the ingot, the amount of thermal donor to be generated is not the same depending on the height of the ingot.

この計算は、抵抗ρを、ダブルサーマルドナーの濃度NDDTに結びつける上記の関係式(1)〜(4)を使用する(関係式(1)でρ(NDDT)をρにより置き換える)。インゴットの異なる区域におけるドーパント不純物濃度N及びNをさらに知る必要がある。これらの濃度が既知でない場合(インゴット製造業者は、一般的にインゴットの全体にわたるドーピングプロファイルを確立している)、これらの濃度は予備工程で、例えば各区域における初期抵抗を測定することにより、決定することができる。 This calculation uses the above relational expressions (1) to (4) that connect the resistance ρ to the concentration N DDT of the double thermal donor (replace ρ (N DDT ) by ρ T in the relational expression (1)). Further knowledge of the dopant impurity concentrations N A and N D in different areas of the ingot is needed. If these concentrations are not known (the ingot manufacturer has generally established a doping profile throughout the ingot), these concentrations are determined in a preliminary step, for example by measuring the initial resistance in each zone. can do.

抵抗の目標値ρは、シリコンインゴットの意図する用途によって選択され、例えば太陽電池の製作では、0.5Ω.cm〜10Ω.cmである。 The target value ρ T of the resistance is selected according to the intended use of the silicon ingot. For example, in the production of solar cells, 0.5Ω. cm to 10 Ω. cm.

工程F3が完了したら、シリコンインゴットの各区域に対して格子間酸素濃度の値C及びサーマルドナー濃度の値NDDTが、得られる。 Upon completion of step F3, an interstitial oxygen concentration value C 0 and a thermal donor concentration value N DDT are obtained for each zone of the silicon ingot.

工程F4は、工程F3で計算したサーマルドナー濃度NDDTを得るのに必要なアニーリング温度Tを、予め決められたアニーリング時間tに対して、計算することからなる。論文["Unified model for formation kinetics of oxygen thermal donors in silicon"; K. Wada, Physical Review B, Vol. 30, No. 10, 1984]から得た数学的モデルを、ここで使用する。この論文には、サーマルドナーの形成速度論対アニーリング温度Tの関係が記載されている。この数学的モデルは、下記の通りである。
式中、
・Cは、格子間酸素濃度である。
・tは、アニーリング時間である。
・A及びBは、当業者によって決定される定数であり、特にそれぞれ約5.6×10−6及び5.1×10−5、より詳しくは、それぞれ5.6×10−6及び5.1×10−5である。
・nは、アニーリング温度における電子含有量であり、n型シリコンでは
に等しく、
p型シリコンでは
に等しく、nは、シリコン中の固有キャリヤー濃度であり、下記の関係式により与えられ、
式中、kは、ボルツマン定数を表す。
・Dは、格子間酸素拡散係数であり、下記の式により表わされる。
・Egは、アニーリング温度T(Kで表す)によるバンドギャップエネルギーである。
Step F4 consists of calculating the annealing temperature T required to obtain the thermal donor concentration N DDT calculated in step F3, for a predetermined annealing time t. The mathematical model obtained from the paper ["Unified model for formation kinetics of oxygen thermal donors in silicon"; K. Wada, Physical Review B, Vol. 30, No. 10, 1984] is used here. This paper describes the relationship between the thermal donor formation kinetics and the annealing temperature T. This mathematical model is as follows.
Where:
-C0 is the interstitial oxygen concentration.
• t is the annealing time.
A and B are constants determined by a person skilled in the art, in particular about 5.6 × 10 −6 and 5.1 × 10 −5 , respectively, more specifically 5.6 × 10 −6 and 5. It is 1 × 10 −5 .
-N is the electron content at the annealing temperature, and for n-type silicon
Equal to
With p-type silicon
Equally, n i is the intrinsic carrier concentration in silicon is given by the equation below,
In the formula, k B represents a Boltzmann constant.
D i is an interstitial oxygen diffusion coefficient and is represented by the following equation.
Eg is the bandgap energy according to the annealing temperature T (represented by K).

関係式(5)は、サーマルドナー濃度NDDTをアニーリング温度T、格子間酸素濃度C及びアニーリング時間tに結び付ける。従って、秒で表すアニーリング時間tは、下記の関係式により表わされる。
Relational expression (5) links the thermal donor concentration N DDT to the annealing temperature T, the interstitial oxygen concentration C 0, and the annealing time t. Therefore, the annealing time t expressed in seconds is expressed by the following relational expression.

濃度C及びNDDTが既知であるので、好適なアニーリング時間tを簡単に選択して、関係式(5)により各測定区域におけるアニーリング温度Tを得る。時間tは、各区域が一緒に熱処理されるので、インゴットの全区域で同一である。時間tは、異なる区域におけるアニーリング温度Tが550℃を超えないように選択する。この温度を超えると、サーマルドナーは形成されない。反対に、サーマルドナーは分解し始める。 Since the concentrations C 0 and N DDT are known, a suitable annealing time t is simply chosen to obtain the annealing temperature T in each measurement zone according to the relation (5). The time t is the same for all zones of the ingot as each zone is heat treated together. The time t is chosen such that the annealing temperature T in the different zones does not exceed 550 ° C. Above this temperature, thermal donors are not formed. On the contrary, the thermal donor begins to decompose.

工程F4で計算された温度Tが550℃を超えると、時間tは増加し、異なる区域のために計算された温度値Tが、350〜550℃の温度範囲に低下する。アニーリング時間tの値は、好ましくは異なる区域の温度が、上記のモデルが最も正確である温度範囲400℃〜500℃になるように選択する。   If the temperature T calculated in step F4 exceeds 550 ° C., the time t increases and the temperature value T calculated for the different zones decreases to the temperature range of 350-550 ° C. The value of the annealing time t is preferably chosen such that the temperatures of the different zones are in the temperature range 400 ° C. to 500 ° C. where the above model is most accurate.

酸素濃度Cが、予備アニーリング(図2)の後、抵抗変動から決定されている場合、サーマルドナーは、すでに発生している。第二アニーリングの温度Tの計算は、これを考慮しなければならない(そうでなければ、650℃を超える温度で、理想的には1時間、別のアニーリングを行い、これらのドナーを排除しなければならない)。その場合、温度Tの計算を行うために、第一アニーリングにより発生したサーマルドナーの濃度NDDT'(工程F23で測定)は、濃度NDDT(工程F3で測定)から差し引く。この、創出するために残っているサーマルドナーの量の計算は、本来、インゴットの各測定区域ごとに行う。 If the oxygen concentration C 0 is determined from the resistance variation after pre-annealing (FIG. 2), thermal donors have already occurred. The calculation of the temperature T of the second anneal must take this into account (otherwise, another anneal at temperatures above 650 ° C., ideally for 1 hour, should eliminate these donors. Must be). In that case, in order to calculate the temperature T, the concentration N DDT ′ (measured in step F23) of the thermal donor generated by the first annealing is subtracted from the concentration N DDT (measured in step F3). The calculation of the amount of the thermal donor remaining for creating is originally performed for each measurement area of the ingot.

種々の温度が計算された後、シリコンインゴットは、工程F5で最終アニーリングを受け(図1)、ほとんど一様な抵抗を得る。温度勾配は、各区域がその温度Tになるように、インゴットの異なる区域間に適用される。   After the various temperatures have been calculated, the silicon ingot undergoes a final anneal in step F5 (FIG. 1) to obtain an almost uniform resistance. A temperature gradient is applied between different zones of the ingot such that each zone is at its temperature T.

好ましい態様では、インゴットの異なる区域は、最終アニーリングを行う前に、ダイシングする。インゴットは、例えば高さ約20〜40cmの、4又は5個の部分にダイシングする。アニーリング用に使用する炉は、幾つかの温度区域を含んでなり、インゴットの各部分を、特定温度の区域に配置する。   In a preferred embodiment, different areas of the ingot are diced prior to final annealing. The ingot is diced into, for example, 4 or 5 parts having a height of about 20 to 40 cm. The furnace used for annealing comprises several temperature zones, each part of the ingot being placed in a zone of a specific temperature.

特別な態様では、工程F1で与えられるシリコンインゴットは、半径方向で均質な酸素原子濃度Cを含むことができる。従って、本方法により製造されるインゴットは、有利には、縦方向および半径方向の両方で抵抗が均質である。さらに、本方法は、半径方向でシリコンインゴット中の酸素原子濃度Cを均質にする一つ以上の追加工程を含むことができる。 In a special aspect, the silicon ingot provided in step F1 can comprise a radially homogeneous oxygen atom concentration C 0 . Therefore, the ingot produced by the method is advantageously homogeneous in resistance both longitudinally and radially. Further, the method may include one or more additional steps to homogenize the oxygen atom concentration C 0 in the silicon ingot in the radial direction.

インゴットの電気的抵抗を補正する方法は、シリコンのドーピング型、p型又はn型に適用できる。n型ドーピングの場合、サーマルドナーの形成により、大多数の電荷キャリヤー、即ち電子の数が増加する。その結果、抵抗が減少する。他方、p型ドーピングの場合、サーマルドナーにより発生する電子がシリコンの正孔を相殺するので、抵抗が増加する。   The method for correcting the electrical resistance of the ingot can be applied to silicon doping type, p-type or n-type. In the case of n-type doping, the formation of thermal donors increases the number of majority charge carriers, or electrons. As a result, the resistance is reduced. On the other hand, in the case of p-type doping, the electrons generated by the thermal donor cancel the holes of silicon, so that the resistance increases.

それでも、シリコン結晶化の前に、シリコンを強くドーピングすることにより、弱い(及び一定の)電気的抵抗が得られる。弱く、均質な抵抗を有するインゴットは、太陽電池を製造するのに有利に使用できる。有利な様式では、この方法を使用して、シリコンインゴットを製造できると共に、このインゴットをダイシングすることにより、1〜10Ω.cmの抵抗を有するウェーハを製作することができる。   Nevertheless, weak (and constant) electrical resistance is obtained by heavily doping silicon prior to silicon crystallization. Ingots with weak and uniform resistance can be advantageously used to make solar cells. In an advantageous manner, this method can be used to produce silicon ingots and by dicing the ingots, 1-10 Ω. Wafers with a resistance of cm can be produced.

さらに、インゴット中に最初にあった正孔より多くの電子を創出することにより、及びそのようなインゴットの抵抗を一定にすることにより、pドーピングをnドーピングに変換することができる。   In addition, p-doping can be converted to n-doping by creating more electrons than there were initially holes in the ingot and by keeping the resistance of such an ingot constant.

nドーピングされたシリコンでは、外界温度で、アニーリングにより形成されたサーマルドナーの一部が、シングルサーマルドナーであることに注意すべきである。シングルサーマルドナーは、ダブルサーマルドナーに対する2個の代わりに、単一の電子を発生する。   It should be noted that in n-doped silicon, at ambient temperature, some of the thermal donors formed by annealing are single thermal donors. Single thermal donors generate a single electron instead of two for double thermal donors.

シングルサーマルドナー単体の量は、濃度mが5×1015cm−3未満である場合、無視できる。その場合、サーマルドナーの全てが二重であると推定でき、関係式(1)、(2)及び(4)が適用できる。 The amount of the single thermal donor alone can be ignored when the concentration m is less than 5 × 10 15 cm −3 . In that case, it can be estimated that all of the thermal donors are double, and the relational expressions (1), (2) and (4) can be applied.

他方、濃度mが5×1015cm−3より大きい場合、好ましくはこれらのシングルサーマルドナーを考慮して、サーマルドナー濃度(工程F3)を計算し、次いで各区域のアニーリング温度を計算する(工程F4)。 On the other hand, if the concentration m is greater than 5 × 10 15 cm −3 , then the thermal donor concentration (step F3) is calculated, preferably taking these single thermal donors into account, and then the annealing temperature of each zone is calculated (step F4).

一方で、自由電荷キャリヤー濃度mを与える関係式(2)は、下記のように修正する。
式中、NSDTは、シングルサーマルドナーの濃度である。
On the other hand, the relational expression (2) that gives the free charge carrier concentration m is modified as follows.
Where N SDT is the concentration of a single thermal donor.

他方、移動度μの関係式(4)も修正される。
On the other hand, the relational expression (4) of the mobility μ is also corrected.

アニーリング工程を行う時に形成されるサーマルドナー濃度の計算は、今後は、2つの未知数、ダブルサーマルドナーの濃度NDDT及びシングルサーマルドナーの濃度NSDTを含む(関係1→ρ(NDDT、NSDT)=ρ)。従って、未知数NDDT及びNSDTを結び付ける第二の等式が、後者を決定するのに必要である。 Calculation of the thermal donor concentration formed when performing the annealing step will now include two unknowns, the double thermal donor concentration N DDT and the single thermal donor concentration N SDT (relationship 1 → ρ (N DDT , N SDT ) = Ρ T ). Therefore, a second equation linking the unknowns N DDT and N SDT is needed to determine the latter.

第二の等式は、外界温度Tで計算した濃度NDDT及びNSDTの比により与えられる。この比は、下記のように記載される。
式中、Eは、サーマルドナー(伝導帯下の150meVで)により導入される深エネルギーレベルであり、Eは、フェルミ準位
であり、kは、ボルツマン定数である。
The second equation is given by the ratio of the concentrations N DDT and N SDT calculated at the ambient temperature T a . This ratio is described below.
Where E 2 is the deep energy level introduced by the thermal donor (at 150 meV below the conduction band) and E F is the Fermi level.
And k B is the Boltzmann constant.

等式(1)、(2')、(4')及び(4”)のシステムを解くことにより、シングルサーマルドナー濃度NSDT及びダブルサーマルドナー濃度NDDTの両方が決定される。目標抵抗値ρに達するために、アニーリングの際に形成されるべきサーマルドナーの総濃度NDT=NSDT+NDDTを、そこから推定する。 By solving the system of equations (1), (2 ′), (4 ′) and (4 ″), both the single thermal donor concentration N SDT and the double thermal donor concentration N DDT are determined. The total concentration of thermal donors NDT = N SDT + N DDT to be formed during annealing to reach ρ T is estimated therefrom.

次いで、総濃度NDTを、工程F4における温度の計算に使用する。言い換えれば、式(5)で、ダブルサーマルドナー濃度NDDTは、前もって計算された総濃度NDTにより置き換えられる。 The total concentration NDT is then used to calculate the temperature in step F4. In other words, in equation (5), the double thermal donor concentration N DDT is replaced by the total concentration N DT calculated in advance.

上記の内容に示すように、シングルサーマルドナーを考慮して、インゴットの最終電気的抵抗と、最初に設定された抵抗の目標値との間の差は、最少に抑えられる。これによって本方法の精度が向上する。   As indicated above, the difference between the final electrical resistance of the ingot and the initially set resistance target value is minimized, taking into account the single thermal donor. This improves the accuracy of the method.

図1による方法及びその代わりとなる態様は、好ましくはシリコンインゴットの高さ全体にわたって実行される。このようにして、スクラップになる商品が回避される。先行技術の方法と異なり、固化が完了した後、それらの抵抗を補正することにより、廃棄されるインゴットの循環使用が可能である。   The method according to FIG. 1 and its alternative embodiments are preferably carried out over the entire height of the silicon ingot. In this way, scrap products are avoided. Unlike prior art methods, it is possible to recycle discarded ingots by correcting their resistance after solidification is complete.

図3及び4は、図1の方法の代表的な態様を例示する。使用するインゴットは、チョクラルスキー法により、リン(N=[P]=1015cm)を含有するシリコン原料から結晶化された。そのようなインゴットは、光起電力工業で標準である。 3 and 4 illustrate exemplary aspects of the method of FIG. Ingot to be used by the Czochralski method, it was crystallized from silicon raw material containing phosphorus (N D = [P] = 10 15 cm 3). Such ingots are standard in the photovoltaic industry.

軸方向抵抗が1Ω.cm(ρ=1Ω.cm)であり、アニーリング時間tが1時間で固定されている(この時間が短い程、アニーリング温度は高くなる)インゴットを得るのが望ましい。 Axial resistance is 1Ω. cm (ρ T = 1Ω.cm), and it is desirable to obtain an ingot in which the annealing time t is fixed at 1 hour (the shorter the time, the higher the annealing temperature).

図3は、インゴットの高さ全体にわたって測定した濃度Cを示す。ここで高さは、インゴットの、固化の開始に相当する末端に対して計算し、全高の百分率(相対的高さ)で表す。 FIG. 3 shows the concentration C 0 measured over the height of the ingot. Here the height is calculated relative to the end of the ingot which corresponds to the start of solidification and is expressed as a percentage of the total height (relative height).

図4は、シリコンインゴットの初期電気的抵抗(左側のy軸)とインゴットの相対的高さの関係を示す。目標抵抗ρは、破線で示す。電気的抵抗は、2Ω.cm〜約12Ω.cmの間で変化することが観察される。 FIG. 4 shows the relationship between the initial electrical resistance of the silicon ingot (left y-axis) and the relative height of the ingot. The target resistance ρ T is shown by a broken line. The electrical resistance is 2Ω. cm to about 12 Ω. It is observed to vary between cm.

このプロット及び関係式(1)〜(4)を使用して、抵抗を1Ω.cmに下げるのに創出すべきサーマルドナーの量を計算することが可能である。   Using this plot and the relations (1) to (4), the resistance is set to 1Ω. It is possible to calculate the amount of thermal donor that should be created to bring down to cm.

サーマルドナー濃度NDDT及び酸素濃度Cを知ることにより、インゴットに加えるべきアニーリング温度プロファイルTを決定できる(関係式(5))。このプロファイルは、リンドーピングされたインゴットの例で、図4(右側のy軸)でも示されている。 By knowing the thermal donor concentration N DDT and the oxygen concentration C 0 , the annealing temperature profile T to be added to the ingot can be determined (relational expression (5)). This profile is an example of a phosphorus-doped ingot and is also shown in FIG. 4 (right y-axis).

この方法により得られるシリコンインゴット(又は、当てはまる場合、インゴットの部分)は、有利には、シリコンウェーハにスライスして太陽電池の形成に使用できる。これらのウェーハにおける電荷キャリヤーの寿命は長く、太陽電池、例えばヘテロ接合セル、の進歩した構造に特に好適である。   The silicon ingot (or part of the ingot, if applicable) obtained by this method can advantageously be sliced into silicon wafers and used to form solar cells. The long life of charge carriers in these wafers makes them particularly suitable for advanced structures in solar cells, eg heterojunction cells.

電荷キャリヤーの寿命は、シリコンの金属不純物(鉄、ニッケル、銅、等)が少ない程、長い。これは、「その場で」行われるドーピング、即ち強くドーピングされたウェーハ又は粉体の形態でドーパントを添加するのではなく、材料の内部でサーマルドナーを形成することにより達成される。   The life of charge carriers is longer the less metallic impurities of silicon (iron, nickel, copper, etc.). This is achieved by forming thermal donors inside the material, rather than by adding the dopant "in situ", ie in the form of a strongly doped wafer or powder.

無論、インゴット中の測定区域の数が大きい程、酸素濃度C(図3)、サーマルドナー濃度NDDT及び温度T(図4)測定のインゴット全高にわたる精度は高くなる。図1の方法が完了した後、ほとんど平らな抵抗プロファイルが、目標抵抗ρのレベルで得られる。 Of course, the greater the number of measurement areas in the ingot, the higher the accuracy of the oxygen concentration C 0 (FIG. 3), thermal donor concentration N DDT and temperature T (FIG. 4) measurements over the ingot height. After the method of FIG. 1 is completed, a nearly flat resistance profile is obtained at the target resistance ρ T level.

関係式(1)〜(4)は、ドーピングの全てのタイプ、特に両タイプのドーパント、即ちアクセプター及びドナー、を同時に与える、いわゆる相殺されたシリコンに一般化することができる。初期自由電荷キャリヤー濃度は、アクセプター型N及びドナー型Nのドーパント不純物の濃度の差(絶対値で)に等しくなるのに対し、等式(3)におけるパラメーターNA/Dは、これらの濃度(N+N)の合計に等しい。 The relations (1) to (4) can be generalized to so-called offset silicon, which simultaneously provides all types of doping, in particular both types of dopants, acceptors and donors. The initial free charge carrier concentration is equal to the difference (in absolute value) in the concentration of the dopant impurities of the acceptor type N A and the donor type N D , whereas the parameter N A / D in equation (3) is Equal to the sum of the concentrations (N A + N D ).

我々が、異なる性質のアクセプタードーパントの存在下にある場合(例えばホウ素及びガリウム)、濃度Nは、これらのドーパントの濃度の合計に等しい(必要であれば、それらのそれぞれのイオン化係数により操作する)。同じことが、複数のドナードーパント(サーマルドナーを排除した)の場合、濃度Nにも当てはまる。 When we are in the presence of acceptor dopants of different nature (for example boron and gallium), the concentration N A is equal to the sum of the concentrations of these dopants (if necessary manipulated by their respective ionization factors). To). The same applies to the concentration N D for multiple donor dopants (excluding thermal donors).

Claims (7)

シリコンインゴットを形成する方法であって、
− 変動する電気的抵抗(ρ)を有し、格子間酸素を含むシリコンインゴットを用意する工程(F1)と、
− 前記シリコンインゴットの、複数の異なる区域における前記格子間酸素濃度(C)を測定する工程(F2)と、
− 前記シリコンインゴットの、複数の異なる区域の、それぞれの区域で創出されるべきサーマルドナー濃度(NDDT、NDT)を、シリコンインゴット中のそれぞれの区域における電気抵抗値が均一になるように計算する工程であって、それぞれの区域における電気抵抗値がほぼ同じであり、かつ0.5Ωcm〜10Ωcmの範囲内とする計算をする工程(F3)と、
− 前記シリコンインゴットの、複数の異なる区域におけるアニーリング温度(T)を決定する工程(F4)であって、前記区域の前記サーマルドナーの濃度(NDDT、NDT)及び格子間酸素濃度(C)から、及びアニーリング時間から決定される工程と、 − 前記シリコンインゴットの前記複数の異なる区域のそれぞれの区域を、アニーリングにかけ、前記サーマルドナーを形成し、シリコンインゴットのそれぞれの区域の電気抵抗値を均一にする工程(F5)であって、前記複数の異なる区域のそれぞれの区域について、前記アニーリングが前記アニーリング温度と前記アニーリング時間によって決定される、
シリコンインゴットを形成する方法。
A method of forming a silicon ingot, comprising:
A step (F1) of preparing a silicon ingot having varying electrical resistance (ρ) and containing interstitial oxygen,
Measuring the interstitial oxygen concentration (C 0 ) in a plurality of different zones of the silicon ingot (F2),
Calculating the thermal donor concentration ( NDDT , NDT ) of each of the different zones of the silicon ingot to be created in each zone so that the electrical resistance value in each zone of the silicon ingot is uniform. And a step (F3) in which the electric resistance values in the respective areas are substantially the same and the calculation is made within the range of 0.5 Ωcm to 10 Ωcm.
- the silicon ingot, comprising the steps of: determining an annealing temperature (T) at a plurality of different zones (F4), the concentration of thermal donors (N DDT, N DT) of said zone and an interstitial oxygen concentration (C 0 ), And from the annealing time, each zone of the plurality of different zones of the silicon ingot is annealed to form the thermal donor and the electrical resistance of each zone of the silicon ingot is determined. A homogenizing step (F5), wherein for each zone of the plurality of different zones, the annealing is determined by the annealing temperature and the annealing time.
Method of forming a silicon ingot.
前記複数の異なる区域が前記インゴットの高さ全体にわたって分布している、請求項1に記載の方法。   The method of claim 1, wherein the plurality of different zones are distributed throughout the height of the ingot. 前記シリコンインゴットの前記異なる区域をアニーリングにかける工程(F5)のに、前記シリコンインゴットの前記異なる区域をダイシングする工程を含んでなる、請求項1または2に記載の方法。 The method of claim 1 or 2, comprising the step of dicing the different areas of the silicon ingot prior to the step of annealing the different areas of the silicon ingot (F5). 前記アニーリング時間(t)が、下記の関係式
から決定され、式中、
− NDDTが、前記計算されたサーマルドナー濃度であり、
− Cが、前記格子間酸素濃度であり、
− nが、前記アニーリング温度における電子含有量であり、
− A及びBが、当業者によって決定される定数であり、特にそれぞれ約5.6×10−6及び5.1×10−5、より詳しくは、それぞれ5.6×10−6及び5.1×10−5であり、
− Dが、前記格子間酸素の拡散係数である、請求項1〜3のいずれか一項に記載の方法。
The annealing time (t) is expressed by the following relational expression.
Determined in the formula,
-NDDT is the calculated thermal donor concentration,
-C 0 is the interstitial oxygen concentration,
-N is the electron content at the annealing temperature,
A and B are constants determined by a person skilled in the art, in particular about 5.6 × 10 −6 and 5.1 × 10 −5 , respectively, more particularly 5.6 × 10 −6 and 5. 1 × 10 −5 ,
-The method according to any one of claims 1 to 3, wherein D i is the diffusion coefficient of the interstitial oxygen.
前記アニーリング時間(t)が、前記シリコンインゴットの前記異なる区域における前記アニーリング温度(T)が400℃〜500℃になるように選択される、請求項1〜4のいずれか一項に記載の方法。   Method according to any one of claims 1 to 4, wherein the annealing time (t) is selected such that the annealing temperature (T) in the different zones of the silicon ingot is between 400 ° C and 500 ° C. . 前記格子間酸素濃度(C)が、予備アニーリングによりサーマルドナーを形成した後に、前記シリコンインゴットの前記異なる区域における電気的抵抗(ρ)の変化を測定することにより決定され、前記予備アニーリングにより形成されたサーマルドナーの濃度が、前記異なる区域の各区域におけるアニーリング温度(T)を決定するために創出されるべきサーマルドナーの濃度から差し引かれる、請求項1〜5のいずれか一項に記載の方法。 The interstitial oxygen concentration (C 0 ) is determined by measuring the change in electrical resistance (ρ) in the different areas of the silicon ingot after forming a thermal donor by pre-annealing, and forming by the pre-annealing. 6. The concentration of thermal donor created is subtracted from the concentration of thermal donor to be created to determine the annealing temperature (T) in each zone of the different zones, according to any one of claims 1-5. Method. 前記格子間酸素濃度が、フーリエ変換赤外分光法により測定される、請求項1〜5のいずれか一項に記載の方法。   The method according to claim 1, wherein the interstitial oxygen concentration is measured by Fourier transform infrared spectroscopy.
JP2015538521A 2012-10-23 2013-10-23 Method for forming a doped silicon ingot with uniform resistance Expired - Fee Related JP6682269B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1202826A FR2997096B1 (en) 2012-10-23 2012-10-23 PROCESS FOR FORMING A SILICON INGOT OF UNIFORM RESISTIVITY
FR1202826 2012-10-23
PCT/FR2013/000276 WO2014064347A1 (en) 2012-10-23 2013-10-23 Method for forming a doped silicon ingot of uniform resistivity

Publications (2)

Publication Number Publication Date
JP2016500641A JP2016500641A (en) 2016-01-14
JP6682269B2 true JP6682269B2 (en) 2020-04-15

Family

ID=47429858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015538521A Expired - Fee Related JP6682269B2 (en) 2012-10-23 2013-10-23 Method for forming a doped silicon ingot with uniform resistance

Country Status (6)

Country Link
US (1) US9938639B2 (en)
EP (1) EP2912215A1 (en)
JP (1) JP6682269B2 (en)
KR (1) KR20150074048A (en)
FR (1) FR2997096B1 (en)
WO (1) WO2014064347A1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463403B (en) * 2014-06-02 2020-05-05 胜高股份有限公司 Silicon wafer and method for producing same
FR3028266B1 (en) 2014-11-10 2016-12-23 Commissariat Energie Atomique PROCESS FOR MANUFACTURING ANY-TYPE MONOCRYSTALLINE SILICON BILGE WITH CONTROLLED OXYGEN THERMAL CONCENTRATION CONCENTRATION
FR3045831B1 (en) 2015-12-21 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives METHOD OF CALIBRATING A NIGHT OVEN USED TO FORM THERMAL DONORS
JP6569613B2 (en) * 2016-07-11 2019-09-04 株式会社Sumco Silicon wafer evaluation method and manufacturing method
FR3055563B1 (en) * 2016-09-08 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives METHOD OF SORTING SILICON PLATES according to their lifetime
FR3059821B1 (en) * 2016-12-05 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives TEMPERATURE MEASURING METHOD
JP6669133B2 (en) * 2017-06-23 2020-03-18 株式会社Sumco Method for predicting thermal donor generation behavior of silicon wafer, method for evaluating silicon wafer, and method for manufacturing silicon wafer
JP6878188B2 (en) * 2017-07-26 2021-05-26 グローバルウェーハズ・ジャパン株式会社 How to measure the resistivity of a silicon wafer
US11739437B2 (en) * 2018-12-27 2023-08-29 Globalwafers Co., Ltd. Resistivity stabilization measurement of fat neck slabs for high resistivity and ultra-high resistivity single crystal silicon ingot growth
EP4010519A4 (en) 2019-08-09 2023-09-13 Leading Edge Equipment Technologies, Inc. Producing a ribbon or wafer with regions of low oxygen concentration

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1003510A (en) 1947-01-15 1952-03-19 E Dervaux Ets Manufacturing process of valves for internal combustion engines
JPS58140132A (en) * 1982-02-16 1983-08-19 Toshiba Corp Manufacture of cz high resistance wafer
JPH0810695B2 (en) * 1986-10-02 1996-01-31 ソニー株式会社 Manufacturing method of semiconductor substrate
JPH085737B2 (en) * 1990-10-17 1996-01-24 コマツ電子金属株式会社 Semiconductor single crystal manufacturing equipment
DE4108394C2 (en) * 1991-03-15 1994-09-08 Komatsu Denshi Kinzoku Kk Method of manufacturing a silicon substrate for a semiconductor device
JPH04298042A (en) * 1991-03-27 1992-10-21 Komatsu Electron Metals Co Ltd Method of heat-treating semiconductor
JP2978607B2 (en) * 1991-09-17 1999-11-15 新日本製鐵株式会社 Method for producing silicon single crystal
JPH08133885A (en) * 1994-11-11 1996-05-28 Komatsu Electron Metals Co Ltd Production of semiconductor single crystal by continuous charge method
JPH10167892A (en) * 1996-12-13 1998-06-23 Komatsu Electron Metals Co Ltd Method for pulling silicon single crystal
KR20000021737A (en) 1998-09-30 2000-04-25 김영환 Stage for manufacturing semiconductor wafer
WO2000055397A1 (en) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and silicon wafer
KR100525463B1 (en) 2003-08-25 2005-11-04 재단법인서울대학교산학협력재단 Method for uniformizing a neutron magneticflux to the radial direction in the neutron transmutation doping technology
TWI290182B (en) * 2004-01-27 2007-11-21 Sumco Techxiv Corp Method for predicting precipitation behavior of oxygen in silicon single crystal, determining production parameter thereof, and storage medium storing program for predicting precipitation behavior of oxygen in silicon single crystal
WO2005076333A1 (en) * 2004-02-03 2005-08-18 Shin-Etsu Handotai Co., Ltd. Method for manufacturing semiconductor wafer and system for determining cut position of semiconductor ingot
EP1882057A2 (en) * 2005-05-19 2008-01-30 MEMC Electronic Materials, Inc. A high resistivity silicon structure and a process for the preparation thereof
US20070056504A1 (en) 2005-09-12 2007-03-15 Rexor Corporation Method and apparatus to produce single crystal ingot of uniform axial resistivity
JP4631717B2 (en) * 2006-01-19 2011-02-16 株式会社Sumco Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
JP2010062466A (en) * 2008-09-05 2010-03-18 Sumco Corp Silicon wafer for vertical silicon device and its manufacturing method, silicon single crystal, and vertical silicon device
FR2964459B1 (en) * 2010-09-02 2012-09-28 Commissariat Energie Atomique METHOD FOR MAPPING THE OXYGEN CONCENTRATION
FR2974180B1 (en) * 2011-04-15 2013-04-26 Commissariat Energie Atomique METHOD FOR DETERMINING THE INTERSTITIAL OXYGEN CONCENTRATION
JP5772553B2 (en) * 2011-12-06 2015-09-02 信越半導体株式会社 Method for evaluating silicon single crystal and method for producing silicon single crystal
FR3009380B1 (en) * 2013-08-02 2015-07-31 Commissariat Energie Atomique PROCESS FOR LOCATING A PLATELET IN ITS INGOT

Also Published As

Publication number Publication date
JP2016500641A (en) 2016-01-14
FR2997096B1 (en) 2014-11-28
FR2997096A1 (en) 2014-04-25
KR20150074048A (en) 2015-07-01
US20150284875A1 (en) 2015-10-08
US9938639B2 (en) 2018-04-10
WO2014064347A1 (en) 2014-05-01
EP2912215A1 (en) 2015-09-02

Similar Documents

Publication Publication Date Title
JP6682269B2 (en) Method for forming a doped silicon ingot with uniform resistance
KR102312204B1 (en) Method for controlling resistivity and n-type silicon single crystal
JP5772553B2 (en) Method for evaluating silicon single crystal and method for producing silicon single crystal
US9303332B2 (en) Silicon single crystal substrate and method of manufacturing the same
JP2008308383A (en) Method for manufacturing silicon single crystal
JP2012129308A (en) Method of manufacturing semiconductor wafer
CN106894093A (en) To for forming the method that the annealing furnace of Thermal donor is calibrated
US11078595B2 (en) Method of producing silicon single crystal ingot and silicon single crystal ingot
TWI746494B (en) Method for adjusting the resistivity of a semiconductor ingot during its manufacture
JP5817542B2 (en) Silicon substrate manufacturing method
TW201623703A (en) Method of fabrication of an ingot of n-type single-crystal silicon with a controlled concentration of oxygen-based thermal donors
JP4962406B2 (en) Method for growing silicon single crystal
JP5668786B2 (en) Method for growing silicon single crystal and method for producing silicon wafer
JP2017188507A (en) Method for manufacturing silicon epitaxial wafer
JP5724890B2 (en) Silicon single crystal wafer, method for evaluating in-plane uniformity of the amount of precipitated oxygen, method for producing silicon single crystal
CN111164241A (en) Method for growing single crystal silicon
JP2019019030A (en) Method for evaluating silicon single crystal and method for manufacturing silicon single crystal
JP6260485B2 (en) Epitaxial silicon wafer manufacturing method
Penhaso Martins Development of a method to determine oxygen distribution in industrial monocrystalline silicon ingots
Martins Development of a method to determine oxygen distribution in industrial monocrystalline silicon ingots
KR101494532B1 (en) The method of manufacturing master dopant using remain silicon melt
JP5805843B2 (en) Silicon single crystal substrate and manufacturing method thereof
Wang Quality evaluation of resistivity-controlled silicon crystals
WO2018012027A1 (en) Method for producing neutron-irradiated silicon single crystal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161021

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20161117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200325

R150 Certificate of patent or registration of utility model

Ref document number: 6682269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees