JP5767313B2

JP5767313B2 - 位相量子ビット

Info

Publication number: JP5767313B2
Application number: JP2013503788A
Authority: JP
Inventors: アーロンエー．ペセトスキー，; ジェイムスイー．バウムガードナー，; ルパートエム．ルウィス，
Original assignee: ノースロップグルムマンシステムズコーポレイション
Priority date: 2010-04-05
Filing date: 2011-03-29
Publication date: 2015-08-19
Anticipated expiration: 2031-03-29
Also published as: US9780764B2; EP2556538B1; US20110241765A1; AU2011238638A1; EP2556538A4; EP2556538A1; CA2795721A1; WO2011126831A1; JP2013526015A; CA2795721C; AU2011238638B2

Description

本発明は、概して、超電導体回路に関し、より具体的には、位相量子ビットに関する。

位相量子ビットは、本質的に、ＬＣ共振器であり、ジョセフソン接合を分路するインダクタから形成することができる。物理的ジョセフソン接合は、理想的ジョセフソン接合および分路キャパシタの２つの部分から成る。分路キャパシタは、ジョセフソン接合のキャパシタンスによって供給されることができ、インダクタンスは、インダクタと接合の動的インダクタンスの並列組み合わせによって供給されることができる。制御回路は、位相量子ビットに書き込むために採用され、読み出し回路は、位相量子ビットから読み出すために採用される。量子ビットのコヒーレンス時間は、共振回路の品質係数（Ｑ）によって、部分的に決定される。制御および読み出し回路は、共振回路に結合されるので、回路に負荷をかけ、品質係数（Ｑ）を低減させる。加えて、制御または読み出し回路内に存在するいかなる雑音も、共振回路に直接結合し、デコヒーレンスをもたらす。

ジョセフソン接合と関連付けられた誘電損失から生じるデコヒーレンスを低減させるために、量子コンピューティングコミュニティ内で定評のある技法はジョセフソン接合の内部キャパシタンスをエクスプリシット外部キャパシタと置換することである。これは、実質的に、接合の臨界電流密度を増加させ、一定臨界電流を維持するためにその面積を縮小することによって達成することができる。その結果、接合の動的インダクタンスは、一定のままであるが、キャパシタンスは、実質的に低減される。消失キャパシタンスは、外部分路キャパシタで補われる。本技法は、損失の多い接合によって生じる不良性能を改善するが、制御および読み出し回路に結合することによって生じる不良性能を改善することにはならない。

本発明の一側面では、位相量子ビットが提供される。位相量子ビットは、ジョセフソン接合と、ジョセフソン接合に結合された分散要素とを備え得る。分散要素は、位相量子ビットの容量成分および誘導成分を提供する。

本発明の別の側面では、量子回路が提供される。量子回路は、ジョセフソン接合と、ジョセフソン接合に結合された伝送ラインとを備えている位相量子ビットと、位相量子ビットをバイアスするために伝送ラインに結合された制御回路と、位相量子ビットを読み出すために伝送ラインに結合された読み出し回路とを備えている。伝送ラインは、位相量子ビットの容量成分および誘導成分を提供する。分路インピーダンスは、伝送ラインの第２の端部に結合され、伝送ラインの第１の端部は、ジョセフソン接合に結合される。

本発明のさらに別の側面では、位相量子ビットを形成する方法が提供される。方法は、ジョセフソン接合を形成することと、位相量子ビットの容量成分および誘導成分を提供する分散要素を形成することと、分散要素の第１の端部をジョセフソン接合に結合することとを含む。
本明細書は、例えば、以下の項目も提供する。
（項目１）
位相量子ビットであって、
ジョセフソン接合と、
前記ジョセフソン接合に結合された分散要素であって、前記分散要素は、前記位相量子ビットの容量成分および誘導成分を提供する、分散要素と
を備えている、位相量子ビット。
（項目２）
前記分散要素は、伝送ラインである、項目１に記載の位相量子ビット。
（項目３）
前記伝送ラインは、共平面導波路、スロットライン導波路、ストリップライン導波路、およびマイクロストリップ導波路のうちの１つである、項目２に記載の位相量子ビット。
（項目４）
前記分散要素の第２の端部に結合された分路インピーダンスをさらに備え、前記分散要素の第１の端部は、前記ジョセフソン接合に結合されている、項目１に記載の位相量子ビット。
（項目５）
前記分路インピーダンスは、短絡である、項目４に記載の位相量子ビット。
（項目６）
前記分路インピーダンスは、開路である、項目４に記載の位相量子ビット。
（項目７）
前記分路インピーダンスは、キャパシタ、インダクタ、伝送ライン、および第２のジョセフソン接合のうちの少なくとも１つである、項目４に記載の位相量子ビット。
（項目８）
前記位相量子ビットをバイアスするために前記分散要素に結合された制御回路と、前記位相量子ビットを読み出すために前記分散要素に結合された読み出し回路とをさらに備えている、項目１に記載の位相量子ビット。
（項目９）
前記制御回路および／または前記読み出し回路は、無線周波数（ＲＦ）電流の大きさが約ゼロである場所において、前記分散要素に結合されている、項目８に記載の位相量子ビット。
（項目１０）
量子回路であって、
位相量子ビットであって、
ジョセフソン接合と、
前記ジョセフソン接合に結合された伝送ラインであって、前記伝送ラインは、前記位相量子ビットの容量成分および誘導成分を提供する、伝送ラインと、
前記伝送ラインの第２の端部に結合された分路インピーダンスであって、前記伝送ラインの第１の端部は、前記ジョセフソン接合に結合されている、分路インピーダンスと
を備えている、位相量子ビットと、
前記位相量子ビットをバイアスするために前記伝送ラインに結合された制御回路と、
前記位相量子ビットを読み出すために前記伝送ラインに結合された読み出し回路と
を備えている、量子回路。
（項目１１）
前記伝送ラインは、共平面導波路、スロットライン導波路、ストリップライン導波路、およびマイクロストリップ導波路のうちの１つである、項目１０に記載の量子回路。
（項目１２）
前記分路インピーダンスは、前記伝送ラインの第２の端部における短絡である、項目１０に記載の量子回路。
（項目１３）
前記分路インピーダンスは、前記伝送ラインの第１の端部における開路である、項目１０に記載の量子回路。
（項目１４）
前記分路インピーダンスは、キャパシタ、インダクタ、伝送ライン、および第２のジョセフソン接合のうちの少なくとも１つである、項目１０に記載の量子回路。
（項目１５）
前記制御回路および前記読み出し回路は、無線周波数（ＲＦ）電流の大きさが約ゼロである場所において、前記伝送ラインに結合されている、項目１０に記載の量子回路。
（項目１６）
位相量子ビットを形成する方法であって、
ジョセフソン接合を形成することと、
前記位相量子ビットの容量成分および誘導成分を提供する分散要素を形成することと、
前記分散要素の第１の端部を前記ジョセフソン接合に結合することと
を含む、方法。
（項目１７）
前記分散要素を形成することは、短絡される前記分散要素の第２の端部を形成することを含む、項目１６に記載の方法。
（項目１８）
前記分散要素の第２の端部に結合された分路インピーダンスを形成することをさらに含み、前記分路インピーダンスは、開回路、キャパシタ、インダクタ、伝送ライン、および第２のジョセフソン接合のうちの少なくとも１つである、項目１６に記載の方法。
（項目１９）
前記ジョセフソン接合と前記分散要素との間に中間層を形成することと、前記ジョセフソン接合を前記分散要素に結合するために前記中間層を通して接点を形成することとをさらに含む、項目１６に記載の方法。
（項目２０）
前記位相量子ビットをバイアスするために、第１の場所に隣接して、前記分散要素に結合された制御回路を形成することと、
前記位相量子ビットを読み出すために、前記第１の場所に隣接して、前記分散要素に結合された読み出し回路を形成することと、
をさらに含み、前記第１の場所は、前記位相量子ビットの無線周波数（ＲＦ）電流の大きさが約ゼロである場所である、項目１６に記載の方法。

図１は、本発明のある側面による超電導体量子回路の概略図を例証する。図２は、本発明のある側面によるジョセフソン接合に結合された伝送ラインを採用する位相量子ビットのカットアウト部分を伴う上面図を例証する。図３は、本発明のある側面による図２の位相量子ビットのカットアウト部分を伴う断面図を例証する。図４は、本発明のある側面による制御および読み出し回路によって生じる雑音への感受性を低減するように構成される位相量子ビットの上面図を例証する。図５は、本発明のある側面による図４の伝送ラインの長さに沿って、かつその長さと整列されたＲＦ電圧振幅および電流振幅のプロットである。図６は、本発明のある側面による位相量子ビットを形成するための方法の実施例を例証する。

ジョセフソン接合に結合された分散要素を含む超電導体位相量子ビットが提供される。分散要素は、分路キャパシタおよび分路インダクタに取って代わることができる。位相量子ビットは、ジョセフソン接合を縮小し、接合の内部キャパシタンスを低減させる技法を採用することができるが、外部分路キャパシタを追加するのではなく、伝送ライン共振器等の分散要素が、位相量子ビットの必要キャパシタンスを提供するために採用される。伝送ラインの長さは、回路を完成するために必要とされる、消失容量成分および分路誘導成分の両方を供給する。分路インピーダンスは、分散要素に結合され、同調性の向上を提供すること、および／または位相量子ビットの品質係数（Ｑ）を増加させることができる。位相量子ビットの品質係数（Ｑ）の実用的定義は、共振器の中心周波数によって除算される、共振器の帯域幅として定義される。位相量子ビットの品質係数（Ｑ）の教科書的定義は、２π倍（１サイクルにおけるエネルギー損失によって除算される、共振器内に貯蔵されたエネルギー）として定義される。両定義が、本発明の側面に適用される。

図１は、本発明のある側面による、超電導体量子回路１０の概略図を例証する。超電導体量子回路１０は、ジョセフソン接合１２と並列に結合されるか、またはそれによって分路される分散要素１４から形成される超電導位相量子ビット１１を含む。ジョセフソン接合１２は、ジョセフソン接合１２の内部キャパシタンスを最小限にするように、サイズ減少されることができる。分散要素１４は、共平面導波路、スロットライン導波路、ストリップライン導波路、マイクロストリップ導波路、あるいは他の種類の伝送ライン幾何学形状または複合分散フィルタ等の伝送ラインであることができる。位相量子ビット１１はまた、分散要素１４に結合され、それと並列である、分路インピーダンスＺｓ１６を含むことができる。本発明の一側面では、Ｚｓは、短絡回路である。しかしながら、Ｚｓは、開回路、インダクタ、キャパシタ、ジョセフソン接合、伝送ライン、またはそれらの組み合わせを含む、任意のリアクタンス性ネットワークであり得る。

分路インピーダンスは、位相量子ビットの同調性および／または品質係数（Ｑ）を増加させる。例えば、分路インピーダンスとしてのキャパシタの使用は、同調性を増加させるが、位相量子ビットのＱを低下させる。分路インピーダンスとしてのインダクタの使用は、同調性を低下させるが、Ｑを増加させる一方、（例えば、異なる）別の伝送ラインの使用は、同調性を増加させ、かつ位相量子ビットのＱを増加させる。

超電導体量子回路１０はまた、分散要素１４に磁気的に結合される、制御回路１８を含む。制御回路１８は、バイアス電流を位相量子ビット１１に印加し、位相量子ビット１１の周波数を同調し、その状態に設定する。超電導体量子回路１０はまた、分散要素１４に磁気的に結合される読み出し回路２０を含む。読み出し回路２０は、位相量子ビット１１の磁束状態を読み出し、位相量子ビット１１が、光子を含むかどうか決定する。

図２は、本発明のある側面による、ジョセフソン接合３２に結合された伝送ライン３４を採用する位相量子ビット３０のカットアウト部分４０を伴う上面図を例証する。カットアウト部分は、伝送ライン３４の長さが、実質的に、伝送ライン３４の幅より大きいことを例証するために採用され、さらに、伝送ライン３４の第１の端部４２および伝送ライン３４の第２の端部４４の図を提供する。例えば、伝送ラインの長さは、約５０００ミクロン長であることができる一方、伝送ラインの幅は、約２０ミクロン幅であることができる。伝送ライン３４は、開路部分３８を伴う、単一金属層を使用して、加工され、導波路３４を形成することができる、共平面導波路３４である。共平面導波路は、外部磁場への結合に対して感受性を低くする磁場勾配計構成である。他の伝送ライン幾何学形状も、位相量子ビット３０を形成するために採用することができることを理解されたい。伝送ライン３４は、ジョセフソン接合３２を分路する第１の端部４２と、分路インピーダンスを提供するように短絡される第２の端部４４とを伴う共振器を形成するために使用される。

ジョセフソン接合３２は、第１の層上に形成することができ、伝送ライン３４は、第２の層上に形成される。中間層を通して延在する接点３６は、伝導ライン３５を介してジョセフソン接合３２に結合し、および伝送ライン３４の第１の端部４２に結合する。第２の層が、第１の層の上に重層するか、または第１の層が、第２の層の上に重層することができる。ジョセフソン接合が２つの超電導体層間に挟まれた誘電層から形成されるので、第１の層は、複数の層から形成されることができる。

図３は、本発明のある側面による、図２の位相量子ビット３０のカットアウト部分５０を伴う断面図を例証する。位相量子ビット３０は、基板層５２を覆って形成される。中間層５４は、基板層５２に重層する。ジョセフソン接合３２は、中間層５４内に存在し、２つの超電導層間に挟まれた誘電層から形成される。伝導ライン３５は、ジョセフソン接合３２から接点３６まで延在し、接点３６は、中間層５４を通して、伝送ライン３４を含む上層５６まで延在する。種々の処理技法が、位相量子ビット３０を形成するために採用され得る。

例えば、薄い誘電層で分離された２つの超電導金属層から成る金属−絶縁体−金属３層が、基板を覆って堆積され、半分エッチングされ、ジョセフソン接合３２を画定することができる。異なるマスクを採用して、３層をエッチングし、伝導ライン３５を画定することができ、絶縁層が、構造を覆って堆積され、中間層５４を形成することができる。中間層５４は、接点３６およびジョセフソン接合３２の上面を形成するようにエッチングされることができる。金属層５６は、中間層５４を覆って堆積され、接点３６に結合された伝送ライン３４の第１の端部を伴って、伝送ライン３４を形成するようにエッチングされることができる。

図４は、本発明のある側面による、制御および読み出し回路によって生じる雑音に対して、感受性を低減させるように構成される、位相量子ビット７０の上面図を例証する。図４の位相量子ビット７０は、図２の位相量子ビット３０と類似するレイアウトを有し、共平面導波路の形態の開路部分７６を伴う伝送ライン７４は、ジョセフソン接合７２を分路する第１の端部７８と、短絡される第２の端部８０とを伴う共振器を形成するために使用される。図５は、伝送ライン７４の長さに沿って、かつその長さと整列された、ＲＦ電圧振幅９４および電流振幅９２のプロット９０である。第２の端部８０は、短絡であるため、その最大限における電流を伴う電圧ノードである。ジョセフソン接合７２を分路する第１の端部７８は、ほとんど、電圧ノードであって、電流は、その最大値の約８５％まで上昇する。伝送ライン７４の中央に向かって、第１の端部７８から約４０％には、ゼロＲＦ電流場所８６（破線９６参照）における電流ノードが存在し、そこでは、ＲＦ電流、ひいては、ＲＦ磁場は、ゼロまで降下する。読み出し回路８４および制御回路８２は、ＤＣ磁場を生成および測定するように設計される。読み出し回路８４および制御回路８２をゼロＲＦ電流場所８６において誘導結合することによって、読み出し回路８４および制御回路８２は、ＲＦ場に弱くのみ結合され、したがって、共振器のＱに負荷をかけない。加えて、読み出し回路８４および制御回路８２内のいかなるＲＦ雑音も、量子ビットにデコヒーレンスを生じさせることができないであろう。

共振周波数は、図４の位相量子ビット内に印加された磁束に伴って、よりゆっくりと変動することを理解されたい。これは、量子ビットが、同調可能性が低くなり得ることを意味するという点において、不利点であるが、量子ビットが、デコヒーレンスを生じさせる低周波数雑音結合に対して感受性が低くなるという点においては、利点である。

前述の構造および機能特徴に照らして、本発明の種々の側面による方法論は、図６を参照して、より理解されるであろう。説明の簡潔性の目的のために、図６の方法論は、連続的に実行されるように図示および説明されるが、いくつかの側面は、本発明に従って、異なる順序において、および／または本明細書に図示および説明される他の側面と並行して、生じ得るため、本発明は、例証される順序によって限定されるものではないことを理解されたい。さらに、例証される特徴すべてが、本発明のある側面による方法論を実装するために必要とされ得るわけではない。

図６は、本発明のある側面による、位相量子ビットを形成するための方法１００の実施例を例証する。１０２では、伝導ラインに結合されるジョセフソン接合が、基板層を覆って形成される。１０４では、中間層が、ジョセフソン接合および伝導ラインを覆って形成される。中間層は、誘電層であることができる。１０６では、接点は、中間層を通して、伝導ラインへと形成され、ジョセフソン接合から中間層の上面への接点を提供する。１０８では、分散要素が、中間層に重層する第２の層上に形成され、分散要素の第１の端部は、接点によってジョセフソン接合に結合される。１１０では、分路インピーダンスが、分散要素の第２の端部に連結される。分路インピーダンスは、短絡回路、開回路、インダクタ、キャパシタ、ジョセフソン接合、伝送ライン、またはそれらの組み合わせを含む、任意のリアクタンス性ネットワークであることができる。

前述は、本発明の実施例である。当然ながら、本発明を説明する目的のために、成分または方法論のあらゆる想定可能な組み合わせを説明することは不可能であるが、当業者は、多くのさらなる組み合わせおよび本発明の順列が可能であることを認識するであろう。故に、本発明は、添付の請求項を含む、本願の範囲内にある、すべてのそのような変更、修正、および変形例を包含するものと意図される。

Claims

位相量子ビットであって、
ジョセフソン接合と、
前記ジョセフソン接合に結合された分散要素であって、前記分散要素は、前記位相量子ビットの容量成分および誘導成分を提供する、分散要素と
を備えている、位相量子ビット。
前記分散要素は、伝送ラインである、請求項１に記載の位相量子ビット。
前記伝送ラインは、共平面導波路、スロットライン導波路、ストリップライン導波路、およびマイクロストリップ導波路のうちの１つである、請求項２に記載の位相量子ビット。
前記分散要素の第２の端部に結合された分路インピーダンスをさらに備え、前記分散要素の第１の端部は、前記ジョセフソン接合に結合されている、請求項１に記載の位相量子ビット。
前記分路インピーダンスは、短絡である、請求項４に記載の位相量子ビット。
前記分路インピーダンスは、開路である、請求項４に記載の位相量子ビット。
前記分路インピーダンスは、キャパシタ、インダクタ、伝送ライン、および第２のジョセフソン接合のうちの少なくとも１つである、請求項４に記載の位相量子ビット。
前記位相量子ビットをバイアスするために前記分散要素に結合された制御回路と、前記位相量子ビットを読み出すために前記分散要素に結合された読み出し回路とをさらに備えている、請求項１に記載の位相量子ビット。
前記制御回路および／または前記読み出し回路は、無線周波数（ＲＦ）電流の大きさがゼロである場所において、前記分散要素に結合されている、請求項８に記載の位相量子ビット。
量子回路であって、
位相量子ビットであって、
ジョセフソン接合と、
前記ジョセフソン接合に結合された伝送ラインであって、前記伝送ラインは、前記位相量子ビットの容量成分および誘導成分を提供する、伝送ラインと、
前記伝送ラインの第２の端部に結合された分路インピーダンスであって、前記伝送ラインの第１の端部は、前記ジョセフソン接合に結合されている、分路インピーダンスと
を備えている、位相量子ビットと、
前記位相量子ビットをバイアスするために前記伝送ラインに結合された制御回路と、
前記位相量子ビットを読み出すために前記伝送ラインに結合された読み出し回路と
を備えている、量子回路。
前記伝送ラインは、共平面導波路、スロットライン導波路、ストリップライン導波路、およびマイクロストリップ導波路のうちの１つである、請求項１０に記載の量子回路。
前記分路インピーダンスは、前記伝送ラインの第２の端部における短絡である、請求項１０に記載の量子回路。
前記分路インピーダンスは、前記伝送ラインの第１の端部における開路である、請求項１０に記載の量子回路。
前記分路インピーダンスは、キャパシタ、インダクタ、伝送ライン、および第２のジョセフソン接合のうちの少なくとも１つである、請求項１０に記載の量子回路。
前記制御回路および前記読み出し回路は、無線周波数（ＲＦ）電流の大きさがゼロである場所において、前記伝送ラインに結合されている、請求項１０に記載の量子回路。
位相量子ビットを形成する方法であって、
ジョセフソン接合を形成することと、
前記位相量子ビットの容量成分および誘導成分を提供する分散要素を形成することと、
前記分散要素の第１の端部を前記ジョセフソン接合に結合することと
を含む、方法。
前記分散要素を形成することは、短絡される前記分散要素の第２の端部を形成することを含む、請求項１６に記載の方法。
前記分散要素の第２の端部に結合された分路インピーダンスを形成することをさらに含み、前記分路インピーダンスは、開回路、キャパシタ、インダクタ、伝送ライン、および第２のジョセフソン接合のうちの少なくとも１つである、請求項１６に記載の方法。
前記ジョセフソン接合と前記分散要素との間に中間層を形成することと、前記ジョセフソン接合を前記分散要素に結合するために前記中間層を通して接点を形成することとをさらに含む、請求項１６に記載の方法。
前記位相量子ビットをバイアスするために、第１の場所に隣接して、前記分散要素に結合された制御回路を形成することと、
前記位相量子ビットを読み出すために、前記第１の場所に隣接して、前記分散要素に結合された読み出し回路を形成することと、
をさらに含み、前記第１の場所は、前記位相量子ビットの無線周波数（ＲＦ）電流の大きさがゼロである場所である、請求項１６に記載の方法。