JP5764355B2 - Electronic component and manufacturing method thereof - Google Patents

Electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP5764355B2
JP5764355B2 JP2011051247A JP2011051247A JP5764355B2 JP 5764355 B2 JP5764355 B2 JP 5764355B2 JP 2011051247 A JP2011051247 A JP 2011051247A JP 2011051247 A JP2011051247 A JP 2011051247A JP 5764355 B2 JP5764355 B2 JP 5764355B2
Authority
JP
Japan
Prior art keywords
metal layer
substrate
electronic component
solder
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011051247A
Other languages
Japanese (ja)
Other versions
JP2012190886A (en
Inventor
佐藤 恵二
恵二 佐藤
均 竹内
均 竹内
中村 敬彦
敬彦 中村
潔 荒武
潔 荒武
理志 沼田
理志 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2011051247A priority Critical patent/JP5764355B2/en
Publication of JP2012190886A publication Critical patent/JP2012190886A/en
Application granted granted Critical
Publication of JP5764355B2 publication Critical patent/JP5764355B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は表面実装型電子部品とその製造方法に関するものである。   The present invention relates to a surface mount electronic component and a method for manufacturing the same.

水晶振動子等の電子部品は、電子機器の基準発振源や、マイクロコンピュータのクロック源などとして用いられている。   Electronic parts such as quartz resonators are used as reference oscillation sources for electronic devices, clock sources for microcomputers, and the like.

この水晶振動子は中空かつ真空に気密封止された小型の表面実装型パッケージに水晶振動片を封入して構成される表面実装型電子部品が中心となっている。   The crystal resonator is mainly a surface-mount electronic component configured by enclosing a crystal resonator element in a small surface-mount package that is hollow and hermetically sealed in a vacuum.

従来の中空で気密封止された小型の表面実装型パッケージとしてセラミックス、ガラス、結晶化ガラスなどの脆性材料の容器にガラス・金属などの蓋を接合した表面実装型パッケージが製造されている。   As a conventional small-sized surface-mounted package that is hermetically sealed in a hollow state, a surface-mounted package in which a lid made of glass or metal is bonded to a container made of a brittle material such as ceramics, glass, or crystallized glass has been manufactured.

このようなパッケージを用いた水晶振動子は、基板にガラスまたは金属製の蓋が接合材で接合されており、外部電極と内部電極とは貫通電極により接続されている。また、内部電極は接続材により水晶振動片と接続されている。また、基板はセラミックス、ガラス、結晶化ガラスなどが使用される。   In a crystal resonator using such a package, a glass or metal lid is bonded to a substrate with a bonding material, and the external electrode and the internal electrode are connected by a through electrode. The internal electrode is connected to the quartz crystal resonator element by a connecting material. The substrate is made of ceramic, glass, crystallized glass, or the like.

セラミックスの場合、厚膜導体に電気めっきを施すのが一般的であるが、ガラス、結晶化ガラスなどでは厚膜導体を使用するような高温過程が行えない。また、ガラス、結晶ガラスは、脆く欠けやすいのでバレルめっきによる電気めっきが利用できない。このため外部電極は、Cr、Ni、Auの3層構造をスパッタで形成するのが一般的である(特許文献1)。図6にこの3層構造の外部電極の構造を詳しく示す。   In the case of ceramics, it is common to perform electroplating on a thick film conductor, but glass, crystallized glass, and the like cannot perform a high temperature process using a thick film conductor. Moreover, since glass and crystal glass are brittle and easily chipped, electroplating by barrel plating cannot be used. For this reason, the external electrode is generally formed by sputtering with a three-layer structure of Cr, Ni, and Au (Patent Document 1). FIG. 6 shows the structure of the three-layered external electrode in detail.

外部電極は、ガラスなどで形成された基板1に対して密着性がよいCr,Tiなどから選ばれる下地金属層12と、下地電極層12上にはんだとの接続をなすNi、Ptなどから選ばれるはんだ付け金属層13と、はんだ付け金属層13上にはんだ付け金属層13の酸化を防止し、はんだ付け時にすみやかにはんだに溶解するAu、Ag、Snなどで形成される保護金属層14とから構成される。   The external electrode is selected from a base metal layer 12 selected from Cr, Ti, etc., which has good adhesion to the substrate 1 made of glass or the like, and Ni, Pt, etc. that are connected to the solder on the base electrode layer 12 And a protective metal layer 14 formed of Au, Ag, Sn, etc., which prevents the solder metal layer 13 from being oxidized on the solder metal layer 13 and quickly dissolves in the solder during soldering. Consists of

このとき、外部電極として、最も多く利用されるのはCr−Ni−Auの3層構造である。 この場合Niは、はんだ中のSnとの合金化で金属間化合物を形成することにより強固に接合できる。   At this time, a Cr-Ni-Au three-layer structure is most often used as an external electrode. In this case, Ni can be firmly joined by forming an intermetallic compound by alloying with Sn in the solder.

このような水晶振動子は、外部電極がはんだにより電子装置の回路基板のランドと接続・固定され回路基板とともに電子装置に実装される。   In such a crystal resonator, the external electrode is connected and fixed to the land of the circuit board of the electronic device by solder and mounted on the electronic device together with the circuit board.

特表2007−528591号公報Special Table 2007-528591

ところで、はんだ付け金属層をNiで形成した電極の場合、Niは、はんだを構成するSnやCuと金属間化合物を形成するが、この金属間化合物は脆いという課題がある。また、このとき、はんだと外部電極との界面が不規則な凸凹状の形態となり、電子部品が落下などの衝撃により破壊されやすい。また、電子部品が電子装置の回路基板より離脱する課題も生じる。   By the way, in the case of the electrode in which the soldering metal layer is formed of Ni, Ni forms an intermetallic compound with Sn or Cu constituting the solder, but there is a problem that this intermetallic compound is brittle. Further, at this time, the interface between the solder and the external electrode becomes an irregular shape, and the electronic component is easily broken by an impact such as dropping. There is also a problem that the electronic component is detached from the circuit board of the electronic device.

特にSn含有量の多い無鉛はんだでは、金属間化合物の形成、成長が著しいため、上記の課題が生じやすい。   In particular, lead-free solders with a high Sn content are prone to the above problems because the formation and growth of intermetallic compounds are remarkable.

そこで、本発明は電子部品において、外部電極の耐衝撃性を向上させることを目的とするものである。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to improve the impact resistance of an external electrode in an electronic component.

本発明に係る電子部品において、脆性材料で形成された基板と、前記基板を備えたパッケージと、前記パッケージに設置された電子素子と、前記基板上に形成された外部電極と、を備える電子部品であって、前記外部電極は、前記基板上に形成された下地金属層と、前記下地金属層上に形成されたはんだ付け金属層と、前記はんだ付け金属層上に形成された保護金属層とで構成され、前記はんだ付け金属層は、Ni及びCoの合金で形成されるとともに、Coの添加量が0.01重量%から5重量%の範囲内であることを特徴とする。   An electronic component according to the present invention, comprising: a substrate formed of a brittle material; a package including the substrate; an electronic element placed on the package; and an external electrode formed on the substrate. The external electrode includes a base metal layer formed on the substrate, a solder metal layer formed on the base metal layer, and a protective metal layer formed on the solder metal layer. The soldering metal layer is formed of an alloy of Ni and Co, and the amount of Co added is in the range of 0.01 wt% to 5 wt%.

これにより、はんだと外部電極との接合面に形成される金属間化合物をねばくすることができる。また、はんだと外部電極の接合面を平滑で緻密な構造に形成することができる。これにより、電子部品の耐衝撃性を向上することができる。   Thereby, the intermetallic compound formed in the joint surface of a solder and an external electrode can be knocked. Further, the joint surface between the solder and the external electrode can be formed in a smooth and dense structure. Thereby, the impact resistance of the electronic component can be improved.

また、Coの添加量が0.01重量%から5重量%の範囲の場合、はんだとの界面に、Niを主成分とし、Coをも含有するものとSnとの金属間化合物が生成することができる。この金属間化合物は、SnとNiあるいはSnとCoとの金属間化合物に比べて、ねばくすることができる。また、はんだと外部電極の接合面を平滑で緻密な構造に形成することができる。 また、Niを主成分とし、Coを含有するものと、はんだを構成する金属との金属間化合物の界面での生成は、Niの金属間化合物の生成を抑制し、耐衝撃性の低下抑制やCr−Ni間の接合力低下抑制に効果がある。   In addition, when the amount of Co added is in the range of 0.01% to 5% by weight, an intermetallic compound of Sn and a material containing Ni as a main component and also containing Co is formed at the interface with the solder. Can do. This intermetallic compound can be made thicker than the intermetallic compound of Sn and Ni or Sn and Co. Further, the joint surface between the solder and the external electrode can be formed in a smooth and dense structure. In addition, the formation of Ni at the interface of the intermetallic compound between the one containing Co as the main component and the metal constituting the solder suppresses the formation of the Ni intermetallic compound and suppresses the reduction in impact resistance. It is effective in suppressing the decrease in bonding force between Cr and Ni.

また、本発明に係る電子部品において、前記下地金属層は、Cr、Ti、又はCr及びTiの合金であることを特徴とする。   In the electronic component according to the present invention, the base metal layer is Cr, Ti, or an alloy of Cr and Ti.

これにより、はんだ、特にその主成分のSnとはんだ付け温度付近で反応あるいは溶解を生じず、かつ非金属無機材料で形成される基板1との密着性を向上することができる。   Thereby, it is possible to improve the adhesion between the solder, particularly Sn as its main component, and the substrate 1 formed of a nonmetallic inorganic material without causing a reaction or dissolution near the soldering temperature.

また、本発明に係る電子部品において、前記はんだ付け金属層は、さらに前記下地金属層を構成する金属を含む合金であることを特徴とする。   In the electronic component according to the present invention, the soldering metal layer is an alloy containing a metal constituting the base metal layer.

このように、はんだ付け金属層が、下地金属層を構成する金属との合金で形成することにより、下地金属層の金属のはんだ付け金属層への拡散が抑制され、下地金属層と基板との密着性の低下を低減できる。また、はんだとの反応も低減できる。   Thus, by forming the solder metal layer from an alloy with the metal constituting the base metal layer, diffusion of the metal of the base metal layer into the solder metal layer is suppressed, and the base metal layer and the substrate Decrease in adhesion can be reduced. Moreover, reaction with solder can also be reduced.

また、本発明に係る電子部品において、前記はんだ付け金属層は、さらにMo、W、Taのうちの少なくとも1種以上の金属を含む合金であることを特徴とする。   In the electronic component according to the present invention, the solder metal layer is an alloy further containing at least one metal selected from Mo, W, and Ta.

これにより、Ni−Co合金のはんだとの反応を低減することができる。また、熱膨張率を小さくしてガラスの熱膨張率に近づける効果が得られる。よって、Mo、W、TaはCr、Ti同様にはんだ付け温度付近、つまり約300℃以下では、SnとNiの金属間化合物を形成せず、はんだ付け金属の金属間化合物形成を抑制することができる。   Thereby, reaction with the solder of a Ni-Co alloy can be reduced. Moreover, the effect which makes a thermal expansion coefficient small and approximates the thermal expansion coefficient of glass is acquired. Therefore, Mo, W, and Ta do not form an intermetallic compound of Sn and Ni and suppress formation of an intermetallic compound of soldered metal at a temperature near the soldering temperature, that is, about 300 ° C. or less, like Cr and Ti. it can.

また、本発明に係る電子部品において、前記はんだ付け金属層の厚さは、0.1μmから0.6μmの範囲内であることを特徴とする。   In the electronic component according to the present invention, the thickness of the soldering metal layer is in a range of 0.1 μm to 0.6 μm.

上記厚みにすることにより、膜応力の低減が可能となり、衝撃、応力等による外部電極4の破壊を抑制することができる。   By setting the thickness, the film stress can be reduced, and the destruction of the external electrode 4 due to impact, stress or the like can be suppressed.

また、本発明に係る電子部品において、前記基板は、ソーダガラスであることを特徴とする。これにより、パッケージの低コスト化が可能である。   In the electronic component according to the present invention, the substrate is soda glass. As a result, the cost of the package can be reduced.

また、本発明に係る電子部品において、前記電子素子が水晶振動片であることを特徴とする。   In the electronic component according to the present invention, the electronic element is a crystal vibrating piece.

また、本発明に係る電子部品の製造方法において、脆性材料で形成された基板と、前記基板を備えたパッケージと、前記パッケージに設置された電子素子と、前記基板上に形成された外部電極と、を備える電子部品の製造方法において、基板上に下地金属層を形成する工程と、Coの添加量が0.01重量%から5重量%の範囲内であり、Ni及びCoの合金であるはんだ付け金属層を前記下地金属層上にスパッタで形成する工程と、前記はんだ付け金属層上に保護金属層を形成する工程と、により外部電極を形成する工程を備えることを特徴とする。   Further, in the method of manufacturing an electronic component according to the present invention, a substrate formed of a brittle material, a package including the substrate, an electronic element installed in the package, an external electrode formed on the substrate, In the method of manufacturing an electronic component, the step of forming a base metal layer on a substrate, the amount of Co added is in the range of 0.01 wt% to 5 wt%, and the solder is an alloy of Ni and Co The method includes the steps of forming an external electrode by a step of forming a solder metal layer on the base metal layer by sputtering and a step of forming a protective metal layer on the solder metal layer.

本発明によれば、はんだと外部電極との接合面に形成される金属間化合物をねばくすることができる。また、はんだと外部電極の接合面を平滑で緻密な構造に形成することができる。これにより、電子部品の耐衝撃性を向上することができる。   According to the present invention, the intermetallic compound formed on the joint surface between the solder and the external electrode can be sticked. Further, the joint surface between the solder and the external electrode can be formed in a smooth and dense structure. Thereby, the impact resistance of the electronic component can be improved.

本発明に係る電子部品の外部電極構造の断面図である。It is sectional drawing of the external electrode structure of the electronic component which concerns on this invention. 本発明に係る電子部品の断面図である。It is sectional drawing of the electronic component which concerns on this invention. 本発明に係る電子部品を回路基板へ実装した状態を示す断面図である。It is sectional drawing which shows the state which mounted the electronic component which concerns on this invention to the circuit board. 本発明に係る電子部品の断面図である。It is sectional drawing of the electronic component which concerns on this invention.

以下に、本発明の第一実施形態に係る電子部品を図1から図3を用いて詳細に説明する。   Below, the electronic component which concerns on 1st embodiment of this invention is demonstrated in detail using FIGS. 1-3.

図1は本発明に係る電子部品の外部電極の断面を示す図である。また、図2は、図1の外部電極を備えた電子部品の断面を示す図である。また、図3は、図2の電子部品を回路基板に実装した状態の断面を示す図である。また、本発明において、電子部品は表面実装型の電子部品である。   FIG. 1 is a view showing a cross section of an external electrode of an electronic component according to the present invention. FIG. 2 is a view showing a cross section of an electronic component including the external electrode of FIG. FIG. 3 is a view showing a cross section of the electronic component shown in FIG. 2 mounted on a circuit board. In the present invention, the electronic component is a surface-mount type electronic component.

本実施形態において、電子素子8は、水晶振動片であり、電子部品100は水晶振動子である。   In the present embodiment, the electronic element 8 is a crystal vibrating piece, and the electronic component 100 is a crystal resonator.

図2に示すように、電子部品100は、脆性材料で形成された基板1と、基板1を備えたパッケージと、パッケージに設置された電子素子8と、基板1上に形成された外部電極4と、を備えている。   As shown in FIG. 2, the electronic component 100 includes a substrate 1 made of a brittle material, a package including the substrate 1, an electronic element 8 installed in the package, and an external electrode 4 formed on the substrate 1. And.

本実施形態において、基板1と蓋2とで内部に中空構造を有する電子部品のパッケージを構成している。また、基板1と蓋2とは、接合部3を介して接合されている。   In the present embodiment, the substrate 1 and the lid 2 constitute an electronic component package having a hollow structure inside. Further, the substrate 1 and the lid 2 are bonded via the bonding portion 3.

また、基板1は、シリコン、ガラスなどの脆性材料で構成される。基板1がシリコンの場合、MEMSと称されるエッチングを主体とする微小部品のパッケージ材料として使用される。この場合、パッケージとしてのシリコンは搭載する電子素子、機構素子等と一体化して加工が行われるため特にプロセス適合性のよいシリコンが利用される。一方、基板1がガラスの場合は、水晶振動子、SAW素子などのパッケージに安価な基板材料として使用される。   The substrate 1 is made of a brittle material such as silicon or glass. In the case where the substrate 1 is silicon, it is used as a packaging material for micro parts mainly composed of etching called MEMS. In this case, since silicon as a package is processed by being integrated with electronic elements, mechanism elements, and the like to be mounted, silicon having particularly good process compatibility is used. On the other hand, when the substrate 1 is made of glass, it is used as an inexpensive substrate material for packages such as a crystal resonator and a SAW element.

また、蓋2は、セラミック、シリコン、その他無機単結晶、ガラス、金属、合金などで形成されている。   The lid 2 is made of ceramic, silicon, other inorganic single crystals, glass, metal, alloy, or the like.

基板1あるいは蓋2をガラスで形成した場合、ガラスにはフロート法で製造した薄板のソーダガラスを利用すると低コスト化が可能である。ソーダガラスは、ソーダ石灰ガラスとも呼ばれ、シリカ(SiO2)、炭酸カルシウム、炭酸ナトリウムを主原料とするガラスである。また、ソーダガラスは、溶融Sn浴上に溶融したガラスを流し込むフロート法により薄板を低コストで製造することができる。また、フロート法では平滑度の良好な薄板ソーダガラスの製造が容易である。また、このソーダガラスは研磨性が良好で0.2mmから0.5mmの厚さの平滑な薄板ガラスが比較的容易に得られる。また、ソーダガラスは熱膨張率が水晶振動子に近く、振動特性において有利である。また、基板1にガラスを使用することにより、水晶振動子の周波数の微調整をレーザーにより外部から行うことが出来る。   When the substrate 1 or the lid 2 is formed of glass, the cost can be reduced by using a thin soda glass manufactured by a float method. Soda glass is also called soda lime glass, and is glass mainly composed of silica (SiO 2), calcium carbonate, and sodium carbonate. Further, soda glass can be manufactured at low cost by a float method in which molten glass is poured onto a molten Sn bath. In addition, the float method makes it easy to produce a thin soda glass with good smoothness. Further, this soda glass has good polishing properties, and a smooth thin glass plate having a thickness of 0.2 mm to 0.5 mm can be obtained relatively easily. Further, soda glass has a thermal expansion coefficient close to that of a crystal resonator and is advantageous in terms of vibration characteristics. Further, by using glass for the substrate 1, fine adjustment of the frequency of the crystal resonator can be performed from the outside by a laser.

また、電子素子8は、基板1上に内部電極6及び接続部7を介して設置されている。また、内部電極6は、貫通電極5を介して外部電極4と電気的に接続されている。なお、電子素子8は、必ずしも基板に設置する必要はなく、蓋2上に設置されていてもよい。その際、引き回し電極により外部電極4と電気的に接続する。   The electronic element 8 is installed on the substrate 1 via the internal electrode 6 and the connection portion 7. The internal electrode 6 is electrically connected to the external electrode 4 through the through electrode 5. Note that the electronic element 8 is not necessarily installed on the substrate, and may be installed on the lid 2. At that time, the external electrode 4 is electrically connected by the lead-out electrode.

貫通電極5は、FeNi合金、コバール合金、FeNiCr合金、ジュメット線などの金属棒15をガラス・フリット16で封止した構造である。また、貫通電極5としては、AgあるいはAgPd、AgPtなどの金属又は合金と、金属又は合金を封止するガラス・フリットよりなる厚膜ペーストを貫通孔に充填して焼成した厚膜電極でもよい。   The through electrode 5 has a structure in which a metal rod 15 such as a FeNi alloy, a Kovar alloy, a FeNiCr alloy, or a jumet wire is sealed with a glass frit 16. The through electrode 5 may be a thick film electrode obtained by filling a through hole with a thick film paste made of a metal or alloy such as Ag, AgPd, or AgPt and a glass frit that seals the metal or alloy.

このガラス・フリットとしては無鉛の低融点ガラス、たとえば酸化ビスマスなどの使用により作業温度を低くした無鉛低融点ガラスが使用されるが、この無鉛低融点ガラスは非常に不安定なため溶液を使用しないスパッタが好都合である。なお、特に真空封止を必要としない場合は貫通電極5には導電樹脂なども利用できる。   As this glass frit, lead-free low-melting glass, for example, lead-free low-melting glass whose working temperature is lowered by using bismuth oxide or the like is used, but this lead-free low-melting glass is very unstable and does not use a solution. Sputtering is convenient. Note that a conductive resin or the like can also be used for the through electrode 5 when vacuum sealing is not particularly required.

本発明に係る電子部品100の製造方法を以下に説明する。   A method for manufacturing the electronic component 100 according to the present invention will be described below.

本発明に係る電子部品100は、基板1に形成された貫通孔に貫通電極5を形成する工程を行う。   The electronic component 100 according to the present invention performs a process of forming the through electrode 5 in the through hole formed in the substrate 1.

次に、基板1上に内部電極6を形成する工程を行う。内部電極6はめっき、スパッタなどで形成することができる。   Next, a process of forming the internal electrode 6 on the substrate 1 is performed. The internal electrode 6 can be formed by plating, sputtering, or the like.

次に、内部電極6上に電子素子8を設置する工程を行う。電子素子8は、接続部7として有機導電性接着剤を使用する、接続部7としてAu−20重量%Snその他の高温はんだを使用する、接続部7としてAuバンプを使用して超音波接合を利用する、または接続部7としてバンプを用いて接続するなどにより内部電極6と接続する。   Next, a step of installing the electronic element 8 on the internal electrode 6 is performed. The electronic element 8 uses an organic conductive adhesive as the connecting portion 7, uses Au-20 wt% Sn or other high-temperature solder as the connecting portion 7, and uses an Au bump as the connecting portion 7 for ultrasonic bonding. It connects with the internal electrode 6 by using it, or connecting it using a bump as the connection part 7.

その後、基板1上に蓋2を設置し、パッケージを形成する工程を行う。このとき、蓋2と基板1の電子素子8を設けた部分との間で外気と遮断された空洞部を形成する。この工程において、蓋2がガラスの場合、基板1との接合は陽極接合やガラスを直接溶融させるレーザー接合が可能である。また、蓋2と基板1との接合は、間に接合部3として低融点ガラスなどを介在させて接合させることができる。また、蓋2と基板1との接合は、接合部3としてレーザー光吸収材を介在させるレーザー接合が可能である。また、接合部3にAu−20重量%Snはんだなどの高温はんだを使用することもできる。また、接合部3に有機樹脂を用いて加熱・加圧接合などが可能である。また、蓋2が金属の場合はろう材を挟んでの溶接が可能である。   Thereafter, a lid 2 is placed on the substrate 1 to perform a process of forming a package. At this time, a hollow portion that is blocked from outside air is formed between the lid 2 and the portion of the substrate 1 where the electronic element 8 is provided. In this step, when the lid 2 is glass, the bonding to the substrate 1 can be anodic bonding or laser bonding for directly melting the glass. Further, the lid 2 and the substrate 1 can be joined by interposing a low melting point glass or the like as the joining portion 3 therebetween. Further, the lid 2 and the substrate 1 can be joined by laser joining with a laser light absorbing material as the joining portion 3. Further, a high temperature solder such as Au-20 wt% Sn solder can be used for the joint portion 3. Further, heating / pressure bonding can be performed using an organic resin for the bonding portion 3. When the lid 2 is a metal, welding with a brazing material is possible.

なお、蓋2に空間を形成するための凹部を形成するには、ガラスのプレス成形を利用することができる。また、エッチングを利用して凹部を形成することもできる。また、サンドブラストを利用して凹部を形成することもできる。また、厚膜法により側壁を形成して蓋2を形成することもできる。また、蓋2の側壁としてガラスプリフォームを接合するなどの方法がある。なお、凹部は蓋2ではなく基板1に形成してもよい。   In addition, in order to form the recessed part for forming space in the lid | cover 2, glass press molding can be utilized. Moreover, a recessed part can also be formed using an etching. Moreover, a recessed part can also be formed using sandblasting. Further, the lid 2 can be formed by forming a side wall by a thick film method. Further, there is a method such as bonding a glass preform as a side wall of the lid 2. The concave portion may be formed on the substrate 1 instead of the lid 2.

次に基板1の内部電極6を形成した面と反対の面上に外部電極4を形成する工程を行う。これにより、電子部品100を形成することができる。   Next, the process of forming the external electrode 4 on the surface opposite to the surface on which the internal electrode 6 is formed of the substrate 1 is performed. Thereby, the electronic component 100 can be formed.

図3に示すように、以上のように形成した電子部品100は、外部電極4とはんだ9を接合することにより、電子回路基板11上のランド10に接続される。このときはんだ9は、Pbフリーはんだを用いることができる。なお、説明した製造方法は、一例であり、これに限定されるものではない。   As shown in FIG. 3, the electronic component 100 formed as described above is connected to the land 10 on the electronic circuit board 11 by bonding the external electrode 4 and the solder 9. At this time, Pb-free solder can be used as the solder 9. In addition, the manufacturing method demonstrated is an example and is not limited to this.

以下に、外部電極4について図1を用いて詳細に説明する。   Hereinafter, the external electrode 4 will be described in detail with reference to FIG.

図1において、外部電極4は、貫通電極5上に形成された下地金属層12と、下地電極12上に形成されたはんだ付け金属層13と、はんだ付け金属層13上に形成された保護金属層14とで構成される。   In FIG. 1, the external electrode 4 includes a base metal layer 12 formed on the through electrode 5, a solder metal layer 13 formed on the base electrode 12, and a protective metal formed on the solder metal layer 13. Layer 14.

下地金属層12は、はんだ、特にその主成分のSnとはんだ付け温度付近で反応あるいは溶解を生じず、かつ非金属無機材料で形成される基板1との密着性のよいCr、Ti、又はCr及びTiの合金で形成される。Crは水晶振動子においては水晶振動片の励起電極用に使用されるので、プロセス的に適合性があり特に好ましい。   The base metal layer 12 is Cr, Ti, or Cr which does not react or dissolve with solder, particularly Sn as its main component, near the soldering temperature and has good adhesion to the substrate 1 formed of a nonmetallic inorganic material. And an alloy of Ti. Since Cr is used for an excitation electrode of a crystal resonator element in a crystal resonator, it is compatible with the process and is particularly preferable.

下地金属層12の厚さは、0.01μm以上0.3μm以下が好ましい。下地金属層12が、0.01μm以下の場合、はんだ付け金属との拡散等によりガラスとの密着性が低くなる可能性がある。また、下地金属層12が、0.3μm以上の場合、膜応力によりガラスとの密着性が低下する可能性がある。   The thickness of the base metal layer 12 is preferably 0.01 μm or more and 0.3 μm or less. When the base metal layer 12 is 0.01 μm or less, there is a possibility that the adhesion to the glass is lowered due to diffusion with the soldering metal or the like. Moreover, when the base metal layer 12 is 0.3 micrometer or more, there exists a possibility that adhesiveness with glass may fall by film | membrane stress.

また、はんだ付け金属層13は、Snと金属間化合物を形成するとともに、Snへの溶解量の少ないNiを主成分とし、Coを添加した合金から選ばれる。   Further, the soldering metal layer 13 is selected from an alloy that forms an intermetallic compound with Sn, contains Ni as a main component dissolved in Sn, and contains Co.

Coの添加量は、0.01重量%から5重量%の範囲内である。以下本発明では、添加量ないし含有量はすべて重量%とする。   The amount of Co added is in the range of 0.01% to 5% by weight. Hereinafter, in the present invention, the addition amount or content is all in weight percent.

Coの添加量は、0.01重量%より少なくても、5重量%より多くても、金属間化合物において、平滑な構造でねばい特性が得られない。   Even if the amount of Co added is less than 0.01% by weight or more than 5% by weight, the intermetallic compound has a smooth structure and does not provide a good characteristic.

よって、Coの添加量が0.01重量%から5重量%の範囲の場合、形成される金属間化合物は、SnとNiあるいはSnとCoとの金属間化合物に比べて、ねばくすることができる。また、はんだと外部電極の接合面を平滑で緻密な構造に形成することができる。また、Niを主成分とし、Coを含有するものと、はんだ9を構成する金属との金属間化合物の界面での生成は、Niの金属間化合物の生成を抑制し、耐衝撃性の低下抑制やCr−Ni間の接合力低下の抑制が向上する。   Therefore, when the addition amount of Co is in the range of 0.01 wt% to 5 wt%, the formed intermetallic compound may be sticky compared to the intermetallic compound of Sn and Ni or Sn and Co. it can. Further, the joint surface between the solder and the external electrode can be formed in a smooth and dense structure. In addition, the formation at the interface of the intermetallic compound between the main component of Ni, containing Co, and the metal constituting the solder 9 suppresses the formation of the intermetallic compound of Ni and suppresses the reduction in impact resistance. In addition, the suppression of decrease in bonding strength between Cr and Ni is improved.

更に好ましくは、はんだ付け金属層15は、下地金属層12を構成する金属を含む合金で形成される。   More preferably, the soldering metal layer 15 is formed of an alloy containing a metal constituting the base metal layer 12.

下地金属層12は、Cr、Ti、又はCr及びTiの合金で形成されている。すなわち、はんだ付け金属層13をNi−Co−Cr合金、Ni−Co−Ti合金で形成する。   The base metal layer 12 is made of Cr, Ti, or an alloy of Cr and Ti. That is, the soldering metal layer 13 is formed of a Ni—Co—Cr alloy or a Ni—Co—Ti alloy.

このように、はんだ付け金属層13が、下地金属層12を構成する金属との合金で形成することにより、下地金属層12の金属のはんだ付け金属層13への拡散が抑制され、下地金属層12と基板1との密着性の低下を低減できる。また、はんだとの反応も低減できる。   Thus, by forming the soldering metal layer 13 from an alloy with the metal constituting the base metal layer 12, diffusion of the metal of the base metal layer 12 to the soldering metal layer 13 is suppressed, and the base metal layer Decrease in adhesion between the substrate 12 and the substrate 1 can be reduced. Moreover, reaction with solder can also be reduced.

また、はんだ付け金属層13の下地金属層12を構成する金属の含有量は、5重量%から40重量%の範囲が好ましい。はんだ付け金属層13の下地金属層12を構成する金属の含有量は5%より少ない場合、上記の効果が得難く、40%より多い場合、はんだとの接合強度が低下する。   Further, the content of the metal constituting the base metal layer 12 of the soldering metal layer 13 is preferably in the range of 5 wt% to 40 wt%. When the content of the metal constituting the base metal layer 12 of the soldering metal layer 13 is less than 5%, the above effect is difficult to obtain, and when it is more than 40%, the bonding strength with the solder is lowered.

また、はんだ付け金属層13は、Mo、W及びTaのうち少なくとも1種類以上の金属を含む合金である。すなわち、はんだ付け金属層13は、Mo、W及びTaのうち少なくとも1種類以上の金属が添加されている。   The soldering metal layer 13 is an alloy containing at least one kind of metal among Mo, W, and Ta. That is, the soldering metal layer 13 is added with at least one kind of metal among Mo, W and Ta.

これにより、Ni−Co合金のはんだとの反応を低減することができる。また、熱膨張率を小さくしてガラスの熱膨張率に近づける効果が得られる。   Thereby, reaction with the solder of a Ni-Co alloy can be reduced. Moreover, the effect which makes a thermal expansion coefficient small and approximates the thermal expansion coefficient of glass is acquired.

すなわち、Mo、W、TaはCr、Ti同様にはんだ付け温度付近、つまり約300℃以下では、SnとNiの金属間化合物を形成せず、はんだ付け金属の金属間化合物形成を抑制する。なお、はんだ付け金属層13は、下地金属層12を構成する金属を含まず、Mo、W及びTaのうち少なくとも1種類以上の金属のみを含む合金であってもよい。   That is, like Cr and Ti, Mo, W, and Ta do not form an intermetallic compound of Sn and Ni at a temperature near the soldering temperature, that is, about 300 ° C. or less, and suppress formation of an intermetallic compound of a soldering metal. Note that the soldering metal layer 13 may be an alloy that does not include the metal constituting the base metal layer 12 and includes only at least one kind of metal among Mo, W, and Ta.

また、ソーダガラスは、熱膨張率が8〜9ppm/℃であり、Crは6.2ppm/℃、Tiは8.4ppm/℃である。   The soda glass has a thermal expansion coefficient of 8 to 9 ppm / ° C., Cr of 6.2 ppm / ° C., and Ti of 8.4 ppm / ° C.

一方、Ni、Coは、熱膨張率がそれぞれ13.7ppm/℃、12.3ppm/℃であり、ガラスや下地金属層12の金属に比べて熱膨張率が大きい。   On the other hand, Ni and Co have a coefficient of thermal expansion of 13.7 ppm / ° C. and 12.3 ppm / ° C., respectively, and have a larger coefficient of thermal expansion than that of glass or the metal of the base metal layer 12.

ここで、Mo、W、Taは、いずれも5ppm/℃以下の熱膨張率である。これらの金属をNiと合金化してはんだ付け金属層13を形成することで、はんだ付け金属層13の熱膨張率は、基板1、下地金属層12に近くすることができる。   Here, Mo, W, and Ta all have a thermal expansion coefficient of 5 ppm / ° C. or less. By alloying these metals with Ni to form the soldering metal layer 13, the thermal expansion coefficient of the soldering metal layer 13 can be close to that of the substrate 1 and the base metal layer 12.

また、はんだ付け金属層13において、Mo、W、Taのうち少なくと1種類以上の金属を合金成分として添加することは、Ni−Co合金の磁性を低下させることができる。そのため、はんだ付け金属層13をスパッタにより形成する場合都合が良くなる。   Moreover, in the soldering metal layer 13, adding at least one or more kinds of metals among Mo, W, and Ta as an alloy component can reduce the magnetism of the Ni—Co alloy. Therefore, it is convenient when the soldering metal layer 13 is formed by sputtering.

また、はんだ付け金属層13において、下地金属層を構成する金属、及びMo、W、Taのうち少なくとも一種類以上の金属の合計の添加量は、50%以下とすることが好ましい。50%を超える場合、はんだとの接合強度の低下を招く。   Moreover, in the soldering metal layer 13, it is preferable that the total amount of addition of at least one of the metals constituting the base metal layer and Mo, W, and Ta is 50% or less. When it exceeds 50%, the bonding strength with the solder is lowered.

また、はんだ付け金属層13において、Mo、W、Taの添加量は、それぞれ20%以下、30%以下、22%以下とすることが好ましい。上記の範囲で、適切なはんだ接合強度を有することができる。   Moreover, in the soldering metal layer 13, the addition amounts of Mo, W, and Ta are preferably 20% or less, 30% or less, and 22% or less, respectively. Within the above range, it is possible to have appropriate solder joint strength.

このように、はんだ付け金属層13とはんだとの反応を低減させる効果をもつCr、Ti、Mo、W、Taを、はんだ付け金属層13に添加する場合、はんだ付け金属層13の厚さを、上記金属を添加しない場合より薄くできる。具体的には、0.1μmから0.6μmの厚さにすることができる。従って、膜応力の低減が可能となり、衝撃、応力等による外部電極4の破壊を抑制することができる。   As described above, when Cr, Ti, Mo, W, Ta having an effect of reducing the reaction between the soldering metal layer 13 and the solder is added to the soldering metal layer 13, the thickness of the soldering metal layer 13 is reduced. The thickness can be made thinner than when the above metal is not added. Specifically, the thickness can be 0.1 μm to 0.6 μm. Accordingly, the film stress can be reduced, and the destruction of the external electrode 4 due to impact, stress or the like can be suppressed.

なお、このとき、はんだ付け金属層13の厚さが、0.1μmより薄い場合は下地金属にも影響を及ぼし、パッケージの基板と下地金属の接着強度が低くなりやすい。一方、はんだ付け金属層13の厚さが厚くなるに従い、はんだ付け時のはんだ付け強度は向上する。しかし、0.5μm付近でほとんど飽和し、0.6μmより厚くなると膜応力が大きく、熱応力、衝撃等で破壊しやすくなる。   At this time, if the thickness of the soldering metal layer 13 is less than 0.1 μm, it also affects the base metal, and the adhesive strength between the substrate of the package and the base metal tends to be low. On the other hand, as the thickness of the soldering metal layer 13 increases, the soldering strength during soldering improves. However, it almost saturates near 0.5 μm, and when it becomes thicker than 0.6 μm, the film stress is large, and it tends to break down due to thermal stress, impact, or the like.

よって、この場合において、はんだ付け金属層13の厚さは、0.1μmから0.6μmの範囲内が好ましい。   Therefore, in this case, the thickness of the soldering metal layer 13 is preferably in the range of 0.1 μm to 0.6 μm.

Snの含有量の多い無鉛はんだでは、SnとNiの反応により脆い金属間化合物を形成しやすい。そのため、金属間化合物の成長でその形状が界面で凸凹となりやすく、機械的性質に悪影響を与えやすい。   Lead-free solders with a high Sn content tend to form brittle intermetallic compounds by the reaction of Sn and Ni. Therefore, the growth of the intermetallic compound tends to make the shape uneven at the interface, which tends to adversely affect the mechanical properties.

本発明では、はんだ付け金属層13において、Ni−Co合金化、更にCrやMo、W、Taとの合金化によりその傾向が大幅に抑制される。   In the present invention, the tendency of the soldering metal layer 13 is greatly suppressed by forming Ni—Co alloy and further alloying with Cr, Mo, W, and Ta.

従って、Ni−Co、例えば下地金属層12を構成するCr、および例えばWを合金化したNi−Co−Cr−W合金をはんだ付け金属層13とする。   Therefore, Ni—Co, for example, Cr constituting the base metal layer 12, and Ni—Co—Cr—W alloy obtained by alloying W, for example, are used as the soldering metal layer 13.

これにより、金属間化合物生成による問題、膜応力による問題、下地金属の拡散、はんだ付け電極のSnによる浸食といった問題を抑制する外部電極4を形成することが可能となる。   As a result, it is possible to form the external electrode 4 that suppresses problems such as problems due to the generation of intermetallic compounds, problems due to film stress, diffusion of the base metal, and erosion due to Sn of the soldering electrodes.

また、酸化を防止し、はんだとの濡れを確保するために、はんだ金属層13上の保護金属層14が形成される。   Also, a protective metal layer 14 on the solder metal layer 13 is formed to prevent oxidation and ensure wetting with the solder.

保護金属層14は、Snに溶解しやすく酸化しにくい、Au、Ag、Snが使用されるが、特に安定なAuが好ましい。   The protective metal layer 14 is made of Au, Ag, or Sn, which is easily dissolved in Sn and difficult to oxidize, and particularly stable Au is preferable.

保護金属層14の厚さは、Auの場合0.01μm以上0.5μm以下が好ましい。   In the case of Au, the thickness of the protective metal layer 14 is preferably 0.01 μm or more and 0.5 μm or less.

Auの場合、0.01μmより薄くなると保護効果が不十分となり、はんだ付け性が大きく低下してしまう。また、0.5μm以上では、はんだ溶融時の粘度が大きくなるボイド発生の原因となる。   In the case of Au, if it becomes thinner than 0.01 μm, the protective effect is insufficient, and the solderability is greatly reduced. On the other hand, when the thickness is 0.5 μm or more, it causes a void that increases the viscosity at the time of melting the solder.

保護金属層14がSnの場合、無電解めっきなども利用できる。また、その厚さは0.1μm以上2.0μm以下が好ましい。Snの場合、厚くしてもボイドの発生等は起らない。ただし、2.0μm以上の場合、膜応力が大きくなってしまう。   When the protective metal layer 14 is Sn, electroless plating or the like can be used. The thickness is preferably 0.1 μm or more and 2.0 μm or less. In the case of Sn, voids do not occur even when the thickness is increased. However, in the case of 2.0 μm or more, the film stress becomes large.

以下に外部電極4の製造方法を説明する。   A method for manufacturing the external electrode 4 will be described below.

まず、基板1の内部電極を形成した面と反対の面に下地金属層12を形成する工程を行う。下地金属層12は、スパッタで形成される。   First, a step of forming the base metal layer 12 on the surface of the substrate 1 opposite to the surface on which the internal electrodes are formed is performed. The base metal layer 12 is formed by sputtering.

次に、下地金属層12上にはんだ付け金属層13を形成する工程を行う。はんだ付け金属層13の形成はスパッタにより行われる。   Next, the process of forming the soldering metal layer 13 on the base metal layer 12 is performed. The soldering metal layer 13 is formed by sputtering.

次に、はんだ付け金属層13上に保護金属層14を形成する工程を行う。   Next, the process of forming the protective metal layer 14 on the soldering metal layer 13 is performed.

保護金属層14は、スパッタでの形成が可能である。   The protective metal layer 14 can be formed by sputtering.

また、スパッタはガラスなどの非導電性物質にも金属層の形成が可能で、めっきなどのように溶液の使用もなく、ガラスなどとの反応も生じないという利点がある。   Sputtering also has the advantage that a metal layer can be formed even on a non-conductive material such as glass, and there is no use of a solution such as plating, and there is no reaction with glass.

また、スパッタは蒸着などに比べ密着性に優れており、融点の異なる金属の合金などでも比較的組成制御が行いやすい。   Sputtering has better adhesion than vapor deposition and the like, and it is relatively easy to control the composition of metal alloys having different melting points.

スパッタでのパターン形成はフォトリソグラフィ法とマスク法があるが、特に厳しい精度が必要としない場合はマスク法が簡易である。   The pattern formation by sputtering includes a photolithography method and a mask method, but the mask method is simple when strict accuracy is not particularly required.

なお、保護金属層14は、スパッタではなく無電解めっきによる形成してもよいが、スパッタが好ましい。   The protective metal layer 14 may be formed by electroless plating instead of sputtering, but sputtering is preferred.

水晶振動子においては水晶振動片の形成される励起電極としてスパッタで形成したCr、Auを使用するので外部電極としてCr、Auを用いることがプロセス的に都合がよい。なお、説明した製造方法は、一例であり、これに限定されるものではない。   In the crystal resonator, Cr and Au formed by sputtering are used as the excitation electrode on which the crystal vibrating piece is formed. Therefore, it is convenient in terms of process to use Cr and Au as the external electrodes. In addition, the manufacturing method demonstrated is an example and is not limited to this.

以上の方法で作成した本発明の電子部品は、特に、落下衝撃性はCr−Ni−Auの構造による外部電極より非常に優れていた。   The electronic component of the present invention prepared by the above method was particularly superior in drop impact resistance to the external electrode having a Cr—Ni—Au structure.

図4は、本発明の第三実施形態の電子部品の断面図である。なお、第一実施形態と同様の構成については説明を省略する。   FIG. 4 is a cross-sectional view of an electronic component according to the third embodiment of the present invention. In addition, description is abbreviate | omitted about the structure similar to 1st embodiment.

本実施形態は、第一実施形態と異なり、光センサのような電子素子17が基板1上の内部電極6にワイヤボンディング18により接続されている点、電子素子17の封止を蓋ではなく樹脂、ガラスなどの封止剤19により封止している点で異なる。   Unlike the first embodiment, this embodiment is different from the first embodiment in that an electronic element 17 such as an optical sensor is connected to the internal electrode 6 on the substrate 1 by wire bonding 18, and the electronic element 17 is sealed instead of a lid. However, it is different in that it is sealed with a sealing agent 19 such as glass.

この場合、基板に側壁を形成し樹脂あるいはガラスを充填したような表面実装パッケージ形態、あるいは基板にチップ状電子素子を搭載し、樹脂封止ないし樹脂コートしたようなパッケージ形態の表面実装電子部品にも本発明は適用できる。   In this case, a surface mount package form in which a side wall is formed on a substrate and a resin or glass is filled, or a surface mount electronic component in a package form in which a chip-like electronic element is mounted on a substrate and resin-encapsulated or resin-coated is used. The present invention is also applicable.

なお上記では電子部品100として水晶振動片を搭載した水晶振動子を例にのべたが、SAWフィルター、受・発光デバイスのような半導体やICチップや加速度センサ、圧力センサその他のMEMSセンサ、光部品、高周波部品、マルチ・チップ・モジュールなどの複数のチップや要素からなる電子素子を封止した形態の表面実装パッケージをもつ電子部品、複合部品であっても同様に本発明は適用できるのは勿論である。この場合、気密封止は必ずしも真空でなくて、水分等に対する完全遮断のための封止であってもかまわない。   In the above description, the crystal resonator on which a crystal resonator element is mounted is described as an example of the electronic component 100. However, a semiconductor such as a SAW filter, a light receiving / light emitting device, an IC chip, an acceleration sensor, a pressure sensor, other MEMS sensors, or an optical component. Of course, the present invention can also be applied to an electronic component or a composite component having a surface mount package in which an electronic element composed of a plurality of chips and elements such as a high-frequency component and a multi-chip module is sealed. It is. In this case, the hermetic sealing is not necessarily a vacuum, and may be a sealing for completely blocking moisture.

この場合、基板に側壁を形成し樹脂あるいはガラスを充填したような表面実装パッケージ形態、あるいはベースにチップ状電子素子を搭載し、樹脂封止ないし樹脂コートしたパッケージ形態の表面実装電子部品にも本発明は適用できる。   In this case, this is also applicable to surface-mount electronic components in the form of a surface-mount package in which a side wall is formed on a substrate and filled with resin or glass, or in the form of a package in which a chip-like electronic element is mounted on a base and sealed with resin or coated with resin. The invention is applicable.

1 基板
2 蓋
3 接合材
4 外部電極
5 貫通電極
6 内部電極
7 接続部
8 電子素子
9 はんだ
10 ランド
11 回路基板
12 下地金属層
13 はんだ付け金属層
14 保護金属層
15 金属棒
16 ガラス・フリット
17 電子素子
18 ワイヤボンディング
19 封止剤
100 電子部品
DESCRIPTION OF SYMBOLS 1 Substrate 2 Lid 3 Bonding material 4 External electrode 5 Through electrode 6 Internal electrode 7 Connection part 8 Electronic element 9 Solder 10 Land 11 Circuit board 12 Base metal layer 13 Solder metal layer 14 Protective metal layer 15 Metal rod 16 Glass frit 17 Electronic element 18 Wire bonding 19 Sealant 100 Electronic component

Claims (6)

脆性材料で形成された基板と、前記基板を有するパッケージと、前記パッケージに設置された電子素子と、前記基板上に形成された外部電極と、を備える電子部品において、
前記外部電極は、前記基板上に形成された下地金属層と、前記下地金属層上に形成されたはんだ付け金属層と、前記はんだ付け金属層上に形成された保護金属層とで構成され、
前記はんだ付け金属層は、Ni及びCoの合金で形成されるとともに、Coの添加量が0.01重量%から5重量%の範囲内であり、
前記下地金属層は、Cr、Ti、又はCr及びTiの合金のいずれかで形成され、
前記はんだ付け金属層は、さらに前記下地金属層を構成する金属を含む合金であり、当該金属の含有量が5重量%から40重量%の範囲内であることを特徴とする電子部品。
In an electronic component comprising a substrate formed of a brittle material, a package having the substrate, an electronic element installed in the package, and an external electrode formed on the substrate,
The external electrode includes a base metal layer formed on the substrate, a solder metal layer formed on the base metal layer, and a protective metal layer formed on the solder metal layer,
The soldering metal layer is formed of an alloy of Ni and Co, and the amount of Co added is in the range of 0.01 wt% to 5 wt%,
The base metal layer is formed of Cr, Ti, or an alloy of Cr and Ti,
The soldering metal layer is an alloy further including a metal constituting the base metal layer, and the content of the metal is in the range of 5% by weight to 40% by weight.
前記はんだ付け金属層は、さらにMo、W、Taのうちの少なくとも1種以上の金属を含む合金であることを特徴とする請求項1に記載の電子部品。   The electronic component according to claim 1, wherein the soldering metal layer is an alloy further including at least one metal selected from Mo, W, and Ta. 前記はんだ付け金属層において、前記下地金属層を構成する金属、及びMo、W、Taのうち少なくとも1種類以上の金属の合計の添加量は、50%以下であることを特徴とする請求項2に記載の電子部品。   3. The soldering metal layer, wherein a total addition amount of at least one kind of metal constituting the base metal layer and Mo, W, or Ta is 50% or less. Electronic components described in 前記はんだ付け金属層の厚さは、0.1μmから0.6μmの範囲内であることを特徴とする請求項2又は3に記載の電子部品。   4. The electronic component according to claim 2, wherein a thickness of the soldering metal layer is in a range of 0.1 μm to 0.6 μm. 前記基板は、ソーダガラスであることを特徴とする請求項1から4のいずれか一項に記載の電子部品。   The electronic component according to any one of claims 1 to 4, wherein the substrate is soda glass. 前記電子素子が水晶振動片であることを特徴とする請求項1から5のいずれか一項に記載の電子部品。   The electronic component according to claim 1, wherein the electronic element is a crystal vibrating piece.
JP2011051247A 2011-03-09 2011-03-09 Electronic component and manufacturing method thereof Expired - Fee Related JP5764355B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011051247A JP5764355B2 (en) 2011-03-09 2011-03-09 Electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011051247A JP5764355B2 (en) 2011-03-09 2011-03-09 Electronic component and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012190886A JP2012190886A (en) 2012-10-04
JP5764355B2 true JP5764355B2 (en) 2015-08-19

Family

ID=47083761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011051247A Expired - Fee Related JP5764355B2 (en) 2011-03-09 2011-03-09 Electronic component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5764355B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334960A (en) * 2001-05-07 2002-11-22 Leadmikk Ltd Satisfactory printable heat-dissipating material
JP2003069364A (en) * 2001-08-27 2003-03-07 Kyocera Corp Crystal device
JP4511337B2 (en) * 2004-12-24 2010-07-28 京セラ株式会社 Electronic equipment
KR100876646B1 (en) * 2007-04-27 2009-01-09 한국과학기술원 A method to prevent brittle fracture in solder joint of electronic component to use electroless NiXP as a UBM
JP2010193029A (en) * 2009-02-17 2010-09-02 Seiko Instruments Inc Electronic component, electronic appliance, and method of manufacturing electronic component

Also Published As

Publication number Publication date
JP2012190886A (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP4938779B2 (en) Micro-electromechanical mechanism device and manufacturing method thereof
US8441799B2 (en) Electronic component and electronic device
JP5318685B2 (en) Electronic component and manufacturing method thereof
JP2004194290A (en) Method for manufacturing electronic component
JP2004129223A (en) Piezoelectric component and manufacturing method thereof
JP2012129481A (en) Electronic component and method for manufacturing the same
JP2008118585A (en) Electronic component for surface mounting
JP2008155221A (en) Brazing filler metal, piezoelectric device, and sealing method for piezoelectric device
WO2012128210A1 (en) Electronic component package, electronic component, and method for manufacturing electronic component package
JP2010004216A (en) Electronic component and electronic circuit board having the same
JP2010166020A (en) Electronic component, and manufacturing method thereof
JP2008085108A (en) Bond structure, and electronic apparatus
JP5764355B2 (en) Electronic component and manufacturing method thereof
JP2010267739A (en) Electronic component and electronic component manufacturing method
JP2012114119A (en) Electronic component and manufacturing method thereof
JP5695409B2 (en) Electronic component and manufacturing method thereof
JP5970744B2 (en) Electronic component package sealing member, electronic component package, and method of manufacturing electronic component package sealing member
JP2009117869A (en) Method of manufacturing functional element package
JP3821155B2 (en) Crystal vibration device
JP2007166131A (en) Hermetic sealing structure, piezoelectric device, and manufacturing method thereof
JP2007096250A (en) Lid body, electronic part accommodating package and electronic device used therefor
JP2007194553A (en) Circuit board, and production method thereof
JP3359536B2 (en) Electronic component storage container
JP5799811B2 (en) Lead type piezoelectric vibration device
JP2004179361A (en) Covering member and container for housing electronic components using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent or registration of utility model

Ref document number: 5764355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees