JP5752974B2 - 電圧切り替え回路 - Google Patents
電圧切り替え回路 Download PDFInfo
- Publication number
- JP5752974B2 JP5752974B2 JP2011076224A JP2011076224A JP5752974B2 JP 5752974 B2 JP5752974 B2 JP 5752974B2 JP 2011076224 A JP2011076224 A JP 2011076224A JP 2011076224 A JP2011076224 A JP 2011076224A JP 5752974 B2 JP5752974 B2 JP 5752974B2
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- voltage
- source
- bulk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 230000007423 decrease Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
- Electronic Switches (AREA)
Description
例えば、USBメモリ装置は、データの読み出し及び書き込みを行うために、パソコンに接続されたとき、パソコンからエネルギーが供給され、データの読み出し及び書き込みを行う。また、持ち運びを行うために、パソコンから切断されたとき、USBメモリ装置の内部の電池からエネルギーが供給され、データの保持を行う。USBメモリ装置は、パソコンから切断される瞬間、パソコンから供給されるエネルギーが減少、つまり、電圧が低下する。このとき、データの保持を行うために、USBメモリ装置にエネルギーを供給し続けなければならない。USBメモリ装置は、電圧切り替え回路により、電源をパソコンからUSBメモリ装置の内部の電池に切り替えて、エネルギーを供給し続けている。
従来、2つの電源の電圧を切り替える回路として、2つのダイオードのカソードをワイヤードオア接続した電圧切り替え回路(ダイオードオア回路)が知られている(例えば、特許文献1参照)。
このように、図8に示した従来の電圧切り替え回路は、入力される2つの電圧のうち高い方の電圧を出力端子に伝える。
また、図8に示した従来の電圧切り替え回路において、ダイオードD1とダイオードD2を、ゲートとソースとバルクを短絡したMOSトランジスタで置き換えた電圧切り替え回路が知られている(例えば、特許文献2参照)。
図9において、NチャネルMOSトランジスタM5及びM6の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。
図10に示した従来の電圧切り替え回路は、図9に示した従来の電圧切り替え回路において、NチャネルMOSトランジスタと極性が異なるPチャネルMOSトランジスタで置き換え、ゲート、ソース、バルクの接続を入力側から出力側に、ドレインの接続を出力側から入力側に入れ替えただけであるので、動作は図9に示した従来の電圧切り替え回路と同じである。以下、図9に示した従来の電圧切り替え回路の動作をする。
さらに、図9に示した従来の電圧切り替え回路は、ディプレッション型等の低閾値電圧のMOSトランジスタを用いることで、閾値電圧Vthによる電圧降下を小さくできる。例えば、Vth=0のMOSトランジスタを用いれば、入力される2つの電圧のうち高い方の電圧をそのまま出力端子に出力することができる。
図8に示した従来の電圧切り替え回路は、出力電圧Voutがダイオードの閾値電圧Vfだけ電圧降下するという問題がある。すなわち、所望の出力電圧Voutを出力しようとすれば、エネルギーが供給される電子機器が動作する電圧よりも閾値電圧Vfだけ高い電圧を入力しなければならないので、入力端子に接続される電源装置の大型化を招く。
また、V2=0、Vth=0とすると、漏れ電流Ileakは次式となる。
本発明の目的は、上記の点に鑑み、電圧降下することなく漏れ電流が小さな電圧切り替え回路を提供することにある。
第1の発明は、第1乃至第n(nは2以上の自然数)の入力端子に第1乃至第nの電圧をそれぞれ入力し、前記第1乃至第nの電圧のうちの最も高い電圧を出力端子に出力する電圧切り替え回路であって、第1乃至第nのPチャネルMOSトランジスタと、第1乃至第nのNチャネルMOSトランジスタと、を備え、前記第1乃至第nの入力端子のうちの第k(kは1以上n以下の自然数)の入力端子から前記出力端子までの経路は、前記第kの入力端子にソースおよびドレインのいずれか一方が接続され、前記出力端子にゲートが接続される前記第1乃至第nのPチャネルMOSトランジスタのうちの第kのPチャネルMOSトランジスタと、前記出力端子にソースおよびドレインのいずれか一方が接続され、前記第kの入力端子にゲートが接続され、前記第kのPチャネルMOSトランジスタのソースおよびドレインのいずれか他方にソースおよびドレインのいずれか他方が接続される前記第1乃至第nのNチャネルMOSトランジスタのうちの第kのNチャネルMOSトランジスタと、を有し、前記第kのPチャネルMOSトランジスタのドレインとバルクとの間に形成されるダイオードと、前記第kのNチャネルMOSトランジスタのドレインとバルクとの間に形成されるダイオードと、のうち少なくとも1つのダイオードの順方向が、前記第kの入力端子から前記出力端子への方向となっている。
前記第2のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクと前記第1のNチャネルMOSトランジスタのバルクとは前記第1の入力端子に接続され、前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記第2の入力端子に接続されている。
第11の発明は、第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、を備え、前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記出力端子に接続されている。
第12の発明は、第11の発明において、前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されている。
なお、本願明細書中では、MOSトランジスタのソース及びドレインのうち、図面において、矢印を付した端子がソースであり、バルク電圧に近い電圧の端子がソースであると定義する。
まず、本発明の第1実施形態に係る電圧切り替え回路の構成について、図1を参照して説明する。
本発明の第1実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。
入力端子102には、PチャネルMOSトランジスタM4のソース、バルク、およびNチャネルMOSトランジスタM3のゲート、バルクがそれぞれ接続されている。
そして、PチャネルMOSトランジスタM1のドレインとNチャネルMOSトランジスタM2のソースが接続され、NチャネルMOSトランジスタM3のソースとPチャネルMOSトランジスタM4のドレインが接続されている。
入力端子101には一の電源の電圧V1が与えられ、入力端子102には他の電源の電圧V2が与えられる。出力端子103は、USBメモリ装置の内部のメモリなどの電子機器の電源端子と接続される。
図1において、MOSトランジスタM1乃至M4の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。
MOSトランジスタM1〜M4は、図2に示すように、P型シリコン基板301上に形成されている。P型シリコン基板301には、素子分離領域302が形成され、その素子分離領域302で第1の領域と第2の領域に分離されている。
そして、第1の領域にPチャネルMOSトランジスタM1とNチャネルMOSトランジスタM2とが形成されている。PチャネルMOSトランジスタM1は、Nウェル領域303内に形成されている。
また、第2の領域にPチャネルMOSトランジスタM4とNチャネルMOSトランジスタM3とが形成されている。PチャネルMOSトランジスタM4は、Nウェル領域304内に形成されている。
説明を簡単にするために、電圧V1は電圧V2よりも高く、V2=0であるとする。また、MOSトランジスタの閾値電圧Vthは、Vth=0であるとする。
まず、Vth=0であるので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。
以上のように、本発明の第1実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
次に、本発明の第2実施形態に係る電圧切り替え回路の構成について、図3を参照して説明する。
本発明の第2実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。
入力端子102には、PチャネルMOSトランジスタM4のドレイン、およびNチャネルMOSトランジスタM3のゲートがそれぞれ接続されている。
そして、PチャネルMOSトランジスタM1のソースとNチャネルMOSトランジスタM2のドレインが接続され、NチャネルMOSトランジスタM3のドレインとPチャネルMOSトランジスタM4のソースが接続されている。
入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図3に示すダイオードの意味は、図1の場合のダイオードと同様である。
まず、Vth=0であるので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。
式(5)より、左辺は負の指数オーダーの項e xp(−γVf)がかかっているので、右辺よりも極めて小さい。したがって、本発明の第2実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第2実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
次に、本発明の第3実施形態に係る電圧切り替え回路の構成について、図4を参照して説明する。
本発明の第3実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。
入力端子102には、PチャネルMOSトランジスタM4のドレイン、およびNチャネルMOSトランジスタM3のゲートがそれぞれ接続されている。
そして、PチャネルMOSトランジスタM1のソース、バルク、およびNチャネルMOSトランジスタM2のソース、バルクがそれぞれ接続されている。また、NチャネルMOSトランジスタM3のソース、バルク、およびPチャネルMOSトランジスタM4のソース、バルクがそれぞれ接続されている。
入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図4に示すダイオードの意味は、図1の場合のダイオードと同様である。
まず、Vth=0であるので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。
以上のように、本発明の第3実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
次に、本発明の第4実施形態に係る電圧切り替え回路の構成について、図5を参照して説明する。
本発明の第4実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。
入力端子102には、PチャネルMOSトランジスタM4のドレイン、NチャネルMOSトランジスタM3のゲートがそれぞれ接続されている。
そして、PチャネルMOSトランジスタM1のドレインとNチャネルMOSトランジスタM2のソースが接続され、NチャネルMOSトランジスタM3のドレインとPチャネルMOSトランジスタM4のソースが接続されている。
入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図5に示すダイオードの意味は、図1の場合のダイオードと同様である。
まず、Vth=0なので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。
式(5)より、左辺は負の指数オーダーの項e xp(−γVf)がかかっているので、右辺よりも極めて小さい。したがって、本発明の第4実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第4実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
次に、本発明の第5実施形態に係る電圧切り替え回路の構成について、図6を参照して説明する。
本発明の第5実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。
入力端子102には、PチャネルMOSトランジスタM4のソース、バルク、およびNチャネルMOSトランジスタM3のゲート、バルクがそれぞれ接続されている。
そして、PチャネルMOSトランジスタM1のソース、バルク、およびNチャネルMOSトランジスタM2のソース、バルクがそれぞれ接続されている。また、NチャネルMOSトランジスタM3のソースとPチャネルMOSトランジスタM4のドレインが接続されている。
入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図6に示すダイオードの意味は、図1の場合のダイオードと同様である。
まず、Vth=0なので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。
式(5)より、左辺は負の指数オーダーの項e xp(−γVf)がかかっているので、右辺よりも極めて小さい。したがって、本発明の第5実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第5実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
次に、本発明の第6実施形態に係る電圧切り替え回路の構成について、図7を参照して説明する。
本発明の第6実施形態に係る電圧切り替え回路は、入力端子101、102にそれぞれ電圧V1、V2が入力され、その電圧V1、V2のうち高い方の電圧を出力端子103に出力するものであって、PチャネルMOSトランジスタM1、NチャネルMOSトランジスタM2、NチャネルMOSトランジスタM3、およびPチャネルMOSトランジスタM4を備えている。
入力端子102には、PチャネルMOSトランジスタM4のドレイン、NチャネルMOSトランジスタM3のゲートがそれぞれ接続されている。
そして、PチャネルMOSトランジスタM1のソース、バルク、NチャネルMOSトランジスタM2のソース、バルクがそれぞれ接続されている。また、NチャネルMOSトランジスタM3のドレインとPチャネルMOSトランジスタM4のソースが接続されている。
入力端子101、102および出力端子103の接続先などは、第1実施形態の場合と同様である。また、図7に示すダイオードの意味は、図1の場合のダイオードと同様である。
まず、Vth=0なので、NチャネルMOSトランジスタM2、M3は、ゲートソース間電圧VGSが正電圧である限り、オンする。また、PチャネルMOSトランジスタM1、M4は、ゲートソース間電圧VGSが負電圧である限り、オンする。
式(5)より、左辺は負の指数オーダーの項e xp(−γVf)がかかっているので、右辺よりも極めて小さい。したがって、本発明の第6実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第6実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
(1)本発明の第1〜第6の実施形態に係る電圧切り替え回路では、2つの電圧のうち高い方の電圧を出力する場合について説明した。しかし、各実施形態において、切り替える電圧は2つに限らず、3つ以上の電圧を切り替える電圧切り替え回路も構成できる。
つまり、入力端子101から出力端子103までの回路(以下、CMOSペアという)を複数用意して、複数の電圧がそれぞれ入力される複数の入力端子に、複数のCMOSペアのPチャネルMOSトランジスタ側をそれぞれ接続し、NチャネルMOSトランジスタ側をそれぞれワイヤードオア接続して出力端子に接続することで、複数の電圧を切り替える電圧切り替え回路を実現できる。このとき、入力された複数の電圧のうち最も高い電圧が出力される。
M2、M3・・・NチャネルMOSトランジスタ
101、102・・・入力端子
103・・・出力端子
Claims (12)
- 第1乃至第n(nは2以上の自然数)の入力端子に第1乃至第nの電圧をそれぞれ入力し、前記第1乃至第nの電圧のうちの最も高い電圧を出力端子に出力する電圧切り替え回路であって、
第1乃至第nのPチャネルMOSトランジスタと、第1乃至第nのNチャネルMOSトランジスタと、を備え、
前記第1乃至第nの入力端子のうちの第k(kは1以上n以下の自然数)の入力端子から前記出力端子までの経路は、
前記第kの入力端子にソースおよびドレインのいずれか一方が接続され、前記出力端子にゲートが接続される前記第1乃至第nのPチャネルMOSトランジスタのうちの第kのPチャネルMOSトランジスタと、
前記出力端子にソースおよびドレインのいずれか一方が接続され、前記第kの入力端子にゲートが接続され、前記第kのPチャネルMOSトランジスタのソースおよびドレインのいずれか他方にソースおよびドレインのいずれか他方が接続される前記第1乃至第nのNチャネルMOSトランジスタのうちの第kのNチャネルMOSトランジスタと、
を有し、
前記第kのPチャネルMOSトランジスタのドレインとバルクとの間に形成されるダイオードと、前記第kのNチャネルMOSトランジスタのドレインとバルクとの間に形成されるダイオードと、のうち少なくとも1つのダイオードの順方向が、前記第kの入力端子から前記出力端子への方向となっていることを特徴とする電圧切り替え回路。 - 第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第1の入力端子にソースが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、
前記第1のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、
前記第2の入力端子にソースが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、
前記第2のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、
を備え、
前記第1のPチャネルMOSトランジスタのバルクと前記第1のNチャネルMOSトランジスタのバルクとは前記第1の入力端子に接続され、
前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記第2の入力端子に接続されていることを特徴とする電圧切り替え回路。 - 前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、
前記第2のNチャネルMOSトランジスタのバルクは前記第2のNチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項2に記載の電圧切り替え回路。 - 第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1の
PチャネルMOSトランジスタと、
前記第1のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、
前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、
前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、
を備え、
前記第1のPチャネルMOSトランジスタのバルク、前記第1のNチャネルMOSトランジスタのバルク、前記第2のPチャネルMOSトランジスタのバルク、および前記第2のNチャネルMOSトランジスタのバルクはそれぞれ前記出力端子に接続されていることを特徴とする電圧切り替え回路。 - 前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、
前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項4に記載の電圧切り替え回路。 - 第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、
前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、
前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、
前記第2のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、
を備え、
前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、
前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、
前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続され、
前記第2のNチャネルMOSトランジスタのバルクは前記第2のNチャネルMOSトランジスタのソースに接続されていることを特徴とする電圧切り替え回路。 - 第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第1の入力端子にソースが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、
前記第1のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、
前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、
前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、
を備え、
前記第1のPチャネルMOSトランジスタのバルクと前記第1のNチャネルMOSトランジスタのバルクとは前記第1の入力端子に接続され、
前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記出力端子に接続されていることを特徴とする電圧切り替え回路。 - 前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、
前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項7に記載の電圧切り替え回路。 - 第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、
前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、
前記第2の入力端子にソースが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、
前記第2のPチャネルMOSトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、
を備え、
前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、
前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、
前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記第2の入力端子に接続されていることを特徴とする電圧切り替え回路。 - 前記第2のNチャネルMOSトランジスタのバルクは、前記第2のNチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項9に記載の電圧切り替え回路。
- 第1及び第2の入力端子に第1及び第2の電圧をそれぞれ入力し、前記第1及び第2の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第1の入力端子にドレインが接続され、前記出力端子にゲートが接続される第1のPチャネルMOSトランジスタと、
前記第1のPチャネルMOSトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第1の入力端子にゲートが接続される第1のNチャネルMOSトランジスタと、
前記第2の入力端子にドレインが接続され、前記出力端子にゲートが接続される第2のPチャネルMOSトランジスタと、
前記第2のPチャネルMOSトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第2の入力端子にゲートが接続される第2のNチャネルMOSトランジスタと、
を備え、
前記第1のPチャネルMOSトランジスタのバルクは前記第1のPチャネルMOSトランジスタのソースに接続され、
前記第1のNチャネルMOSトランジスタのバルクは前記第1のNチャネルMOSトランジスタのソースに接続され、
前記第2のPチャネルMOSトランジスタのバルクと前記第2のNチャネルMOSトランジスタのバルクとは前記出力端子に接続されていることを特徴とする電圧切り替え回路。 - 前記第2のPチャネルMOSトランジスタのバルクは前記第2のPチャネルMOSトランジスタのソースに接続されていることを特徴とする請求項11に記載の電圧切り替え回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011076224A JP5752974B2 (ja) | 2011-03-30 | 2011-03-30 | 電圧切り替え回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011076224A JP5752974B2 (ja) | 2011-03-30 | 2011-03-30 | 電圧切り替え回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012213247A JP2012213247A (ja) | 2012-11-01 |
JP5752974B2 true JP5752974B2 (ja) | 2015-07-22 |
Family
ID=47266753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011076224A Expired - Fee Related JP5752974B2 (ja) | 2011-03-30 | 2011-03-30 | 電圧切り替え回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5752974B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104617658A (zh) * | 2015-02-09 | 2015-05-13 | 威胜百楚电力科技有限公司 | 适用于户内外断路器的复合式不间断电力操作电源 |
KR101705453B1 (ko) * | 2015-06-22 | 2017-02-09 | 강희복 | 전력 rf 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 |
KR101694100B1 (ko) * | 2016-05-25 | 2017-01-17 | 강희복 | 용기 내장 antenna를 이용하여 전파 정류 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 |
CN110808629B (zh) * | 2019-10-15 | 2021-10-22 | 合肥联宝信息技术有限公司 | 一种双电源切换电路及双电源切换控制器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152351A (ja) * | 1992-11-13 | 1994-05-31 | Nec Corp | 電位判定回路 |
JP3148454B2 (ja) * | 1993-03-31 | 2001-03-19 | 富士通株式会社 | 半導体装置の電源切換回路 |
JP3068752B2 (ja) * | 1994-08-29 | 2000-07-24 | 松下電器産業株式会社 | 半導体装置 |
JP2001028845A (ja) * | 1999-07-13 | 2001-01-30 | Asahi Kasei Microsystems Kk | 電源切り替え回路 |
US7215043B2 (en) * | 2003-12-30 | 2007-05-08 | Ememory Technology Inc. | Power supply voltage switch circuit |
-
2011
- 2011-03-30 JP JP2011076224A patent/JP5752974B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012213247A (ja) | 2012-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5306094B2 (ja) | 基準電圧回路及び電子機器 | |
TWI573007B (zh) | Constant current circuit and reference voltage circuit | |
RU2693298C1 (ru) | Триггерный логический элемент ИЛИ-НЕ на полевых транзисторах | |
US8710541B2 (en) | Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices | |
US10211826B2 (en) | Electronic switch, and corresponding device and method | |
KR20110093661A (ko) | 트랜스미션 게이트 및 반도체 장치 | |
US20120229172A1 (en) | Power supply switching circuit | |
CN209748522U (zh) | 电压电平移位器 | |
JP5752974B2 (ja) | 電圧切り替え回路 | |
US7492210B2 (en) | Voltage selection circuit | |
CN107810421B (zh) | 电压监测器 | |
US9118180B2 (en) | Input protection circuit | |
JP2016127573A (ja) | アナログスイッチ、および、マルチプレクサ | |
KR20120028233A (ko) | 정전류 회로 | |
JP5677352B2 (ja) | 電圧切り替え回路 | |
US20120068755A1 (en) | Level shifter | |
US9178508B2 (en) | High voltage switch with two or more outputs | |
US8008952B2 (en) | Buffer circuit having switch circuit capable of outputing two and more different high voltage potentials | |
JP2009260832A (ja) | 半導体装置 | |
JP2006279883A (ja) | ドライバ回路 | |
JP5024760B2 (ja) | 信号レベル変換回路 | |
US11374572B2 (en) | Complementary logic circuit and application to thin-film hybrid electronics | |
US8723581B1 (en) | Input buffers | |
US8742855B2 (en) | Feed-forward ring oscillator | |
US8803551B2 (en) | Low supply voltage logic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5752974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |