JP2012213247A - 電圧切り替え回路 - Google Patents
電圧切り替え回路 Download PDFInfo
- Publication number
- JP2012213247A JP2012213247A JP2011076224A JP2011076224A JP2012213247A JP 2012213247 A JP2012213247 A JP 2012213247A JP 2011076224 A JP2011076224 A JP 2011076224A JP 2011076224 A JP2011076224 A JP 2011076224A JP 2012213247 A JP2012213247 A JP 2012213247A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- voltage
- source
- bulk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 230000007423 decrease Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Abstract
【課題】電圧降下することなく漏れ電流が小さな電圧切り替え回路の提供。
【解決手段】この発明は、入力端子１０１、１０２に電圧Ｖ１、Ｖ２を入力し、そのうちの高い方の電圧を出力電圧Ｖｏｕｔとして出力端子１０３に出力する。入力端子１０１には、ＭＯＳトランジスタＭ１のソース、バルク、ＭＯＳトランジスタＭ２のゲート、バルクが接続されている。入力端子１０２には、ＭＯＳトランジスタＭ４のソース、バルク、ＭＯＳトランジスタＭ３のゲート、バルクが接続されている。ＭＯＳトランジスタＭ１のドレインとＭＯＳトランジスタＭ２のソースが接続され、ＭＯＳトランジスタＭ３のソースとＭＯＳトランジスタＭ４のドレインが接続されている。出力端子１０３には、ＭＯＳトランジスタＭ１のゲート、ＭＯＳトランジスタＭ２のドレイン、ＭＯＳトランジスタＭ３のドレイン、およびＭＯＳトランジスタＭ４のゲートが接続されている。
【選択図】 図１
【解決手段】この発明は、入力端子１０１、１０２に電圧Ｖ１、Ｖ２を入力し、そのうちの高い方の電圧を出力電圧Ｖｏｕｔとして出力端子１０３に出力する。入力端子１０１には、ＭＯＳトランジスタＭ１のソース、バルク、ＭＯＳトランジスタＭ２のゲート、バルクが接続されている。入力端子１０２には、ＭＯＳトランジスタＭ４のソース、バルク、ＭＯＳトランジスタＭ３のゲート、バルクが接続されている。ＭＯＳトランジスタＭ１のドレインとＭＯＳトランジスタＭ２のソースが接続され、ＭＯＳトランジスタＭ３のソースとＭＯＳトランジスタＭ４のドレインが接続されている。出力端子１０３には、ＭＯＳトランジスタＭ１のゲート、ＭＯＳトランジスタＭ２のドレイン、ＭＯＳトランジスタＭ３のドレイン、およびＭＯＳトランジスタＭ４のゲートが接続されている。
【選択図】 図１
Description
本発明は、複数の電源からエネルギーが供給される電子機器等において、１つの電源から他の電源に切り替えるときに用いられる電圧切り替え回路に関する。
複数の電源からエネルギーが供給される電子機器において、電子機器にエネルギーを供給している１つの電源の電圧が低下したとき、電子機器にエネルギーを供給し続けるためには、他の電源に切り替える必要がある。
例えば、ＵＳＢメモリ装置は、データの読み出し及び書き込みを行うために、パソコンに接続されたとき、パソコンからエネルギーが供給され、データの読み出し及び書き込みを行う。また、持ち運びを行うために、パソコンから切断されたとき、ＵＳＢメモリ装置の内部の電池からエネルギーが供給され、データの保持を行う。ＵＳＢメモリ装置は、パソコンから切断される瞬間、パソコンから供給されるエネルギーが減少、つまり、電圧が低下する。このとき、データの保持を行うために、ＵＳＢメモリ装置にエネルギーを供給し続けなければならない。ＵＳＢメモリ装置は、電圧切り替え回路により、電源をパソコンからＵＳＢメモリ装置の内部の電池に切り替えて、エネルギーを供給し続けている。
例えば、ＵＳＢメモリ装置は、データの読み出し及び書き込みを行うために、パソコンに接続されたとき、パソコンからエネルギーが供給され、データの読み出し及び書き込みを行う。また、持ち運びを行うために、パソコンから切断されたとき、ＵＳＢメモリ装置の内部の電池からエネルギーが供給され、データの保持を行う。ＵＳＢメモリ装置は、パソコンから切断される瞬間、パソコンから供給されるエネルギーが減少、つまり、電圧が低下する。このとき、データの保持を行うために、ＵＳＢメモリ装置にエネルギーを供給し続けなければならない。ＵＳＢメモリ装置は、電圧切り替え回路により、電源をパソコンからＵＳＢメモリ装置の内部の電池に切り替えて、エネルギーを供給し続けている。
このように、電子機器にエネルギーを供給している１つの電源の電圧が低下したとき、電子機器にエネルギーを供給し続けるためには、他の電源に切り替える電圧切り替え回路が必要となる。
従来、２つの電源の電圧を切り替える回路として、２つのダイオードのカソードをワイヤードオア接続した電圧切り替え回路（ダイオードオア回路）が知られている（例えば、特許文献１参照）。
従来、２つの電源の電圧を切り替える回路として、２つのダイオードのカソードをワイヤードオア接続した電圧切り替え回路（ダイオードオア回路）が知られている（例えば、特許文献１参照）。
図８は、従来のダイオードを用いた電圧切り替え回路を示す回路図である。図８に示した従来の電圧切り替え回路は、ダイオードＤ１とダイオードＤ２からなり、入力端子２０１にダイオードＤ１のアノードが接続され、入力端子２０２にダイオードＤ２のアノードが接続され、ダイオードＤ１のカソードとダイオードＤ２のカソードが出力端子２０３に接続されている。出力端子２０３は、上述したＵＳＢメモリ装置等の電子機器の電源端子に接続される。
図８に示した従来の電圧切り替え回路は、入力端子２０１に１つの電源が接続され、電圧Ｖ１が与えられる。そして、入力端子２０２に他の電源が接続され、電圧Ｖ２が与えられる。電圧Ｖ１が電圧Ｖ２よりも大きいとき、電圧Ｖ１からダイオードの閾値電圧Ｖｆを引いた電圧Ｖ１−Ｖｆが、出力電圧Ｖｏｕｔとして出力端子２０３より出力される。ここで、Ｄ２には閾値電圧以下の順方向バイアスまたは逆方向バイアスがかかるので、電圧Ｖ２は、出力端子２０３に伝わらない。
また、電圧Ｖ１が低下して、電圧Ｖ２よりも小さくなったとき、電圧Ｖ２からダイオードの閾値電圧Ｖｆを引いた電圧Ｖ２−Ｖｆが、出力電圧Ｖｏｕｔとして出力端子２０３より出力される。ここで、出力端子２０３から入力端子２０１には逆方向バイアスがかかるので、電圧Ｖ１は、出力端子２０３に伝わらない。
このように、図８に示した従来の電圧切り替え回路は、入力される２つの電圧のうち高い方の電圧を出力端子に伝える。
また、図８に示した従来の電圧切り替え回路において、ダイオードＤ１とダイオードＤ２を、ゲートとソースとバルクを短絡したＭＯＳトランジスタで置き換えた電圧切り替え回路が知られている（例えば、特許文献２参照）。
このように、図８に示した従来の電圧切り替え回路は、入力される２つの電圧のうち高い方の電圧を出力端子に伝える。
また、図８に示した従来の電圧切り替え回路において、ダイオードＤ１とダイオードＤ２を、ゲートとソースとバルクを短絡したＭＯＳトランジスタで置き換えた電圧切り替え回路が知られている（例えば、特許文献２参照）。
図９は、従来のＮチャネルＭＯＳトランジスタを用いた電圧切り替え回路を示す図である。図９に示した従来の電圧切り替え回路は、ＮチャネルＭＯＳトランジスタＭ５とＮチャネルＭＯＳトランジスタＭ６からなり、入力端子２０１にＮチャネルＭＯＳトランジスタＭ５のゲート、ソース、バルクが接続され、ドレインが出力端子２０３に接続されている。そして、入力端子２０２にＮチャネルＭＯＳトランジスタＭ６のゲート、ソース、バルクが接続され、ドレインが出力端子２０３に接続されている。
図９において、ＮチャネルＭＯＳトランジスタＭ５及びＭ６の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。
図９において、ＮチャネルＭＯＳトランジスタＭ５及びＭ６の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。
図１０は、従来のＮチャネルＭＯＳトランジスタの換わりに、ＰチャネルＭＯＳトランジスタを用いた電圧切り替え回路を示す図である。図１０に示した従来の電圧切り替え回路は、ＰチャネルＭＯＳトランジスタＭ７とＰチャネルＭＯＳトランジスタＭ８からなり、入力端子２０１にＰチャネルＭＯＳトランジスタＭ７のドレインが接続され、ゲート、ソース、バルクが出力端子２０３に接続されている。そして、入力端子２０２にＰチャネルＭＯＳトランジスタＭ８のドレインが接続され、ゲート、ソース、バルクが出力端子２０３に接続されている。
図１０において、ＰチャネルＭＯＳトランジスタＭ７及びＭ８の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。
図１０に示した従来の電圧切り替え回路は、図９に示した従来の電圧切り替え回路において、ＮチャネルＭＯＳトランジスタと極性が異なるＰチャネルＭＯＳトランジスタで置き換え、ゲート、ソース、バルクの接続を入力側から出力側に、ドレインの接続を出力側から入力側に入れ替えただけであるので、動作は図９に示した従来の電圧切り替え回路と同じである。以下、図９に示した従来の電圧切り替え回路の動作をする。
図１０に示した従来の電圧切り替え回路は、図９に示した従来の電圧切り替え回路において、ＮチャネルＭＯＳトランジスタと極性が異なるＰチャネルＭＯＳトランジスタで置き換え、ゲート、ソース、バルクの接続を入力側から出力側に、ドレインの接続を出力側から入力側に入れ替えただけであるので、動作は図９に示した従来の電圧切り替え回路と同じである。以下、図９に示した従来の電圧切り替え回路の動作をする。
図９に示した従来の電圧切り替え回路は、入力端子２０１に１つの電源が接続され、電圧Ｖ１が与えられる。そして、入力端子２０２に他の電源が接続され、電圧Ｖ２が与えられる。電圧Ｖ１が電圧Ｖ２よりも大きいとき、電圧Ｖ１から閾値電圧Ｖｔｈを引いた電圧Ｖ１−Ｖｔｈが、出力電圧Ｖｏｕｔとして、出力端子２０３より出力される。ここで、Ｍ６のゲートとソース間、またはゲートとドレイン間には閾値電圧以下の電圧がかかり、ドレイン基盤間ダイオードには閾値電圧以下の順方向バイアスまたは逆方向バイアスがかかるので、電圧Ｖ２は、出力端子２０３に伝わらない。
また、電圧Ｖ１が低下して、電圧Ｖ２よりも小さくなったとき、電圧Ｖ２から閾値電圧Ｖｔｈを引いた電圧Ｖ２−Ｖｔｈが、出力電圧Ｖｏｕｔとして、出力端子２０３より出力される。ここで、Ｍ５のゲートとソース間、ゲートとドレイン間には閾値電圧以下の電圧がかかり、ドレイン基盤間ダイオードには閾値電圧以下の順方向バイアスまたは逆方向バイアスがかかるので、電圧Ｖ１は、出力端子２０３に伝わらない。
このように、図９に示した従来の電圧切り替え回路は、入力される２つの電圧のうち高い方の電圧を出力端子に伝える。
さらに、図９に示した従来の電圧切り替え回路は、ディプレッション型等の低閾値電圧のＭＯＳトランジスタを用いることで、閾値電圧Ｖｔｈによる電圧降下を小さくできる。例えば、Ｖｔｈ＝０のＭＯＳトランジスタを用いれば、入力される２つの電圧のうち高い方の電圧をそのまま出力端子に出力することができる。
さらに、図９に示した従来の電圧切り替え回路は、ディプレッション型等の低閾値電圧のＭＯＳトランジスタを用いることで、閾値電圧Ｖｔｈによる電圧降下を小さくできる。例えば、Ｖｔｈ＝０のＭＯＳトランジスタを用いれば、入力される２つの電圧のうち高い方の電圧をそのまま出力端子に出力することができる。
しかしながら、図８、図９に示した従来の電圧切り替え回路は、次のような問題があった。
図８に示した従来の電圧切り替え回路は、出力電圧Ｖｏｕｔがダイオードの閾値電圧Ｖｆだけ電圧降下するという問題がある。すなわち、所望の出力電圧Ｖｏｕｔを出力しようとすれば、エネルギーが供給される電子機器が動作する電圧よりも閾値電圧Ｖｆだけ高い電圧を入力しなければならないので、入力端子に接続される電源装置の大型化を招く。
図８に示した従来の電圧切り替え回路は、出力電圧Ｖｏｕｔがダイオードの閾値電圧Ｖｆだけ電圧降下するという問題がある。すなわち、所望の出力電圧Ｖｏｕｔを出力しようとすれば、エネルギーが供給される電子機器が動作する電圧よりも閾値電圧Ｖｆだけ高い電圧を入力しなければならないので、入力端子に接続される電源装置の大型化を招く。
また、図９に示した従来の電圧切り替え回路は、ＭＯＳトランジスタを用いているため、ＭＯＳトランジスタのサイズによっては、破線矢印で図示したように、入力される２つの電圧の間に無視できない漏れ電流が生じるという問題がある。漏れ電流の経路は、オフしているＭＯＳトランジスタ、すなわち、弱反転領域で動作しているＭＯＳトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。ＭＯＳトランジスタの弱反転領域の電流式より漏れ電流Ｉｌｅａｋは次式となる。
ただし、μは移動度、Ｃｏｘはゲート酸化膜容量、γは比例定数、Ｗはチャネル幅、Ｌはチャネル長、ＶＧＳはゲートソース間電圧、Ｖｔｈは閾値電圧、ＶＤＳはドレインソース間電圧、e は電子１個あたりの電荷量、ｋはボルツマン定数、Ｔは絶対温度である。
また、Ｖ２＝０、Ｖｔｈ＝０とすると、漏れ電流Ｉｌｅａｋは次式となる。
また、Ｖ２＝０、Ｖｔｈ＝０とすると、漏れ電流Ｉｌｅａｋは次式となる。
つまり、式（１）及び式（２）よりチャネル幅Ｗとチャネル長Ｌの比が大きくなる程、大きな漏れ電流が生じる。すなわち、大きな漏れ電流が生じると、低い方の電圧を与える電源に大きな電流が流れ、消費電力が大きくなるという問題が生じる。
本発明の目的は、上記の点に鑑み、電圧降下することなく漏れ電流が小さな電圧切り替え回路を提供することにある。
本発明の目的は、上記の点に鑑み、電圧降下することなく漏れ電流が小さな電圧切り替え回路を提供することにある。
上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。
第１の発明は、第１乃至第ｎ（ｎは２以上の自然数）の入力端子に第１乃至第ｎの電圧をそれぞれ入力し、前記第１乃至第ｎの電圧のうちの最も高い電圧を出力端子に出力する電圧切り替え回路であって、第１乃至第ｎのＰチャネルＭＯＳトランジスタと、第１乃至第ｎのＮチャネルＭＯＳトランジスタと、を備え、前記第１乃至第ｎの入力端子のうちの第ｋ（ｋは１以上ｎ以下の自然数）の入力端子から前記出力端子までの経路は、前記第ｋの入力端子にソースまたはドレインのいずれか一方が接続され、前記出力端子にゲートが接続される前記第１乃至第ｎのＰチャネルＭＯＳトランジスタのうちの第ｋのＰチャネルＭＯＳトランジスタと、前記出力端子にソースまたはドレインのいずれか一方が接続され、前記第ｋの入力端子にゲートが接続され、前記第ｋのＰチャネルＭＯＳトランジスタのソースまたはドレインのいずれか他方にソースまたはドレインのいずれか他方が接続される前記第１乃至第ｎのＮチャネルＭＯＳトランジスタのうちの第ｋのＮチャネルＭＯＳトランジスタと、を有し、前記第ｋのＰチャネルＭＯＳトランジスタのドレインとバルクとの間に形成されるダイオードと、前記第ｋのＮチャネルＭＯＳトランジスタのドレインとバルクとの間に形成されるダイオードと、のうち少なくとも１つのダイオードの順方向が、前記第ｋの入力端子から前記出力端子への方向となっている。
第１の発明は、第１乃至第ｎ（ｎは２以上の自然数）の入力端子に第１乃至第ｎの電圧をそれぞれ入力し、前記第１乃至第ｎの電圧のうちの最も高い電圧を出力端子に出力する電圧切り替え回路であって、第１乃至第ｎのＰチャネルＭＯＳトランジスタと、第１乃至第ｎのＮチャネルＭＯＳトランジスタと、を備え、前記第１乃至第ｎの入力端子のうちの第ｋ（ｋは１以上ｎ以下の自然数）の入力端子から前記出力端子までの経路は、前記第ｋの入力端子にソースまたはドレインのいずれか一方が接続され、前記出力端子にゲートが接続される前記第１乃至第ｎのＰチャネルＭＯＳトランジスタのうちの第ｋのＰチャネルＭＯＳトランジスタと、前記出力端子にソースまたはドレインのいずれか一方が接続され、前記第ｋの入力端子にゲートが接続され、前記第ｋのＰチャネルＭＯＳトランジスタのソースまたはドレインのいずれか他方にソースまたはドレインのいずれか他方が接続される前記第１乃至第ｎのＮチャネルＭＯＳトランジスタのうちの第ｋのＮチャネルＭＯＳトランジスタと、を有し、前記第ｋのＰチャネルＭＯＳトランジスタのドレインとバルクとの間に形成されるダイオードと、前記第ｋのＮチャネルＭＯＳトランジスタのドレインとバルクとの間に形成されるダイオードと、のうち少なくとも１つのダイオードの順方向が、前記第ｋの入力端子から前記出力端子への方向となっている。
第２の発明は、第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第１の入力端子にソースが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、前記第１のＰチャネルＭＯＳトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、前記第２の入力端子にソースが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、
前記第２のＰチャネルＭＯＳトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、を備え、前記第１のＰチャネルＭＯＳトランジスタのバルクと前記第１のＮチャネルＭＯＳトランジスタのバルクとは前記第１の入力端子に接続され、前記第２のＰチャネルＭＯＳトランジスタのバルクと前記第２のＮチャネルＭＯＳトランジスタのバルクとは前記第２の入力端子に接続されている。
前記第２のＰチャネルＭＯＳトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、を備え、前記第１のＰチャネルＭＯＳトランジスタのバルクと前記第１のＮチャネルＭＯＳトランジスタのバルクとは前記第１の入力端子に接続され、前記第２のＰチャネルＭＯＳトランジスタのバルクと前記第２のＮチャネルＭＯＳトランジスタのバルクとは前記第２の入力端子に接続されている。
第３の発明は、第２の発明において、前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、前記第２のＮチャネルＭＯＳトランジスタのバルクは前記第２のＮチャネルＭＯＳトランジスタのソースに接続されている。
第４の発明は、第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第１の入力端子にドレインが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、前記第１のＰチャネルＭＯＳトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、前記第２の入力端子にドレインが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、前記第２のＰチャネルＭＯＳトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、を備え、前記第１のＰチャネルＭＯＳトランジスタのバルク、前記第１のＮチャネルＭＯＳトランジスタのバルク、前記第２のＰチャネルＭＯＳトランジスタのバルク、および前記第２のＮチャネルＭＯＳトランジスタのバルクはそれぞれ前記出力端子に接続されている。
第５の発明は、第４の発明において、前記第１のＰチャネルＭＯＳトランジスタのバルクは前記第１のＰチャネルＭＯＳトランジスタのソースに接続され、前記第２のＰチャネルＭＯＳトランジスタのバルクは前記第２のＰチャネルＭＯＳトランジスタのソースに接続されている。
第６の発明は、第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第１の入力端子にドレインが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、前記第１のＰチャネルＭＯＳトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、前記第２の入力端子にドレインが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、前記第２のＰチャネルＭＯＳトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、を備え、前記第１のＰチャネルＭＯＳトランジスタのバルクは前記第１のＰチャネルＭＯＳトランジスタのソースに接続され、前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、前記第２のＰチャネルＭＯＳトランジスタのバルクは前記第２のＰチャネルＭＯＳトランジスタのソースに接続され、前記第２のＮチャネルＭＯＳトランジスタのバルクは前記第２のＮチャネルＭＯＳトランジスタのソースに接続されている。
第７の発明は、第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第１の入力端子にソースが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、前記第１のＰチャネルＭＯＳトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、前記第２の入力端子にドレインが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、前記第２のＰチャネルＭＯＳトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、を備え、前記第１のＰチャネルＭＯＳトランジスタのバルクと前記第１のＮチャネルＭＯＳトランジスタのバルクとは前記第１の入力端子に接続され、前記第２のＰチャネルＭＯＳトランジスタのバルクと前記第２のＮチャネルＭＯＳトランジスタのバルクとは前記出力端子に接続されている。
第８の発明は、第７の発明において、前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、前記第２のＰチャネルＭＯＳトランジスタのバルクは前記第２のＰチャネルＭＯＳトランジスタのソースに接続されている。
第９の発明は、第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第１の入力端子にドレインが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、前記第１のＰチャネルＭＯＳトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、前記第２の入力端子にソースが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、前記第２のＰチャネルＭＯＳトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、を備え、前記第１のＰチャネルＭＯＳトランジスタのバルクは前記第１のＰチャネルＭＯＳトランジスタのソースに接続され、前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、前記第２のＰチャネルＭＯＳトランジスタのバルクと前記第２のＮチャネルＭＯＳトランジスタのバルクとは前記第２の入力端子に接続されている。
第１０の発明は、第９の発明において、前記第２のＮチャネルＭＯＳトランジスタのバルクは、前記第２のＮチャネルＭＯＳトランジスタのソースに接続されている。
第１１の発明は、第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第１の入力端子にドレインが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、前記第１のＰチャネルＭＯＳトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、前記第２の入力端子にドレインが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、前記第２のＰチャネルＭＯＳトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、を備え、前記第１のＰチャネルＭＯＳトランジスタのバルクは前記第１のＰチャネルＭＯＳトランジスタのソースに接続され、前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、前記第２のＰチャネルＭＯＳトランジスタのバルクと前記第２のＮチャネルＭＯＳトランジスタのバルクとは前記出力端子に接続されている。
第１２の発明は、第１１の発明において、前記第２のＰチャネルＭＯＳトランジスタのバルクは前記第２のＰチャネルＭＯＳトランジスタのソースに接続されている。
第１１の発明は、第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、前記第１の入力端子にドレインが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、前記第１のＰチャネルＭＯＳトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、前記第２の入力端子にドレインが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、前記第２のＰチャネルＭＯＳトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、を備え、前記第１のＰチャネルＭＯＳトランジスタのバルクは前記第１のＰチャネルＭＯＳトランジスタのソースに接続され、前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、前記第２のＰチャネルＭＯＳトランジスタのバルクと前記第２のＮチャネルＭＯＳトランジスタのバルクとは前記出力端子に接続されている。
第１２の発明は、第１１の発明において、前記第２のＰチャネルＭＯＳトランジスタのバルクは前記第２のＰチャネルＭＯＳトランジスタのソースに接続されている。
本発明によれば、電圧降下することなく漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
以下、図面を参照して本発明の電圧切り替え回路の第１〜第６実施形態について説明する。
なお、本願明細書中では、ＭＯＳトランジスタのソース及びドレインのうち、図面において、矢印を付した端子がソースであり、バルク電圧に近い電圧の端子がソースであると定義する。
なお、本願明細書中では、ＭＯＳトランジスタのソース及びドレインのうち、図面において、矢印を付した端子がソースであり、バルク電圧に近い電圧の端子がソースであると定義する。
（第１実施形態）
まず、本発明の第１実施形態に係る電圧切り替え回路の構成について、図１を参照して説明する。
本発明の第１実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
まず、本発明の第１実施形態に係る電圧切り替え回路の構成について、図１を参照して説明する。
本発明の第１実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
入力端子１０１には、ＰチャネルＭＯＳトランジスタＭ１のソース、バルク、およびＮチャネルＭＯＳトランジスタＭ２のゲート、バルクがそれぞれ接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のソース、バルク、およびＮチャネルＭＯＳトランジスタＭ３のゲート、バルクがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のドレインとＮチャネルＭＯＳトランジスタＭ２のソースが接続され、ＮチャネルＭＯＳトランジスタＭ３のソースとＰチャネルＭＯＳトランジスタＭ４のドレインが接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のソース、バルク、およびＮチャネルＭＯＳトランジスタＭ３のゲート、バルクがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のドレインとＮチャネルＭＯＳトランジスタＭ２のソースが接続され、ＮチャネルＭＯＳトランジスタＭ３のソースとＰチャネルＭＯＳトランジスタＭ４のドレインが接続されている。
また、出力端子１０３には、ＰチャネルＭＯＳトランジスタＭ１のゲート、ＮチャネルＭＯＳトランジスタＭ２のドレイン、ＮチャネルＭＯＳトランジスタＭ３のドレイン、およびＰチャネルＭＯＳトランジスタＭ４のゲートがそれぞれ接続されている。
入力端子１０１には一の電源の電圧Ｖ１が与えられ、入力端子１０２には他の電源の電圧Ｖ２が与えられる。出力端子１０３は、ＵＳＢメモリ装置の内部のメモリなどの電子機器の電源端子と接続される。
図１において、ＭＯＳトランジスタＭ１乃至Ｍ４の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。
入力端子１０１には一の電源の電圧Ｖ１が与えられ、入力端子１０２には他の電源の電圧Ｖ２が与えられる。出力端子１０３は、ＵＳＢメモリ装置の内部のメモリなどの電子機器の電源端子と接続される。
図１において、ＭＯＳトランジスタＭ１乃至Ｍ４の隣に図示したダイオードは、ドレイン基板間ダイオード、つまり、ドレインとバルクの間に形成されるダイオードの向きを示している。
次に、図１に示すＭＯＳトランジスタＭ１〜Ｍ４の構造の概要の一例について、図２を参照して説明する。
ＭＯＳトランジスタＭ１〜Ｍ４は、図２に示すように、Ｐ型シリコン基板３０１上に形成されている。Ｐ型シリコン基板３０１には、素子分離領域３０２が形成され、その素子分離領域３０２で第１の領域と第２の領域に分離されている。
そして、第１の領域にＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２とが形成されている。ＰチャネルＭＯＳトランジスタＭ１は、Ｎウェル領域３０３内に形成されている。
また、第２の領域にＰチャネルＭＯＳトランジスタＭ４とＮチャネルＭＯＳトランジスタＭ３とが形成されている。ＰチャネルＭＯＳトランジスタＭ４は、Ｎウェル領域３０４内に形成されている。
ＭＯＳトランジスタＭ１〜Ｍ４は、図２に示すように、Ｐ型シリコン基板３０１上に形成されている。Ｐ型シリコン基板３０１には、素子分離領域３０２が形成され、その素子分離領域３０２で第１の領域と第２の領域に分離されている。
そして、第１の領域にＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２とが形成されている。ＰチャネルＭＯＳトランジスタＭ１は、Ｎウェル領域３０３内に形成されている。
また、第２の領域にＰチャネルＭＯＳトランジスタＭ４とＮチャネルＭＯＳトランジスタＭ３とが形成されている。ＰチャネルＭＯＳトランジスタＭ４は、Ｎウェル領域３０４内に形成されている。
次に、本発明の第１実施形態に係る電圧切り替え回路の動作について、図１および図２を参照して説明する。
説明を簡単にするために、電圧Ｖ１は電圧Ｖ２よりも高く、Ｖ２＝０であるとする。また、ＭＯＳトランジスタの閾値電圧Ｖｔｈは、Ｖｔｈ＝０であるとする。
まず、Ｖｔｈ＝０であるので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
説明を簡単にするために、電圧Ｖ１は電圧Ｖ２よりも高く、Ｖ２＝０であるとする。また、ＭＯＳトランジスタの閾値電圧Ｖｔｈは、Ｖｔｈ＝０であるとする。
まず、Ｖｔｈ＝０であるので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
Ｖｔｈ＝０、Ｖ１＞Ｖ２より、ＰチャネルＭＯＳトランジスタＭ１のゲートソース間電圧ＶＧＳは負電圧となり、ＮチャネルＭＯＳトランジスタＭ２のゲートドレイン間電圧ＶＧＤは正電圧となり、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２はオンする。一方、ＰチャネルＭＯＳトランジスタＭ４のゲートドレイン間電圧ＶＧＤは正電圧となり、ＮチャネルＭＯＳトランジスタＭ３のゲートソース間電圧ＶＧＳは負電圧となるので、ＰチャネルＭＯＳトランジスタＭ４とＮチャネルＭＯＳトランジスタＭ３はオフする。よって、電圧Ｖ１が出力端子１０３より出力される。
ここで、漏れ電流Ｉｌｅａｋの解析を行う。破線矢印で図示したように、漏れ電流Ｉｌｅａｋの経路は、オフしているＭＯＳトランジスタ、すなわち、弱反転領域で動作しているＭＯＳトランジスタのソースとドレインの間と、ドレイン基盤間の順方向ダイオードを通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。ＮチャネルＭＯＳトランジスタＭ３のゲートソース間電圧ＶＧＳは、ドレイン基板間ダイオードの閾値電圧をＶｆとしたとき、Ｖ２＝０より、ＶＧＳ＝−Ｖｆとなる。上述した式（１）にＶｔｈ＝０を代入すると次式となる。
式（３）にＶＧＳ＝−Ｖｆを代入すると、次式となる。
式（２）と式（４）の大小関係を比較すると、次式が成立する。
式（５）より、左辺は負の指数オーダーの項ｅｘｐ（−γＶｆ）がかかっているので、右辺よりも極めて小さい。したがって、本発明の実施形態１に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第１実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
以上のように、本発明の第１実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
なお、本発明の第１実施形態に係る電圧切り替え回路では、ＰチャネルＭＯＳトランジスタＭ１のバルクとＮチャネルＭＯＳトランジスタＭ２のバルクは共通の電圧とし、ＰチャネルＭＯＳトランジスタＭ４のバルクとＮチャネルＭＯＳトランジスタＭ３のバルクは共通の電圧としたが、ＮチャネルＭＯＳトランジスタＭ２のバルクをＮチャネルＭＯＳトランジスタＭ２のソースに接続し、ＮチャネルＭＯＳトランジスタＭ３のバルクをＮチャネルＭＯＳトランジスタＭ３のソースに接続してもよい。このとき、図１に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。
（第２実施形態）
次に、本発明の第２実施形態に係る電圧切り替え回路の構成について、図３を参照して説明する。
本発明の第２実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
次に、本発明の第２実施形態に係る電圧切り替え回路の構成について、図３を参照して説明する。
本発明の第２実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
入力端子１０１には、ＰチャネルＭＯＳトランジスタＭ１のドレイン、およびＮチャネルＭＯＳトランジスタＭ２のゲートがそれぞれ接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のドレイン、およびＮチャネルＭＯＳトランジスタＭ３のゲートがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のソースとＮチャネルＭＯＳトランジスタＭ２のドレインが接続され、ＮチャネルＭＯＳトランジスタＭ３のドレインとＰチャネルＭＯＳトランジスタＭ４のソースが接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のドレイン、およびＮチャネルＭＯＳトランジスタＭ３のゲートがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のソースとＮチャネルＭＯＳトランジスタＭ２のドレインが接続され、ＮチャネルＭＯＳトランジスタＭ３のドレインとＰチャネルＭＯＳトランジスタＭ４のソースが接続されている。
また、出力端子１０３には、ＰチャネルＭＯＳトランジスタＭ１のゲート、バルク、ＮチャネルＭＯＳトランジスタＭ２のソース、バルク、ＮチャネルＭＯＳトランジスタＭ３のソース、バルク、およびＰチャネルＭＯＳトランジスタＭ４のゲート、バルクがそれぞれ接続されている。
入力端子１０１、１０２および出力端子１０３の接続先などは、第１実施形態の場合と同様である。また、図３に示すダイオードの意味は、図１の場合のダイオードと同様である。
入力端子１０１、１０２および出力端子１０３の接続先などは、第１実施形態の場合と同様である。また、図３に示すダイオードの意味は、図１の場合のダイオードと同様である。
次に、本発明の第２実施形態に係る電圧切り替え回路の動作について、図３を参照して説明する。説明を簡単にするために、電圧Ｖ１は電圧Ｖ２よりも高く、Ｖ２＝０であるとする。また、ＭＯＳトランジスタの閾値電圧Ｖｔｈは、Ｖｔｈ＝０であるとする。
まず、Ｖｔｈ＝０であるので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
まず、Ｖｔｈ＝０であるので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
Ｖｔｈ＝０、Ｖ１＞Ｖ２より、ＰチャネルＭＯＳトランジスタＭ１のゲートドレイン間電圧ＶＧＤは負電圧となり、ＮチャネルＭＯＳトランジスタＭ２のゲートソース間電圧ＶＧＳは正電圧となり、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２はオンする。一方、ＰチャネルＭＯＳトランジスタＭ４のゲートソース間電圧ＶＧＳは正電圧となり、ＮチャネルＭＯＳトランジスタＭ３のゲートドレイン間電圧ＶＧＤは負電圧となるので、ＰチャネルＭＯＳトランジスタＭ４とＮチャネルＭＯＳトランジスタＭ３はオフする。よって、電圧Ｖ１が出力端子１０３より出力される。
ここで、漏れ電流Ｉｌｅａｋの解析を行う。破線矢印で図示したように、漏れ電流Ｉｌｅａｋの経路は、オフしているＭＯＳトランジスタ、すなわち、弱反転領域で動作しているＭＯＳトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。ＮチャネルＭＯＳトランジスタＭ３のゲートドレイン間電圧ＶＧＤは、ドレイン基板間ダイオードの閾値電圧をＶｆとしたとき、Ｖ２＝０より、ＶＧＤ＝−Ｖｆとなる。この場合、上述した式（１）におけるＶＧＳがＶＧＤに相当する。式（１）にＶｔｈ＝０を代入すると次式となる。
式（６）にＶＧＤ＝−Ｖｆを代入すると、次式となる。
式（２）と式（７）の大小関係を比較すると、本発明の第１実施形態に係る電圧切り替え回路の説明における式（５）と同じ式となる。
式（５）より、左辺は負の指数オーダーの項e ｘｐ（−γＶｆ）がかかっているので、右辺よりも極めて小さい。したがって、本発明の第２実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第２実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
式（５）より、左辺は負の指数オーダーの項e ｘｐ（−γＶｆ）がかかっているので、右辺よりも極めて小さい。したがって、本発明の第２実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第２実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
なお、本発明の第２実施形態に係る電圧切り替え回路では、ＰチャネルＭＯＳトランジスタＭ１のバルクとＮチャネルＭＯＳトランジスタＭ２のバルクは共通の電圧とし、ＰチャネルＭＯＳトランジスタＭ４のバルクとＮチャネルＭＯＳトランジスタＭ３のバルクは共通の電圧としたが、ＰチャネルＭＯＳトランジスタＭ１のバルクをＰチャネルＭＯＳトランジスタＭ１のソースに接続し、ＰチャネルＭＯＳトランジスタＭ４のバルクをＰチャネルＭＯＳトランジスタＭ４のソースに接続してもよい。このとき、図３に示したドレイン基板間ダイオードの向きは同じなので、同じ効果を奏する。
（第３実施形態）
次に、本発明の第３実施形態に係る電圧切り替え回路の構成について、図４を参照して説明する。
本発明の第３実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
次に、本発明の第３実施形態に係る電圧切り替え回路の構成について、図４を参照して説明する。
本発明の第３実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
入力端子１０１には、ＰチャネルＭＯＳトランジスタＭ１のドレイン、およびＮチャネルＭＯＳトランジスタＭ２のゲートがそれぞれ接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のドレイン、およびＮチャネルＭＯＳトランジスタＭ３のゲートがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のソース、バルク、およびＮチャネルＭＯＳトランジスタＭ２のソース、バルクがそれぞれ接続されている。また、ＮチャネルＭＯＳトランジスタＭ３のソース、バルク、およびＰチャネルＭＯＳトランジスタＭ４のソース、バルクがそれぞれ接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のドレイン、およびＮチャネルＭＯＳトランジスタＭ３のゲートがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のソース、バルク、およびＮチャネルＭＯＳトランジスタＭ２のソース、バルクがそれぞれ接続されている。また、ＮチャネルＭＯＳトランジスタＭ３のソース、バルク、およびＰチャネルＭＯＳトランジスタＭ４のソース、バルクがそれぞれ接続されている。
また、出力端子１０３には、ＰチャネルＭＯＳトランジスタＭ１のゲート、ＮチャネルＭＯＳトランジスタＭ２のドレイン、ＮチャネルＭＯＳトランジスタＭ３のドレイン、ＰチャネルＭＯＳトランジスタＭ４のゲートがそれぞれ接続されている。
入力端子１０１、１０２および出力端子１０３の接続先などは、第１実施形態の場合と同様である。また、図４に示すダイオードの意味は、図１の場合のダイオードと同様である。
入力端子１０１、１０２および出力端子１０３の接続先などは、第１実施形態の場合と同様である。また、図４に示すダイオードの意味は、図１の場合のダイオードと同様である。
次に、本発明の第３実施形態に係る電圧切り替え回路の動作について、図４を参照して説明する。説明を簡単にするために、電圧Ｖ１は電圧Ｖ２よりも高く、Ｖ２＝０であるとする。また、ＭＯＳトランジスタの閾値電圧Ｖｔｈは、Ｖｔｈ＝０であるとする。
まず、Ｖｔｈ＝０であるので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
まず、Ｖｔｈ＝０であるので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
Ｖｔｈ＝０、Ｖ１＞Ｖ２より、ＰチャネルＭＯＳトランジスタＭ１のゲートドレイン間電圧ＶＧＤは負電圧となり、ＮチャネルＭＯＳトランジスタＭ２のゲートドレイン間電圧ＶＧＤは正電圧となり、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２はオンする。一方、ＰチャネルＭＯＳトランジスタＭ４のゲートソース間電圧ＶＧＳは正電圧となり、ＮチャネルＭＯＳトランジスタＭ３のゲートソース間電圧ＶＧＳは負電圧となるので、ＰチャネルＭＯＳトランジスタＭ４とＮチャネルＭＯＳトランジスタＭ３はオフする。よって、電圧Ｖ１が出力端子１０３より出力される。
ここで、漏れ電流Ｉｌｅａｋの解析を行う。破線矢印で図示したように、漏れ電流Ｉｌｅａｋの経路は、オフしているＭＯＳトランジスタ、すなわち、弱反転領域で動作しているＭＯＳトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。ＮチャネルＭＯＳトランジスタＭ３のソース電圧Ｖ４は、ＭＯＳトランジスタＭ３、Ｍ４について、それぞれ漏れ電流の式（１）を立てたとき、それぞれの漏れ電流の式が等しくなるようなソース電圧であり、Ｖ１＞Ｖ４＞０なる値となる。よって、漏れ電流Ｉｌｅａｋは、上述した本発明の実施形態１に係る電圧切り替え回路の説明と同様に、式（４）のＶｆをＶ４に置き換えた式となる。
式（２）と式（８）の大小関係を比較すると、次式となる。
式（９）より、左辺は負の指数オーダーの項e ｘｐ（−γＶ４）がかかっているので、右辺よりも極めて小さい。したがって、本発明の第３実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第３実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
以上のように、本発明の第３実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
（第４実施形態）
次に、本発明の第４実施形態に係る電圧切り替え回路の構成について、図５を参照して説明する。
本発明の第４実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
次に、本発明の第４実施形態に係る電圧切り替え回路の構成について、図５を参照して説明する。
本発明の第４実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
入力端子１０１には、ＰチャネルＭＯＳトランジスタＭ１のソース、バルク、およびＮチャネルＭＯＳトランジスタＭ２のゲート、バルクがそれぞれ接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のドレイン、ＮチャネルＭＯＳトランジスタＭ３のゲートがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のドレインとＮチャネルＭＯＳトランジスタＭ２のソースが接続され、ＮチャネルＭＯＳトランジスタＭ３のドレインとＰチャネルＭＯＳトランジスタＭ４のソースが接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のドレイン、ＮチャネルＭＯＳトランジスタＭ３のゲートがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のドレインとＮチャネルＭＯＳトランジスタＭ２のソースが接続され、ＮチャネルＭＯＳトランジスタＭ３のドレインとＰチャネルＭＯＳトランジスタＭ４のソースが接続されている。
また、出力端子１０３には、ＰチャネルＭＯＳトランジスタＭ１のゲート、ＮチャネルＭＯＳトランジスタＭ２のドレイン、ＮチャネルＭＯＳトランジスタＭ３のソース、バルク、およびＰチャネルＭＯＳトランジスタＭ４のゲート、バルクがそれぞれ接続されている。
入力端子１０１、１０２および出力端子１０３の接続先などは、第１実施形態の場合と同様である。また、図５に示すダイオードの意味は、図１の場合のダイオードと同様である。
入力端子１０１、１０２および出力端子１０３の接続先などは、第１実施形態の場合と同様である。また、図５に示すダイオードの意味は、図１の場合のダイオードと同様である。
次に、本発明の第４実施形態に係る電圧切り替え回路の動作について、図５を参照して説明する。説明を簡単にするために、電圧Ｖ１は電圧Ｖ２よりも高く、Ｖ２＝０であるとする。また、ＭＯＳトランジスタの閾値電圧Ｖｔｈは、Ｖｔｈ＝０であるとする。
まず、Ｖｔｈ＝０なので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
まず、Ｖｔｈ＝０なので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
Ｖｔｈ＝０、Ｖ１＞Ｖ２より、ＰチャネルＭＯＳトランジスタＭ１のゲートソース間電圧ＶＧＳは負電圧となり、ＮチャネルＭＯＳトランジスタＭ２のゲートドレイン間電圧ＶＧＤは正電圧となり、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２はオンする。一方、ＰチャネルＭＯＳトランジスタＭ４のゲートソース間電圧ＶＧＳは正電圧となり、ＮチャネルＭＯＳトランジスタＭ３のゲートドレイン間電圧ＶＧＤは負電圧となるので、ＰチャネルＭＯＳトランジスタＭ４とＮチャネルＭＯＳトランジスタＭ３はオフする。よって、電圧Ｖ１が出力端子１０３より出力される。
ここで、漏れ電流Ｉｌｅａｋの解析を行う。破線矢印で図示したように、漏れ電流Ｉｌｅａｋの経路は、オフしているＭＯＳトランジスタ、すなわち、弱反転領域で動作しているＭＯＳトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。ＮチャネルＭＯＳトランジスタＭ３のゲートドレイン間電圧ＶＧＤは、ドレイン基板間ダイオードの閾値電圧をＶｆとしたとき、Ｖ２＝０より、ＶＧＤ＝−Ｖｆとなる。よって、漏れ電流Ｉｌｅａｋは、上述した本発明の実施形態２に係る電圧切り替え回路の説明と同様に、式（７）となる。
式（２）と式（７）の大小関係を比較すると、本発明の実施形態１に係る電圧切り替え回路の説明における式（５）と同じ式となる。
式（５）より、左辺は負の指数オーダーの項e ｘｐ（−γＶｆ）がかかっているので、右辺よりも極めて小さい。したがって、本発明の第４実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第４実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
式（５）より、左辺は負の指数オーダーの項e ｘｐ（−γＶｆ）がかかっているので、右辺よりも極めて小さい。したがって、本発明の第４実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第４実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
なお、本発明の第４実施形態に係る電圧切り替え回路では、ＰチャネルＭＯＳトランジスタＭ１のバルクとＮチャネルＭＯＳトランジスタＭ２のバルクは共通の電圧とし、ＰチャネルＭＯＳトランジスタＭ４のバルクとＮチャネルＭＯＳトランジスタＭ３のバルクは共通の電圧としたが、ＮチャネルＭＯＳトランジスタＭ２のバルクをＮチャネルＭＯＳトランジスタＭ２のソースに接続し、ＰチャネルＭＯＳトランジスタＭ４のバルクをＰチャネルＭＯＳトランジスタＭ４のソースに接続してもよい。このとき、図５に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。
（第５実施形態）
次に、本発明の第５実施形態に係る電圧切り替え回路の構成について、図６を参照して説明する。
本発明の第５実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
次に、本発明の第５実施形態に係る電圧切り替え回路の構成について、図６を参照して説明する。
本発明の第５実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
入力端子１０１には、ＰチャネルＭＯＳトランジスタＭ１のドレイン、ＮチャネルＭＯＳトランジスタＭ２のゲートがそれぞれ接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のソース、バルク、およびＮチャネルＭＯＳトランジスタＭ３のゲート、バルクがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のソース、バルク、およびＮチャネルＭＯＳトランジスタＭ２のソース、バルクがそれぞれ接続されている。また、ＮチャネルＭＯＳトランジスタＭ３のソースとＰチャネルＭＯＳトランジスタＭ４のドレインが接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のソース、バルク、およびＮチャネルＭＯＳトランジスタＭ３のゲート、バルクがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のソース、バルク、およびＮチャネルＭＯＳトランジスタＭ２のソース、バルクがそれぞれ接続されている。また、ＮチャネルＭＯＳトランジスタＭ３のソースとＰチャネルＭＯＳトランジスタＭ４のドレインが接続されている。
また、出力端子１０３には、ＰチャネルＭＯＳトランジスタＭ１のゲート、ＮチャネルＭＯＳトランジスタＭ２のドレイン、ＮチャネルＭＯＳトランジスタＭ３のドレイン、およびＰチャネルＭＯＳトランジスタＭ４のゲートがそれぞれ接続されている。
入力端子１０１、１０２および出力端子１０３の接続先などは、第１実施形態の場合と同様である。また、図６に示すダイオードの意味は、図１の場合のダイオードと同様である。
入力端子１０１、１０２および出力端子１０３の接続先などは、第１実施形態の場合と同様である。また、図６に示すダイオードの意味は、図１の場合のダイオードと同様である。
次に、本発明の第５実施形態に係る電圧切り替え回路の動作について、図６を参照して説明する。説明を簡単にするために、電圧Ｖ１は電圧Ｖ２よりも高く、Ｖ２＝０であるとする。また、ＭＯＳトランジスタの閾値電圧Ｖｔｈは、Ｖｔｈ＝０であるとする。
まず、Ｖｔｈ＝０なので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
まず、Ｖｔｈ＝０なので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
Ｖｔｈ＝０、Ｖ１＞Ｖ２より、ＰチャネルＭＯＳトランジスタＭ１のゲートドレイン間電圧ＶＧＤは負電圧となり、ＮチャネルＭＯＳトランジスタＭ２のゲートドレイン間電圧ＶＧＤは正電圧となり、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２はオンする。一方、ＰチャネルＭＯＳトランジスタＭ４のゲートドレイン間電圧ＶＧＤは正電圧となり、ＮチャネルＭＯＳトランジスタＭ３のゲートソース間電圧ＶＧＳは負電圧となるので、ＰチャネルＭＯＳトランジスタＭ４とＮチャネルＭＯＳトランジスタＭ３はオフする。よって、電圧Ｖ１が出力端子１０３より出力される。
ここで、漏れ電流Ｉｌｅａｋの解析を行う。破線矢印で図示したように、漏れ電流Ｉｌｅａｋの経路は、オフしているＭＯＳトランジスタ、すなわち、弱反転領域で動作しているＭＯＳトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。ＮチャネルＭＯＳトランジスタＭ３のゲートソース間電圧ＶＧＳは、ドレイン基板間ダイオードの閾値電圧をＶｆとしたとき、Ｖ２＝０より、ＶＧＳ＝−Ｖｆとなる。よって、漏れ電流Ｉｌｅａｋは、上述した本発明の実施形態１に係る電圧切り替え回路の説明における式（４）と同じ式となる。
式（２）と式（４）の大小関係を比較すると、本発明の実施形態１に係る電圧切り替え回路の説明における式（５）と同じ式となる。
式（５）より、左辺は負の指数オーダーの項e ｘｐ（−γＶｆ）がかかっているので、右辺よりも極めて小さい。したがって、本発明の第５実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第５実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
式（５）より、左辺は負の指数オーダーの項e ｘｐ（−γＶｆ）がかかっているので、右辺よりも極めて小さい。したがって、本発明の第５実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第５実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
なお、本発明の第５実施形態に係る電圧切り替え回路では、ＰチャネルＭＯＳトランジスタＭ４のバルクとＮチャネルＭＯＳトランジスタＭ３のバルクは共通の電圧としたが、ＮチャネルＭＯＳトランジスタＭ３のバルクをＮチャネルＭＯＳトランジスタＭ３のソースに接続してもよい。このとき、図６に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。
（第６実施形態）
次に、本発明の第６実施形態に係る電圧切り替え回路の構成について、図７を参照して説明する。
本発明の第６実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
次に、本発明の第６実施形態に係る電圧切り替え回路の構成について、図７を参照して説明する。
本発明の第６実施形態に係る電圧切り替え回路は、入力端子１０１、１０２にそれぞれ電圧Ｖ１、Ｖ２が入力され、その電圧Ｖ１、Ｖ２のうち高い方の電圧を出力端子１０３に出力するものであって、ＰチャネルＭＯＳトランジスタＭ１、ＮチャネルＭＯＳトランジスタＭ２、ＮチャネルＭＯＳトランジスタＭ３、およびＰチャネルＭＯＳトランジスタＭ４を備えている。
入力端子１０１には、ＰチャネルＭＯＳトランジスタＭ１のドレイン、ＮチャネルＭＯＳトランジスタＭ２のゲートがそれぞれ接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のドレイン、ＮチャネルＭＯＳトランジスタＭ３のゲートがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のソース、バルク、ＮチャネルＭＯＳトランジスタＭ２のソース、バルクがそれぞれ接続されている。また、ＮチャネルＭＯＳトランジスタＭ３のドレインとＰチャネルＭＯＳトランジスタＭ４のソースが接続されている。
入力端子１０２には、ＰチャネルＭＯＳトランジスタＭ４のドレイン、ＮチャネルＭＯＳトランジスタＭ３のゲートがそれぞれ接続されている。
そして、ＰチャネルＭＯＳトランジスタＭ１のソース、バルク、ＮチャネルＭＯＳトランジスタＭ２のソース、バルクがそれぞれ接続されている。また、ＮチャネルＭＯＳトランジスタＭ３のドレインとＰチャネルＭＯＳトランジスタＭ４のソースが接続されている。
また、出力端子１０３には、ＰチャネルＭＯＳトランジスタＭ１のゲート、ＮチャネルＭＯＳトランジスタＭ２のドレイン、ＮチャネルＭＯＳトランジスタＭ３のソース、バルク、およびＰチャネルＭＯＳトランジスタＭ４のゲート、バルクがそれぞれ接続されている。
入力端子１０１、１０２および出力端子１０３の接続先などは、第１実施形態の場合と同様である。また、図７に示すダイオードの意味は、図１の場合のダイオードと同様である。
入力端子１０１、１０２および出力端子１０３の接続先などは、第１実施形態の場合と同様である。また、図７に示すダイオードの意味は、図１の場合のダイオードと同様である。
次に、本発明の第６実施形態に係る電圧切り替え回路の動作について、図７を参照して説明する。説明を簡単にするために、電圧Ｖ１は電圧Ｖ２よりも高く、Ｖ２＝０であるとする。また、ＭＯＳトランジスタの閾値電圧Ｖｔｈは、Ｖｔｈ＝０であるとする。
まず、Ｖｔｈ＝０なので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
まず、Ｖｔｈ＝０なので、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３は、ゲートソース間電圧ＶＧＳが正電圧である限り、オンする。また、ＰチャネルＭＯＳトランジスタＭ１、Ｍ４は、ゲートソース間電圧ＶＧＳが負電圧である限り、オンする。
Ｖｔｈ＝０、Ｖ１＞Ｖ２より、ＰチャネルＭＯＳトランジスタＭ１のゲートドレイン間電圧ＶＧＤは負電圧となり、ＮチャネルＭＯＳトランジスタＭ２のゲートドレイン間電圧ＶＧＤは正電圧となり、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２はオンする。一方、ＰチャネルＭＯＳトランジスタＭ４のゲートソース間電圧ＶＧＳは正電圧となり、ＮチャネルＭＯＳトランジスタＭ３のゲートドレイン間電圧ＶＧＤは負電圧となるので、ＰチャネルＭＯＳトランジスタＭ４とＮチャネルＭＯＳトランジスタＭ３はオフする。よって、電圧Ｖ１が出力端子１０３より出力される。
ここで、漏れ電流Ｉｌｅａｋの解析を行う。破線矢印で図示したように、漏れ電流Ｉｌｅａｋの経路は、オフしているＭＯＳトランジスタ、すなわち、弱反転領域で動作しているＭＯＳトランジスタのソースとドレインの間を通じて、高い方の電圧が入力される入力端子から低い方の電圧が入力される入力端子に流れる。ＮチャネルＭＯＳトランジスタＭ３のゲートドレイン間電圧ＶＧＤは、ドレイン基板間ダイオードの閾値電圧をＶｆとしたとき、Ｖ２＝０より、ＶＧＤ＝−Ｖｆとなる。よって、漏れ電流Ｉｌｅａｋは、上述した本発明の実施形態２に係る電圧切り替え回路の説明における式（７）と同じ式となる。
式（２）と式（７）の大小関係を比較すると、本発明の実施形態１に係る電圧切り替え回路の説明における式（５）と同じ式となる。
式（５）より、左辺は負の指数オーダーの項e ｘｐ（−γＶｆ）がかかっているので、右辺よりも極めて小さい。したがって、本発明の第６実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第６実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
式（５）より、左辺は負の指数オーダーの項e ｘｐ（−γＶｆ）がかかっているので、右辺よりも極めて小さい。したがって、本発明の第６実施形態に係る電圧切り替え回路は、従来の電圧切り替え回路に比べて漏れ電流を極めて小さくすることができる。
以上のように、本発明の第６実施形態に係る電圧切り替え回路によれば、電圧降下することなく、従来の電圧切り替え回路に比べて漏れ電流が小さいので、入力端子に接続される電源装置の大型化を招くことなく、低消費電力であるという効果を奏する。
なお、本発明の第６実施形態に係る電圧切り替え回路では、ＰチャネルＭＯＳトランジスタＭ４のバルクとＮチャネルＭＯＳトランジスタＭ３のバルクは共通の電圧としたが、ＰチャネルＭＯＳトランジスタＭ４のバルクをＰチャネルＭＯＳトランジスタＭ４のソースに接続してもよい。このとき、図７に示したドレイン基板間ダイオードの向きは同じであるので、同じ効果を奏する。
（その他の実施形態など）
（１）本発明の第１〜第６の実施形態に係る電圧切り替え回路では、２つの電圧のうち高い方の電圧を出力する場合について説明した。しかし、各実施形態において、切り替える電圧は２つに限らず、３つ以上の電圧を切り替える電圧切り替え回路も構成できる。
つまり、入力端子１０１から出力端子１０３までの回路（以下、ＣＭＯＳペアという）を複数用意して、複数の電圧がそれぞれ入力される複数の入力端子に、複数のＣＭＯＳペアのＰチャネルＭＯＳトランジスタ側をそれぞれ接続し、ＮチャネルＭＯＳトランジスタ側をそれぞれワイヤードオア接続して出力端子に接続することで、複数の電圧を切り替える電圧切り替え回路を実現できる。このとき、入力された複数の電圧のうち最も高い電圧が出力される。
（１）本発明の第１〜第６の実施形態に係る電圧切り替え回路では、２つの電圧のうち高い方の電圧を出力する場合について説明した。しかし、各実施形態において、切り替える電圧は２つに限らず、３つ以上の電圧を切り替える電圧切り替え回路も構成できる。
つまり、入力端子１０１から出力端子１０３までの回路（以下、ＣＭＯＳペアという）を複数用意して、複数の電圧がそれぞれ入力される複数の入力端子に、複数のＣＭＯＳペアのＰチャネルＭＯＳトランジスタ側をそれぞれ接続し、ＮチャネルＭＯＳトランジスタ側をそれぞれワイヤードオア接続して出力端子に接続することで、複数の電圧を切り替える電圧切り替え回路を実現できる。このとき、入力された複数の電圧のうち最も高い電圧が出力される。
（２）本発明の第１〜第６実施形態に係る電圧切り替え回路では、入力端子と出力端子との間に、１つのＣＭＯＳペアを接続した場合について説明をした。しかし、各実施形態において、ＣＭＯＳペアを複数用意して、入力端子と出力端子との間に、直列接続、並列接続、または、直列接続と並列接続を組み合わせた接続をしてもよい。
（３）本発明の第１〜第６実施形態に係る電圧切り替え回路を構成するＭＯＳトランジスタの各々は、複数用意した同一極性のＭＯＳトランジスタのゲート、ソース、ドレイン、バルクのそれぞれを共通接続、すなわち、並列接続をした１つの合成ＭＯＳトランジスタとしてもよい。また、ゲート、バルクのそれぞれを共通接続をしてソース、ドレインを互いに接続、すなわち、直列接続をした１つの合成ＭＯＳトランジスタとしてもよい。
本発明の電圧切り替え回路は、複数の電源からエネルギーが供給される電子機器等の分野で好適に利用できる。
Ｍ１、Ｍ４・・・ＰチャネルＭＯＳトランジスタ
Ｍ２、Ｍ３・・・ＮチャネルＭＯＳトランジスタ
１０１、１０２・・・入力端子
１０３・・・出力端子
Ｍ２、Ｍ３・・・ＮチャネルＭＯＳトランジスタ
１０１、１０２・・・入力端子
１０３・・・出力端子
Claims (12)
- 第１乃至第ｎ（ｎは２以上の自然数）の入力端子に第１乃至第ｎの電圧をそれぞれ入力し、前記第１乃至第ｎの電圧のうちの最も高い電圧を出力端子に出力する電圧切り替え回路であって、
第１乃至第ｎのＰチャネルＭＯＳトランジスタと、第１乃至第ｎのＮチャネルＭＯＳトランジスタと、を備え、
前記第１乃至第ｎの入力端子のうちの第ｋ（ｋは１以上ｎ以下の自然数）の入力端子から前記出力端子までの経路は、
前記第ｋの入力端子にソースまたはドレインのいずれか一方が接続され、前記出力端子にゲートが接続される前記第１乃至第ｎのＰチャネルＭＯＳトランジスタのうちの第ｋのＰチャネルＭＯＳトランジスタと、
前記出力端子にソースまたはドレインのいずれか一方が接続され、前記第ｋの入力端子にゲートが接続され、前記第ｋのＰチャネルＭＯＳトランジスタのソースまたはドレインのいずれか他方にソースまたはドレインのいずれか他方が接続される前記第１乃至第ｎのＮチャネルＭＯＳトランジスタのうちの第ｋのＮチャネルＭＯＳトランジスタと、
を有し、
前記第ｋのＰチャネルＭＯＳトランジスタのドレインとバルクとの間に形成されるダイオードと、前記第ｋのＮチャネルＭＯＳトランジスタのドレインとバルクとの間に形成されるダイオードと、のうち少なくとも１つのダイオードの順方向が、前記第ｋの入力端子から前記出力端子への方向となっていることを特徴とする電圧切り替え回路。 - 第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第１の入力端子にソースが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、
前記第１のＰチャネルＭＯＳトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、
前記第２の入力端子にソースが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、
前記第２のＰチャネルＭＯＳトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、
を備え、
前記第１のＰチャネルＭＯＳトランジスタのバルクと前記第１のＮチャネルＭＯＳトランジスタのバルクとは前記第１の入力端子に接続され、
前記第２のＰチャネルＭＯＳトランジスタのバルクと前記第２のＮチャネルＭＯＳトランジスタのバルクとは前記第２の入力端子に接続されていることを特徴とする電圧切り替え回路。 - 前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、
前記第２のＮチャネルＭＯＳトランジスタのバルクは前記第２のＮチャネルＭＯＳトランジスタのソースに接続されていることを特徴とする請求項２に記載の電圧切り替え回路。 - 第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第１の入力端子にドレインが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、
前記第１のＰチャネルＭＯＳトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、
前記第２の入力端子にドレインが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、
前記第２のＰチャネルＭＯＳトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、
を備え、
前記第１のＰチャネルＭＯＳトランジスタのバルク、前記第１のＮチャネルＭＯＳトランジスタのバルク、前記第２のＰチャネルＭＯＳトランジスタのバルク、および前記第２のＮチャネルＭＯＳトランジスタのバルクはそれぞれ前記出力端子に接続されていることを特徴とする電圧切り替え回路。 - 前記第１のＰチャネルＭＯＳトランジスタのバルクは前記第１のＰチャネルＭＯＳトランジスタのソースに接続され、
前記第２のＰチャネルＭＯＳトランジスタのバルクは前記第２のＰチャネルＭＯＳトランジスタのソースに接続されていることを特徴とする請求項４に記載の電圧切り替え回路。 - 第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第１の入力端子にドレインが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、
前記第１のＰチャネルＭＯＳトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、
前記第２の入力端子にドレインが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、
前記第２のＰチャネルＭＯＳトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、
を備え、
前記第１のＰチャネルＭＯＳトランジスタのバルクは前記第１のＰチャネルＭＯＳトランジスタのソースに接続され、
前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、
前記第２のＰチャネルＭＯＳトランジスタのバルクは前記第２のＰチャネルＭＯＳトランジスタのソースに接続され、
前記第２のＮチャネルＭＯＳトランジスタのバルクは前記第２のＮチャネルＭＯＳトランジスタのソースに接続されていることを特徴とする電圧切り替え回路。 - 第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第１の入力端子にソースが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、
前記第１のＰチャネルＭＯＳトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、
前記第２の入力端子にドレインが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、
前記第２のＰチャネルＭＯＳトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、
を備え、
前記第１のＰチャネルＭＯＳトランジスタのバルクと前記第１のＮチャネルＭＯＳトランジスタのバルクとは前記第１の入力端子に接続され、
前記第２のＰチャネルＭＯＳトランジスタのバルクと前記第２のＮチャネルＭＯＳトランジスタのバルクとは前記出力端子に接続されていることを特徴とする電圧切り替え回路。 - 前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、
前記第２のＰチャネルＭＯＳトランジスタのバルクは前記第２のＰチャネルＭＯＳトランジスタのソースに接続されていることを特徴とする請求項７に記載の電圧切り替え回路。 - 第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第１の入力端子にドレインが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、
前記第１のＰチャネルＭＯＳトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、
前記第２の入力端子にソースが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、
前記第２のＰチャネルＭＯＳトランジスタのドレインにソースが接続され、前記出力端子にドレインが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、
を備え、
前記第１のＰチャネルＭＯＳトランジスタのバルクは前記第１のＰチャネルＭＯＳトランジスタのソースに接続され、
前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、
前記第２のＰチャネルＭＯＳトランジスタのバルクと前記第２のＮチャネルＭＯＳトランジスタのバルクとは前記第２の入力端子に接続されていることを特徴とする電圧切り替え回路。 - 前記第２のＮチャネルＭＯＳトランジスタのバルクは、前記第２のＮチャネルＭＯＳトランジスタのソースに接続されていることを特徴とする請求項９に記載の電圧切り替え回路。
- 第１及び第２の入力端子に第１及び第２の電圧をそれぞれ入力し、前記第１及び第２の電圧のうち高い方の電圧を出力端子に出力する電圧切り替え回路であって、
前記第１の入力端子にドレインが接続され、前記出力端子にゲートが接続される第１のＰチャネルＭＯＳトランジスタと、
前記第１のＰチャネルＭＯＳトランジスタのソースにソースが接続され、前記出力端子にドレインが接続され、前記第１の入力端子にゲートが接続される第１のＮチャネルＭＯＳトランジスタと、
前記第２の入力端子にドレインが接続され、前記出力端子にゲートが接続される第２のＰチャネルＭＯＳトランジスタと、
前記第２のＰチャネルＭＯＳトランジスタのソースにドレインが接続され、前記出力端子にソースが接続され、前記第２の入力端子にゲートが接続される第２のＮチャネルＭＯＳトランジスタと、
を備え、
前記第１のＰチャネルＭＯＳトランジスタのバルクは前記第１のＰチャネルＭＯＳトランジスタのソースに接続され、
前記第１のＮチャネルＭＯＳトランジスタのバルクは前記第１のＮチャネルＭＯＳトランジスタのソースに接続され、
前記第２のＰチャネルＭＯＳトランジスタのバルクと前記第２のＮチャネルＭＯＳトランジスタのバルクとは前記出力端子に接続されていることを特徴とする電圧切り替え回路。 - 前記第２のＰチャネルＭＯＳトランジスタのバルクは前記第２のＰチャネルＭＯＳトランジスタのソースに接続されていることを特徴とする請求項１１に記載の電圧切り替え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011076224A JP5752974B2 (ja) | 2011-03-30 | 2011-03-30 | 電圧切り替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011076224A JP5752974B2 (ja) | 2011-03-30 | 2011-03-30 | 電圧切り替え回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012213247A true JP2012213247A (ja) | 2012-11-01 |
| JP5752974B2 JP5752974B2 (ja) | 2015-07-22 |
Family
ID=47266753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011076224A Expired - Fee Related JP5752974B2 (ja) | 2011-03-30 | 2011-03-30 | 電圧切り替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5752974B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617658A (zh) * | 2015-02-09 | 2015-05-13 | 威胜百楚电力科技有限公司 | 适用于户内外断路器的复合式不间断电力操作电源 |
| KR20160150302A (ko) * | 2015-06-22 | 2016-12-30 | 강희복 | 전력 rf 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 |
| KR101694100B1 (ko) * | 2016-05-25 | 2017-01-17 | 강희복 | 용기 내장 antenna를 이용하여 전파 정류 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 |
| CN110808629A (zh) * | 2019-10-15 | 2020-02-18 | 合肥联宝信息技术有限公司 | 一种双电源切换电路及双电源切换控制器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06152351A (ja) * | 1992-11-13 | 1994-05-31 | Nec Corp | 電位判定回路 |
| JPH06290593A (ja) * | 1993-03-31 | 1994-10-18 | Fujitsu Ltd | 半導体装置の電源切換回路 |
| JPH0870246A (ja) * | 1994-08-29 | 1996-03-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2001028845A (ja) * | 1999-07-13 | 2001-01-30 | Asahi Kasei Microsystems Kk | 電源切り替え回路 |
| US7215043B2 (en) * | 2003-12-30 | 2007-05-08 | Ememory Technology Inc. | Power supply voltage switch circuit |
-
2011
- 2011-03-30 JP JP2011076224A patent/JP5752974B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06152351A (ja) * | 1992-11-13 | 1994-05-31 | Nec Corp | 電位判定回路 |
| JPH06290593A (ja) * | 1993-03-31 | 1994-10-18 | Fujitsu Ltd | 半導体装置の電源切換回路 |
| JPH0870246A (ja) * | 1994-08-29 | 1996-03-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2001028845A (ja) * | 1999-07-13 | 2001-01-30 | Asahi Kasei Microsystems Kk | 電源切り替え回路 |
| US7215043B2 (en) * | 2003-12-30 | 2007-05-08 | Ememory Technology Inc. | Power supply voltage switch circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617658A (zh) * | 2015-02-09 | 2015-05-13 | 威胜百楚电力科技有限公司 | 适用于户内外断路器的复合式不间断电力操作电源 |
| KR20160150302A (ko) * | 2015-06-22 | 2016-12-30 | 강희복 | 전력 rf 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 |
| KR101705453B1 (ko) | 2015-06-22 | 2017-02-09 | 강희복 | 전력 rf 다단계 연결 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 |
| KR101694100B1 (ko) * | 2016-05-25 | 2017-01-17 | 강희복 | 용기 내장 antenna를 이용하여 전파 정류 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 |
| CN110808629A (zh) * | 2019-10-15 | 2020-02-18 | 合肥联宝信息技术有限公司 | 一种双电源切换电路及双电源切换控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5752974B2 (ja) | 2015-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5306094B2 (ja) | 基準電圧回路及び電子機器 | |
| RU2693298C1 (ru) | Триггерный логический элемент ИЛИ-НЕ на полевых транзисторах | |
| US8710541B2 (en) | Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices | |
| TWI573007B (zh) | Constant current circuit and reference voltage circuit | |
| US8451049B2 (en) | Power supply switching circuit | |
| KR20110093661A (ko) | 트랜스미션 게이트 및 반도체 장치 | |
| US20170179943A1 (en) | Electronic switch, and corresponding device and method | |
| US20120268188A1 (en) | Volatge level shifting apparatus | |
| JP5752974B2 (ja) | 電圧切り替え回路 | |
| JP2016127573A (ja) | アナログスイッチ、および、マルチプレクサ | |
| US9118180B2 (en) | Input protection circuit | |
| CN209748522U (zh) | 电压电平移位器 | |
| JP2007174311A (ja) | 電圧選択回路 | |
| JP5677352B2 (ja) | 電圧切り替え回路 | |
| US20120068755A1 (en) | Level shifter | |
| KR20120028233A (ko) | 정전류 회로 | |
| US7405596B2 (en) | Driver circuit | |
| US8008952B2 (en) | Buffer circuit having switch circuit capable of outputing two and more different high voltage potentials | |
| US9178508B2 (en) | High voltage switch with two or more outputs | |
| JP2009260832A (ja) | 半導体装置 | |
| JP5024760B2 (ja) | 信号レベル変換回路 | |
| US11374572B2 (en) | Complementary logic circuit and application to thin-film hybrid electronics | |
| US20160049936A1 (en) | Semiconductor device having low power consumption | |
| US8742855B2 (en) | Feed-forward ring oscillator | |
| US8803551B2 (en) | Low supply voltage logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150521 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5752974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |