JP5748363B2 - 通信経路設計装置、通信経路設計方法及び通信経路設計プログラム - Google Patents
通信経路設計装置、通信経路設計方法及び通信経路設計プログラム Download PDFInfo
- Publication number
- JP5748363B2 JP5748363B2 JP2013018622A JP2013018622A JP5748363B2 JP 5748363 B2 JP5748363 B2 JP 5748363B2 JP 2013018622 A JP2013018622 A JP 2013018622A JP 2013018622 A JP2013018622 A JP 2013018622A JP 5748363 B2 JP5748363 B2 JP 5748363B2
- Authority
- JP
- Japan
- Prior art keywords
- route
- path
- communication
- candidate
- communication path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Telephonic Communication Services (AREA)
Description
以下、図面を参照して、本発明の第1実施形態による通信経路設計装置を説明する。図1は同実施形態の構成を示すブロック図である。通信経路設計装置は、コンピュータ装置で構成し、経路探索演算部1、ネットワーク情報管理部2及び演算結果記憶部3を備える。経路探索演算部1は、k本(kは自然数)の経路を算出するk−shortest pathアルゴリズムを用いた経路探索、もしくは幅優先探索アルゴリズムを用いて全経路探索を行う。ネットワーク情報管理部2は、算出したい対地間パス情報、物理トポロジ、複数経路の始点と終点ノード情報、各リンクのファイバ情報及びファイバの管路重複情報が記憶される記憶装置で構成する。演算結果記憶部3は、演算処理の途中結果及び最終の演算結果を記憶する記憶装置で構成する。
次に、本発明の第2実施形態による通信経路設計装置を説明する。第2実施形態における通信経路設計装置の装置構成は、図1に示す装置構成と同様であるため、ここでは詳細な説明を省略する。図3は、第2実施形態における通信経路設計装置の動作を示すフローチャートである。図3において、図2に示す処理動作と同一の部分には同一の符号を付し、その説明を簡単に行う。図3に示す処理動作が、図2に示す処理動作と異なる点は、ステップS1A、S8Aにおいて候補経路を算出する際に全経路探索を行う点である。
次に、本発明の第3実施形態による通信経路設計装置を説明する。第3実施形態における通信経路設計装置の装置構成は、図1に示す装置構成と同様であるため、ここでは詳細な説明を省略する。図4は、第3実施形態における通信経路設計装置の動作を示すフローチャートである。図4において、図2に示す処理動作と同一の部分には同一の符号を付し、その説明を簡単に行う。図4に示す処理動作が、図2に示す処理動作と異なる点は、ステップS15Aにおいてルートを決定する際に、複数の経路それぞれに対して遅延差(経路長の差)を算出し、その中で最も小さい遅延差の組み合わせのルートを決定するようにした点である。
Claims (3)
- 通信網における冗長通信経路を設計する通信経路設計装置であって、
前記通信網の構成を示す通信網情報を記憶した通信網情報記憶手段と、
前記通信網情報記憶手段に記憶された前記通信網情報を参照して、予め指定した数の通信経路または全通信経路の候補経路である物理経路を算出する経路候補算出手段と、
前記候補経路から、同一ファイバが複数の経路中に含まれているファイバ重複と、同一ノードが複数の経路中に含まれているノード重複と、同一管路が複数の経路中に含まれている管路重複とのいずれかが発生している前記候補経路を削除した前記候補経路の情報を前記冗長通信経路情報として出力する通信経路出力手段と、
複数の前記冗長通信経路情報に基づく前記冗長通信経路それぞれと現用経路との遅延差を算出し、前記遅延差が最小となる前記冗長通信経路を前記冗長通信経路情報として決定する冗長経路決定手段と
を備えたことを特徴とする通信経路設計装置。 - 通信網における冗長通信経路を設計するために、前記通信網の構成を示す通信網情報を記憶した通信網情報記憶手段を備える通信経路設計装置が行う通信経路設計方法であって、
前記通信網情報記憶手段に記憶された前記通信網情報を参照して、予め指定した数の通信経路または全通信経路の候補経路である物理経路を算出する経路候補算出ステップと、
前記候補経路から、同一ファイバが複数の経路中に含まれているファイバ重複と、同一ノードが複数の経路中に含まれているノード重複と、同一管路が複数の経路中に含まれている管路重複とのいずれかが発生している前記候補経路を削除した前記候補経路の情報を前記冗長通信経路情報として出力する通信経路出力ステップと、
複数の前記冗長通信経路情報に基づく前記冗長通信経路それぞれと現用経路との遅延差を算出し、前記遅延差が最小となる前記冗長通信経路を前記冗長通信経路情報として決定する冗長経路決定ステップと
を有することを特徴とする通信経路設計方法。 - コンピュータを、請求項1に記載の通信経路設計装置として機能させるための通信経路設計プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013018622A JP5748363B2 (ja) | 2013-02-01 | 2013-02-01 | 通信経路設計装置、通信経路設計方法及び通信経路設計プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013018622A JP5748363B2 (ja) | 2013-02-01 | 2013-02-01 | 通信経路設計装置、通信経路設計方法及び通信経路設計プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014150441A JP2014150441A (ja) | 2014-08-21 |
JP5748363B2 true JP5748363B2 (ja) | 2015-07-15 |
Family
ID=51573089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013018622A Active JP5748363B2 (ja) | 2013-02-01 | 2013-02-01 | 通信経路設計装置、通信経路設計方法及び通信経路設計プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5748363B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6973300B2 (ja) | 2018-06-04 | 2021-11-24 | 日本電信電話株式会社 | サービスチェイン設計装置、サービスチェイン設計方法、および、サービスチェイン設計プログラム |
EP3800517B1 (de) * | 2019-10-04 | 2024-08-14 | Siemens Aktiengesellschaft | Verfahren zur erstellung eines redundanten automatisierungssystems, computerprogramm und computerlesbares medium |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4968117B2 (ja) * | 2008-03-05 | 2012-07-04 | 富士通株式会社 | 経路計算装置および経路計算システム |
JP2009232321A (ja) * | 2008-03-25 | 2009-10-08 | Kddi R & D Laboratories Inc | 異ネットワーク間冗長経路設定方法及び該方法のための通信装置 |
-
2013
- 2013-02-01 JP JP2013018622A patent/JP5748363B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014150441A (ja) | 2014-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8144626B2 (en) | Determining disjoint paths with an optimized number of regenerators | |
JP5873576B2 (ja) | 高信頼パス収容設計装置及び方法 | |
JP7088368B2 (ja) | マルチレイヤネットワークシステム | |
JP5223815B2 (ja) | 経路探索装置、経路探索方法および経路探索プログラム | |
Rak et al. | Reliable anycast and unicast routing: protection against attacks | |
JP5748363B2 (ja) | 通信経路設計装置、通信経路設計方法及び通信経路設計プログラム | |
JP5682620B2 (ja) | 経路選択方法、情報処理装置、ネットワークシステムおよび経路選択プログラム | |
Gomes et al. | Protected shortest path visiting specified nodes | |
US8831012B2 (en) | Determining paths in a network with asymmetric switches | |
US10700777B2 (en) | Method and system for assigning performance indicators to objects of a network | |
JP2008054211A (ja) | 経路計算方法及び装置及びプログラム | |
US8842543B2 (en) | Trap-free shortest link-disjoint paths | |
JP2012015837A (ja) | 経路計算装置、データ転送装置、経路計算方法、データ転送方法およびプログラム | |
JP2014236364A (ja) | ネットワーク制御装置、および、ネットワーク制御プログラム | |
JP5876860B2 (ja) | ネットワーク設計装置及び方法 | |
US20170111262A1 (en) | Route search apparatus and route search method | |
JP6342823B2 (ja) | ネットワーク管理装置及びネットワーク管理方法 | |
US20120213080A1 (en) | Trap-free shortest link-and-shared risk link group-disjoint paths | |
US20130302026A1 (en) | Apparatus and method for searching a communication network including an asymmetry node for a route | |
JP5419740B2 (ja) | パス収容設計方法 | |
Canale et al. | Optimal design of an IP/MPLS over DWDM network | |
Risso et al. | Using metaheuristics for planning resilient and cost-effective multilayer networks | |
JP4479601B2 (ja) | マルチキャスト経路計算方法及び装置およびプログラム及びプログラムを格納した記憶媒体 | |
JP2017098894A (ja) | ネットワーク管理装置、復旧手順決定方法及びプログラム | |
JP5001996B2 (ja) | 経路計算装置、経路計算方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5748363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |