JP5741035B2 - 制御装置、表示装置、表示装置の制御方法および電子機器 - Google Patents

Description

本発明は、表示装置の制御装置、表示装置、当該表示装置の制御方法および電子機器に関する。

表示装置の画素として、電気泳動素子や、電子粉粒素子、コレステリック液晶素子などの記憶性を有する表示素子を、用いたものが知られている。電源供給を停止しても記憶性によって表示画像を保持することができる。その反面、表示画像において残像が生じやすい、という点が指摘されている。残像が生じやすい表示装置において、特に問題になりやすいのが、情報保護機能の低下である。過去に表示した画像が残像によって視認されてしまうので、保護すべき情報が第三者に視認されてしまうためである。このため、表示されていた画像に、意味不明な可読阻害画像を上書きして、残像が発生していても、過去に表示されていた画像の可読性を低下させる技術が提案されている（特許文献１参照）。

特開２０１０−２１０８９８号公報

ところで、パスワードのように数字を含む文字を確認のために表示させ、その後、可読阻害画像を上書きする構成では、当該可読阻害画像の種類が限られているために、十分に可読性を低下させることができなかったり、予め可読阻害画像を別途に複数個用意する必要が生じたりする、といった問題が発生した。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、第三者に知られたくない文字を確認のために表示させた後に、その文字を判読させにくくする技術を、別途の可読阻害画像を用意することなく、実現することにある。

そこで、本発明に係る表示装置の制御装置にあっては、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、を含む表示装置の制御装置であって、入力された第１文字を、前記表示装置の入力された文字の確認用の領域に表示させ、前記入力された第１文字の次は、ランダムにまたは所定のルールにしたがって選択した該第１文字とは異なる１または複数の第２文字を、該第１文字の入力を契機として該第２文字の数の回数だけ表示を書き換えることにより、該第１文字に重ねてひとつずつ表示させることを特徴とする。
また、本発明において、前記第１文字、および前記第２文字を、表示用の文字を表す文字データに基づいて表示させてもよい。
本発明によれば、第１文字に異なる第２文字が重ねられるので、第１文字を判読しにくくさせることが可能になる。第２文字は、表示のためにすでに用意されているので、可読阻害画像を別途に用意する必要はない。
なお、ここでいう文字には、アルファベット（Ａ、Ｂ、Ｃ、…、ａ、ｂ、ｃ、…）、数字（０、１、２、３、…）、ひらがな（あ、い、う…）、カタカナ（ア、イ、ウ、…）、記号（□、△、○、…）、漢字などが含まれる。

本発明において、前記第１文字と同種類の文字のなかから選択した前記第２文字を、該第１文字に重ねてひとつずつ表示させる構成が好ましい。
これにより、第１文字の秘匿性を向上させることができる。また、第１文字に第２文字を重ねて表示することによって第１文字を判読しにくくさせるためには、第２文字が第１文字と同種類であることが好ましい。なお、ここでいう種類とは、アルファベット、数字、ひらがな、カタカナ、記号、漢字などの種別をいう。

さらに、本発明において、前記第２文字を、前記第１文字に重ねて表示させた後、前記第１文字および第２文字を表示した領域を、単一階調で塗りつぶす、または、前記第１文字および第２文字とは異なる第３文字に置換して表示する構成が好ましい。このような塗りつぶし、または、置換によって秘匿性（難読性）を向上させることができる。

また、本発明において、前記複数の画素のうち、一の画素について、前回に規定された書き換えのための駆動が行われているか否かを判別し、前記前回に規定された書き換えのための駆動中ではないと判別した場合には、新規な書き換えが発生しているか否かを判別し、前回に規定された書き換えのための駆動中でないと判別し、かつ、新規な書き換えが発生していると判別した場合、当該一の画素に対して、当該新規な書き換えのための駆動を開始させ、前記前回に規定された書き換えのための駆動中であると判別した場合、当該一の画素に対して、当該駆動を継続させた後に、当該駆動が完了し、かつ、新規な書き換えが発生していると判別したときに、当該一の画素に対して、当該新規な書き換えのための駆動を開始させる構成が好ましい。

なお、本発明は、表示装置の制御装置のほか、表示装置、当該表示装置の制御方法、さらには、電子機器としても概念することが可能である。

本発明の第１実施形態に係る電子機器の構成を示す斜視図である。 同電子機器の構成を示すブロック図である。 同電子機器における表示装置の構成を示すブロック図である。 同表示装置における画素の等価回路を示す図である。 同画素における表示動作を説明するための図である。 同電子機器におけるパスワード入力処理を示すフローチャートである。 同電子機器においてパスワードの入力画面を示す図である。 第１実施形態において、文字を入力したときの表示の変遷を示す図である。 比較例において、文字を入力したときの表示の変遷を示す図である。 第２実施形態に係る電子機器の構成を示すブロック図である。 第２実施形態に係る表示装置の動作を示すフローチャートである。 同表示装置の動作を説明するための図である。 同表示装置の動作を説明するための図である。 同表示装置の動作を説明するための図である。 同表示装置の動作を説明するための図である。 同表示装置の動作を説明するための図である。 同表示装置の動作を説明するための図である。 同表示装置の動作を説明するための図である。 同表示装置の動作を説明するための図である。

以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の第１実施形態に係る携帯型の電子機器１を示す図である。この図に示されるように、電子機器１には、表示装置１０や、入力等のためのプッシュボタン６ａや十字キー６ｂなどが設けられている。このうち、表示装置１０は、マトリクス状に配列された画素によって画像を表示するものであり、タッチパネル６ｃが重ねられて設けられている。

図２は、当該電子機器１の構成を示すブロック図である。この図に示されるように、電子機器１は、表示装置１０、ＣＰＵ（Central Processing Unit）２、ＲＡＭ（Random Access Memory）３、ＶＲＡＭ（Video RAM）４、ＲＯＭ（Read Only Memory）５および入力部６を含み、これらの各部がバスＢを介して互いに接続された構成となっている。
この構成において、ＣＰＵ２は、ＲＯＭ５に格納された各種のアプリケーションプログラムを実行して、各部を制御するものである。

ＲＯＭ５には、各種のアプリケーションプログラムのほか、各種のデータが格納される。各種のデータには、表示用の文字セット（文字データ）が含まれる。文字セットは、アルファベット、数字、ひらがな、カタカナ、シンボル（記号）、漢字等の文字の集合体であり、文字毎に固有のコードがそれぞれ付与されている。
また、ＲＯＭ５に格納されるアプリケーションプログラムには、表示装置１０に対してソフトウェアキーボードを表示させるプログラムや、当該ソフトウェアキーボードを介してパスワードが入力されたときに、当該パスワードを表示させるプログラムなどが含まれる。

ＶＲＡＭ４は、表示装置１０によって表示させる画像データを格納する。実際には、ＣＰＵ２が、表示装置１０に表示すべき画像を各種の処理にしたがって決定するとともに、当該画像をラスタライズした画像データを、ＶＲＡＭ４に格納させる。
また、ＲＡＭ３は、ＣＰＵ２がアプリケーションプログラムを実行するときのワークエリアとして用いられるとともに、記憶部３Ｅを有する。この記憶部３Ｅには、ＣＰＵ２が、ＶＲＡＭ４を書き換えて表示装置１０の表示内容を変更するときに、ＶＲＡＭ４における書き換え前の画像データが複写される構成となっている。このため、記憶部３Ｅの前画像と、書き換えられたＶＲＡＭ４の変更後の画像とを比較することによって、表示装置１０において変更すべき（書き換えるべき）画素と、書き換えが不要な画素とを判別できるようになっている。
入力部６は、上述したプッシュボタン６ａ、十字キー６ｂおよびタッチパネル６ｃのほか、これらが操作されたときに、当該操作の内容を示す情報を出力するＩ／Ｆ（インターフェース）６ｄを含む。

図３は、表示装置１０の電気的な構成を示すブロック図である。この図に示されるように、表示装置１０は、表示制御部５０、表示領域１００、走査線駆動回路１３０およびデータ線駆動回路１４０を含む構成となっている。
このうち、表示領域１００では、複数の走査線１１２が図において行（Ｘ）方向に沿って設けられ、複数のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。そして、画素２０が各走査線１１２と各データ線１１４との交差に対応して、それぞれ設けられている。便宜的に走査線１１２の行数を「ｍ」とし、データ線１１４の列数を「ｎ」としたとき、画素２０は、表示領域１００ａにおいて縦ｍ行×横ｎ列でマトリクス状に配列することになる。

走査線駆動回路１３０は、ｍ行の走査線１１２のいずれかを、表示制御部５０にしたがって選択するとともに、当該選択した走査線１１２に対してハイ（Ｈigh）レベルの選択電圧を供給し、他の走査線１１２に対しロー（Ｌow）レベルの非選択電圧を供給するものである。
データ線駆動回路１４０は、選択された走査線１１２に位置する画素２０の１行分の表示内容に応じて各列のデータ線１１４をそれぞれ駆動するものである。
表示制御部５０は、ＶＲＡＭ４に格納された画像データにしたがった画像を表示領域１００に表示させるために、走査線駆動回路１３０およびデータ線駆動回路１４０を制御するものである。

図４は、画素２０の等価回路を示す図であり、ｉ行目及びこれに下方向で隣り合う（ｉ＋１）行目と、ｊ列目及びこれに右方向で隣り合う（ｊ＋１）列目との交差に対応する２×２の計４画素分の構成が示されている。第１実施形態において、ｉ、（ｉ＋１）とは、画素２０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数であり、ｊ、（ｊ＋１）とは、画素２０が配列する列を一般的に示す場合の記号であって、１以上ｎ以下の整数である。

図４に示されるように、各画素２０は、ｎチャネル型の薄膜トランジスター（thin film transistor：以下単に「ＴＦＴ」と略称する）２２と、表示素子３０と、補助容量４０とを有する。
各画素２０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素２０において、ＴＦＴ２２のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は、表示素子３０の一端である画素電極３２と補助容量４０の一端とにそれぞれ接続されている。

表示領域１００は、特に図示しないが、画素電極３２が形成された素子基板と、コモン電極３６が形成された対向基板とで、誘電性を有する電気泳動層３４を挟持した構成である。このため、表示素子３０は、等価回路でみたときに、画素電極３２とコモン電極３６とで、電気泳動層３４を挟持した一種の容量と等価になる。そして、表示素子３０は、両電極間の電圧を保持（記憶）するとともに、この保持電圧によって生じる電界方向にしたがって、後述するような表示を行うことになる。
なお、補助容量４０は、素子基板側に形成された一対の電極によって誘電体層を挟持した構成である。補助容量４０の他端の電極は、各画素にわたって共通の容量線１３２に共通接続されている。
また、図示省略した外部回路によって、コモン電極３６には電圧Ｃomが印加され、容量線１３２には電圧Ｖssが印加されるが、ここでは説明簡略化のため、電圧Ｃomも電圧Ｖssも電圧基準（０Ｖ）の接地電位であるとする。

表示素子３０の表示について図５を参照して説明する。
電気泳動層３４は、素子基板に形成された画素電極３２と、対向基板に形成されたコモン電極３６との間において、複数のマイクロカプセル３５が固定された層である。マイクロカプセル３５には、２種類の電気泳動粒子が分散媒３４ｅにおいて移動可能に分散している。２種類の電気泳動粒子は、例えば負に帯電した白色粒子３４ｗと、正に帯電した黒色粒子３４ｂとである。
このような構成において、図５（ａ）に示されるように、コモン電極３６に電圧Ｃomとして例えば０Ｖを印加し、画素電極３２に例えば−１５Ｖの電圧を印加して、相対的にコモン電極３６を画素電極３２よりも高電位に保つと、白色粒子３４ｗがコモン電極３６側に、黒色粒子３４ｂが画素電極３２側にそれぞれ引き寄せられる。コモン電極３６としてＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層を用いるとともに、対向基板に透明性を持たせた構成にしてコモン電極３６側から観察したときに、当該画素２０は、白色として視認されることになる。
一方、図５（ｂ）に示されるように、コモン電極３６に例えば０Ｖの電圧を印加し、画素電極３２に例えば＋１５Ｖの電圧を印加して、相対的にコモン電極３６を画素電極３２よりも低電位に保つと、黒色粒子３４ｂがコモン電極３６側に、白色粒子３４ｗが画素電極３２側にそれぞれ引き寄せられる。この結果、コモン電極３６側から観察したときに、当該画素２０は、黒色として視認されることになる。

また、電気泳動層３４としては、２枚の基板（２つの電極）の間隙に、分散媒３４ｅで満たしたマイクロカプセル３５の中に帯電粒子を分散させた構成のほか、帯電した電子粉粒体をマイクロカプセルなしで封入した構成や、コレステリック液晶を封入した構成としても良い。いずれにしても、表示素子３０としては、画素電極３２とコモン電極３６との電圧を保持する構成であって、この保持電圧によって生じる電界方向にしたがって表示を行うものであれば良い。

次に、表示装置１０における表示動作について説明する。
第１実施形態では簡略化して説明するために、表示素子３０は、１回の電圧印加によって、白色または黒色のいずれかの表示を行うものとする。また、画像データのうち、画素の階調値が「０」であれば黒色を指定するものとし、階調値が「７」であれば白色を指定するものとする。
なお、表示素子３０が複数回の電圧印加によって白色および黒色以外の中間階調も表現する構成については、後述する第２実施形態で説明することにする。

上述したように、ＣＰＵ２は、表示装置１０に表示すべき画像を変更するとき、ＶＲＡＭ４に格納された画像データを記憶部３Ｅに複写し、この後、変更後の画像を示す画像データをＶＲＡＭ４に格納する。ここで、記憶部３Ｅに格納された前の画像とＶＲＡＭ４に格納された変更後の画像とを画素２０毎に比較したときに、不一致部分があれば、それは書き換えが発生した画素であることを示している。
このため、表示制御部５０は、不一致部分が発生したときに、書き換える画素のみについて、色を反転するように走査線駆動回路１３０およびデータ線駆動回路１４０を制御する。詳細には、表示制御部５０は、走査線駆動回路１３０に対して、走査線１１２を１行目、２行目、３行目、…、（ｍ−１）行目、ｍ行目という順番で選択するように制御する。さらに、表示制御部５０は、記憶部３ＥおよびＶＲＡＭ４を参照して、データ線駆動回路１４０に対し、選択された走査線１１２に位置する画素のうち、画素値が「０」から「７」に変化するものについては、データ線１１４に−１５Ｖの電圧を印加させ、画素値が「７」から「０」に変化するものについては、データ線１１４に＋１５Ｖの電圧を印加させ、画素値に変更がないものについては、データ線１１４に０Ｖの電圧を印加させるように（すなわち、コモン電極３６と同電位となるように）制御する。なお、画素値に変更がないものについては、データ線１１４を切り離して、電気的にどの部分にも接続されないハイ・インピーダンス（浮遊）状態にさせるように制御しても良い。

選択された走査線１１２には、走査線駆動回路１３０によってハイレベルの選択電圧が印加されるので、当該走査線１１２にゲート電極が接続されたＴＦＴ２２がオンする。このため、選択走査線１１２に位置する画素２０においては、画素電極３２がデータ線１１４に電気的に接続された状態になる。
したがって、データ線１１４に印加された−１５Ｖまたは＋１５Ｖの電圧は、オンしたＴＦＴ２２を介して画素電極３２にも印加される。このため、画素電極３２に−１５Ｖの電圧が印加された表示素子３０は白色になり、画素電極３２に＋１５Ｖの電圧が印加された表示素子３０は黒色になるので、画素２０の表示状態は反転することになる。一方、データ線１１４が０Ｖであれば、ＴＦＴ２２がオンしても、画素２０が駆動されないので、元の表示状態を維持する。
なお、走査線１１２の選択が終了すると、当該走査線１１２はローレベルの非選択電圧になるので、当該走査線１１２にゲート電極が接続されたＴＦＴ２２がオフになる。ただし、ＴＦＴ２２がオンしたときに印加された電圧は、表示素子３０自体が有する容量性および補助容量４０によって保持されるので、画素２０は、走査線１１２が選択されたときの状態を維持することになる。
走査線１１２は、１行目、２行目、３行目、…、（ｍ−１）行目、ｍ行目という順番で選択されるので、これによって、縦ｍ行×横ｎ列の画素２０のうち、ＣＰＵ２によってＶＲＡＭ４が書き換えられる画素のみが駆動されることになる。
なお、走査線１１２については、１行目からｍ行目まで順番に選択する構成としたが、１行分のすべてに書き換えが生じていない走査線１１２については選択をスキップしても良い。

ところで、このような駆動では、例えば白色画素と黒色画素とが隣り合ったときに、白色画素および黒色画素のうち、一方の画素における電界が他方の画素に影響を及ぼすとともに、その影響が当該２つの画素が同色に移行した後においても残存する、ということが指摘されている。この影響は、具体的には以前に白色画素と黒色画素とが隣り合った輪郭部分が、表示の書き換えの後においても視認される、という輪郭残像として視認される。

このような輪郭残像が発生しやすい表示装置１０において問題となりやすいのが、例えばパスワードのように第三者に秘匿すべき文字情報を、なんらかの理由によって表示し、その後、当該文字情報を、消去したり、「●」などの文字に置換して表示したりする場合である。この場合、消去・置換したはずの情報が、輪郭残像によって判読できてしまうからである。

そこで、この点を考慮した電子機器１の動作について、パスワードの入力を例にとって説明する。図６は、ユーザーにパスワードの入力を促すとともに、入力されたパスワードを表示装置１０に表示させるパスワード入力処理を示すフローチャートである。
このパスワード入力処理は、パスワードを要求するアプリケーションプログラム（該当処理）が呼び出されたときに、当該アプリケーションプログラムの前に実行される。
まず、パスワード入力処理が起動されると、ＣＰＵ２は、ステップＳａ１において、表示装置１０の表示領域１００に、ソフトウェアキーボードを含む所定の入力画面を表示させる。図７は、この画面の一例を示す図である。この図に示されるように、当該画面には、パスワードの入力を促すメッセージのほか、領域１００ｂにおいて、アルファベットおよび数字を模擬したボタンが配列して表示されるとともに、ボタン１００ｃ、１００ｄが表示される。なお、ボタン１００ｃは、入力した文字を１文字分だけクリアする旨を指示し、ボタン１００ｄは、入力されたパスワードの確定を指示するものである。また、領域１００ａには入力された文字等が確認用に表示される。

次にＣＰＵ２は、ステップＳａ２において、図７に示した入力画面のうち、ボタンのいずれかが操作されたか否か、詳細にはタッチパネル６ｃのうち、ボタンの表示領域に重なる領域がタッチされたか否かを判別する。タッチされていなければ、タッチされるまでステップＳａ２が繰り返される。すなわち、いずれかのボタンがタッチされるまで、待機状態になる。
いずれかのボタンがユーザーによってタッチされると、ＣＰＵ２は、ステップＳａ３において、当該タッチされたボタンが領域１００ｂに表示されたボタンであるか否かを判別する。この判別結果が「Ｙｅｓ」であれば、ステップＳａ４において、ＣＰＵ２は、当該タッチされた文字のラスターデータを、当該文字ＶＲＡＭ４のうち、領域１００ａの対応部分に格納させる。これにより、ＶＲＡＭ４では書き換えが発生して、表示装置１０において表示が書き換えられる結果、当該タッチされた文字が領域１００ａに表示されることになる。

ところで、パスワードのように第三者に秘匿すべき文字列については、本来的には表示すべきではない。しかしながら、図７に示されるように、限られたサイズの表示領域１００に、小さなボタンを狭いピッチで表示させたとき、ユーザーは、目的とする文字のボタンを操作したつもりが、異なるボタンを操作してしまう場合がある。また、操作面（表示面）の法線方向に対して斜め方向から観察してタッチパネル６ｃを操作したとき、視差によって異なるボタンを操作しまう場合もあり得る。
そこで、タッチしたボタンが正しく電子機器１側に入力／検出されたかについてユーザーに確認させるため、電子機器１側で検出した文字をステップＳａ４によって領域１００ａに表示させているのである。なお、この表示は、確認のためであるから、例えば１、２秒程度の短い時間だけ表示されれば十分である。

続くステップＳａ５において、ＣＰＵ２は、検出した文字と同種類であって、検出した文字とは異なる複数個の文字データの取得を決定する。例えば、検出した文字がアルファベットの「Ｄ」であれば、「Ｄ」以外の２５文字の全部または一部の取得を決定する。一部を取得する場合には、２５文字のなかからランダムに選んでも良いし、予め定められた規則にしたがって選んでも良い。予め定められた規則としては、例えば検出した文字のコードの演算結果から導かれるコードの文字を選ぶとしても良いし、検出した文字のコードよりも「１」から「６」までの若いコードの６文字を選ぶというのであっても良い。
ステップＳａ６において、ＣＰＵ２は、ＶＲＡＭ４のうち、タッチされた文字のラスターデータを格納した同じ領域に、取得した文字のラスターデータを上書きする動作を、取得した文字数分だけ繰り返す。これにより、ＶＲＡＭ４では上書きする文字数回だけ書き換えが発生するので、表示装置１０においては、その都度、表示が書き換えられて、確認のために表示された文字に、異なる複数の文字が重ねて表示される。
ステップＳａ７において、ＣＰＵ２は、ＶＲＡＭ４のうち、取得した文字のラスターデータを上書きした領域に、さらに「●」（黒塗りの円）のラスターデータを上書きし、領域１００ａのうち、次に表示させる文字の領域を１文字分だけ右に移動させる。この後、処理手順は、次のボタン操作に備え、ステップＳａ２に戻る。

一方、ステップＳａ３における判別結果が「Ｎｏ」であれば、それは、ボタン１００ｃまたはボタン１００ｄのいずれかがタッチされたことを示している。このため、ステップＳａ８において、ＣＰＵ２は、２つのボタンのうち、ボタン１００ｃがタッチされたか否かを判別する。
この判別結果が「Ｙｅｓ」であれば、ステップＳａ９において、ＣＰＵ２は、領域１００ａに表示された「●」のうち、最も右に位置するものに対応したＶＲＡＭ４の領域をリセットするとともに、次に文字が表示される予定領域を１文字分だけ左に戻す。この後、処理手順は、ステップＳａ２に戻る。

なお、ステップＳａ８における判別結果が「Ｎｏ」であれば、それは、ボタン１００ｄタッチされたことを示している。このため、ステップＳａ１０において、ＣＰＵ２は、操作されたボタンの順で規定される文字の列、すなわち入力されたパスワードの真偽を判別する。
パスワードが真であればステップＳａ１１において、ＣＰＵ２は、このパスワード入力処理を実行する契機となったアプリケーションプログラムの実行を許可する。これにより、パスワード入力処理とは別に、当該アプリケーションプログラムの実行が開始することになる。
一方、パスワードが偽であればステップＳａ１２において、ＣＰＵ２は、アプリケーションプログラムの実行を禁止するほか、入力されたパスワードが正しくない旨の警告メッセージを表示させる処理など、所定の処理を実行する。
ステップＳａ１１またはＳａ１２の後に、パスワード入力処理が終了する。

ここで、第１実施形態における表示の例を説明する前に、比較例における表示の例について説明する。比較例では、図９（ａ）に示されるように、領域１００ａにおいて、なにも入力されていない状態で例えば「Ｆ」のボタンが操作されたとき、図９（ｂ）に示されるように領域１００ａの左端に「Ｆ」が確認のために第１文字として表示される。ただし、比較例では、操作されたボタンに対応する文字を、確認のために表示させた後に、他の文字を重ね書きしないで「●」を上書きするので、図９（ｃ）に示されるように、残像によって上書き前の「Ｆ」の文字が判読できてしまう。このため、比較例では、図９（ｄ）に示されるように、秘匿のために「●」を表示させても、残像によって、パスワードが第三者に判読されてしまう可能性がある。

このような比較例に対して、第１実施形態では、次に説明するように、残像が発生していても、当該残像から当初の文字を判読されないようにすることが可能である。
図８（ａ）から図８（ｅ）までは、第１実施形態におけるパスワード入力処理による実際の動作例を示す図であり、それぞれ領域１００ａにおける表示を示している。
ボタンが操作されていないために、なにも入力されていない状態において、「Ｆ」のボタンが操作されると、ステップＳａ４によって、図８（ａ）に示されるように領域１００ａの左端に「Ｆ」が第１文字として表示される点については、比較例の図９（ｂ）と共通である。
この表示から例えば１〜２秒経過すると、ステップＳａ５およびＳａ６によって、当該第１文字の「Ｆ」に、「Ｆ」以外の他の第２文字が重ねられる表示が繰り返されるので、図８（ｂ）に示されるような表示となる。
図８（ｂ）に示される例では、「Ｆ」以外の第２文字として「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」および「Ｅ」が選ばれて、第１文字の「Ｆ」に重ねられた状態を示している。この時点において、ボタンの操作によって表示された「Ｆ」を判読することは困難になる。
なお、図８（ｂ）に示す例において、重ねられた文字をすべて黒色の同色で表現しているが、厳密にいえば、文字同士輪郭が重なる部分において残像が発生している。

次に、ステップＳａ７によって、図８（ｃ）に示されるように、文字が重ねられた部分にさらに「●」が重ねられて表示される。このとき、「●」の表示部分では、それまで表示されていた文字の輪郭が残像となって視認されるが、複数の異なる文字が重ねられているので、残像から当初の文字を判読することは困難である。

なお、図８（ａ）において表示された「Ｆ」が誤入力によるものであったとき、ボタン１００ｃを操作すれば、ステップＳａ８およびステップＳａ９によって、領域１００ａにおいてなにも表示されていない状態に戻る。ただし、厳密にいえば「●」であった部分が残像として視認される。
また、図８（ｃ）に示される表示後に、２番目の文字が入力されると、再びステップＳａ２〜Ｓａ７が実行されるので、図８（ｄ）に示されるように、「●」の右隣に当該入力された文字として例えば「Ａ」が表示される。この後、図示は省略するが、他の文字が重ねられ、さらに「●」が重ねられる。
図８（ｅ）は、このようにして４文字のパスワードが入力されたときの表示例を示している。いずれも残像が発生しているが、図９（ｄ）の比較例とは異なり、残像から当初の文字を判読することは困難である。

第１実施形態によれば、残像から第１文字を判読することが困難になるほか、第１文字に重ねる第２文字については、すでに用意されている文字データを用いているので、可読阻害画像を別途用意する必要をなくすことが可能になる。
なお、第１実施形態では、パスワードを構成する文字として、大文字のアルファベットおよび数字を想定したので、図７に示したソフトウェアキーボードとしては、これらの文字に相当するボタンのみを表示させたが、シフトボタンを表示させて小文字を入力できるようにしても良いし、これら以外の文字に相当するボタンを表示したり、変換用のボタンを表示したりして、ひらがな、カタカナ、記号、漢字などを入力できるようにしても良い。

第１実施形態では、第１文字に１または複数の第２文字を重ねた後、念のために「●」を上書き表示したが、「●」ではなく、第１文字および第２文字以外の文字、例えば「＊」に置換して表示しても良い。なお、図８（ｂ）に示されるように、第２文字を重ねた段階で、すでに判読が困難であるので、「●」の上書き表示や、他の文字への置き換え表示を省略しても良い。
また、制御の主体については、ＣＰＵ２ではなく、表示制御部５０としても良い。

次に、第２実施形態に係る電子機器について説明する。
第１実施形態において、表示素子３０は、白色または黒色のいずれかの表示を行うものとして説明したが、第２実施形態では、白色および黒色の間の中間階調についても表示するものである。
第２実施形態では、表示素子３０において、マイクロカプセル３５内で分散する電気泳動粒子（白色粒子３４ｗ、黒色粒子３４ｂ）が比較的緩慢に移動する構成とする。この構成では、１回の電圧印加だけでは白色から黒色に、または、黒色から白色に直ちに変化しないので、中間階調を表示する場合には、この性質を逆に利用することになる。
例えば黒色を表示している画素２０は、走査線１１２が選択されて−１５Ｖの電圧が画素電極３２に印加される毎に段階的に明るくなって、最終的に白色に近づく、逆に、白色を表示している画素２０は、走査線１１２が選択されて＋１５Ｖの電圧が画素電極３２に印加される毎に段階的に暗くなって、最終的に黒色に近づく。このため、電圧の印加回数を増減することによって、表示素子３０によって中間階調を表示することができる。

走査線１１２は、上述したように１行目、２行目、３行目、…、（ｍ−１）行目、ｍ行目という順番で選択される。第２実施形態では、この選択に要するサイクルを必要な回数だけ繰り返して、中間階調を表現するので、走査線が１行目からｍ行目まで選択される１サイクルを便宜的に「フレーム」と呼ぶことにする。
また、第２実施形態では、画像データのうち、画素の階調値が「０」であれば黒色を指定するものとし、以降、「１」から「７」まで段階的に増加するにつれて、徐々に明るくなることを指定して、階調値が「７」であれば白色を指定するものとする。なお、説明を簡略化するために、黒色状態の画素２０に対して、走査線１１２の選択によって−１５Ｖの電圧を画素電極３２に１〜７回印加したときに、階調値「１」〜「７」に相当する階調を表示するものとする。反対に、白色状態の画素２０に対して、走査線１１２の選択によって＋１５Ｖの電圧を画素電極３２に１〜７回印加したときに、階調値「６」〜「０」に相当する階調を表示するものとする。

ところで、このような駆動において、ある領域に含まれる画素２０の書き換えを複数フレームにわたって実行している途中で、当該領域に含まれる画素の一部の内容が変更されたときに、実行途中の画素についての書き換えが完了するのを待って、変更された画素についての書き換えを開始させる構成が考えられる。しかしながら、このような構成では、実際に表示装置１０で表示される画像が、変更された内容を反映するまでに時間を要することなるので、表示レスポンスが悪化するなどの不具合が懸念される。そこで、第２実施形態は、この不具合の解消を念頭に置きつつ、次のように構成したものである。

図１０は、第２実施形態に係る電子機器１の構成を示すブロック図である。
この図に示される構成において図２に示した構成と相違する部分は、主にＲＡＭ３において、記憶部３Ｂ、３Ｃ、３Ｄを有する点にある。このうち、記憶部３Ｃには、現時点の表示状態から階調値で規定された目標階調に達するまでに必要な白電圧の印加回数（白書込回数）を示すデータが画素毎に記憶される。同様に、記憶部３Ｂには、現時点の表示状態から階調値で規定された目標階調に達するまでに必要な黒電圧の印加回数（黒書込回数）を示すデータが画素毎に記憶される。
換言すれば、記憶部３Ｃに記憶された白書込回数、および、記憶部３Ｄに記憶された黒書込回数がすべて「０」であれば、目的とする階調を表示させるための画素の書き換え動作が必要ないことを意味する。書き換え動作が必要ない、ということは、画素を駆動しないで済むということであり、書き換えが進行中でないことを意味する。逆に、白書込回数および黒書込回数がすべて「０」でなければ、当該書き換え動作が当該回数だけ必要であることを意味し、書き換えが進行中であることを意味する。

記憶部３Ｂには、現時点において各画素に対して実行されている書き換えが完了したときに、表示装置１０に表示されるであろう予定の画像（予定画像）のデータが記憶される。上述したように第２実施形態では、画素２０の書き換え途中でＶＲＡＭ４の記憶内容が変更される事態を想定しなければならない。このような想定において、記憶部３Ｂを設けないと、画素２０の書き換え途中でＶＲＡＭ４の記憶内容が変更されたときに、表示装置１０における表示完了状態を示す情報が喪失してしまう。この喪失を防ぐために、第２実施形態では、ＶＲＡＭ４とは別に、記憶部３Ｂを設けているのである。

次に、第２実施形態における表示動作について説明する。図１１は、この表示動作を示すフローチャートであり、例えば１フレームに１回の割合で実行される。
まず、ＣＰＵ２は、ステップＳｂ１１において変数ｉに「１」をセットし、ステップＳｂ１２において変数ｊに「１」をセットする。続いてＣＰＵ２は、ステップＳｂ１３において、表示装置１０のうち、変数ｉ、ｊで特定される画素Ｐｉｊを注目画素とする。ここで、注目画素とは、各記憶領域を逐次精査するために便宜的に注目する画素のことである。詳述すると、第２実施形態においても画素２０は縦ｍ行×横ｎ列で配列している。そこで、注目画素をＰ１１〜Ｐ１ｎ、Ｐ２１〜Ｐ２ｎ、Ｐ３１〜Ｐ３ｎ、…、Ｐｍ１〜Ｐｍｎという順番で移動させるために、初期値として１行１列の画素Ｐ１１を注目画素としてセットしているのである。

なお、第２実施形態の説明において、ｉは、１以上ｍ以下の整数となり、ｊは、１以上ｎ以下の整数となる。
また、ＶＲＡＭ４、記憶部３Ｂ、３Ｃ、３Ｄにおいても、画素２０の各々に対応して設けられる。このため、ＶＲＡＭ４のうち、画素Ｐｉｊに対応する記憶領域をＡｉｊと表記し、同様に、記憶部３Ｂのうち、画素Ｐｉｊに対応する記憶領域をＢｉｊと表記し、記憶部３Ｃのうち、画素Ｐｉｊに対応する記憶領域をＣｉｊと表記し、記憶部３Ｄのうち、画素Ｐｉｊに対応する記憶領域をＤｉｊと表記することにする。

次に、ステップＳｂ１４において、ＣＰＵ２は、画素Ｐｉｊに対応する記憶領域Ｃｉｊに記憶されている白書込回数と、記憶領域Ｄｉｊに記憶されている黒書込回数とが両方とも「０」以外であるか否か、すなわち、画素Ｐｉｊの書き換えが進行中であるか否かを判別する。
ＣＰＵ２は、ステップＳｂ１４において「Ｎｏ」と判別した場合には処理手順をステップＳｂ１５に移行させる一方、「Ｙｅｓ」と判別した場合には処理手順をステップＳｂ１８に移行させる。

ステップＳｂ１４における判別結果が「Ｎｏ」であるとき、すなわち、画素Ｐｉｊの書き換えが進行中でないとき、ＣＰＵ２は、ステップＳｂ１５において、記憶領域Ａｉｊに記憶されている画素値と記憶領域Ｂｉｊに記憶されている画素値とを比較して、両者が一致しているか否かを判別する。この判別結果が「Ｙｅｓ」であれば、画素Ｐｉｊにおいて新規な書き込みが発生していないことを意味するので、ＣＰＵ２は、注目画素を次に移動させるため、処理手順をステップＳｂ１９にスキップさせる。
一方、ステップＳｂ１５における判別結果が「Ｎｏ」であれば、画素Ｐｉｊにおいて新規な書き込みが発生していることを意味するので、ＣＰＵ２は、ステップＳｂ１６およびＳｂ１７においてそれぞれ次のような処理を実行する。
すなわち、ＣＰＵ２は、ステップＳｂ１６において、画素Ｐｉｊの階調値が記憶領域Ａｉｊの階調値になるまでに必要な画素への書込回数を、記憶領域Ｃｉｊまたは記憶領域Ｄｉｊに格納する。第２実施形態において、画素への書込回数は、実質的には階調値の差に等しいためである。
次に、ＣＰＵ２は、ステップＳｂ１７において、記憶領域Ｂｉｊを記憶領域Ａｉｊに記憶されている内容で上書きし、この後、処理手順をステップＳｂ１８に移行させる。

一方、ステップＳｂ１４における判別結果が「Ｙｅｓ」であり、画素Ｐｉｊの書き換えが進行中であるとき、または、画素Ｐｉｊに対応したステップＳｂ１７の処理が完了したとき、今回のフレームにおいて後述するステップＳｂ２３で画素の書き込みが１回実行されることに対応するために、次のような処理を実行する。すなわち、ＣＰＵ２は、ステップＳｂ１８において、記憶領域Ｃｉｊに記憶されている白書込回数、または、記憶領域Ｄｉｊに記憶されている黒書込回数のうち、値が「０」以外のものを「１」だけデクリメントする。このとき、ＣＰＵ２は、値が「０」となっている書込回数についてはデクリメントしない。

ステップＳｂ１５における判別結果が「Ｙｅｓ」であるとき、または、画素Ｐｉｊに対したステップＳｂ１８の処理が完了したとき、ＣＰＵ２は、ステップＳｂ１９において、変数ｊがマトリクス配列における最終列を示すｎであるか否か判断する。変数ｊがｎでなければ、ＣＰＵ２は、ステップＳｂ２０において、変数ｊを「１」だけインクリメントし、この後、注目画素を右隣に位置する画素に移動させるために、処理手順をステップＳｂ１３に戻す。
一方、変数ｊがｎに達していれば、ＣＰＵ２は、さらにステップＳｂ２１において、変数ｉがマトリクス配列における最終行を示すｍであるか否か判断する。変数ｉがｍでなければ、ＣＰＵ２は、ステップＳｂ２２において、変数ｉを「１」だけインクリメントして、注目画素を下隣の行であって最初の１列目の画素に移動させるために、処理手順をステップＳｂ１２に戻す。

変数ｉがｍであれば、注目画素をマトリクス配列における１行１列から最終行最終列まで逐次移動させて、すべての画素についての記憶領域を精査したことを意味するので、ステップＳｂ２３においてＣＰＵ２は、表示制御部５０に対して、記憶部３Ｃに記憶された白書込回数および記憶部３Ｄに記憶された黒書込回数が「０」以外である画素を駆動するように、走査線駆動回路１３０およびデータ線駆動回路１４０に指示する。これによって、当該画素では、実際に当該指示にしたがった書き込みが１回実行されるので、表示装置１０による表示内容が更新される。
この後、ＣＰＵ２は、処理手順をステップＳｂ１１に戻す。処理手順がステップＳｂ１１に戻ると、変数ｉに「１」が再びセットされ、次のステップＳｂ１２において変数ｊに「１」が再びセットされるので、次のフレームでも同様な動作が実行されることになる。

続いて、第２実施形態における表示等の書き換えについて、図１２乃至図１９を参照して説明する。
図１２乃至図１９の各々は、画素２０のマトリクス配列を縦４行×横４列に簡素化したときに、ＶＲＡＭ４に記憶された画像データに対して、表示領域１００による表示画像、ＲＡＭ３に記憶される予定画像、白書込回数および黒書込回数が、どのように変化するのかを、それぞれ示す図である。
上述したように、フレーム毎にステップＳｂ１１〜Ｓｂ２３の処理が実行されるが、ここでは、あるフレームに対応して、各画素についてステップＳｂ１８のデクリメント処理がされる前の初期状態が、図１２に示されるような状態であると想定する。
詳細には、表示装置１０で表示された画像のうち、画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２が階調値「０」の黒色であり、それ以外の画素が階調値「７」の白色であるときに、ＶＲＡＭ４において、記憶領域Ａ１１、Ａ１２、Ａ２２、Ａ２３に対応する画素が階調値「７」の白色に変化するとともに、記憶領域Ａ３３、Ａ３４、Ａ４３、Ａ４４に対応する画素が階調値「０」の黒色に変化する一方、それ以外の記憶領域に対応する画素が白色を維持する状態を想定する。
表示装置１０による表示画像を、ＶＲＡＭ４に格納された画像へと変化させるためには、表示画像における画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２に対して白色書込を７回それぞれ実行し、画素Ｐ３３、Ｐ３４、Ｐ４３、Ｐ４４に対して黒色書込を７回それぞれ実行する必要がある。一方、他の画素については書き換える必要がない。このため、初期状態では、記憶部３Ｃのうち、記憶領域Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２に「７」が記憶され、記憶部３Ｄのうち、記憶領域Ｄ３３、Ｄ３４、Ｄ４３、Ｄ４４に「７」が記憶されて、他の記憶領域には「０」が記憶される。
また、ステップＳｂ２３の処理の直前では、ステップＳｂ１７における上書きによって、記憶部３Ｄに記憶された予定画像は、ＶＲＡＭ４に記憶された画像と一致している。

この初期状態を前提として、ステップＳｂ２３によって１回目の書き込みが実行される。この書き込みが完了した時点を１フレームの終了時とすると、この時点での表示画像は、図１３に示されるようになる。すなわち、画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２には白電圧の印加による白書込が実行されるので、１階調分だけ明るくなり、画素Ｐ３３、Ｐ３４、Ｐ４３、Ｐ４４には黒電圧の印加による黒書込が実行されるので、反対に、１階調分だけ暗くなる。
また、ステップＳｂ２３による書き込み前においては、ステップＳｂ１８のデクリメント処理が実行されているので、記憶部３Ｃのうち、記憶領域Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２に記憶された白書込回数が、それぞれ「１」だけデクリメントされて「６」になり、同様に、記憶部３Ｄのうち、記憶領域Ｄ３３、Ｄ３４、Ｄ４３、Ｄ４４に記憶された黒書込回数が「６」になる。
このように、書き込みが１回実行されると、表示画像のうち、書き換え対象となっている画素が１階調分だけ変化するとともに、この書き込みに対応して、白書込回数および黒書込回数も「１」ずつデクリメントされることになる。

図１４は、図１３の状態からＶＲＡＭ４が更新されずに、さらに２フレーム分の処理が実行された状態、すなわち３フレーム目の終了時の状態を示した図である。この図に示されるように、画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２が、図１３に示した状態から、さらに２階調分だけ明るくなり、画素Ｐ３３、Ｐ３４、Ｐ４３、Ｐ４４が、さらに２階調分だけ暗くなっている。
また、記憶領域Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２の白書込回数、および、記憶領域Ｄ３３、Ｄ３４、Ｄ４３、Ｄ４４の黒書込回数が、図１３に示した状態からそれぞれ「２」だけ減少している。

ここで、３フレーム目が終了してから、次の４フレームに至る過程において、ＣＰＵ２によってＶＲＡＭ４が図１５に示される画像データに更新された場合について検討する。
４フレーム目に対応したステップＳｂ１４の判別は、直前の３フレーム目の終了時における白書込回数および黒書込回数を前提として、詳細には図１４に示される状態を前提として、実行される。
このため、画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２、Ｐ３３、Ｐ３４、Ｐ４３、Ｐ４４については、ステップＳｂ１４の判別結果が「Ｙｅｓ」になる。したがって、これらの画素の書き換えは継続となり、白書込回数／黒書込回数については、図１４に示した状態からステップＳｂ１８によって「１」だけデクリメントされる結果、図１５に示されるように、それぞれ「３」になる。

一方、画素Ｐ１３、Ｐ１４、Ｐ２３、Ｐ２４、Ｐ３１、Ｐ３２、Ｐ４１、Ｐ４２については、ステップＳｂ１４の判別結果が「Ｎｏ」になる。これらの画素のうち、図１５に示したＶＲＡＭ４の画素値と、図１４に示した予定画像の画素値とが一致していないものは、画素Ｐ２３、Ｐ２４、Ｐ３１、Ｐ３２である。いずれも、階調値が「７」から「０」への更新とする新規な書き込みの発生であるので、ステップＳｂ１６において、記憶領域Ｄ２３、Ｄ２４、Ｐ３１、Ｐ３２に黒書込回数として「７」がそれぞれセットされる。ただし、直後のステップＳｂ１８において各々「１」だけデクリメントされるので、記憶領域Ｄ２３、Ｄ２４、Ｄ３１、Ｄ３２で示される黒書込回数は、４フレーム目の終了時において、図１５に示されるように、それぞれ最終的に「６」になる。
また、画素Ｐ２３、Ｐ２４、Ｐ３１、Ｐ３２に対応する予定画像については、ステップＳｂ１７においてＶＲＡＭ４の内容が、図１５に示されるように、上書きされる。詳細には、記憶領域Ｂ２３、Ｂ２４、Ｂ３１、Ｂ３２には、それぞれ記憶領域Ａ２２、Ａ２３、Ａ３１、Ａ３２の内容が上書きされる。
この状態で、ステップＳｂ２３によって４回目の書き込みが実行されると、表示画像は、図１５に示される通りとなる。すなわち、画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２が、さらに１階調分だけ明るくなり、また、画素Ｐ３３、Ｐ３４、Ｐ４３、Ｐ４４に加えて、新たに画素Ｐ２３、Ｐ２４、Ｐ３１、Ｐ３２が１階調分だけ暗くなる。

図１６は、図１５の状態から、さらに３フレーム分の処理が実行された状態、すなわち７フレーム目の終了時の状態を示した図である。この図に示されるように、画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２が、さらに３階調分だけ明るくなり、反対に、画素Ｐ２３、Ｐ２４、Ｐ３１、Ｐ３２、Ｐ３３、Ｐ３４、Ｐ４３、Ｐ４４がさらに３階調分だけ暗くなる。これら階調が変化した画素のうち、画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２、Ｐ３３、Ｐ３４、Ｐ４３、Ｐ４４については、白書込回数も黒書込回数もともに「０」になったので、書き換えが完了したことになる。

このような状態において、次の８フレーム目の動作について検討する。
８フレーム目に対応したステップＳｂ１４の判別は、直前の７フレーム目の終了時における白書込回数および黒書込回数を前提として、詳細には図１６に示される状態を前提として、実行される。
ここで、画素Ｐ２３、Ｐ２４、Ｐ３１、Ｐ３２については、ステップＳｂ１４の判別結果が「Ｙｅｓ」、すなわち書き換えが進行中であると判別される。したがって、これらの画素の白書込回数／黒書込回数については、図１６に示した状態からステップＳｂ１８によって「１」だけデクリメントされるので、図１７に示されるように、それぞれ「２」になる。
一方、それら以外の画素Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ２１、Ｐ２２、Ｐ３３、Ｐ３４、Ｐ４１、Ｐ４２、Ｐ４３、Ｐ４４については、ステップＳｂ１４の判別結果が「Ｎｏ」、すなわち、書き換えが進行中でないと判別される。これらの画素のうち、ＶＲＡＭ４の画素値と予定画像の画素値とが一致していないもの、すなわち、現時点において新規な書き込みが発生しているのは、画素Ｐ２１、Ｐ２２、Ｐ４３、Ｐ４４である。このうち、画素Ｐ４３、Ｐ４４については、階調値が「０」から「７」への更新であるので、ステップＳｂ１６において、記憶領域Ｐ４３、Ｐ４４に白書込回数として「７」がそれぞれセットされる。一方、画素Ｐ２１、Ｐ２２については、階調値が「７」から「０」への更新であるので、ステップＳｂ１６において、記憶領域Ｄ２１、Ｄ２２に黒書込回数として「７」がそれぞれセットされる。ただし、いずれも直後のステップＳｂ１８において各々「１」だけデクリメントされるので、「７」にセットされた白書込回数および黒書込回数は、８フレーム目の終了時において、図１７に示されるように、それぞれ最終的に「６」になる。
また、画素Ｐ２１、Ｐ２２、Ｐ４３、Ｐ４４に対応する予定画像の記憶領域については、ステップＳｂ１７においてＶＲＡＭ４の内容が上書きされる。詳細には、記憶領域Ｂ２１、Ｂ２２、Ｂ４３、Ｂ４４には、それぞれ記憶領域Ａ２１、Ａ２２、Ａ４３、Ａ４４の内容が上書きされる。
この状態で、ステップＳｂ２３によって８回目の書き込みが実行されると、表示画像は、図１７に示される通りとなる。すなわち、画素Ｐ４３、Ｐ４４が１階調分だけ明るくなり、また、画素Ｐ２３、Ｐ２４、Ｐ３１、Ｐ３２に加えて、新たに画素Ｐ２１、Ｐ２２が１階調分だけ暗くなる。

図１８は、図１７の状態から、さらに２フレーム分の処理が実行された状態、すなわち１０フレーム目の終了時の状態を示した図である。この図に示されるように、画素Ｐ４３、Ｐ４４が、さらに２階調分だけ明るくなり、反対に、画素Ｐ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ３１、Ｐ３２がさらに２階調分だけ暗くなる。これら階調が変化した画素のうち、画素Ｐ２３、Ｐ２４、Ｐ３１、Ｐ３２については、白書込回数も黒書込回数もともに「０」になったので、書き換えが完了したことになる。

図１９は、図１８の状態から、さらに４フレーム分の処理が実行された状態、すなわち１３フレーム目の終了時の状態を示した図である。この図に示されるように、画素Ｐ４３、Ｐ４４が、さらに４階調分だけ明るくなり、反対に、画素Ｐ２１、Ｐ２２がさらに４階調分だけ暗くなって、それぞれ白書込回数も黒書込回数もともに「０」になったので、書き換えが完了したことになる。
結局、すべての画素について白書込回数および黒書込回数がともに「０」になったので、書き換えが完了したことになる。

このように第２実施形態によれば、まず、各画素について、書き換えが進行中であるか否かが判別され（ステップＳｂ１４）、進行中でないと判別された画素については、さらに新規な書き換えが発生しているか否かが判別される（ステップＳｂ１５）。このとき、書き換えが進行中でなく、かつ、新規な書き換えが発生した画素については、他の画素において書き換えが進行中であったとしても、その書き換えの完了を待たずに、必要な書込回数が記憶領域Ｃｉｊまたは記憶領域Ｄｉｊにセットされて（ステップＳｂ１６）、実際に書き換えが実行される（ステップＳｂ２３）。
一方、書き換えが進行中であると判別された画素については、そのままステップＳｂ２３が実行されるので、進行中の書き換えが継続される。そして、この書き換えが完了すると、ステップＳｂ１４において進行中でないと判別されるので、ステップＳｂ１５の判別がなされることになる。このため、当初ステップＳｂ１４において、書き換えが進行中であると判別された画素については、その書き換えが完了すると、再度のステップＳｂ１４において、書き換えが進行中でないと判別されて、新規な書き込みの発生があれば、当該新規な書き込みが開始されることになる。
したがって、第２実施形態によれば、ある領域に含まれる画素２０の書き換えが実行されている途中で、当該領域に含まれる画素の一部の内容が変更されたときに、実行途中の画素についての書き換えが完了してから、変更された画素についての書き換えを開始させる構成と比較して、表示レスポンスを向上させることができる。
また、第２実施形態によれば、ＣＰＵ２が、ＶＲＡＭ４に画像データを格納すれば、表示装置１０の表示内容に反映される。このため、表示装置１０に画像を表示させるプログラムを作成する際に、プログラマーは、書込領域の指定や描画開始命令などの特別なコマンドを意識しないで、ＣＲＴや液晶パネルなど同様な手法でプログラムを作成することができる。

なお、上述した第２実施形態においては、最終的な階調値が「０」または「７」であったが、ＶＲＡＭ４に格納される階調値が「１」乃至「６」のいずれかであれば、表示装置の画素についても、これらの階調値に対応する中間階調となるのは明らかである。

電気泳動粒子については、白色粒子３４ｗおよび黒色粒子３４ｂのほか、例えば赤白や青黒など様々な組み合わせが適用可能である。
また、画素電極３２の電位のみを変化させるのではなく、画素電極３２およびコモン電極３６の双方を変化させて、電界方向を制御しても良い。

１…電子機器、２…ＣＰＵ、３…ＲＡＭ、４…ＶＲＡＭ、１０…表示装置、２０…画素、２２…ＴＦＴ、３０…表示素子、３２…画素電極、３４…電気泳動層、３６…コモン電極、５０…表示制御部、１００…表示領域、１１２…走査線、１１４…データ線、１３０…走査線駆動回路、１４０…データ線駆動回路

Claims (8)

1. 複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、を含む表示装置の制御装置であって、
   入力された第１文字を、前記表示装置の入力された文字の確認用の領域に表示させ、
   前記入力された第１文字の次は、ランダムにまたは所定のルールにしたがって選択した該第１文字とは異なる１または複数の第２文字を、該第１文字の入力を契機として該第２文字の数の回数だけ表示を書き換えることにより、該第１文字に重ねてひとつずつ表示させる
   ことを特徴とする表示装置の制御装置。
2. 前記第１文字、および前記第２文字を、表示用の文字を表す文字データに基づいて表示させる
   ことを特徴とする請求項１に記載の表示装置の制御装置。
3. 前記第１文字と同種類の文字のなかから選択した前記第２文字を、該第１文字に重ねてひとつずつ表示させる
   ことを特徴とする請求項１または２に記載の表示装置の制御装置。
4. 前記第２文字を、前記第１文字に重ねて表示させた後、前記第１文字および第２文字を表示した領域を、
   単一階調で塗りつぶす、または、
   前記第１文字および第２文字とは異なる第３文字に置換して表示する
   ことを特徴とする請求項３に記載の表示装置の制御装置。
5. 前記複数の画素のうち、一の画素について、
   前回に規定された書き換えのための駆動が行われているか否かを判別し、
   前記前回に規定された書き換えのための駆動中ではないと判別した場合には、新規な書き換えが発生しているか否かを判別し、
   前回に規定された書き換えのための駆動中でないと判別し、かつ、新規な書き換えが発生していると判別した場合、当該一の画素に対して、当該新規な書き換えのための駆動を開始させ、
   前記前回に規定された書き換えのための駆動中であると判別した場合、当該一の画素に対して、当該駆動を継続させた後に、
   当該駆動が完了し、かつ、新規な書き換えが発生していると判別したときに、当該一の画素に対して、当該新規な書き換えのための駆動を開始させる
   ことを特徴とする請求項１乃至４のいずれかに記載の表示装置の制御装置。
6. 複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、を含み、
   入力された第１文字を、入力された文字の確認用の領域に表示し、
   前記入力された第１文字の次は、ランダムにまたは所定のルールにしたがって選択した該第１文字とは異なる１または複数の第２文字を、該第１文字の入力を契機として該第２文字の数の回数だけ表示を書き換えることにより、該第１文字に重ねてひとつずつ表示する
   ことを特徴とする表示装置。
7. 複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、を含む表示装置の制御方法であって、
   入力された第１文字を、前記表示装置の入力された文字の確認用の領域に表示させる第１工程と、
   前記入力された第１文字の次は、ランダムにまたは所定のルールにしたがって選択した該第１文字とは異なる１または複数の第２文字を、該第１文字の入力を契機として該第２文字の数の回数だけ表示を書き換えることにより、該第１文字に重ねてひとつずつ表示させる第２工程と
   を備えることを特徴とする表示装置の制御方法。
8. 複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素と、を含む表示装置と、
   文字が入力される入力部と、
   前記表示装置を制御する制御部と、を有し、
   前記制御部は、
   前記入力部によって入力された第１文字を、前記表示装置の入力された文字の確認用の領域に表示させ、
   前記入力された第１文字の次は、ランダムにまたは所定のルールにしたがって選択した該第１文字とは異なる１または複数の第２文字を、該第１文字の入力を契機として該第２文字の数の回数だけ表示を書き換えることにより、該第１文字に重ねてひとつずつ重ねて表示させる
   ことを特徴とする電子機器。