JP5740253B2 - High frequency device - Google Patents
High frequency device Download PDFInfo
- Publication number
- JP5740253B2 JP5740253B2 JP2011191777A JP2011191777A JP5740253B2 JP 5740253 B2 JP5740253 B2 JP 5740253B2 JP 2011191777 A JP2011191777 A JP 2011191777A JP 2011191777 A JP2011191777 A JP 2011191777A JP 5740253 B2 JP5740253 B2 JP 5740253B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- dielectric
- electrode
- transmission line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明の実施形態は、高周波デバイスに関する。 Embodiments described herein relate generally to a high-frequency device.
従来の高周波パッケージ等の高周波半導体装置は、FET等の高周波半導体素子及び整合回路を有している。 A conventional high-frequency semiconductor device such as a high-frequency package has a high-frequency semiconductor element such as an FET and a matching circuit.
整合回路は、整合用の伝送線路及び複数のチップコンデンサを有する。伝送線路は誘電体基板の表面に設けられており、チップコンデンサは他の誘電体基板とこの誘電体基板の表面及び裏面にそれぞれ設けられた電極とにより構成される。 The matching circuit includes a matching transmission line and a plurality of chip capacitors. The transmission line is provided on the surface of the dielectric substrate, and the chip capacitor is constituted by another dielectric substrate and electrodes provided on the front and back surfaces of the dielectric substrate, respectively.
そこで、これらを一枚の金属プレート上に搭載し、伝送線路を各チップコンデンサと電気的に接続することにより整合回路が構成される。なお、伝送線路が形成された誘電体基板及びチップコンデンサは、金スズ(AuSn)ハンダにより金属プレート上に搭載される。 Therefore, a matching circuit is configured by mounting them on a single metal plate and electrically connecting the transmission line to each chip capacitor. The dielectric substrate on which the transmission line is formed and the chip capacitor are mounted on a metal plate by gold tin (AuSn) solder.
ところで、使用する周波数が高くなると、寄生容量や寄生インダクタンスなど、集中定数回路では考慮する必要のないものが増加し、これらを積極的に利用しようとする場合には、分布定数で構成する回路を用いる。 By the way, as the frequency used increases, the parasitic capacitance, parasitic inductance, and other things that do not need to be considered in the lumped constant circuit increase. Use.
整合回路が形成された誘電体基板に分布定数で回路を構成した場合、誘電体基板の誘電率によって波長短縮率が決まり、波長に応じて回路の大きさが決まっている。したがって、このように分布定数回路で整合回路を構成すると、波長が長いと、回路規模が大きくなり整合回路が占める面積も大きくなる。高周波パッケージは取り扱う波長によって共振周波数が決まっているので、制限なく大きく回路を構成することはできない。また、パッケージの材質と整合デバイスの材質が有する線熱膨張係数の差異により取り付けた後で、ひびやはがれが発生するという問題もあり、これらの発生する比率は面積に比例して高くなる。 When a circuit is configured with distributed constants on a dielectric substrate on which a matching circuit is formed, the wavelength shortening rate is determined by the dielectric constant of the dielectric substrate, and the size of the circuit is determined according to the wavelength. Therefore, when the matching circuit is configured by the distributed constant circuit as described above, when the wavelength is long, the circuit scale increases and the area occupied by the matching circuit also increases. Since the resonance frequency of the high frequency package is determined by the wavelength to be handled, it is not possible to construct a large circuit without limitation. Further, there is a problem that cracks and peeling occur after attachment due to the difference in coefficient of linear thermal expansion between the material of the package and the material of the matching device, and the ratio of these increases in proportion to the area.
この発明は、回路が比較的大きく構成できて製造、調整が容易でありしかも、小型化が望ましい回路は小型に形成することが可能な高周波デバイスを提供する。 The present invention provides a high-frequency device in which a circuit can be configured relatively large, can be easily manufactured and adjusted, and a circuit that is desired to be downsized can be formed in a small size.
この発明は、回路が比較的大きく構成できて製造、調整が容易でありしかも、小型化が望ましい回路は小型に形成することが可能な高周波デバイスを提供する。 The present invention provides a high-frequency device in which a circuit can be configured relatively large, can be easily manufactured and adjusted, and a circuit that is desired to be downsized can be formed in a small size.
一実施形態の高周波デバイスは、裏面に第1の電極を有する第1の誘電体基板と、この第1の誘電体基板の上に設けられ、裏面に第2の電極を有すると共に表面に切欠部を有し、前記第1の誘電体基板よりも誘電率の低い材料により構成される第2の誘電体基板と、前記第1の誘電体基板の上であって前記切欠部の位置に形成され、渦巻状線路と、前記第1の誘電体基板の上であって前記切欠部の位置に形成され、前記渦巻状線路と接続され、前記第1の電極及び前記第1の誘電体基板により分布定数回路によるコンデンサを形成する表面電極と、前記第2の誘電体基板の上に形成される伝送線路と、この伝送線路と前記渦巻状線路を接続する導電部材と、を備えてなる。 A high-frequency device according to one embodiment includes a first dielectric substrate having a first electrode on the back surface, a second electrode on the back surface, a second electrode on the back surface, and a notch on the surface. And a second dielectric substrate made of a material having a lower dielectric constant than the first dielectric substrate, and formed on the first dielectric substrate at the position of the notch. The spiral line and the first dielectric substrate are formed at the position of the notch, connected to the spiral line, and distributed by the first electrode and the first dielectric substrate. A surface electrode forming a capacitor by a constant circuit, a transmission line formed on the second dielectric substrate, and a conductive member connecting the transmission line and the spiral line are provided.
以下、実施形態について図面を用いて説明する。 Hereinafter, embodiments will be described with reference to the drawings.
<第1の実施形態>
第1の実施形態の高周波デバイスの斜視図を図1に示す。この実施形態は、分布定数回路によりオープンスタブを形成した整合デバイスの例である。図1において、11は方形板状であって高い誘電率を有する第1の誘電体基板であり、その裏面には、裏面電極12が一面に形成されている。第1の誘電体基板11の上には、裏面に裏面電極13が形成された同様形状の第2の誘電体基板14が設けられる。この第2の誘電体基板14の誘電率は、第1の誘電体基板11の誘電率よりも低い。
<First Embodiment>
A perspective view of the high-frequency device of the first embodiment is shown in FIG. This embodiment is an example of a matching device in which an open stub is formed by a distributed constant circuit. In FIG. 1,
第2の誘電体基板14上には所定幅の伝送線路15が形成され、その一部が幅広になっており、この部分が整合回路部16を形成する。伝送線路15と第2の誘電体基板14及びその裏面電極13によりマイクロストリップ線路を形成している。
A
第2の誘電体基板14の一部はコの字状に切り欠かれて切欠部17となっており、この部分では第1の誘電体基板11が露出する。この切欠部17に対応する第1の誘電体基板11の上に、表面電極18が設けられている。伝送線路15はその途中の突起部で表面電極18と導電部材例えば金ワイヤであるリード線19により接続されている。表面電極18と、第1の誘電体基板11及びこの裏面電極12により分布定数回路によるオープンスタブが形成される。
A portion of the second
第1の誘電体基板11の厚さは例えば0.5mm〜1mm程度、第2の誘電体基板14の厚さは例えば、0.2mm〜0.6mm程度である。
The thickness of the first
第1の誘電体基板11の比誘電率は、例えば20〜10000程度であり、第2の誘電体基板14の比誘電率は、例えば2〜10程度である。第2の誘電体基板としては例えばアルミナを用い、第1の誘電体基板11の材料は、混合物の混合比を変えることにより誘電率を変えることができる。
The relative dielectric constant of the first
第1の誘電体基板11はこの上に形成する表面電極18の形状を考慮して高い誘電率を有する誘電体材料により構成することが好ましい。なぜならこのような誘電体基板を用いることによりその波長短縮の効果によって、オープンスタブを形成する表面電極18の形状を小さくすることができるからである。
The first
また、第2の誘電体基板14は、この上に形成する伝送線路15や整合回路部16の大きさを考慮して、低い誘電率を有する誘電体材料により構成することが好ましい。この誘電体基板としてあまり高い誘電体材料により構成すると、この上に形成する伝送線路15や整合回路部の大きさが小さくなってしまい、製造が難しくなるからである。
The second
誘電率が低い誘電体材料を用いることにより、伝送線路15のインピーダンスを低下させ、あるいは所望のインピーダンスを有する伝送線路15の幅を比較的広くすることができる。
By using a dielectric material having a low dielectric constant, the impedance of the
上述の構成の整合回路は、FETチップの入力整合回路や出力整合回路として用いることができる。このような場合には、第1の誘電体基板11の上に形成する表面電極18の寸法や第2の誘電体基板14の上に形成する伝送線路15の幅や、整合回路部16を調整して、FETチップの特性インピーダンスに整合するように構成される。
The matching circuit having the above-described configuration can be used as an input matching circuit or an output matching circuit of an FET chip. In such a case, the dimensions of the
次に、この実施形態の整合デバイスの製造方法について説明する。図2に示すように、方形板状の第1の誘電体基板11の表面に表面電極18を形成すると共に、この誘電体基板11の裏面に裏面電極12を形成する。表面電極18及び裏面電極12は、例えば蒸着、スパッタリング等の方法により形成される。
Next, a method for manufacturing the matching device of this embodiment will be described. As shown in FIG. 2, the
一方、方形板状の第2の誘電体基板14は、その裏面に裏面電極13を例えば蒸着、スパッタリング等の方法により形成される。そして、この誘電体基板14は、表面電極18に位置する一方の角付近をコの字状に切欠いて切欠部17が形成される。また第2の誘電体基板14の表面には、伝送線路15と、整合回路部16が、例えば蒸着、スパッタリング等の方法により形成される。
On the other hand, the square plate-like second
次に、第1の誘電体基板11上に第2の誘電体基板14を積層し、固定する。この際、第2の誘電体基板14は、その切欠部17から第1の誘電体11上に形成された表面電極18が露出するように積層され、固定される。なお、第1の誘電体基板と第2の誘電体基板14とは、例えば半田、接着剤、焼結等により固定される。
Next, the second
最後に、伝送線路15の突起部と表面電極18は、リード線19により接続される。このようにして第1の実施形態の整合デバイスが製造される。
Finally, the protrusion of the
この実施形態によれば、回路が比較的大きく構成できて製造、調整が容易でありしかも、小型化が必要な回路は小さく形成することが可能な高周波デバイスが得られる。この実施形態によれば、オープンスタブを分布定数回路により形成した小型な整合デバイスが得られる。 According to this embodiment, it is possible to obtain a high-frequency device in which a circuit can be configured relatively large, can be easily manufactured and adjusted, and a circuit that needs to be downsized can be formed small. According to this embodiment, a small matching device in which an open stub is formed by a distributed constant circuit can be obtained.
<第2の実施形態>
次に、第2の実施形態について図3に基づいて説明する。この実施形態が図1に示した実施形態の整合デバイスと異なる点は、高誘電体基板上には、分布定数回路によりインダクタンスと集中定数回路によるコンデンサを構成する表面電極が形成されている点である。他の点は上記第1の実施形態と同様の構成を有し、同様の方法で製造される。
<Second Embodiment>
Next, a second embodiment will be described based on FIG. This embodiment is different from the matching device of the embodiment shown in FIG. 1 in that a surface electrode constituting a capacitor by an inductance and a lumped constant circuit is formed on a high dielectric substrate by a distributed constant circuit. is there. Other points have the same configuration as that of the first embodiment and are manufactured by the same method.
図3において、第1の誘電体基板21の裏面に裏面電極22が設けられ、その上に裏面に裏面電極23を設けた第2の誘電体基板24が固定される。第1の誘電体基板は、誘電率が高い誘電体材料により構成され、第2の誘電体24は誘電率の低い誘電体材料により構成される。第2の誘電体基板24上には、図1の実施形態の場合と同じように、伝送線路25と、これに連結する整合回路部26が形成されている。
In FIG. 3, a
第1の誘電体基板21の比誘電率は、例えば20〜10000程度であり、第2の誘電体基板24の比誘電率は、例えば2〜10程度である。第2の誘電体基板24としては例えばアルミナを用い、第1の誘電体基板11の材料は、混合物の混合比を変えることにより誘電率を変えることができる。
The relative dielectric constant of the first
第2の誘電体基板24には、コの字状の切欠部27を有する。この切欠部27に対応する、第1の誘電体基板21上には、インダクタンスを構成する渦巻状の線路28aと、表面電極29が設けられている。渦巻状の線路28aは伝送線路25の突起部と、例えば金ワイヤであるリード線29aと接続され、この渦巻状線路28aと、表面電極28は、例えば金ワイヤであるリード線29bにより接続される。
The second
渦巻状線路28aと第1の誘電体基板21及び裏面電極22により、分布定数によるインダクタンスが形成され、表面電極28と第1の誘電体基板21及び裏面電極22により、集中定数回路によるコンデンサが形成されている。
The
この第2の実施形態によれば、高誘電率の第1の誘電体基板21上に渦巻状線路28aと表面電極28が形成されるので、所定のインダクタンスとキャパシタンスを得る回路を小型化した整合デバイスが得られる。
According to the second embodiment, since the
ところで、上記実施形態の説明では、整合デバイスについて述べた。しかし、本発明は整合デバイスに限られない。例えば図3に示す実施形態で、表面電極18を直流的にある電圧が保持されるようにすれば、バイアスデバイスとして用いることも可能であり一般的には高周波デバイスに適用できる。
By the way, in the description of the above embodiment, the matching device has been described. However, the present invention is not limited to matching devices. For example, in the embodiment shown in FIG. 3, if the
以上述べたように、寸法的に小さく構成したい部品(小さく形成可能な部品)は誘電率の高い第1の誘電体上に構成し、寸法的に比較的大きく構成したい部品(大きく形成可能な部品)は、誘電率の低い第2の誘電体基板に、適宜形成することにより、比較的製造が容易であり、全体として小型の高周波デバイスが得られる。 As described above, a component that is desired to be small in size (a component that can be formed small) is configured on the first dielectric having a high dielectric constant, and a component that is relatively large in size (a component that can be formed large). ) Is suitably formed on a second dielectric substrate having a low dielectric constant, so that it is relatively easy to manufacture and a small high-frequency device can be obtained as a whole.
本発明のいくつかの実施形態を説明したがこれらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
11、21・・・・第1の誘電体基板、
12、13・・・・裏面電極、
14、24・・・・第2の誘電体基板、
15、25・・・・伝送線路、
16、26・・・・整合回路部、
17、27・・・・切欠部、
18、28・・・・表面電極、
19、29a、29b・・・・リード線、
28a・・・・渦巻状線路。
11, 21... First dielectric substrate,
12, 13... Back electrode,
14, 24... Second dielectric substrate,
15, 25 ... Transmission line,
16, 26... Matching circuit part,
17, 27... Notch,
18, 28... Surface electrode,
19, 29a, 29b... Lead wire,
28a ... spiral line.
Claims (2)
この第1の誘電体基板の上に設けられ、裏面に第2の電極を有すると共に表面に切欠部を有し、前記第1の誘電体基板よりも誘電率の低い材料により構成される第2の誘電体基板と、
前記第1の誘電体基板の上であって前記切欠部の位置に形成され、渦巻状線路と、
前記第1の誘電体基板の上であって前記切欠部の位置に形成され、前記渦巻状線路と接続され、前記第1の電極及び前記第1の誘電体基板により分布定数回路によるコンデンサを形成する表面電極と、
前記第2の誘電体基板の上に形成される伝送線路と、
この伝送線路と前記渦巻状線路を接続する導電部材と、を備えてなることを特徴とする高周波デバイス。 A first dielectric substrate having a first electrode on the back surface;
The second dielectric layer is provided on the first dielectric substrate, has a second electrode on the back surface, has a notch on the front surface, and is made of a material having a dielectric constant lower than that of the first dielectric substrate. A dielectric substrate,
A spiral line formed on the first dielectric substrate and at the position of the notch;
A capacitor formed by a distributed constant circuit is formed on the first dielectric substrate at the position of the notch, connected to the spiral line, and formed by the first electrode and the first dielectric substrate. A surface electrode to be
A transmission line formed on the second dielectric substrate;
A high-frequency device comprising the transmission line and a conductive member that connects the spiral line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191777A JP5740253B2 (en) | 2011-09-02 | 2011-09-02 | High frequency device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191777A JP5740253B2 (en) | 2011-09-02 | 2011-09-02 | High frequency device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013055476A JP2013055476A (en) | 2013-03-21 |
JP5740253B2 true JP5740253B2 (en) | 2015-06-24 |
Family
ID=48132103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011191777A Active JP5740253B2 (en) | 2011-09-02 | 2011-09-02 | High frequency device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5740253B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117320254A (en) * | 2022-06-24 | 2023-12-29 | 华为技术有限公司 | Circuit board and terminal |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11234033A (en) * | 1998-02-12 | 1999-08-27 | Taiyo Yuden Co Ltd | High-frequency antenna module |
-
2011
- 2011-09-02 JP JP2011191777A patent/JP5740253B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013055476A (en) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4872446B2 (en) | Bulk acoustic wave resonator, filter circuit, and method of manufacturing bulk acoustic wave resonator | |
JP6243510B2 (en) | Electronic component storage package and electronic device | |
JP4730424B2 (en) | Multilayer capacitor | |
TWI386957B (en) | Electrical multilayer component | |
JP6633656B2 (en) | Wiring board, optical semiconductor element package and optical semiconductor device | |
US8466368B2 (en) | High-frequency device | |
JP6090687B1 (en) | Crystal piece and crystal unit | |
JP5711778B2 (en) | Semiconductor device | |
JP5740253B2 (en) | High frequency device | |
JPWO2017006923A1 (en) | Crystal piece and crystal unit | |
US11935848B2 (en) | Package for a semiconductor device | |
EP2919264A1 (en) | Radio frequency semiconductor device package and method for manufacturing same, and radio frequency semiconductor device | |
WO2011058826A1 (en) | Variable capacitance device | |
JP5031650B2 (en) | Multilayer capacitor | |
KR101974906B1 (en) | LC resonant element and resonant element array | |
WO2020241586A1 (en) | Amplifier device | |
JP2011044847A (en) | Multilayer circuit, and package | |
JP6198049B2 (en) | Antenna device | |
JP4748177B2 (en) | Multilayer capacitor | |
JP6557561B2 (en) | High frequency semiconductor device | |
JP6494474B2 (en) | High frequency semiconductor device | |
JP2017055224A (en) | High-frequency semiconductor device | |
JP6892321B2 (en) | Piezoelectric device | |
JP6462535B2 (en) | High frequency semiconductor device | |
JP2001339000A (en) | Manufacturing method of electronic circuit unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150427 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5740253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |