JP5735038B2 - 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 - Google Patents
非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 Download PDFInfo
- Publication number
- JP5735038B2 JP5735038B2 JP2013113795A JP2013113795A JP5735038B2 JP 5735038 B2 JP5735038 B2 JP 5735038B2 JP 2013113795 A JP2013113795 A JP 2013113795A JP 2013113795 A JP2013113795 A JP 2013113795A JP 5735038 B2 JP5735038 B2 JP 5735038B2
- Authority
- JP
- Japan
- Prior art keywords
- cores
- core
- power
- leakage current
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 94
- 230000003044 adaptive effect Effects 0.000 title claims description 21
- 230000008569 process Effects 0.000 claims description 71
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 9
- 230000003068 static effect Effects 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001343 mnemonic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Description
PD=CV2F (1)
であり、ここで、Vは動作電圧であり、Fは動作周波数であり、Cは、評価されている制御可能な電力領域のスイッチングキャパシタンスを表す定数である。コアに割り当てられることになる各タスクは、要件を満たすために、そのコアに関してソフトウェアによって求められる最低周波数Fで動作することが要求される。指定の周波数Fでコアを動作させるのに十分な電力を供給する一方で電力を低減するために、供給電圧もソフトウェアによって求められる。スイッチングキャパシタンスは、製品リリースに先立って、設計および製造のプロセスによって決定される。したがって、動的電力は、センサを必要とせずに、オペレーティングシステムスケジューラによって近似される計算値であり得る。
120 遠隔装置
125A,125B,125C 構成要素
130 遠隔装置
140 ベースステーション
150 遠隔装置
180 順方向リンク信号
190 逆方向リンク信号
300 非対称マルチプロセッサ
304 CPU-A
305 OSスケジューラ
306 CPU-B
308 共有メモリ1
310 共有メモリ2
312 DSP-A
314 DSP-B
316 コントローラ
318 固定機能ロジック
320,321,322,323,324,325,326 センサ
400 第1センサ回路
404 直流漏れ電流センサ
406 デジタルコンバータ
408 インターフェイスポート
410 出力端
430 第2センサ回路
434 リング発振器
436 周波数カウンタ
438 インターフェイスポート
440 出力端
470 第3センサ回路
474 電圧センサ
476 温度センサ
478 デジタルコンバータ
480 インターフェイスポート
484 出力端
Claims (16)
- システムのエネルギーを低減するための、複数のコアに対する適応型スレッドスケジューリングの方法であって、
スレッドスケジューラで前記複数のコアに関連した漏れ電流情報を受け取る段階と、
前記漏れ電流情報に部分的に基づいて前記複数のコアの漏れ電力を求める段階と、
スケジュール設定されるスレッドを実行するための適切な動作電圧および動作周波数を求める段階と、
前記複数のコアのうちの2つのコアのそれぞれのコア電力対動作周波数曲線が交差するポイントを示す交差周波数を求める段階であって、コア毎の前記コア電力は、個々のコアの前記漏れ電力および動的電力の総和であり、コアの前記動的電力は、動作電圧および動作周波数に基づくものである、前記交差周波数を求める段階と、
前記スケジュール設定されるスレッドの前記動作周波数が前記交差周波数より低い場合において、前記2つのコアのうち、他のコアより漏れ電力が小さく高効率を有する1つのコアに対してスレッドをスケジュール設定する段階と
を有することを特徴とする方法。 - 前記複数のコアの中の複数の直流漏れ電流センサを読み取って、前記複数のコアに関連した前記漏れ電流情報を求める段階をさらに有することを特徴とする請求項1に記載の方法。
- 複数の温度センサを読み取って、対応するコアに関連した動作温度を求める段階と、
前記動作温度および前記コアに関連した所定のプロセス定数に基づいて、前記複数のコアに関連した前記漏れ電流情報を算出する段階と
をさらに有することを特徴とする請求項1に記載の方法。 - 前記複数のコアの中の複数の周波数センサを読み取る段階をさらに有し、
前記複数の周波数センサのうちの少なくとも1つが、関連するコアで利用されるトランジスタを用いて構成されたリング発振器であり、
前記関連するコアの前記漏れ電流情報を求めるために、前記リング発振器の動作周波数が測定されて読み取られることを特徴とする請求項1に記載の方法。 - 特定の環境温度におけるセンサ読取り値と予期されたセンサ値との比較に基づいて、前記複数のコアに関連した漏れ電流情報を提供するために利用されるオンチップセンサを較正する段階をさらに有することを特徴とする請求項1に記載の方法。
- 特定の環境温度におけるセンサ読取り値と予期されたセンサ値との比較の結果、あるコアのセンサ読取り値が現行用途の予期されたセンサ値に適合しないこと判明した場合に、システムが現行の用途に対して依然として使用可能であるか否かを判断する段階と、
システムが現行の用途に対して使用可能でないと判明した場合に、システムが他の用途向けに使用可能であるか否かを判断する段階と
をさらに有することを特徴とする請求項6に記載の方法。 - システムのエネルギーを低減するための、複数のコアに対する適応型スレッドスケジューリング用の装置であって、
漏れ電流情報を提供するための、前記複数のコアに関連した複数のセンサと、
前記漏れ電流情報に部分的に基づいて前記複数のコアの漏れ電力を求めるように構成されたロジックと、
システムのエネルギー使用を低減するために、前記漏れ電流情報および前記漏れ電力を用いて、前記複数のコアのうちの1つに対してスレッドをスケジュール設定するように構成された適応型スレッドスケジューラと
を具備し、
前記適応型スレッドスケジューラは、
スケジュール設定されるスレッドを実行するための適切な動作電圧および動作周波数を求め、
前記複数のコアのうちの2つのコアのそれぞれのコア電力対動作周波数曲線が交差するポイントを示す交差周波数を求め、
前記スケジュール設定されるスレッドの前記動作周波数が前記交差周波数より低い場合において、前記2つのコアのうち、他のコアより漏れ電力が小さく高効率を有する1つのコアに対してスレッドをスケジュール設定するようにさらに構成されており、
コア毎の前記コア電力は、個々のコアの前記漏れ電力および動的電力の総和であり、コアの前記動的電力は、動作電圧および動作周波数に基づくものであることを特徴とする装置。 - 前記複数のセンサが、漏れ電流の直読によって前記漏れ電流情報を提供する少なくとも1つのセンサを含むことを特徴とする請求項8に記載の装置。
- 前記複数のセンサが、関連するコアで利用されるトランジスタを用いて構成されたリング発振器である少なくとも1つのセンサを含み、
前記関連するコアの前記漏れ電流情報を求めるために、前記リング発振器の動作周波数が測定されて読み取られることを特徴とする請求項8に記載の装置。 - システムのエネルギーを低減するために、そのコンテンツが、非対称マルチプロセッサに、複数のマルチプロセッサのコアに対する適応型スレッドスケジューリングの方法を実行させるコンピュータ読み取り可能な記録媒体であって、
スレッドスケジューラで前記複数のコアに関連した漏れ電流情報を受け取る手順と、
前記漏れ電流情報に部分的に基づいて前記複数のコアの漏れ電力を求める手順と、
スケジュール設定されるスレッドを実行するための適切な動作電圧および動作周波数を求める手順と、
前記複数のコアのうちの2つのコアのそれぞれのコア電力対動作周波数曲線が交差するポイントを示す交差周波数を求める手順であって、コア毎の前記コア電力は、個々のコアの前記漏れ電力および動的電力の総和であり、コアの前記動的電力は、動作電圧および動作周波数に基づくものである、前記交差周波数を求める手順と、
前記スケジュール設定されるスレッドの前記動作周波数が前記交差周波数より低い場合において、前記2つのコアのうち、他のコアより漏れ電力が小さく高効率を有する1つのコアに対してスレッドをスケジュール設定する手順と
を実行させるためのプログラムを記録しているコンピュータ読み取り可能な記録媒体。 - 前記プログラムが、前記複数のコアの中の複数の直流漏れ電流センサを読み取って、前記複数のコアに関連した前記漏れ電流情報を求める手順をさらに実行させることを特徴とする請求項11に記載のコンピュータ読み取り可能な記録媒体。
- 前記プログラムが、
複数の温度センサを読み取って、対応するコアに関連した動作温度を求める手順と、
前記動作温度および前記コアに関連した所定のプロセス定数に基づいて、前記複数のコアに関連した前記漏れ電流情報を算出する手順と
をさらに実行させることを特徴とする請求項11に記載のコンピュータ読み取り可能な記録媒体。 - 前記プログラムが、前記複数のコアの中の複数の周波数センサを読み取る手順をさらに実行させ、
前記複数の周波数センサのうちの少なくとも1つが、関連するコアで利用されるトランジスタを用いて構成されたリング発振器であり、
前記関連するコアの前記漏れ電流情報を求めるために、前記リング発振器の動作周波数が測定されて読み取られることを特徴とする請求項11に記載のコンピュータ読み取り可能な記録媒体。 - 前記プログラムが、特定の環境温度におけるセンサ読取り値と予期されたセンサ値との比較に基づいて、前記複数のコアに関連した漏れ電流情報を提供するために利用されるオンチップセンサを較正する手順をさらに実行させることを特徴とする請求項11に記載のコンピュータ読み取り可能な記録媒体。
- システムのエネルギーを低減するための、複数のコアに対する適応型スレッドスケジューリング用のシステムであって、
スレッドスケジューラで前記複数のコアに関連した漏れ電流情報を受け取る手段と、
前記漏れ電流情報に部分的に基づいて前記複数のコアの漏れ電力を求める手段と、
スケジュール設定されるスレッドを実行するための適切な動作電圧および動作周波数を求める手段と、
前記複数のコアのうちの2つのコアのそれぞれのコア電力対動作周波数曲線が交差するポイントを示す交差周波数を求める手段であって、コア毎の前記コア電力は、個々のコアの前記漏れ電力および動的電力の総和であり、コアの前記動的電力は、動作電圧および動作周波数に基づくものである、前記交差周波数を求める手段と、
前記スケジュール設定されるスレッドの前記動作周波数が前記交差周波数より低い場合において、前記2つのコアのうち、他のコアより漏れ電力が小さく高効率を有する1つのコアに対してスレッドをスケジュール設定する手段と
を具備することを特徴とするシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/333,063 US9043795B2 (en) | 2008-12-11 | 2008-12-11 | Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor |
US12/333,063 | 2008-12-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011540918A Division JP5283759B2 (ja) | 2008-12-11 | 2009-12-11 | 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015083210A Division JP6019160B2 (ja) | 2008-12-11 | 2015-04-15 | 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013214313A JP2013214313A (ja) | 2013-10-17 |
JP5735038B2 true JP5735038B2 (ja) | 2015-06-17 |
Family
ID=42242143
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011540918A Expired - Fee Related JP5283759B2 (ja) | 2008-12-11 | 2009-12-11 | 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 |
JP2013113795A Expired - Fee Related JP5735038B2 (ja) | 2008-12-11 | 2013-05-30 | 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 |
JP2015083210A Expired - Fee Related JP6019160B2 (ja) | 2008-12-11 | 2015-04-15 | 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011540918A Expired - Fee Related JP5283759B2 (ja) | 2008-12-11 | 2009-12-11 | 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015083210A Expired - Fee Related JP6019160B2 (ja) | 2008-12-11 | 2015-04-15 | 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9043795B2 (ja) |
EP (1) | EP2374048A2 (ja) |
JP (3) | JP5283759B2 (ja) |
KR (1) | KR101284776B1 (ja) |
CN (1) | CN102246117B (ja) |
TW (1) | TW201035745A (ja) |
WO (1) | WO2010068855A2 (ja) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110213947A1 (en) * | 2008-06-11 | 2011-09-01 | John George Mathieson | System and Method for Power Optimization |
US20090309243A1 (en) * | 2008-06-11 | 2009-12-17 | Nvidia Corporation | Multi-core integrated circuits having asymmetric performance between cores |
US20110213950A1 (en) * | 2008-06-11 | 2011-09-01 | John George Mathieson | System and Method for Power Optimization |
US20110213998A1 (en) * | 2008-06-11 | 2011-09-01 | John George Mathieson | System and Method for Power Optimization |
US9043795B2 (en) * | 2008-12-11 | 2015-05-26 | Qualcomm Incorporated | Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor |
US8381004B2 (en) * | 2010-05-26 | 2013-02-19 | International Business Machines Corporation | Optimizing energy consumption and application performance in a multi-core multi-threaded processor system |
WO2012036954A2 (en) * | 2010-09-15 | 2012-03-22 | Rambus Inc. | Scheduling amongst multiple processors |
EP2643741A4 (en) * | 2010-11-25 | 2016-08-24 | Freescale Semiconductor Inc | METHOD AND DEVICE FOR PERFORMANCE MANAGEMENT OF A MULTICULTURAL PROCESSOR |
US20120284729A1 (en) * | 2011-05-03 | 2012-11-08 | Microsoft Corporation | Processor state-based thread scheduling |
US8799693B2 (en) | 2011-09-20 | 2014-08-05 | Qualcomm Incorporated | Dynamic power optimization for computing devices |
US8601300B2 (en) | 2011-09-21 | 2013-12-03 | Qualcomm Incorporated | System and method for managing thermal energy generation in a heterogeneous multi-core processor |
US9098309B2 (en) | 2011-09-23 | 2015-08-04 | Qualcomm Incorporated | Power consumption optimized translation of object code partitioned for hardware component based on identified operations |
US20130086395A1 (en) * | 2011-09-30 | 2013-04-04 | Qualcomm Incorporated | Multi-Core Microprocessor Reliability Optimization |
US8595520B2 (en) * | 2011-10-12 | 2013-11-26 | Qualcomm Incorporated | System and method for determining thermal management policy from leakage current measurement |
US9442773B2 (en) * | 2011-11-21 | 2016-09-13 | Qualcomm Incorporated | Thermally driven workload scheduling in a heterogeneous multi-processor system on a chip |
US9569278B2 (en) * | 2011-12-22 | 2017-02-14 | Intel Corporation | Asymmetric performance multicore architecture with same instruction set architecture |
KR101885857B1 (ko) * | 2012-01-04 | 2018-08-06 | 삼성전자주식회사 | 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법 |
US20130185581A1 (en) * | 2012-01-18 | 2013-07-18 | Qualcomm Incorporated | Efficient Code Dispatch Based on Performance and Energy Consumption |
US9569279B2 (en) | 2012-07-31 | 2017-02-14 | Nvidia Corporation | Heterogeneous multiprocessor design for power-efficient and area-efficient computing |
US8943252B2 (en) | 2012-08-16 | 2015-01-27 | Microsoft Corporation | Latency sensitive software interrupt and thread scheduling |
US9037889B2 (en) * | 2012-09-28 | 2015-05-19 | Intel Corporation | Apparatus and method for determining the number of execution cores to keep active in a processor |
US9110670B2 (en) * | 2012-10-19 | 2015-08-18 | Microsoft Technology Licensing, Llc | Energy management by dynamic functionality partitioning |
US8996902B2 (en) | 2012-10-23 | 2015-03-31 | Qualcomm Incorporated | Modal workload scheduling in a heterogeneous multi-processor system on a chip |
JP6202842B2 (ja) * | 2013-03-18 | 2017-09-27 | キヤノン株式会社 | 半導体集積回路および制御方法 |
US10151786B2 (en) * | 2013-09-09 | 2018-12-11 | Advanced Micro Devices, Inc. | Estimating leakage currents based on rates of temperature overages or power overages |
US9703613B2 (en) * | 2013-12-20 | 2017-07-11 | Qualcomm Incorporated | Multi-core dynamic workload management using native and dynamic parameters |
US9851771B2 (en) * | 2013-12-28 | 2017-12-26 | Intel Corporation | Dynamic power measurement and estimation to improve memory subsystem power performance |
KR102205836B1 (ko) * | 2014-01-29 | 2021-01-21 | 삼성전자 주식회사 | 태스크 스케줄링 방법 및 장치 |
US9582012B2 (en) | 2014-04-08 | 2017-02-28 | Qualcomm Incorporated | Energy efficiency aware thermal management in a multi-processor system on a chip |
US9557797B2 (en) * | 2014-05-20 | 2017-01-31 | Qualcomm Incorporated | Algorithm for preferred core sequencing to maximize performance and reduce chip temperature and power |
US9785481B2 (en) * | 2014-07-24 | 2017-10-10 | Qualcomm Innovation Center, Inc. | Power aware task scheduling on multi-processor systems |
US9519041B2 (en) | 2014-08-21 | 2016-12-13 | Qualcomm Incorporated | System and method for providing an accurate and cost-effective current sensor calibration |
US9898071B2 (en) | 2014-11-20 | 2018-02-20 | Apple Inc. | Processor including multiple dissimilar processor cores |
US9939328B2 (en) * | 2015-03-12 | 2018-04-10 | Qualcomm Incorporated | Systems, apparatus, and methods for temperature detection |
JP6205401B2 (ja) * | 2015-03-13 | 2017-09-27 | 聯發科技股▲ふん▼有限公司Mediatek Inc. | 電力管理方法及び電力管理方法を適用する電力供給システム |
JP6481585B2 (ja) * | 2015-10-20 | 2019-03-13 | 株式会社デンソー | 並列化方法、並列化ツール、車載装置 |
CN108474812A (zh) * | 2015-10-29 | 2018-08-31 | 加利福尼亚大学董事会 | 老化传感器及假冒集成电路检测 |
US9733685B2 (en) * | 2015-12-14 | 2017-08-15 | International Business Machines Corporation | Temperature-aware microprocessor voltage management |
US10073718B2 (en) * | 2016-01-15 | 2018-09-11 | Intel Corporation | Systems, methods and devices for determining work placement on processor cores |
CN106155862A (zh) * | 2016-07-25 | 2016-11-23 | 张升泽 | 电子芯片内的电流计算方法及系统 |
CN106227639A (zh) * | 2016-07-25 | 2016-12-14 | 张升泽 | 多核芯片电压计算方法及系统 |
CN106294063A (zh) * | 2016-07-26 | 2017-01-04 | 张升泽 | 基于芯片的温度控制方法及系统 |
US10372495B2 (en) | 2017-02-17 | 2019-08-06 | Qualcomm Incorporated | Circuits and methods providing thread assignment for a multi-core processor |
US11073884B2 (en) * | 2017-11-15 | 2021-07-27 | International Business Machines Corporation | On-chip supply noise voltage reduction or mitigation using local detection loops |
US20200317370A1 (en) * | 2019-04-05 | 2020-10-08 | United Technologies Corporation | Aircraft component repair system and process |
US11703927B2 (en) * | 2020-03-27 | 2023-07-18 | Intel Corporation | Leakage degradation control and measurement |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2998944B2 (ja) | 1991-12-19 | 2000-01-17 | シャープ株式会社 | リングオシレータ |
JP2006120175A (ja) | 2000-06-16 | 2006-05-11 | Renesas Technology Corp | 半導体集積回路装置 |
US6986066B2 (en) | 2001-01-05 | 2006-01-10 | International Business Machines Corporation | Computer system having low energy consumption |
JP2002288150A (ja) | 2001-03-28 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US7212022B2 (en) | 2002-04-16 | 2007-05-01 | Transmeta Corporation | System and method for measuring time dependent dielectric breakdown with a ring oscillator |
JP2003323417A (ja) | 2002-04-30 | 2003-11-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2004280378A (ja) | 2003-03-14 | 2004-10-07 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置 |
US6954706B2 (en) | 2003-08-20 | 2005-10-11 | Hewlett-Packard Development Company, L.P. | Method for measuring integrated circuit processor power demand and associated system |
JP2005157620A (ja) | 2003-11-25 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US20050228967A1 (en) | 2004-03-16 | 2005-10-13 | Sony Computer Entertainment Inc. | Methods and apparatus for reducing power dissipation in a multi-processor system |
US7176508B2 (en) * | 2004-07-27 | 2007-02-13 | International Business Machines Corporation | Temperature sensor for high power very large scale integration circuits |
JP3914230B2 (ja) | 2004-11-04 | 2007-05-16 | 株式会社東芝 | プロセッサシステム及びその制御方法 |
US20060174683A1 (en) * | 2005-02-07 | 2006-08-10 | Ulrich Bonne | Functionalized field effect transistor sensor with self checking |
JP4630122B2 (ja) | 2005-05-11 | 2011-02-09 | 株式会社アドバンテスト | 試験装置、及び試験方法 |
JP2006319153A (ja) | 2005-05-13 | 2006-11-24 | Sony Corp | 半導体集積回路及びその制御方法 |
KR101108397B1 (ko) | 2005-06-10 | 2012-01-30 | 엘지전자 주식회사 | 멀티-코어 프로세서의 전원 제어 장치 및 방법 |
US7265639B2 (en) | 2005-08-05 | 2007-09-04 | International Business Machines Corporation | Methods and apparatus for ring oscillator based MOSFET gate capacitance measurements |
US7412353B2 (en) | 2005-09-28 | 2008-08-12 | Intel Corporation | Reliable computing with a many-core processor |
JP2007148952A (ja) | 2005-11-30 | 2007-06-14 | Renesas Technology Corp | 半導体集積回路 |
JP4843034B2 (ja) | 2006-06-09 | 2011-12-21 | 富士通株式会社 | 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置 |
US7814339B2 (en) | 2006-06-30 | 2010-10-12 | Intel Corporation | Leakage power estimation |
US20080127192A1 (en) | 2006-08-24 | 2008-05-29 | Capps Louis B | Method and System for Using Multiple-Core Integrated Circuits |
JP5170086B2 (ja) | 2007-04-10 | 2013-03-27 | 富士通セミコンダクター株式会社 | リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法 |
US8076946B1 (en) * | 2007-05-21 | 2011-12-13 | Marvell Israel (Misl) Ltd. | Leakage calibration |
US7886172B2 (en) * | 2007-08-27 | 2011-02-08 | International Business Machines Corporation | Method of virtualization and OS-level thermal management and multithreaded processor with virtualization and OS-level thermal management |
US7991574B2 (en) * | 2008-01-29 | 2011-08-02 | International Business Machines Corporation | Techniques for filtering systematic differences from wafer evaluation parameters |
US7916571B2 (en) | 2008-05-21 | 2011-03-29 | Qualcomm Incorporated | Apparatus for implementing multiple integrated circuits using different gate oxide thicknesses on a single integrated circuit die |
US8296773B2 (en) * | 2008-06-30 | 2012-10-23 | International Business Machines Corporation | Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance |
US9043795B2 (en) * | 2008-12-11 | 2015-05-26 | Qualcomm Incorporated | Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor |
-
2008
- 2008-12-11 US US12/333,063 patent/US9043795B2/en active Active
-
2009
- 2009-12-11 JP JP2011540918A patent/JP5283759B2/ja not_active Expired - Fee Related
- 2009-12-11 EP EP09799795A patent/EP2374048A2/en not_active Ceased
- 2009-12-11 WO PCT/US2009/067654 patent/WO2010068855A2/en active Application Filing
- 2009-12-11 TW TW098142618A patent/TW201035745A/zh unknown
- 2009-12-11 CN CN200980149338.0A patent/CN102246117B/zh not_active Expired - Fee Related
- 2009-12-11 KR KR1020117015868A patent/KR101284776B1/ko active IP Right Grant
-
2013
- 2013-05-30 JP JP2013113795A patent/JP5735038B2/ja not_active Expired - Fee Related
-
2015
- 2015-04-15 JP JP2015083210A patent/JP6019160B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013214313A (ja) | 2013-10-17 |
JP2015158938A (ja) | 2015-09-03 |
CN102246117B (zh) | 2016-04-13 |
JP5283759B2 (ja) | 2013-09-04 |
KR101284776B1 (ko) | 2013-07-23 |
CN102246117A (zh) | 2011-11-16 |
WO2010068855A3 (en) | 2011-01-27 |
WO2010068855A2 (en) | 2010-06-17 |
TW201035745A (en) | 2010-10-01 |
US9043795B2 (en) | 2015-05-26 |
JP2012511788A (ja) | 2012-05-24 |
KR20110102449A (ko) | 2011-09-16 |
US20100153954A1 (en) | 2010-06-17 |
JP6019160B2 (ja) | 2016-11-02 |
EP2374048A2 (en) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5735038B2 (ja) | 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法 | |
US9619240B2 (en) | Core-level dynamic voltage and frequency scaling in a chip multiprocessor | |
US9323320B2 (en) | Weighted control in a voltage scaling system | |
US8531225B1 (en) | Configurable critical path emulator | |
JP5535909B2 (ja) | 命令利用に基づいた、適応電圧スケーリングのための方法と装置 | |
US9733696B2 (en) | Dynamic low power states characterization | |
US20130311792A1 (en) | Voltage scaling architecture on system-on-chip platform | |
US20130117589A1 (en) | Stability control in a voltage scaling system | |
US20130117582A1 (en) | Offline communication in a voltage scaling system | |
JP2019502935A (ja) | 計測システムのための基準回路 | |
US9519041B2 (en) | System and method for providing an accurate and cost-effective current sensor calibration | |
JP4905354B2 (ja) | 電源電圧調整装置 | |
US20150153393A1 (en) | System on Chip Circuits and Related Systems and Methods of Operating the Same | |
US20110172984A1 (en) | Efficiency of static core turn-off in a system-on-a-chip with variation | |
Zu et al. | T i-states: Processor power management in the temperature inversion region | |
US9829952B2 (en) | Processor that has its operating frequency controlled in view of power consumption during operation and semiconductor device including the same | |
US20240047966A1 (en) | Systems, devices and methods for power management and power estimation | |
US10387285B2 (en) | Power evaluator for application developers | |
US10551900B2 (en) | Voltage regulator efficiency-aware system energy management | |
Niemann et al. | Sensor based adaptive voltage scaling on fpgas: Calibration and parametrization | |
Garg et al. | Implementation of Analytical Tool for Power Analysis in Multi Core Modem | |
Ladge et al. | Study of temperature and power consumption in embedded processors | |
Bublitz et al. | Let's go below: Potential of Undervolting on Low-Power FPGAs | |
WO2021168129A1 (en) | Integration of analog circuits inside digital blocks | |
Eltawil et al. | Young-Hwan Park, Amin Khajeh, Jun Yong Shin, Fadi Kurdahi |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5735038 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |