JP5723314B2 - Module with circuit elements - Google Patents
Module with circuit elements Download PDFInfo
- Publication number
- JP5723314B2 JP5723314B2 JP2012071048A JP2012071048A JP5723314B2 JP 5723314 B2 JP5723314 B2 JP 5723314B2 JP 2012071048 A JP2012071048 A JP 2012071048A JP 2012071048 A JP2012071048 A JP 2012071048A JP 5723314 B2 JP5723314 B2 JP 5723314B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- copper plate
- tin
- electrode
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910045601 alloy Inorganic materials 0.000 claims description 80
- 239000000956 alloy Substances 0.000 claims description 80
- 239000010949 copper Substances 0.000 claims description 76
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 67
- 229910052802 copper Inorganic materials 0.000 claims description 66
- 239000011135 tin Substances 0.000 claims description 50
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 40
- 229910052718 tin Inorganic materials 0.000 claims description 40
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 32
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 30
- 238000000034 method Methods 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 238000005304 joining Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910003336 CuNi Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Die Bonding (AREA)
Description
本明細書は、銅板と回路素子の電極が接合されたモジュールに関する技術を開示する。 This specification discloses the technique regarding the module with which the electrode of the copper plate and the circuit element was joined.
基板と回路素子の電極が接合されたモジュールでは、すずを材料とするはんだ（以下、すずはんだと称する）を用いて基板と回路素子の電極を接合することがあり、その一例が特許文献１に開示されている。特許文献１には、半導体装置の裏面電極と銅製の回路パターン（以下、銅板と称する）を、すずはんだで接合する技術が開示されている。特許文献１では、裏面電極の金属とすずが合金化し、銅とすずが合金化することにより、銅板と半導体装置の裏面電極が接合される。 In a module in which a substrate and circuit element electrodes are joined, solder made of tin (hereinafter referred to as tin solder) may be used to join the substrate and circuit element electrodes. It is disclosed. Patent Document 1 discloses a technique for joining a back electrode of a semiconductor device and a copper circuit pattern (hereinafter referred to as a copper plate) with tin solder. In Patent Document 1, the metal of the back electrode and tin are alloyed, and the copper and tin are alloyed, whereby the copper plate and the back electrode of the semiconductor device are joined.
回路素子は駆動中に発熱する。回路素子の電極と銅板の間に合金化していないすずはんだが残存していると、回路素子の使用中にすずはんだが軟化し、回路素子と銅板の接合強度が低下する。すなわち、回路素子と銅板の接合強度が安定しない。特許文献１の技術では、スクリーン印刷技術を利用して銅板上にすずはんだを形成しているので、すずはんだが厚く形成される。このため、回路素子の電極と銅板の間に、合金化していないすずはんだが残存する。本明細書では、回路素子の電極と銅板の接合強度が安定したモジュールを提供する。 The circuit element generates heat during driving. If tin solder that is not alloyed remains between the electrode of the circuit element and the copper plate, the tin solder is softened during use of the circuit element, and the bonding strength between the circuit element and the copper plate is reduced. That is, the bonding strength between the circuit element and the copper plate is not stable. In the technique of Patent Document 1, tin solder is formed on a copper plate using a screen printing technique, so that the tin solder is formed thick. For this reason, unalloyed tin solder remains between the electrode of the circuit element and the copper plate. The present specification provides a module in which the bonding strength between an electrode of a circuit element and a copper plate is stable.
本明細書で開示する技術は、回路素子の電極と銅板との間に、合金層だけが介在していることを特徴とする。換言すると、回路素子の電極と銅板の間に、合金化していないすずはんだが残存していない。本明細書で開示する技術では、すずはんだを薄く形成することで、回路素子の電極と銅板との間に合金層だけが介在するモジュールを実現する。従来は、すずはんだを厚く形成することで、回路素子の電極と銅板を確実に接合しようとしてした。しかしながら、本明細書で開示する技術は、従来の技術常識に反して、すずはんだを薄く形成して回路素子の電極と銅板を確実に接合する技術である。 The technique disclosed in this specification is characterized in that only an alloy layer is interposed between an electrode of a circuit element and a copper plate. In other words, unalloyed tin solder does not remain between the electrode of the circuit element and the copper plate. In the technique disclosed in the present specification, a module in which only an alloy layer is interposed between an electrode of a circuit element and a copper plate is realized by forming tin solder thinly. Conventionally, an attempt has been made to reliably join the electrode of the circuit element and the copper plate by forming a thick tin solder. However, the technique disclosed in the present specification is a technique for securely joining the electrode of the circuit element and the copper plate by forming a thin tin solder, contrary to conventional common sense.
本明細書で開示するモジュールは、銅板と、回路素子と、銅板と回路素子の電極を接合する合金層を備えている。合金層は、第１部分と第２部分と第３部分を有している。第１部分は、銅板側に位置しており、すずと銅からなる第１種類の合金である。第２部分は、回路素子の電極側に位置しており、金、ニッケル、銀の少なくとも１種の金属とすずを含む第２種類の合金である。第３部分は、第１部分と第２部分の間に位置しており、第１種類の合金と第２種類の合金が混在している。この態様のモジュールでは、合金化していないすずが残存していないので、第１部分と第２部分の間に、第１種類の合金と第２種類の合金が混在した第３部分が形成される。第３部分では、第１種類の合金と第２種類の合金が絡み合うように存在している。より詳細には、第３部分では、第２部分から樹枝状に突出した第２種類の合金が、第１種類の合金に囲まれている。よって、第１部分と第２部分が強固に接合される。このような特徴を有することにより、本明細書で開示するモジュールは、回路素子の電極と銅板の接合強度が安定している。 The module disclosed in this specification includes a copper plate, a circuit element, and an alloy layer that joins the copper plate and the electrode of the circuit element. The alloy layer has a first portion, a second portion, and a third portion. The first portion is located on the copper plate side and is a first type alloy made of tin and copper. The second portion is located on the electrode side of the circuit element, and is a second type alloy containing at least one metal of gold, nickel, and silver and tin. The third part is located between the first part and the second part, and the first type alloy and the second type alloy are mixed. In the module according to this aspect, since no unalloyed tin remains, a third portion in which the first type alloy and the second type alloy are mixed is formed between the first portion and the second portion. . In the third part, the first type alloy and the second type alloy exist so as to be intertwined. More specifically, in the third portion, the second type alloy protruding in a dendritic shape from the second portion is surrounded by the first type alloy. Therefore, the first part and the second part are firmly joined. With such a feature, the module disclosed in this specification has a stable bonding strength between the electrode of the circuit element and the copper plate.
本明細書で開示される技術によると、回路素子の電極と銅板の接合強度が安定したモジュールを提供することができる。 According to the technique disclosed in this specification, a module in which the bonding strength between the electrode of the circuit element and the copper plate is stable can be provided.
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。 Hereinafter, some technical features of the embodiments disclosed in this specification will be described. The items described below have technical usefulness independently.
（特徴１）モジュールは、銅板と、回路素子と、銅板と回路素子の電極を接合する合金層を備えている。合金層は、銅板側に位置しており、すずと銅からなる第１種類の合金である第１部分を備えていてもよい。第１種類の合金は、すずと銅のみの合金であり、他の金属を含んでいなくてもよい。また、合金層は、回路素子の電極側に位置しており、金、ニッケル、銀の少なくとも１種の金属とすずを含む第２種類の合金である第２部分を備えていてもよい。さらに、合金層は、第１部分と第２部分の間に位置しており、第１種類の合金と第２種類の合金が混在している第３部分を有していてもよい。第３部分では、少なくとも第１種類の合金と第２種類の合金が混在しており、他の種類の合金が含まれていてもよい。ここで、「種類」とは、広義に解釈されるものである。例えば、含有する金属原子が同一であり、それらの組成比が異なる場合も、同一の「種類」と解釈されるものである。
（特徴２）銅板は、絶縁基板に含まれる回路パターンであってもよい。絶縁基板は、回路素子と冷却器の間に配置され、回路素子と冷却器を電気的に絶縁するために用いられる。
（特徴３）回路素子は、縦型の半導体素子であってもよい。また、縦型の半導体素子の一例には、ＩＧＢＴ，ＭＯＳＦＥＴ，ダイオード，サイリスタが挙げられる。
（特徴４）合金層は、銅板と回路素子の電極を結ぶ方向で観測したときに、複数種類の合金のみで構成されており、単一の金属層が含まれていなく。
（特徴５）第２種類の合金は、ニッケルを含んでいてもよい。ニッケルを含む合金は、第１部分に向けて突出しやすい。そのため、第１種類の合金と第２種類の合金が混在した第３部分が形成されやすい。
（特徴６）第２種類の合金は、ＣｕｘＮｉ３−ｘＳｎ（０≦ｘ≦２）で表される合金であってもよい。第２種類の合金に含まれる銅（Ｃｕ）は、銅板に由来する。第２種類の合金が上記式で表されることは、銅板を構成していた銅原子が、すずを越えて、電極を構成していたニッケル（Ｎｉ）と合金化したことを示している。銅板と回路素子の電極との間に介在していたすずが、確実に合金化したことを示している。Ｃｕ２Ｎｉ３−ｘＳｎ（０≦ｘ≦２）で表される合金は、［Ｃｕ（Ｎｉ）］３Ｓｎ，ＣｕＮｉ２Ｓｎであってもよい。
（特徴７）第２部分には、電極を構成していた金（Ａｕ）が含まれている部分が存在してもよい。
（特徴８）第１部分の合金は、Ｃｕ３Ｓｎで表される合金であってもよい。
(Feature 1) The module includes a copper plate, a circuit element, and an alloy layer that joins the copper plate and the electrode of the circuit element. The alloy layer is located on the copper plate side and may include a first portion which is a first type alloy made of tin and copper. The first type of alloy is an alloy of only tin and copper, and may not contain other metals. The alloy layer is located on the electrode side of the circuit element, and may include a second portion that is a second type alloy including at least one metal of gold, nickel, and silver and tin. Furthermore, the alloy layer may be located between the first portion and the second portion, and may have a third portion in which the first type alloy and the second type alloy are mixed. In the third portion, at least the first type alloy and the second type alloy are mixed, and other types of alloys may be included. Here, the “type” is interpreted in a broad sense. For example, even when the contained metal atoms are the same and the composition ratios thereof are different, they are interpreted as the same “kind”.
(Feature 2) The copper plate may be a circuit pattern included in the insulating substrate. The insulating substrate is disposed between the circuit element and the cooler, and is used for electrically insulating the circuit element and the cooler.
(Feature 3) The circuit element may be a vertical semiconductor element. Examples of vertical semiconductor elements include IGBTs, MOSFETs, diodes, and thyristors.
(Feature 4) The alloy layer is composed of only a plurality of types of alloys when observed in the direction connecting the copper plate and the electrode of the circuit element, and does not include a single metal layer.
(Feature 5) The second type of alloy may contain nickel. The alloy containing nickel tends to protrude toward the first portion. Therefore, the third portion in which the first type alloy and the second type alloy are mixed is easily formed.
(Feature 6) The second type of alloy may be an alloy represented by Cu x Ni 3-x Sn (0 ≦ x ≦ 2). Copper (Cu) contained in the second type alloy is derived from the copper plate. The fact that the second type alloy is represented by the above formula indicates that the copper atoms constituting the copper plate have been alloyed with nickel (Ni) constituting the electrode beyond tin. This shows that the tin intervening between the copper plate and the electrode of the circuit element is surely alloyed. The alloy represented by Cu 2 Ni 3-x Sn (0 ≦ x ≦ 2) may be [Cu (Ni)] 3 Sn, CuNi 2 Sn.
(Characteristic 7) The second portion may include a portion containing gold (Au) constituting the electrode.
(Feature 8) The alloy of the first portion may be an alloy represented by Cu 3 Sn.
図１〜図３に示すように、半導体モジュール１００は、冷却器２と、放熱板４と、絶縁基板１２と、合金層２０と、半導体素子３０を備える。半導体素子３０は、半導体層３４と裏面電極３２を有している。なお、半導体素子３０は、表面電極及びゲート電極等の他の要素も有しているが、説明の便宜のために省略する。冷却器２は、複数の水路２ａを備えている。放熱板４は、冷却器２と絶縁基板１２に接合されており、半導体素子３０で発生した熱を冷却器２に伝熱する。絶縁基板１２は、銅板６と絶縁体８と銅板１０が積層されたＤＢＣ（Direct Bonding Copper）基板である。絶縁体８の材料として、窒化珪素（Ｓｉ３Ｎ４），窒化アルミニウム（ＡｌＮ），酸化アルミニウム（Ａｌ２Ｏ３）等を用いることができる。絶縁基板１２は、半導体素子３０の裏面電極３２と放熱板４を絶縁しながら、半導体素子３０で発生した熱を放熱板４に伝熱する。
As shown in FIGS. 1 to 3, the
合金層２０は、銅板１０と半導体素子３０の裏面電極３２との間に介在している。合金層２０の厚みＴ２０は、５〜２０μｍに調整されている。合金層２０は、合金に含まれている金属の種類により、第１部分２２と第２部分２６と第３部分２４に区別することができる。第１部分２２は、銅板１０側に位置しており、すず（Ｓｎ）と銅（Ｃｕ）からなる合金である。第１部分２２は、銅板１０上に形成されたすずと銅板１０とが合金化したものである。第１部分２２の合金は、Ｃｕ３Ｓｎである。すずと銅からなる合金は、第１種類の合金の一例である。
The
第２部分２６は、裏面電極３２側に位置しており、銅とニッケル（Ｎｉ）とすずを主体とする合金である。第２部分２６は、裏面電極３２を構成している金属（ニッケル）と、銅板１０上に形成されたすずと、銅板１０から拡散された銅とが合金化したものである。第２部分２６の合金は、ＣｕｘＮｉ３−ｘＳｎ（０≦ｘ≦２）で表すことができる。第２部分２６の合金は、［Ｃｕ（Ｎｉ）］３Ｓｎである。銅とニッケルとすずを主体とする合金は、第２種類の合金の一例である。
The
第３部分２４は、第１部分２２と第２部分２６の間に位置している。第３部分２４では、第２部分２６の合金２６ａが、第１部分２２の合金２２ａ内に樹枝状に突出している。合金２６ａは、合金２２ａに囲まれている。その結果、第３部分２４では、第１種類の合金と第２種類の合金が混在している。第３部分２４によって、第１部分２２と第２部分２６が強固に接合される。
The
上記したように、半導体モジュール１００では、銅板１０と裏面電極３２の間に合金層２０だけが存在する。合金層２０の融点が高いので、半導体素子３０が発熱しても、合金層２０の軟化が抑制される。その結果、半導体素子３０の裏面電極３２と銅板１０との接合が維持される。また、半導体素子３０が発熱しても、合金化していないすずの合金化が進行することがない。半導体モジュール１００の使用中に合金化が進行すると、銅板１０と裏面電極３２の間にボイドが発生することがある。銅板１０と裏面電極３２の間に合金層２０だけが存在することにより、信頼性の高い半導体モジュール１００を実現することができる。
As described above, in the
半導体モジュール１００の製造方法を説明する。ここでは、銅板１０と半導体素子３０の裏面電極３２の接合方法のみを説明する。なお、絶縁基板１２の製造方法、冷却器２と放熱板４の接合方法、放熱板４と絶縁基板１２の接合方法は、公知の方法を用いることができる。
A method for manufacturing the
まず、図４に示すように、銅板１０上にすず膜４０を蒸着する。すず膜４０は、スパッタ法、めっき法、ＥＢ（Electron Beam）法、抵抗加熱法等を用いて蒸着することができる。蒸着によって銅板１０上にすず膜４０を形成するので、薄膜のすず膜４０を形成することができる。すず膜４０の厚みＴ４０は、５〜１０μｍに調整する。
First, as shown in FIG. 4, a
ここで、銅板１０に接合される前の半導体素子３０について説明する。半導体素子３０は、半導体層３４と裏面電極３２を備えている。裏面電極３２は、アルミニウム（Ａｌ）とチタン（Ｔｉ）とニッケルと金がこの順に積層された積層電極である。アルミニウムが、半導体層３４に接触している。アルミニウムとチタンがオーミック接触部３６を形成し、ニッケルと金が接合部３８を形成している。銅板１０と裏面電極３２を接合するときは、接合部３８をすず膜４０に接触させる。
Here, the
次に、図５に示すように、接合部３８をすず膜４０に接触させた状態で、半導体素子３０と銅板１０を２５０〜４５０℃で熱処理する。熱処理を行うことにより、矢印５０に示すように、すず膜４０と接合部３８の金属が相互に拡散する。また、矢印５２，５４に示すように、すず膜４０と銅板１０の金属も相互に拡散する。なお、銅は拡散しやすい金属なので、矢印５４に示すように、すず膜４０を超えて、接合部３８にまで拡散する。その結果、図３に示すように、第１部分２２が銅板１０側に形成され、第２部分２６が裏面電極３２側に形成される。その後、第２部分２６の合金２６ａが、第１部分２２に向けて樹枝状に突出して、第１部分２２の合金２２ａに囲まれる。その結果、第１部分２２の合金（第１種類の合金）と第２部分２６の合金（第２種類の合金）が混在した第３部分が形成される。
Next, as shown in FIG. 5, the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. In addition, the technical elements described in the present specification or drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in the present specification or the drawings can achieve a plurality of objects at the same time, and has technical utility by achieving one of the objects.
１０：銅板
２０：合金層
２２：第２部分
２４：第３部分
２６：第１部分
３０：回路素子
１００：モジュール
10: Copper plate 20: Alloy layer 22: Second part 24: Third part 26: First part 30: Circuit element 100: Module
Claims (3)
回路素子と、
前記銅板と前記回路素子の電極を接合する合金層と、を備えており、
前記合金層は、
前記銅板側に位置しており、すずと銅からなる第１種類の合金である第１部分と、
前記回路素子の前記電極側に位置しており、金、ニッケル、銀の少なくとも１種の金属とすずを含む第２種類の合金である第２部分と、
前記第１部分と前記第２部分の間に位置しており、前記第１種類の合金と前記第２種類の合金が混在している第３部分と、を有するモジュール。 Copper plate,
Circuit elements;
An alloy layer that joins the copper plate and the electrode of the circuit element, and
The alloy layer is
A first portion which is located on the copper plate side and is a first type alloy made of tin and copper;
A second portion that is located on the electrode side of the circuit element and is a second type alloy containing at least one metal of gold, nickel, silver and tin;
A module located between the first part and the second part and having a third part in which the first type alloy and the second type alloy are mixed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012071048A JP5723314B2 (en) | 2012-03-27 | 2012-03-27 | Module with circuit elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012071048A JP5723314B2 (en) | 2012-03-27 | 2012-03-27 | Module with circuit elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013206920A JP2013206920A (en) | 2013-10-07 |
| JP5723314B2 true JP5723314B2 (en) | 2015-05-27 |
Family
ID=49525756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012071048A Active JP5723314B2 (en) | 2012-03-27 | 2012-03-27 | Module with circuit elements |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5723314B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11094661B2 (en) * | 2015-11-16 | 2021-08-17 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Bonded structure and method of manufacturing the same |
| JP2017103434A (en) * | 2015-12-04 | 2017-06-08 | トヨタ自動車株式会社 | Semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4742844B2 (en) * | 2005-12-15 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| JP4547411B2 (en) * | 2007-10-05 | 2010-09-22 | 富士通株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| JP2010087072A (en) * | 2008-09-30 | 2010-04-15 | Hitachi Automotive Systems Ltd | Power semiconductor module and inverter system using the same |
| JP2011143442A (en) * | 2010-01-14 | 2011-07-28 | Hitachi Automotive Systems Ltd | Power module having highly reliable solder-bonded part |
-
2012
- 2012-03-27 JP JP2012071048A patent/JP5723314B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013206920A (en) | 2013-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5549118B2 (en) | Manufacturing method of semiconductor device | |
| US11842975B2 (en) | Electronic device with multi-layer contact and system | |
| US20100068552A1 (en) | Module including a stable solder joint | |
| JP4699822B2 (en) | Manufacturing method of semiconductor module | |
| JP2016048782A (en) | Combination body, power module substrate with heat sink, heat sink, method for manufacturing combination body, method for manufacturing power module substrate with heat sink, and method for manufacturing heat sink | |
| JP2016048781A (en) | Combination body, power module substrate with heat sink, heat sink, method for manufacturing combination body, method for manufacturing power module substrate with heat sink, and method for manufacturing heat sink | |
| US9324674B2 (en) | Die substrate assembly and method | |
| US20180212028A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4244760B2 (en) | Semiconductor device | |
| JP5723314B2 (en) | Module with circuit elements | |
| JP3767585B2 (en) | Semiconductor device | |
| US9741639B2 (en) | Semiconductor chip, method for producing a semiconductor chip and method for soldering a semiconductor chip to a carrier | |
| JP5720694B2 (en) | Semiconductor device, heat dissipation member, and method of manufacturing semiconductor device | |
| CN113140537A (en) | Power semiconductor device and method for producing a power semiconductor device | |
| JP5736136B2 (en) | Chip and chip-substrate composite assembly | |
| US11776927B2 (en) | Semiconductor device including a solder compound containing a compound Sn/Sb | |
| KR0146356B1 (en) | Brazing material for forming a bond between a semiconductor wafer and a metal contact | |
| JP5722933B2 (en) | Laminated electrode | |
| JP6848493B2 (en) | Semiconductor module and its manufacturing method | |
| JP2008085199A (en) | Semiconductor device | |
| JP2012178438A (en) | Structure having metal layer for die bonding provided on n-type semiconductor substrate and method for manufacturing the same | |
| JP2019125758A (en) | Method of manufacturing semiconductor device | |
| JP2019079958A (en) | Power module | |
| TWI476883B (en) | Solder, contact structure and method of fabricating contact structure | |
| JP2017157776A (en) | Electrode film, semiconductor device having the same, and method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150327 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5723314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |