JP5721486B2 - 通信機 - Google Patents

Description

本発明は、通信機に関し、特に、１つのシンボル点に複数のビット系列が割り当てられる拡張マッピングを用いた通信における尤度算出の演算量を削減する通信機に関する。

図１及び図２を参照して、背景技術を説明する。なお、背景技術の詳細は非特許文献１に記載されている。
図１には、拡張マッピングを用いたＢＩＣＭ−ＩＤ（Ｂｉｔ−Ｉｎｔｅｒｌｅａｖｅｄ Ｃｏｄｅｄ Ｍｏｄｕｌａｔｉｏｎ ｗｉｔｈ Ｉｔｅｒａｔｉｖｅ Ｄｅｃｏｄｉｎｇ）を使用する通信機（本例では、無線通信機）の構成例として、送信側の構成例と受信側の構成例を示してある。
ここで、通信機としては、例えば、送信側の機能のみを有する送信機や、受信側の機能のみを有する受信機や、送信側の機能と受信側の機能の両方を有する送受信機を用いることができる。

送信側は、エンコーダ（ｅｎｃｏｄｅｒ）１、インターリーバ２、マッパ（ｍａｐｐｅｒ）３、Ｄ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）変換器４、送信ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）部５、送信アンテナ６を備えている。
受信側は、受信アンテナ１１、受信ＲＦ部１２、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換器１３、デマッパ（ｄｅｍａｐｐｅｒ）１４、デインターリーバ１５、デコーダ（ｄｅｃｏｄｅｒ）１６、インターリーバ１７を備えている。

図２には、拡張マッピングの一例として、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）において、５ビットのビット系列ｂ（ｂ_０，ｂ_１，ｂ_２，ｂ_３，ｂ_４）について拡張マッピングを行ったものを示してある。
本例では、Ｉ−Ｑ平面上の４個のシンボルのうち、シンボルＳ_０には１００１１、１０１１０、０１０１１、１０１０１、０１１１０、０１１０１、１１１１１、００１１１が割り当てられ、シンボルＳ_１には００１００、００００１、０００１０、１１０１０、１１００１、１００００、０１０００、１１１００が割り当てられ、シンボルＳ_２には１０１１１、０１１１１、００１１０、１１１０１、００１０１、０００１１、１１１１０、１１０１１が割り当てられ、シンボルＳ_３には１００１０、０００００、１１０００、１０００１、０１０１０、１０１００、０１００１、０１１００が割り当てられる。

以下では、背景技術の課題となる部分を中心に説明する。
送信側では、送信ビットをエンコーダ１に入力し、エンコーダ１により符号化を行う。符号化を行った信号をインターリーバ２を介してマッパ３に入力し、マッパ３によりマッピング処理を行う。ここで、マッピングの方法としては、１つのシンボル点に対して複数のビット系列を割り当てる拡張マッピングが使用され、１つの例としては図２に示されるようになる。そして、マッパ３によりマッピング処理された信号は、Ｄ／Ａ変換器４によりデジタル信号からアナログ信号へ変換された後に、送信処理を行う送信ＲＦ部５を介して、送信アンテナ６から無線により送信される。

受信側では、受信アンテナ１１で受信した信号（送信側からの無線信号）を受信ＲＦ部１２によりベースバンド信号へ変換し、Ａ／Ｄ変換器１３に入力する。この信号は、Ａ／Ｄ変換器１３によりアナログ信号からデジタル信号へ変換され、デマッパ１４に入力される。デマッパ１４では、受信信号（Ａ／Ｄ変換器１３からの信号）と受信信号に含まれる雑音電力とデコーダ１６からインターリーバ１７を介して得られる事前情報に基づいて、ビット毎の対数尤度比（ＬＬＲ（Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ Ｒａｔｉｏ））を算出する。この処理の詳細については後述する。

デマッパ１４で算出したＬＬＲをデインターリーバ１５を介してデコーダ１６に入力し、デコーダ１６では、入力されるＬＬＲを基に復号処理を行い、これにより再度ＬＬＲを算出する。デコーダ１６で算出したＬＬＲをインターリーバ１７を介してデマッパ１４に入力（フィードバック）し、デマッパ１４では、再び、受信信号と雑音電力とフィードバックされた事前情報に基づいてＬＬＲを算出する。
以上の処理を繰り返し行うことで、最終的に良好な復号結果を得ることができる。なお、繰り返し数１（デマッパ１４の初回動作時）では、フィードバックされる事前情報はゼロとなる。

ここで、デマッパ１４におけるＬＬＲ算出処理について説明する。
ビット数Ｎ（Ｎは１又は２以上の整数）のビット列ｂ（ｂ_０，ｂ_１，・・・，ｂ_Ｎ−１）をＭ（Ｍは１又は２以上の整数）個のシンボル点Ｓ_ｋ（Ｓ_０，Ｓ_１，・・・，Ｓ_Ｍ−１）に割り当てたときにデマッパ１４から出力されるＬＬＲについて考える。
受信信号をｙとし、ｉ（ｉ＝０、１、・・・、Ｎ−１）番目のビットをｂ_ｉとし、ｂ_ｉに対するＬＬＲをＬ（ｂ_ｉ）とすると、（式１）が成り立つ。

ここで、後述するように、（式１）の最後の右辺の第１項は、ｉ番目のビット以外から得られるＬＬＲとなり、これを外部情報Ｌ_ｅ（ｂ_ｉ）とおく。また、（式１）の最後の右辺の第２項は、ｉ番目のビットの事前確率に基づいて得られるＬＬＲであり、これを事前情報Ｌ_ａ（ｂ_ｉ）とおく。
すると、（式１）は、（式２）となり、（式３）へ変形することができる。

デマッパ１４は、（式３）の処理結果をＬＬＲとして出力する。
ここで、（式１）の最後の右辺の第１項の分子ｐ（ｙ｜ｂ_ｉ＝０）について考える。
ｐ（ｙ｜ｂ_ｉ＝０）とは、ｂ_ｉ＝０であると分かった時に受信信号がｙとなる確率であり、これは、「ｂ_ｉ＝０であると分かった時にｂ_ｉ＝０であるシンボル点Ｓ_ｋとなる確率ｐ（Ｓ_ｋ｜ｂ_ｉ＝０）」と「Ｓ_ｋが分かった時にｙとなる確率ｐ（ｙ｜Ｓ_ｋ）」との積ｐ（ｙ｜Ｓ_ｋ）ｐ（Ｓ_ｋ｜ｂ_ｉ＝０）で表される。全てのシンボル点について考えると、（式４）が成り立つ。

同様に、（式１）の最後の右辺の第１項の分母ｐ（ｙ｜ｂ_ｉ＝１）について、（式５）が成り立つ。
従って、（式１）の最後の右辺の第１項は、（式６）となる。

（式６）のｐ（ｙ｜Ｓ_ｋ）について、シンボル点Ｓ_ｋを伝送して受信信号ｙになる過程でＩ、Ｑそれぞれに分散σ_Ｉ ^２、σ_Ｑ ^２のガウス雑音が加算されたとすると、（式７）と表すことができる。
また、σ_Ｉ ^２＝σ_Ｑ ^２、σ_Ｉ ^２＋σ_Ｑ ^２＝２σ_Ｉ ^２＝２σ_Ｑ ^２＝σ^２とすると、（式８）となる。

また、（式６）のｐ（Ｓ_ｋ｜ｂ_ｉ＝０）は、ｂ_ｉ＝０であると分かった時にシンボル点Ｓ_ｋとなる確率であり、シンボル点Ｓ_ｋを構成するビットでｂ_ｉ以外のビットの事前確率の積で表される。シンボル点Ｓ_ｋのｊ（ｊ＝０、１、・・・、Ｎ−１）番目のビットをＳ_ｋ（ｂ_ｊ）とすると、（式９）が成り立つ。

ここで、ｐ（ｂ_ｊ＝Ｓ_ｋ（ｂ_ｊ））について考える。
事前情報として、Ｌ_ａ（ｂ_ｊ）が与えられたとすると、（式１）の最後の右辺の第２項より、（式１０）であり、（式１１）となる。

更に、ｐ（ｂ_ｊ＝０）＋ｐ（ｂ_ｊ＝１）＝１という関係から（式１２）、（式１３）が成り立つ。

これを用いると、（式１４）となり、（式９）は（式１５）となる。

ここで、（式１５）と同様な式が、ｐ（Ｓ_ｋ｜ｂ_ｉ＝１）についても成り立つ。
（式６）、（式８）、（式１５）より、（式６）は（式１６）となる。なお、Σの条件にあるように、分子のＳ_ｋ（ｂ_ｉ）は０となり、分母のＳ_ｋ（ｂ_ｉ）は１）となる。

以上のことから、ＢＩＣＭ−ＩＤにおける繰り返し処理を行うにあたり、デマッパ１４では、シンボル点とその点に割り当てられるビット毎にエクスポネンシャル（ｅｘｐｏｎｅｎｔｉａｌ）演算と総和処理を行い、それらを分母・分子それぞれで求め、更にそれをｌｏｇ計算することになる。

特開２００５−６５２７１号公報 特表２００５−５１９５３２号公報

Ｐ． Ｈｅｎｋｅｌ，"Ｅｘｔｅｎｄｅｄ Ｍａｐｐｉｎｇ ｆｏｒ Ｂｉｔ−Ｉｎｔｅｒｌｅａｖｅｄ Ｃｏｄｅｄ Ｍｏｄｕｌａｔｉｏｎ"，ＩＥＥＥ ＰＩＭＲＣ，２００６年，ｐｐ．１−４

しかしながら、背景技術で説明したように、ＢＩＣＭ−ＩＤにおける繰り返し処理を行うにあたり、ＬＬＲ算出処理において、デマッパ１４では、シンボル点とその点に割り当てられるビット毎にエクスポネンシャル（ｅｘｐｏｎｅｎｔｉａｌ）演算やｌｏｇの演算が必要となり、演算量が膨大となってしまう。

ここで、この演算量を削減するために、一般的に、（式１７）のようなＭＡＸ−ＬＯＧ近似が用いられ、これにより（式１６）の最後の右辺の第１項は（式１８）とすることができる。

しかしながら、図２に示されるような拡張マッピングの場合には、（式１８）の右辺の第１項と第２項は等しくなり、その結果、ＬＬＲはゼロとなってしまう。すると、デマッパ１４のＬＬＲ出力は、いずれのビットについてもゼロとなり、このため、デコーダ１６は事前情報が得られず、いくら繰り返し処理を行ってもＬＬＲがゼロから変化しない状態となってしまう。

本発明は、このような従来の事情に鑑み為されたもので、拡張マッピングを用いた通信における尤度算出の演算量を削減することができる通信機を提供することを目的とする。

上記目的を達成するため、本発明では、１つのシンボル点に複数のビット系列が割り当てられる拡張マッピングを用いた通信を行う通信機（受信側となり得る通信機）において、次のような構成とした。
すなわち、受信手段が、前記拡張マッピングを用いて送信側（例えば、送信側の通信機）から送信された信号を受信する。
繰り返し処理手段が、前記受信手段により受信された信号についてＬＬＲを算出して繰り返し処理を行うことで受信信号を復号し、この場合に、ビット毎のＬＬＲの算出においてＭＡＸ−ＬＯＧ近似を用いて、その近似式に対して受信信号に最も近いシンボル点に割り当てられる各ビット位置の“０”と“１”の割合に応じた重み係数を乗じる。

一構成例として、本発明に係る通信機では、次のような構成とした。
すなわち、前記繰り返し処理手段は、デマッパと、デインターリーバと、デコーダと、インターリーバを用いて構成されている。
前記デマッパがＬＬＲを算出する。

以上説明したように、本発明に係る通信機によると、拡張マッピングを用いた通信における尤度算出（ＬＬＲの算出）の演算量を削減することができる。

背景技術及び本発明の一実施例に係る拡張マッピングを用いたＢＩＣＭ−ＩＤを使用する通信機の構成例を示す図である。 拡張マッピングの一例を示す図である。

本発明に係る実施例を図面を参照して説明する。
図１及び図２を参照して、本発明の一実施例に係る通信機について説明する。
本例の通信機の構成や動作は、送信側については背景技術の説明で参照した図１に示されるものと同様であり、受信側については、デマッパ１４以外は、背景技術の説明で参照した図１に示されるものと同様である。
図２には、拡張マッピングの一例が示されている。
なお、本例では、説明の便宜上から、同一の図面（図１、図２）を参照して背景技術及び実施例を説明するが、本発明を不要に限定する意図は無い。

本例に特徴的な点を説明する。
本例では、デマッパ１４では、シンボル点に割り当てられる各ビット位置の“０”と“１”の割合に着目し、（式１８）の右辺の第１項と第２項のそれぞれにその割合に応じた重み係数α_０、α_１を乗じる。この結果が（式１９）で表される。
ここで、α_０、α_１としては、任意の値を取り得る。

一例として、図２に示されるシンボル点Ｓ_０が受信信号ｙと最も近い場合において、ビットｂ_２のように“０”と“１”の割合が１対３（１：３）であるときには、（式２０）のように設定する。

これにより、拡張マッピングの場合にＭＡＸ−ＬＯＧ近似を用いても、“０”と“１”の割合が異なるビット位置についてはＬＬＲを算出することができ、その状態から繰り返し処理を行うことで、最終的には全てのビット位置についてＬＬＲを算出することができる。

以上のように、本例では、１つのシンボル点に複数のビット系列が割り当てられる拡張マッピングを用いた無線通信において、ビット毎のＬＬＲ算出にＭＡＸ−ＬＯＧ近似を用いて、更にその近似式に対して、受信信号に最も近いシンボル点に割り当てられる各ビット位置の“０”と“１”の割合に応じた重み係数を乗じることで、演算量を削減する。
具体的には、本例では、シンボル点に割り当てられる各ビット位置の“０”と“１”の割合に着目し、ＬＬＲ算出式に係る（式１８）の右辺の第１項と第２項のそれぞれに割合に応じた重み係数を乗じる。

従って、本例では、拡張マッピングの場合においても、ＭＡＸ−ＬＯＧ近似によりＬＬＲ算出の演算量を大幅に削減した上で、“０”と“１”の割合が異なるビット位置についてはＬＬＲを算出することができ、その状態から繰り返し処理を行うことで、最終的には全てのビット位置についてＬＬＲを算出することができる。

ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。

１・・エンコーダ、 ２、１７・・インターリーバ、 ３・・マッパ、 ４・・Ｄ／Ａ変換器、 ５・・送信ＲＦ部、 ６・・送信アンテナ、 １１・・受信アンテナ、 １２・・受信ＲＦ部、 １３・・Ａ／Ｄ変換器、 １４・・デマッパ、 １５・・デインターリーバ、 １６・・デコーダ、

Claims (3)

1. １つのシンボル点に複数のビット系列が割り当てられる拡張マッピングを用いた通信を行う通信機において、
   前記拡張マッピングを用いて送信側から送信された信号を受信する受信手段と、
   前記受信手段により受信された信号についてビット毎のＬＬＲを算出する処理を繰り返し行うことで受信信号を復号する繰り返し処理手段と、を備え、
   前記ＬＬＲの算出処理には、ＭＡＸ−ＬＯＧ近似を適用した近似式に対して、受信信号に最も近いシンボル点に割り当てられた各ビット位置の“０”と“１”の割合に応じた重み係数を乗じたものが用いられることを特徴とする通信機。
2. 請求項１に記載の通信機において、
   前記繰り返し処理手段は、デマッパと、デインターリーバと、デコーダと、インターリーバを用いて構成されており、
   前記デマッパが前記ＬＬＲを算出し、
   前記重み係数を乗じた近似式は、前記繰り返しの最初に用いられ、該最初に算出されたＬＬＲは非ゼロの値となることを特徴とする通信機。
3. １つのシンボル点に複数のビット系列が割り当てられる拡張マッピングを用いた通信方法において、
   受信手段が、前記拡張マッピングを用いて送信側から送信された信号を受信する受信ステップと、
   前記受信手段により受信された信号についてビット毎のＬＬＲを算出する処理を繰り返し行うことで受信信号を復号する繰り返し処理ステップと、を備え、
   前記繰り返しの最初における前記ＬＬＲの算出処理には、ＭＡＸ−ＬＯＧ近似を適用した近似式に対して、受信信号に最も近いシンボル点に割り当てられた各ビット位置の“０”と“１”の割合に応じた重み係数を乗じたものが用いられることを特徴とする通信方法。

Images