JP5714255B2

JP5714255B2 - 放射線検出ユニット

Info

Publication number: JP5714255B2
Application number: JP2010173343A
Authority: JP
Inventors: 深作　泉; 泉深作; 須永　義則; 義則須永; 山田　直之; 直之山田
Original assignee: Hitachi Aloka Medical Ltd
Current assignee: Hitachi Ltd
Priority date: 2010-08-02
Filing date: 2010-08-02
Publication date: 2015-05-07
Anticipated expiration: 2030-08-02
Also published as: JP2012032322A

Description

本発明は、放射線検出器カードに関する。特に、本発明は、γ線、Ｘ線等の放射線を検出する放射線検出器カードに関する。

従来、半導体素子と、半導体素子の一方の面に取り付けられたアノード電極と、半導体素子の他方の面に取り付けられたカソード電極と、一端側がアノード電極及びカソード電極のうち少なくとも一方の電極に接続され、他端側が電極からストレートに延びて当該電極からの信号を出力する信号線とを備える半導体放射線検出器が知られている（例えば、特許文献１参照。）。

特開２００５−１０９２６９号公報

しかし、特許文献１に係る半導体放射線検出器は、複数の半導体放射線検出器を実装基板上に搭載した放射線検出ユニットを構成した場合に、放射線検出器の信号を読み出す読出回路が実装基板の半導体放射線検出器が搭載される側の反対側の面に設けられる。したがって、特許文献１に係る半導体放射線検出器では、半導体から読出回路までのアナログ信号の信号経路が長く、アナログ信号にノイズが混入する場合がある。

したがって、本発明の目的は、アナログ信号へのノイズの混入を低減できる放射線検出器カードを提供することにある。

本発明は、上記目的を達成するため、複数の放射線検出器カードを放射線検出器立てによって並べて保持することにより構成される放射線検出ユニット用の放射線検出器カードであって、前記放射線検出器カードは、放射線が入射する複数のピクセル領域を有する半導体素子と、放射線が入射したピクセル領域の位置を示す位置情報をパラレル信号であるパラレル位置情報として取得し、前記パラレル位置情報をシリアル信号であるシリアル位置情報に変換する位置情報シリアル化部と、前記ピクセル領域に入射した前記放射線のエネルギー量をアナログ信号であるアナログエネルギー情報として取得し、前記アナログエネルギー情報をデジタル信号であるデジタルエネルギー情報に変換するアナログ／デジタル変換部と、前記デジタルエネルギー情報をシリアル信号であるシリアルエネルギー情報に変換するエネルギー情報シリアル化部とを有する集積回路部と、前記半導体素子および前記集積回路部を搭載する基板とを備える放射線検出器カードが提供される。

また、上記放射線検出器カードにおいて、集積回路部が、位置情報シリアル化部とエネルギー情報シリアル化部とを含むシリアル化部を有することもできる。

また、上記放射線検出器カードにおいて、予め定められたシリアル信号レートより高いレートで動作し、スクランブル用データを発生する疑似ランダム符号発生器を更に備え、疑似ランダム符号発生器が、シリアル位置情報、及びシリアルエネルギー情報をスクランブル用のデータを用いてスクランブル化することもできる。

また、上記放射線検出器カードにおいて、シリアル化部が、放射線を検出したピクセル領域についてのパラレル位置情報とデジタルエネルギー情報とを併せて、シリアル位置情報とシリアルエネルギー情報とに変換することもできる。

また、上記放射線検出器カードにおいて、集積回路部が、スクランブル化されたシリアル位置情報、及びシリアルエネルギー情報を、スクランブル化される前のシリアル位置情報、及びシリアルエネルギー情報に変換する外部の集積回路に対し、スクランブル化されたシリアル位置情報、及びシリアルエネルギー情報をシリアル差動信号として供給することもできる。

本発明に係る放射線検出器カードによれば、アナログ信号へのノイズの混入を低減できる放射線検出器カードを提供することができる。

本発明の実施の形態に係る放射線検出器カードの斜視図である。本発明の実施の形態に係る放射線検出器カードの放射線が入射する方向からの部分拡大図である。本発明の実施の形態に係る複数の放射線検出器カードを備えて構成される放射線検出ユニットの斜視図である。本発明の実施の形態に係る放射線検出器カードが配列した状態の側面図である。本発明の実施の形態に係る放射線検出器カードの機能構成とマザーボードに搭載される外部の集積回路としてのＦＰＧＡの機能構成ブロック図である。

［実施の形態］
図１Ａは、本発明の実施の形態に係る放射線検出器カードの斜視図の一例を示す。

（放射線検出器カード１の構成の概要）
本実施の形態に係る放射線検出器カード１は、カード型の形状を呈し、γ線、Ｘ線等の放射線１００を検出する放射線検出器カードである。図１Ａにおいて放射線１００は、紙面の上方から下方に沿って伝搬してくる。すなわち、放射線１００は、放射線検出器カード１の半導体素子１０からカードホルダ３０及びカードホルダ３１に向かう方向に沿って伝搬して放射線検出器カード１に入射する。そして、放射線検出器カード１は、半導体素子１０の側面（つまり、図１Ａの上方に面している面）に放射線１００が入射する。したがって、半導体素子１０の側面が放射線１００の入射面となっている。このように、半導体素子１０の側面を放射線１００の入射面とする放射線検出器カードを、本実施の形態ではエッジオン型の放射線検出器カードと称する。なお、放射線検出器カード１は、特定の方向（例えば、放射線検出器カード１に向かう方向）に沿って伝搬してくる放射線１００が通過する複数の開口を有するコリメータを介して放射線１００を検出する複数の放射線検出器カード１が並べられて構成される放射線検出装置用の放射線検出器カード１として用いることができる。

具体的に、放射線検出器カード１は、放射線１００を検出可能な一対の半導体素子１０と、複数の半導体素子１０及び複数の半導体素子１０それぞれからの信号を処理する集積回路部６（図１Ａでは図示しない）を搭載する薄い基板２０と、一対の半導体素子１０の端から距離をおいた位置にて基板２０を挟み込むことにより基板２０を支持するカードホルダ３０及びカードホルダ３１とを備える。そして、一例として、一対の半導体素子１０が４組、基板２０を挟み込む位置において基板２０に固定される。すなわち、各組の一対の半導体素子１０は、基板２０の一方の面と他方の面とのそれぞれに基板２０を対称面として対称の位置に固定される。

また、基板２０はカードホルダ３０とカードホルダ３１とに挟み込まれて支持される。カードホルダ３０とカードホルダ３１とはそれぞれ同一形状を有して形成され、カードホルダ３０が有する溝付穴３４にカードホルダ３１が有する突起部３６が嵌め合うと共に、カードホルダ３１が有する溝付穴３４（図示しない）にカードホルダ３０が有する突起部３６（図示しない）が嵌め合うことにより基板２０を支持する。

また、弾性部材実装部３２は、複数の放射線検出器カード１を支持する放射線検出器立てに放射線検出器カード１が挿入された場合に、放射線検出器カード１を放射線検出器立てに押し付けて固定する板ばね等の弾性部材が設けられる部分である。なお、放射線検出器立てはカードエッジ部２９が挿入されるコネクタを有しており、放射線検出器カード１は、カードエッジ部２９がコネクタに挿入され、コネクタとカードエッジ部２９に設けられるパターン２９ａとが電気的に接続することにより外部の電子部品（例えば、ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ（ＦＰＧＡ））等に接続される。

また、放射線検出器カード１は、一対の半導体素子１０の基板２０の反対側に、各半導体素子１０が有する電極と基板２０が有する複数の基板端子２２とのそれぞれを電気的に接続する配線パターン（半導体素子１０の基板２０の反対側の素子表面の電極、及びフレキシブル基板４０の半導体素子１０側の配線パターン等は図示しない）を有するフレキシブル基板４０を更に備える。

フレキシブル基板４０は、一対の半導体素子１０の一方の半導体素子１０側、及び他方の半導体素子１０側の双方に設けられる（本実施の形態においては、４組の一対の半導体素子１０の一方の半導体素子１０側のそれぞれと、他方の半導体素子１０側のそれぞれとの双方に、フレキシブル基板４０がそれぞれ設けられる）。そして、フレキシブル基板４０の複数の配線パターンの一端はそれぞれ基板端子２２に電気的に接続する。

（半導体素子１０の詳細）
図１Ｂは、本発明の実施の形態に係る放射線検出器カードの放射線が入射する方向からの部分拡大図の概要を示す。なお、説明の便宜上、フレキシブル基板４０等の図示は省略する。

半導体素子１０は、化合物半導体から主として構成される。そして、半導体素子１０は、略直方体状若しくは平板状に形成される。また、半導体素子１０の放射線が入射する面に垂直な一の表面である素子表面に、複数の溝１０ａが設けられる。溝１０ａは、例えば、断面視にてＶ字形状を有して形成される。半導体素子１０は、溝１０ａが設けられている面を基板２０側に向け、基板２０に固定される。具体的には、複数の溝１０ａの間の半導体素子１０の表面に設けられている表面電極（図示しない）と、基板２０の表面に設けられる素子接続部（図示しない）とが銀ペースト等の導電性接着材５０を介して接続され、半導体素子１０が基板２０に固定される。

また、放射線が入射する半導体素子１０の面であって、各溝１０ａから、溝１０ａが設けられている面の反対側の面への仮想的な垂線により区切られる領域、及び当該仮想的な垂線と半導体素子１０の短辺の端部とで区切られる領域をピクセル領域１０ｂと称する。半導体素子１０が、（ｎ−１）個の溝１０ａを有することによりｎ個のピクセル領域１０ｂが構成される。また、複数の溝１０ａ間の平坦な領域である複数の素子表面それぞれに表面電極が設けられ、表面電極が設けられている面の反対側の素子表面に裏面電極が設けられる。なお、複数のピクセル領域１０ｂそれぞれが、放射線を検出する１つの画素（ピクセル）に対応する。これにより、一の半導体素子１０は、複数の画素を有することになる。

一例として、１つの放射線検出器カード１が８つの半導体素子１０（４組の一対の半導体素子１０）を備え、１つの半導体素子１０がそれぞれ８つのピクセル領域１０ｂを有する場合、１つの放射線検出器カード１は、６４ピクセルの解像度を有することになる。溝１０ａの数を増減させることにより、一の半導体素子１０のピクセル数を増減させることができる。なお、一例として、半導体素子１０の幅は１．２ｍｍ程度、長さは１１．２ｍｍ程度、高さは５ｍｍ程度である。

また、半導体素子１０を構成する化合物半導体としては、例えば、ＣｄＴｅを用いることができる。また、γ線等の放射線を検出できる限り、半導体素子１０はＣｄＴｅ素子に限られない。例えば、半導体素子１０として、ＣｄＺｎＴｅ（ＣＺＴ）素子、ＨｇＩ_２素子等の化合物半導体素子を用いることもできる。

（基板２０の詳細）
基板２０は、金属導体等の導電性材料からなる導電性薄膜（例えば、銅箔）が表面に形成された薄肉基板（例えば、ＦＲ４等のガラスエポキシ基板）を、ソルダーレジスト等の絶縁材料からなる絶縁層で挟んで可撓性を有して形成される。基板２０は、一例として、０．２ｍｍ以下の厚さを有して形成される。また、基板２０は、半導体素子１０の電極に電気的に接続する素子接続部を有する。

（放射線検出ユニット５の概要）
図２は、本発明の実施の形態に係る複数の放射線検出器カードを備えて構成される放射線検出ユニットの斜視図の一例を示す。

放射線検出ユニット５は、複数の放射線検出器カード１が放射線検出器立てによって保持されることにより構成される。具体的には、複数の放射線検出器カード１が並べられる間隔に応じて予め定められた距離をおいて並び、複数の放射線検出器カード１が挿入される複数の溝２ｂが形成された複数の支持体２と、支持体２を搭載するマザーボード３と、複数の支持体２の間に設けられ、複数の放射線検出器カード１のカードエッジ部２９のそれぞれが接続されて外部の集積回路としてのＦＰＧＡ７等と複数の放射線検出器カード１のそれぞれとを電気的に接続する複数のコネクタ４とを備える放射線検出器立てに複数の放射線検出器カード１が保持される。支持体２の複数の溝２ｂのそれぞれに複数の放射線検出器カード１が挿入され、固定されることにより放射線検出ユニット５が構成される。

複数の支持体２は、マザーボード３上に放射線検出器カード１の幅に対応する間隔を有して設けられる。そして、複数の支持体２はそれぞれ、複数の壁部２ａを有しており、各壁部２ａの間に溝２ｂが形成される。壁部２ａは、一方の表面にくぼみ部２ｃが設けられ、他方の表面は平坦面２ｄである。放射線検出器カード１の弾性部材実装部３２には、例えば、板金が組み込まれ、支持体２の溝２ｂに放射線検出器カード１が挿入された場合に、この板金により放射線検出器カード１が壁部２ａの平坦面２ｄに押さえ付けられることにより支持体２に放射線検出器カード１が固定される。

（集積回路部６の配置）
図３は、本発明の実施の形態に係る放射線検出器カードが配列した状態の側面図の概要である。なお、説明の便宜上、フレキシブル基板４０、支持体２等の図示は省略する。

放射線検出ユニット５が保持している複数の放射線検出器カード１はそれぞれ、基板２０上に集積回路部６を備える。集積回路部６は、例えば、アナログ信号をデジタル信号に変換する機能を含むＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ（ＡＳＩＣ）である。本実施の形態では集積回路部６が基板２０上に搭載され、半導体素子１０からの信号が集積回路部６に供給される。そして、集積回路部６は、当該信号に含まれるアナログ信号をデジタル信号に変換する等の信号処理を実行する。集積回路部６において処理が施された信号は、コネクタ４を介してマザーボード３の放射線検出器カード１を保持している面の反対側の面に設けられるＦＰＧＡ７に供給される。

（放射線検出器カード１の機能構成）
図４は、本発明の実施の形態に係る放射線検出器カードの機能構成とマザーボードに搭載される外部の集積回路としてのＦＰＧＡの機能構成ブロック図の概要を示す。

放射線検出器カード１が備える集積回路部６は、エネルギー情報シリアル化部６２と、位置情報シリアル化部６４と、アナログ／デジタル変換部６６（以下、「Ａ／Ｄ変換部６６」と表記する）と、集積回路６８とを有する。位置情報シリアル化部６４は、放射線が入射したピクセル領域１０ｂの位置を示す位置情報をパラレル信号であるパラレル位置情報として取得し、パラレル位置情報をシリアル信号であるシリアル位置情報に変換する。また、Ａ／Ｄ変換部６６は、ピクセル領域１０ｂに入射した放射線のエネルギー量をアナログ信号であるアナログエネルギー情報として取得し、アナログエネルギー情報をデジタル信号であるデジタルエネルギー情報に変換する。更に、エネルギー情報シリアル化部６２は、デジタルエネルギー情報をシリアル信号であるシリアルエネルギー情報に変換する。

また、集積回路部６は、予め定められたシリアル信号レートより高いレートで動作し、スクランブル用データを発生する疑似ランダム符号発生器としてのＰＮ（ＰｓｅｕｄｏＮｏｉｓｅ）ジェネレーター６９と、ＦＰＧＡ７側から信号線２１０を介し、予め定められた倍率でレートが高められたクロック信号（例えば、シリアル信号レートの１６倍のレートのクロック信号）を受け取り、当該クロック信号を元のレートのクロック信号（例えば、１６倍のレートのクロック信号のレートを１／１６倍したクロック信号）に戻すクロックディバイダ６７とを更に有する。ここで、ＰＮジェネレーター６９は、ＦＰＧＡ７側から予め定められた倍率でレートが高められたクロック信号に応じて動作する。なお、エネルギー情報シリアル化部６２と位置情報シリアル化部６４とは、一つのシリアル化部６０として構成することもできる。また、全てのリセットを共通にすることで、集積回路部６とＦＰＧＡ７とのインターフェースの同期（すなわち、ＰＮ符号の同期）を取ることもできる。

具体的に、半導体素子１０の所定のピクセル領域１０ｂに放射線１００が入射すると、当該ピクセル領域１０ｂで放射線１００のエネルギー量に比例した電荷量のホールと電子との対が生成される。生成したホールと電子とは、当該ピクセル領域１０ｂの表面電極又は裏面電極に到達し、表面電極及び裏面電極のそれぞれから電気信号が出力される。そして、当該ピクセル領域１０ｂの表面電極又は裏面電極に電気的に接続された信号線１１０−１、信号線１１０−２、信号線１１０−３、・・・信号線１１０−ｎ（ただし、ｎは正の整数）のいずれか２つの信号線を介して、電気信号が集積回路６８に供給される。すなわち、放射線１００が入射したピクセル領域１０ｂに対応する２つの信号線を介し、エネルギー量を示す電荷量が、集積回路６８に供給される。ここで、集積回路６８に電気信号を供給する２つの信号線の組みが、入射位置情報に対応する。

集積回路６８は、信号回路１２４を介し、入射位置情報をパラレル位置情報としてパラレルに位置情報シリアル化部６４に供給する。具体的に、集積回路６８は、信号線１１０−１から信号線１１０−ｎのうち電気信号が入力された２つの信号線の組み、すなわち、入射位置情報を識別する識別値を複数の信号線からなる信号回路１２４からパラレルに供給する。ここで、例えば、信号回路１２４は８つの信号線を含み、集積回路６８から位置情報シリアル化部６４に供給されるパラレル位置情報は、８ビットのパラレル情報として供給される。なお、パラレル位置情報は、１ｈｏｔｅｎｃｏｄｉｎｇとして、位置情報シリアル化部６４及び／又はエネルギー情報シリアル化部６２の書き込みＳｔｏｂｅ信号を兼ねることもできる。なお、その場合、パラレル位置情報（Ｓｔｏｂｅ信号）は、エネルギー情報のＡ／Ｄ変換後に出力されるように遅延させる。

また、集積回路６８は、半導体素子１０から受け取った電荷量を、電荷量の大きさに応じた電圧に変換する。そして、集積回路６８は、信号回路１２０を介し、変換した電圧の電圧値をアナログ信号であるアナログエネルギー情報としてＡ／Ｄ変換部６６に供給する。Ａ／Ｄ変換部６６は、当該アナログエネルギー情報をデジタル信号であるデジタルエネルギー情報に変換する。そして、Ａ／Ｄ変換部６６は、信号回路１２２を介し、デジタルエネルギー情報をエネルギー情報シリアル化部６２に供給する。例えば、Ａ／Ｄ変換部６６は、デジタルエネルギー情報を１２ビットの情報としてエネルギー情報シリアル化部６２にパラレルに供給する。

エネルギー情報シリアル化部６２は、デジタルエネルギー情報をシリアル信号であるシリアルエネルギー情報に変換する。また、位置情報シリアル化部６４は、パラレル位置情報をシリアル信号であるシリアル位置情報に変換する。そして、ＰＮジェネレーター６９は、シリアル位置情報、及びシリアルエネルギー情報をスクランブル用のデータを用いてスクランブル化する。スクランブル用のデータは、例えば、シリアル位置情報、及びシリアルエネルギー情報にＸＯＲ（排他的論理和）を施すことを目的としたデータである。これにより、シリアル位置情報、及びシリアルエネルギー情報が、シリアルデータレートの所定倍のレート（すなわち、クロック信号のレートに応じたレート）でエネルギー情報シリアル化部６２及び位置情報シリアル化部６４からＦＰＧＡ７に、信号線２００を介してシリアル差動信号として供給される。

すなわち、スクランブル化によりスペクトラム拡散されたシリアル位置情報、及びシリアルエネルギー情報が、信号線２００を介し、シリアル差動信号としてＦＰＧＡ７に供給される。ＰＮジェネレーター６９によるスクランブル化により、シリアル位置情報、及びシリアルエネルギー情報は高周波領域までスペクトラム拡散され、低周波の信号成分が減少する。これにより、デジタルノイズの帯域が検出信号の帯域外になるので、検出信号に含まれるノイズが低減される。

また、エネルギー情報シリアル化部６２及び位置情報シリアル化部６４は、放射線を検出したピクセル領域１０ｂについてのパラレル位置情報とデジタルエネルギー情報とを併せて変換することもできる。すなわち、エネルギー情報シリアル化部６２及び位置情報シリアル化部６４は、パラレル位置情報とデジタルエネルギー情報とが揃った時点で、パラレル位置情報とデジタルエネルギー情報とを同時にシリアル位置情報とシリアルエネルギー情報とに変換することもできる。

ＦＰＧＡ７は、例えば、放射線検出器カード１が挿入されるコネクタ４が設けられているマザーボード３の表面の反対側の表面に設けられる。ＦＰＧＡ７は、スクランブル化されたシリアル位置情報、及びシリアルエネルギー情報を、スクランブル化される前のシリアル位置情報、及びシリアルエネルギー情報に変換する。

具体的に、ＦＰＧＡ７は、ＰＮジェネレーター６９が発生したスクランブル用データと同一のスクランブル用データを発生するＰＮジェネレーター７９を有する。そして、ＦＰＧＡ７は、ＰＮジェネレーター７９が発生するスクランブル用データを用い、エネルギー情報シリアル化部６２及び位置情報シリアル化部６４から受け取ったスクランブル化されたシリアル位置情報及びシリアルエネルギー情報の排他的論理和をとる。これにより、デシリアル化部７０は、スクランブル化されたシリアル位置情報、及びシリアルエネルギー情報から元の形式に戻ったシリアル位置情報及びシリアルエネルギー情報を取得する。

そして、デシリアル化部７０は、エネルギー情報シリアル化部６２がシリアル化したシリアル位置情報と同一のシリアル位置情報と、位置情報シリアル化部６４がシリアル化したシリアルエネルギー情報と同一のシリアルエネルギー情報とに集積回路部６から受け取った情報を分割する。

なお、デシリアル化部７０は、予め定められた倍率でレートが高められたクロック信号を受け取り、当該クロック信号を元のレートのクロック信号に戻すクロックディバイダ７７からのクロック信号に応じて動作する。

（実施の形態の効果）
本発明の実施の形態に係る放射線検出器カード１は、集積回路部６がマザーボード３ではなく基板２０上に搭載されているので、半導体素子１０からの微小なアナログ信号が集積回路部６に伝達する距離が、集積回路部６がマザーボード３上に搭載されている場合に比べて短縮することができる。これにより、放射線検出器カード１は、微小なアナログ信号がアナログ信号として伝達する距離を低減できるので、ノイズ発生を低減できる。

また、放射線検出器カード１は、放射線検出器カード１のそれぞれに集積回路部６が搭載されているので、放射線検出ユニット５が保持する放射線検出器カード１の枚数の増加に比例して、計数率特性を向上させることができる。なお、放射線検出ユニット５の放射線検出の方式は、マトリクス検出の方式、又はＰｉｘｅｌｂｙＰｉｘｅｌ検出の方式にすることができる。

更に、放射線検出器カード１は、放射線検出器カード１とマザーボード３との間の情報のやり取りを、高速のデジタル信号によるシリアル伝送で実施できるので、少ない信号線の本数で差動信号化できる。これにより、放射線検出器カード１は、ノイズ放射を抑制することができる。また、放射線検出器カード１は、シリアル伝送信号のスペクトルを拡散することができるので、デジタルノイズを検出信号の帯域外にすることができる。

以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１放射線検出器カード
２支持体
２ａ壁部
２ｂ溝
２ｃくぼみ部
２ｄ平坦面
３マザーボード
４コネクタ
５放射線検出ユニット
６集積回路部
７ＦＰＧＡ
１０半導体素子
１０ａ溝
１０ｂピクセル領域
２０基板
２２基板端子
２９カードエッジ部
２９ａパターン
３０、３１カードホルダ
３２弾性部材実装部
３４溝付穴
３６突起部
４０フレキシブル基板
５０導電性接着材
６０シリアル化部
６２エネルギー情報シリアル化部
６４位置情報シリアル化部
６６アナログ／デジタル変換部（Ａ／Ｄ変換部）
６７クロックディバイダ
６８集積回路
６９ＰＮジェネレーター
７０デシリアル化部
７７クロックディバイダ
７９ＰＮジェネレーター
１００放射線
１１０−１、１１０−２、１１０−３、１１０―ｎ信号線
１２０、１２２、１２４信号回路
２００、２１０信号線

Claims

複数の放射線検出器カードを放射線検出器立てによって並べて保持することにより構成される放射線検出ユニットであって、
複数の前記放射線検出用カードそれぞれが挿入される複数のコネクタを備えるマザーボードと、
前記マザーボードに設置された外部集積回路と、を備え、
前記放射線検出器カードは、
放射線が入射する複数のピクセル領域を有する半導体素子と、
放射線が入射したピクセル領域の位置を示す位置情報をパラレル信号であるパラレル位置情報として取得し、前記パラレル位置情報をシリアル信号であるシリアル位置情報に変換する位置情報シリアル化部と、前記ピクセル領域に入射した前記放射線のエネルギー量をアナログ信号であるアナログエネルギー情報として取得し、前記アナログエネルギー情報をデジタル信号であるデジタルエネルギー情報に変換するアナログ／デジタル変換部と、前記デジタルエネルギー情報をシリアル信号であるシリアルエネルギー情報に変換するエネルギー情報シリアル化部とを有する集積回路部と、
前記半導体素子および前記集積回路部を搭載し、前記コネクタに挿入される基板とを備え、前記コネクタを介して、前記放射線検出用カードから、前記シリアル位置情報及び前記シリアルエネルギー情報を、前記外部集積回路に供給する
放射線検出ユニット。
前記集積回路部が、前記位置情報シリアル化部と前記エネルギー情報シリアル化部とを含むシリアル化部を有する請求項１に記載の放射線検出ユニット。
予め定められたシリアル信号レートより高いレートで動作し、スクランブル用データを発生する疑似ランダム符号発生器を更に備え、
前記疑似ランダム符号発生器が、前記シリアル位置情報、及び前記シリアルエネルギー情報を前記スクランブル用のデータを用いてスクランブル化する請求項２に記載の放射線検出ユニット。
前記シリアル化部が、前記放射線を検出した前記ピクセル領域についての前記パラレル位置情報と前記デジタルエネルギー情報とを併せて、前記シリアル位置情報と前記シリアルエネルギー情報とに変換する請求項３に記載の放射線検出ユニット。
前記集積回路部が、スクランブル化された前記シリアル位置情報、及び前記シリアルエネルギー情報を、スクランブル化される前の前記シリアル位置情報、及び前記シリアルエネルギー情報に変換する前記外部集積回路に対し、スクランブル化された前記シリアル位置情報、及び前記シリアルエネルギー情報をシリアル差動信号として供給する請求項４に記載の放射線検出ユニット。
前記放射線検出用カードは、前記コネクタに挿入されて、電気的接続を行うカードエッジ部を備える請求項１に記載の放射線検出ユニット。