JP5692518B2 - 伝送システム - Google Patents
伝送システム Download PDFInfo
- Publication number
- JP5692518B2 JP5692518B2 JP2011040754A JP2011040754A JP5692518B2 JP 5692518 B2 JP5692518 B2 JP 5692518B2 JP 2011040754 A JP2011040754 A JP 2011040754A JP 2011040754 A JP2011040754 A JP 2011040754A JP 5692518 B2 JP5692518 B2 JP 5692518B2
- Authority
- JP
- Japan
- Prior art keywords
- connector
- transmission system
- output
- capacitance value
- variable capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
コネクタのリアクタンス調整によるインピーダンス整合システムを具備した伝送システムであって、
伝送路の少なくとも一端側に接続された可変容量コンデンサと、
バッファ出力伝送系での発生エラー数と基準値との比較に基づいて、前記可変容量コンデンサの容量値を制御する容量制御手段
とを具備することを特徴とする伝送システムによって解決される。
2a,2b コネクタ
3a 入力バッファ
3b 出力バッファ
4 入力
5 出力
6a,6b 可変容量コンデンサ
7 エラーチェックカウンタ
8 比較回路
9 判定回路
10 容量値変更回路
11 セレクタ
Claims (3)
- コネクタのリアクタンス調整によるインピーダンス整合システムを具備した伝送システムであって、
伝送路と、
前記伝送路の一端側に接続されてなるコネクタと、
前記コネクタに接続されてなる入力バッファと、
前記入力バッファを介して出力される出力部と、
前記コネクタと前記入力バッファとの間と、グランドとの間に設けられた可変容量コンデンサと、
バッファ出力伝送系での発生エラー数と基準値との比較に基づいて、前記可変容量コンデンサの容量値を制御する容量制御手段
とを具備することを特徴とする伝送システム。 - 伝送路の他端側に接続されてなるコネクタと、
前記コネクタに接続されてなる出力バッファと、
前記伝送路の他端側と前記コネクタとの間と、グランドとの間に設けられた可変容量コンデンサ
とを更に具備してなり、
バッファ出力伝送系での発生エラー数と基準値との比較に基づいて容量値を制御する容量制御手段によって、前記可変容量コンデンサの容量が制御されるよう構成されてなる
ことを特徴とする請求項1の伝送システム。 - 前記容量制御手段は、発生エラー数と基準値とを比較して判定する判定手段、及び該判定手段の出力に基づいて可変容量コンデンサの容量値を変更する容量値変更手段を具備する
ことを特徴とする請求項1又は請求項2の伝送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011040754A JP5692518B2 (ja) | 2011-02-25 | 2011-02-25 | 伝送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011040754A JP5692518B2 (ja) | 2011-02-25 | 2011-02-25 | 伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012178731A JP2012178731A (ja) | 2012-09-13 |
JP5692518B2 true JP5692518B2 (ja) | 2015-04-01 |
Family
ID=46980288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011040754A Expired - Fee Related JP5692518B2 (ja) | 2011-02-25 | 2011-02-25 | 伝送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5692518B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006065559A (ja) * | 2004-08-26 | 2006-03-09 | Nec Commun Syst Ltd | 伝送路特性整合方法、インタフェース回路、電子回路及び伝送路特性整合プログラム |
WO2007066456A1 (ja) * | 2005-12-05 | 2007-06-14 | Matsushita Electric Industrial Co., Ltd. | インターフェース回路 |
US20080123771A1 (en) * | 2006-11-08 | 2008-05-29 | International Business Machines Corporation | Systems and Arrangements for Controlling an Impedance on a Transmission Path |
JP5224872B2 (ja) * | 2008-03-31 | 2013-07-03 | 富士通テン株式会社 | 復調装置、アンテナ装置、及び受信装置 |
-
2011
- 2011-02-25 JP JP2011040754A patent/JP5692518B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012178731A (ja) | 2012-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673968B2 (en) | Multi-wire open-drain link with data symbol transition based clocking | |
JP5335685B2 (ja) | 遅延線の較正 | |
US9413566B2 (en) | Signal transmission circuit | |
US9167058B2 (en) | Timestamp correction in a multi-lane communication link with skew | |
JP5123313B2 (ja) | 遅延線の較正 | |
US10714051B1 (en) | Driving apparatus and driving signal generating method thereof | |
CN1955949B (zh) | 通用串行总线装置 | |
US20070079166A1 (en) | Compensated-clock generating circuit and USB device having same | |
TWI420802B (zh) | 自動校正頻率之頻率校正電路及其方法 | |
US9215111B2 (en) | Transmission circuit for I/O interface and signal transmission method thereof | |
CN104536285B (zh) | 一种高效率的晶振频率守时方法 | |
US20090168859A1 (en) | Transmission characteristic adjustment device, circuit board, and transmission characteristic adjustment method | |
WO2021036431A1 (zh) | 一种数据采集系统及其控制方法、装置、设备和介质 | |
JP2011035473A (ja) | ボーレートエラー検出回路、ボーレートエラー検出方法 | |
US9921899B2 (en) | Monitoring serial link errors | |
JP5692518B2 (ja) | 伝送システム | |
CN105554517A (zh) | 一种视频流发送方法及装置 | |
US10409318B2 (en) | Information processing device, information processing method, and non-transitory computer-readable recording medium storing information processing program | |
TWI488047B (zh) | 單線信號傳輸裝置及傳輸方法 | |
EP3514558B1 (en) | Power supply stress testing | |
KR102214496B1 (ko) | 캘리브레이션 회로 및 이를 포함한 반도체 장치 | |
US20150193288A1 (en) | Precursor Adaptation Algorithm for Asynchronously Clocked SERDES | |
US10048719B2 (en) | Apparatus for automatically calibrating clock of non-crystal oscillator and method thereof | |
CN115174444A (zh) | 减少分组时延的变化的物理层收发器 | |
US20160072610A1 (en) | Methods for transmission and reception of a serial signal and corresponding devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5692518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |