JP5692518B2 - 伝送システム - Google Patents

伝送システム Download PDF

Info

Publication number
JP5692518B2
JP5692518B2 JP2011040754A JP2011040754A JP5692518B2 JP 5692518 B2 JP5692518 B2 JP 5692518B2 JP 2011040754 A JP2011040754 A JP 2011040754A JP 2011040754 A JP2011040754 A JP 2011040754A JP 5692518 B2 JP5692518 B2 JP 5692518B2
Authority
JP
Japan
Prior art keywords
connector
transmission system
output
capacitance value
variable capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011040754A
Other languages
English (en)
Other versions
JP2012178731A (ja
Inventor
良尚 松岡
良尚 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011040754A priority Critical patent/JP5692518B2/ja
Publication of JP2012178731A publication Critical patent/JP2012178731A/ja
Application granted granted Critical
Publication of JP5692518B2 publication Critical patent/JP5692518B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明はコネクタのリアクタンス調整によるインピーダンス整合システムを具備した伝送システムに関する。
近年、伝送量の増加と高速化とに伴い、従来では殆ど考慮する必要が無かった伝送路のコネクタのインダクタンス成分が原因で、伝送波形に歪みが生じ、エラーが発生していた。
実用新案登録第3066210号公報 特開平8−222904号公報 特許第4426571号公報
そこで、コネクタのインダクタンス成分を低減する為、コネクタの回りに容量値が大きくなる構造やコンデンサを接続することが提案された。
しかしながら、幾つかの問題点の有ることが判って来た。
第1の問題点は、伝送波形の歪みに起因した伝送エラーの発生である。この問題が起きる原因は、一般的なコネクタはインダクタンス成分が大きく、周波数が高くなると、インピーダンス値が大きくなり、インピーダンス不整合が発生することに起因する。
第2の問題点は、多ピンと言うことである。この問題が起きる原因は、伝送量の増加に伴う多ピン化により、手動でリアクタンス成分を小さくする為、挿入する容量値を決めることが困難なことに起因する。特に、近年の多ピン化に伴い、波形観測などの手動で容量値を設定することは非常に困難である。
従って、本発明が解決しようとする課題は上記問題点を解決することである。すなわち、エラーレートが少なくなるようにコネクタのリアクタンス成分を自動的に低減できる伝送システムを提供することである。
前記の課題は、
コネクタのリアクタンス調整によるインピーダンス整合システムを具備した伝送システムであって、
伝送路の少なくとも一端側に接続された可変容量コンデンサと、
バッファ出力伝送系での発生エラー数と基準値との比較に基づいて、前記可変容量コンデンサの容量値を制御する容量制御手段
とを具備することを特徴とする伝送システムによって解決される。
エラー数が少なくなるようにコネクタのリアクタンス成分低減の為の可変容量値が調整される。すなわち、コネクタのリアクタンス分はエラー数が少なくなるように調整される。しかも、エラーレートの結果がフィードバックされることから、容量値調整が自動的になされる。
第1実施形態になる伝送システムのブロック図 フローチャート 第2実施形態になる伝送システムのブロック図
本発明は伝送システムである。例えば、有線でインダクタンス成分が大きいコネクタを有する伝送システムである。特に、高速伝送システムである。本伝送システムは、コネクタのリアクタンス調整によるインピーダンス整合システムを具備する。本発明は可変容量コンデンサを具備する。この可変容量コンデンサは伝送路の少なくとも一端側に接続されている。勿論、伝送路の両端側に接続されていても良い。可変容量コンデンサは、例えばコネクタに接続されている。例えば、伝送路の一端側(例えば、伝送路受信側の一端側)に接続されたコネクタ−バッファ間と接地との間に設けられる。或いは、伝送路の他端側(例えば、伝送路送信側の他端側)に接続されたコネクタ−伝送路間と接地との間に設けられる。本発明は容量制御手段を具備する。この容量制御手段は、バッファ出力伝送系での発生エラー数と基準値との比較に基づいて、前記可変容量コンデンサの容量値を制御する。前記可変容量コンデンサは、例えば或る時間に亘って採取された伝送系のエラーレートから電圧値が出力され、可変が行われる。例えば、コネクタにコンデンサが挿入されており、或る時間に亘って採取された伝送系のエラーレートから電圧値が調整され、コンデンサにフィードバックが行われ、コンデンサの容量値が調整(可変設定)される。
容量制御手段は、例えば判定手段を具備する。容量制御手段は、例えば容量値変更手段を具備する。前記判定手段は、例えば前記発生エラー数と基準値とを比較して判定する手段である。前記容量値変更手段は、前記判定手段の出力に基づいて可変容量コンデンサの容量値を変更する手段である。
以下、更に詳しく説明する。
図1及び図2は本発明の第1実施形態になるもので、図1は伝送システムのブロック図、図2はフローチャートである。
図1中、1は伝送路である。2aは伝送路1の一端側に接続されてなるコネクタ、2bは伝送路1の他端側に接続されてなるコネクタである。3aはコネクタ2aに接続されてなる入力バッファ、3bはコネクタ2bに接続されてなる出力バッファである。4は入力、5は出力である。そして、入力4から入力されたデータは、出力バッファ3b、コネクタ2b、伝送路1、コネクタ2a、入力バッファ3aを介して、出力5に出力される。
6aは可変容量コンデンサである。この可変容量コンデンサ6aは、コネクタ2aと入力バッファ3aとの間と、グランド(GND:接地)との間に設けられたものである。
7は入力バッファ3aに接続されてなるエラーチェックカウンタ(ECC)、8はエラーチェックカウンタ7に接続されてなる比較回路、9は比較回路8に接続されてなる判定回路、10は判定回路に9に接続されてなる容量値変更回路である。すなわち、出力5にはエラーチェックカウンタ7が接続されており、エラーチェックカウンタ7の出力が比較回路8に入力され、比較回路8では入力されたエラーチェックカウンタ7の出力値(エラーカウント数)と基準値との比較が行われ、その比較結果が判定回路9に出力される。判定回路9はその条件に応じた結果を容量値変更回路10に出力する。この結果、容量値変更回路10はコネクタ2aと入力バッファ3aの間の配線とGNDとの間に設けられている容量値変更可能なコンデンサ(可変容量コンデンサ)6aに出力する。これによって、可変容量コンデンサ6aの容量値が、適宜、調整される。
次に、上記実施形態の伝送システムの動作が図2を参照しながら説明される。
入力4から入力されたデータは、出力バッファ3b、コネクタ2b、伝送路1、コネクタ2a、入力バッファ3aを介して、出力5に出力される。この時、出力5にはエラーチェックカウンタ7が接続されていることから、エラーチェックカウンタ7により伝送エラー数が採取される。ところで、リアクタンス調整が行われる場合、或る(任意の)一定時間のエラー数がエラーチェックカウンタ7で採取される。この採取されたエラー数は比較回路8に入力される。比較回路8には予め基準値が入力されている。この基準値とエラー数との比較が比較回路8で行われる。エラーチェックカウンタ7で採取されたエラー数が基準値よりも少ない場合は、調整は、これで、終了する。前記エラー数が基準値よりも多い場合は、判定回路9にエラー数が入力される。判定回路9は今回の判定が何回目であるかを確認する。エラー調整が1回目の場合は、判定回路9は、容量値増加(又は、容量値減少)の判定結果を出力する。判定回路9からの容量値増加(又は、容量値減少)の出力を受けて、容量値変更回路10は可変容量コンデンサ6aの容量値を増加(又は減少)させる。この容量調整結果により、エラーチェックカウンタ7で採取されたエラー数が基準値よりも少ない場合は、調整は、これで、終了する。しかしながら、エラー数が多い場合、次の動作が行われる。すなわち、エラー調整が2回目以降の場合には、容量値変更後のエラー数と容量値変更前のエラー数とのどちらが多いかが判定される。エラー数が多くなった場合、これまでが、容量値を増加させていたのであれば減少させるように、減少させていたのであれば増加させるように容量値の増減の極性を反転させる。容量値変更後、再び、或る一定時間のエラー数が採取され、エラー数が基準値よりも少なくなるまで繰り返して容量値変更動作が行われる。すなわち、エラー数を基準値以下とする調整が自動的に行われ、伝送が良好に行われた。
図3は、本発明の第2実施形態になる伝送システムのブロック図である。
本実施形態の伝送システムは、基本的には、前記実施形態の伝送システムの構成要素を具備している。従って、同一構成要素には同一符号を付し、詳細な説明は省略される。
本実施形態にあっては、可変容量コンデンサ6bがコネクタ2bと伝送路1との間(コネクタ2bの出力側)と接地との間に接続されていること、かつ、セレクタ11が容量値変更回路10と可変容量コンデンサ6a,6bとの間に接続されていることが追加内容である。そして、本実施形態にあっては、セレクタ11の選択信号により、可変容量コンデンサ6bの容量値が最適に変更され、エラー数を少なくすることが出来るようになっている。
尚、特許文献1(実用新案登録第3066210号公報)には、音声通信サービス形態にも対応した通信回線のビットエラーレートを測定する通信回線品質測定装置、即ち、ビットストリーム発生装置と送信部と受信部と比較用ビットストリーム発生部を備えるエラーレート測定部とを備えて通信回線のビットエラーレートを測定する通信回線品質測定装置において、上記ビットストリーム発生装置はフレーム同期信号Fsyncに一致するタイミングに同期させた送信スロットデータTSDを発生し、上記比較用ビットストリーム発生部は所定ビット位置を反転可能なワードビット反転機能を備えて比較用ワードデータを発生し、上記エラーレート測定部は両者を受けて一巡発生周期に一致するように同期制御を行い、同期の確立後に不一致の回数を計数してエラーレートを測定する通信回線のビットエラーレートを測定する通信回線品質測定装置が開示されている。更には、エラーレート測定部が、比較用ビットストリーム発生部と、照合部と、同期検出カウント手段と、閾値レジスタと、比較器と、エラーカウンタとで構成されること、又、前記照合部は、1ビット比較器であって、受信ビットストリームデータと比較用ストリームデータとを受けてクロック毎に両者を比較し、もし不一致の場合はビットエラーパルスを出力すること、又、前記エラーカウンタは計数カウンタであって、前記ビットエラーパルスを計数し、これをCPUが例えば所定時間毎に読み出してエラーレート値の算出に使用すること、前記同期検出カウント手段は、一定短期間のエラー数を得るものであって、一定時間毎に最初は自身の計数値をゼロにクリアした後ビットエラーパルスを計数し、これを繰り返し実施する旨の開示、前記出力計数値は比較器の一方の入力端へ供給すること、前記閾値レジスタは一定時間に対して同期不一致と認識すべきエラー率をCPUが設定するレジスタであって、例えば設定値が15であれば15/1000となり1.5%のエラー率を設定でき、このレジスタ値を比較器の他方の入力端へ供給すること、前記比較器は所定のエラー率以上の場合にカウント停止信号を比較用ビットストリーム発生部に供給すること等の開示が認められる。しかしながら、この特許文献1には、伝送路に可変容量コンデンサを接続し、この可変容量コンデンサの容量値をバッファ出力の伝送系で発生するエラー数と基準値との比較に基づいて制御しようとする技術思想は認められない。
特許文献2(特開平8−222904号公報)や特許文献3(特許第4426571号公報)にも、伝送路に可変容量コンデンサを接続し、この可変容量コンデンサの容量値をバッファ出力の伝送系で発生するエラー数と基準値との比較に基づいて制御しようとする技術思想は認められない。
1 伝送路
2a,2b コネクタ
3a 入力バッファ
3b 出力バッファ
4 入力
5 出力
6a,6b 可変容量コンデンサ
7 エラーチェックカウンタ
8 比較回路
9 判定回路
10 容量値変更回路
11 セレクタ

Claims (3)

  1. コネクタのリアクタンス調整によるインピーダンス整合システムを具備した伝送システムであって、
    伝送路と、
    前記伝送路の一端側に接続されてなるコネクタと、
    前記コネクタに接続されてなる入力バッファと、
    前記入力バッファを介して出力される出力部と、
    前記コネクタと前記入力バッファとの間と、グランドとの間に設けられた可変容量コンデンサと、
    バッファ出力伝送系での発生エラー数と基準値との比較に基づいて、前記可変容量コンデンサの容量値を制御する容量制御手段
    とを具備することを特徴とする伝送システム。
  2. 伝送路の他端側に接続されてなるコネクタと、
    前記コネクタに接続されてなる出力バッファと、
    前記伝送路の他端側と前記コネクタとの間と、グランドとの間に設けられた可変容量コンデンサ
    とを更に具備してなり、
    バッファ出力伝送系での発生エラー数と基準値との比較に基づいて容量値を制御する容量制御手段によって、前記可変容量コンデンサの容量が制御されるよう構成されてなる
    ことを特徴とする請求項1の伝送システム。
  3. 前記容量制御手段は、発生エラー数と基準値とを比較して判定する判定手段、及び該判定手段の出力に基づいて可変容量コンデンサの容量値を変更する容量値変更手段を具備する
    ことを特徴とする請求項1又は請求項2の伝送システム。
JP2011040754A 2011-02-25 2011-02-25 伝送システム Expired - Fee Related JP5692518B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011040754A JP5692518B2 (ja) 2011-02-25 2011-02-25 伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011040754A JP5692518B2 (ja) 2011-02-25 2011-02-25 伝送システム

Publications (2)

Publication Number Publication Date
JP2012178731A JP2012178731A (ja) 2012-09-13
JP5692518B2 true JP5692518B2 (ja) 2015-04-01

Family

ID=46980288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011040754A Expired - Fee Related JP5692518B2 (ja) 2011-02-25 2011-02-25 伝送システム

Country Status (1)

Country Link
JP (1) JP5692518B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065559A (ja) * 2004-08-26 2006-03-09 Nec Commun Syst Ltd 伝送路特性整合方法、インタフェース回路、電子回路及び伝送路特性整合プログラム
WO2007066456A1 (ja) * 2005-12-05 2007-06-14 Matsushita Electric Industrial Co., Ltd. インターフェース回路
US20080123771A1 (en) * 2006-11-08 2008-05-29 International Business Machines Corporation Systems and Arrangements for Controlling an Impedance on a Transmission Path
JP5224872B2 (ja) * 2008-03-31 2013-07-03 富士通テン株式会社 復調装置、アンテナ装置、及び受信装置

Also Published As

Publication number Publication date
JP2012178731A (ja) 2012-09-13

Similar Documents

Publication Publication Date Title
US9673968B2 (en) Multi-wire open-drain link with data symbol transition based clocking
JP5335685B2 (ja) 遅延線の較正
US9413566B2 (en) Signal transmission circuit
US9167058B2 (en) Timestamp correction in a multi-lane communication link with skew
JP5123313B2 (ja) 遅延線の較正
US10714051B1 (en) Driving apparatus and driving signal generating method thereof
CN1955949B (zh) 通用串行总线装置
US20070079166A1 (en) Compensated-clock generating circuit and USB device having same
TWI420802B (zh) 自動校正頻率之頻率校正電路及其方法
US9215111B2 (en) Transmission circuit for I/O interface and signal transmission method thereof
CN104536285B (zh) 一种高效率的晶振频率守时方法
US20090168859A1 (en) Transmission characteristic adjustment device, circuit board, and transmission characteristic adjustment method
WO2021036431A1 (zh) 一种数据采集系统及其控制方法、装置、设备和介质
JP2011035473A (ja) ボーレートエラー検出回路、ボーレートエラー検出方法
US9921899B2 (en) Monitoring serial link errors
JP5692518B2 (ja) 伝送システム
CN105554517A (zh) 一种视频流发送方法及装置
US10409318B2 (en) Information processing device, information processing method, and non-transitory computer-readable recording medium storing information processing program
TWI488047B (zh) 單線信號傳輸裝置及傳輸方法
EP3514558B1 (en) Power supply stress testing
KR102214496B1 (ko) 캘리브레이션 회로 및 이를 포함한 반도체 장치
US20150193288A1 (en) Precursor Adaptation Algorithm for Asynchronously Clocked SERDES
US10048719B2 (en) Apparatus for automatically calibrating clock of non-crystal oscillator and method thereof
CN115174444A (zh) 减少分组时延的变化的物理层收发器
US20160072610A1 (en) Methods for transmission and reception of a serial signal and corresponding devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150120

R150 Certificate of patent or registration of utility model

Ref document number: 5692518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees