JP5691565B2 - Drive circuit and switching power supply device - Google Patents

Drive circuit and switching power supply device Download PDF

Info

Publication number
JP5691565B2
JP5691565B2 JP2011016314A JP2011016314A JP5691565B2 JP 5691565 B2 JP5691565 B2 JP 5691565B2 JP 2011016314 A JP2011016314 A JP 2011016314A JP 2011016314 A JP2011016314 A JP 2011016314A JP 5691565 B2 JP5691565 B2 JP 5691565B2
Authority
JP
Japan
Prior art keywords
current
gate
switching element
drive circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011016314A
Other languages
Japanese (ja)
Other versions
JP2012157215A (en
Inventor
圭一朗 小澤
圭一朗 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2011016314A priority Critical patent/JP5691565B2/en
Publication of JP2012157215A publication Critical patent/JP2012157215A/en
Application granted granted Critical
Publication of JP5691565B2 publication Critical patent/JP5691565B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Description

本発明は、半導体スイッチング素子をドライブするドライブ回路及びスイッチング電源装置に関する。   The present invention relates to a drive circuit for driving a semiconductor switching element and a switching power supply device.

従来の技術として、特許文献1に記載されたスイッチング素子のゲート駆動回路が知られている。図7に、特許文献1に記載されたスイッチング素子のゲート駆動回路の一例を示す。このゲート駆動回路では、駆動・保護回路51とIGBT31のゲートとに接続されるゲート駆動回路の出力段は、ゲート抵抗41とNPNトランジスタ42とPNPトランジスタ43とにより構成されている。  As a conventional technique, a gate drive circuit for a switching element described in Patent Document 1 is known. FIG. 7 shows an example of a gate drive circuit for a switching element described in Patent Document 1. In this gate drive circuit, the output stage of the gate drive circuit connected to the drive / protection circuit 51 and the gate of the IGBT 31 includes a gate resistor 41, an NPN transistor 42, and a PNP transistor 43.

また、ゲート駆動回路には、IGBT31のゲートの電圧を判定するゲート電圧判定機52と、IGBT31の主回路に流れるIGBT電流を判定する主回路電流判定機53とが設けられている。主回路電流が大きい場合には、主回路電流判定機53により主回路電流が大きいと判定され、且つ、ゲート電圧判定機52によりゲート電圧がミラー期間の間に、PMOSFET44をオンさせることで、ゲート抵抗を小さくし、ゲート電流を制御している。  Further, the gate drive circuit is provided with a gate voltage determiner 52 that determines the voltage of the gate of the IGBT 31 and a main circuit current determiner 53 that determines the IGBT current flowing in the main circuit of the IGBT 31. When the main circuit current is large, the main circuit current determining unit 53 determines that the main circuit current is large, and the gate voltage determining unit 52 turns on the PMOSFET 44 during the mirror period to turn on the gate. The resistance is reduced and the gate current is controlled.

特開2007−228447号公報JP 2007-228447 A

しかしながら、図7に示す特許文献1に記載の例では、スイッチング素子の主回路電流やゲート電圧を検出し、その検出値に基づいてゲート電流を調整し、スイッチング素子のスイッチング損失を低減している。このため、スイッチング素子の主回路電流やゲート電圧を検出する手段が必要である。     However, in the example described in Patent Document 1 shown in FIG. 7, the main circuit current and the gate voltage of the switching element are detected, the gate current is adjusted based on the detected value, and the switching loss of the switching element is reduced. . For this reason, a means for detecting the main circuit current and the gate voltage of the switching element is necessary.

本発明の課題は、スイッチング素子の主回路電流やゲート電圧を検出することなくスイッチング素子のゲート電流を調整して、スイッチング素子のスイッチング損失を低減することができるドライブ回路及びスイッチング電源装置を提供することにある。   An object of the present invention is to provide a drive circuit and a switching power supply device that can reduce the switching loss of the switching element by adjusting the gate current of the switching element without detecting the main circuit current and gate voltage of the switching element. There is.

上記課題を解決するために、本発明のドライブ回路は、フィードバック信号に基づいてスイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路であって、前記制御信号の前記オン期間における前記ドライブ回路の前記ゲート電流は、所定の期間だけ生成される第1電流成分と、前記フィードバック信号に基づいて生成される所定の期間の電流と、前記スイッチング素子のゲート電圧がゲート閾値電圧に上昇するまでの所定の期間だけ生成される電流とを合成した第2電流成分との合成電流とすることを特徴とする。 In order to solve the above problems, a drive circuit of the present invention is connected between a control circuit that generates a control signal for controlling an on period and an off period of a switching element based on a feedback signal and the switching element, A drive circuit for supplying a gate current to a gate of the switching element, wherein the gate current of the drive circuit in the on period of the control signal is generated only for a predetermined period, and the feedback signal A combined current of a second current component obtained by combining a current generated based on the predetermined period and a current generated only for a predetermined period until the gate voltage of the switching element rises to the gate threshold voltage. It is characterized by that.

本発明のスイッチング電源装置は、直流電源の直流電圧を断続してトランスの一次巻線に供給するスイッチング素子と、前記トランスの二次巻線に発生した電圧を整流平滑する整流平滑回路と、前記整流平滑回路の出力電圧を示す信号をフィードバック信号とし、前記フィードバック信号に基づいて前記スイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と、前記制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路と、を有し、前記制御信号の前記オン期間における前記ドライブ回路の前記ゲート電流は、所定の期間だけ生成される第1電流成分と、前記フィードバック信号に基づいて生成される所定の期間の電流と、前記スイッチング素子のゲート電圧がゲート閾値電圧に上昇するまでの所定の期間だけ生成される電流とを合成した第2電流成分との合成電流とすることを特徴とする。 The switching power supply device of the present invention includes a switching element that intermittently supplies a DC voltage of a DC power supply to supply to a primary winding of a transformer, a rectifying and smoothing circuit that rectifies and smoothes a voltage generated in a secondary winding of the transformer, A control circuit that generates a control signal that controls an on period and an off period of the switching element based on the feedback signal, and a signal indicating the output voltage of the rectifying and smoothing circuit, the control circuit, and the switching element, And a drive circuit that supplies a gate current to the gate of the switching element, and the gate current of the drive circuit in the ON period of the control signal is generated only for a predetermined period. One current component, a current of a predetermined period generated based on the feedback signal, and the switching element Gate voltage, characterized in that the combined current of the second current component obtained by synthesizing the current generated by a predetermined time to increase the gate threshold voltage of the.

本発明によれば、フィードバック信号に基づいてスイッチング素子のオン期間とオフ期間とを制御する制御信号のオン期間におけるゲート電流を、所定の期間だけ生成される第1電流成分と、フィードバック信号に基づいて生成される所定の期間の電流と、スイッチング素子のゲート電圧がゲート閾値電圧に上昇するまでの所定の期間だけ生成される電流とを合成した第2電流成分との合成電流とすることにより、スイッチング素子のスイッチング損失を低減することができるドライブ回路及びスイッチング電源装置を提供することができる。 According to the present invention, the gate current in the ON period of the control signal that controls the ON period and the OFF period of the switching element based on the feedback signal is generated based on the first current component generated for a predetermined period and the feedback signal. A combined current of a second current component obtained by combining the current generated for a predetermined period and the current generated only for the predetermined period until the gate voltage of the switching element rises to the gate threshold voltage , It is possible to provide a drive circuit and a switching power supply device that can reduce the switching loss of the switching element.

実施例1のドライブ回路を有するスイッチング電源装置の構成図である。1 is a configuration diagram of a switching power supply device having a drive circuit of Example 1. FIG. 実施例1のドライブ回路の各部の動作波形を示す図である。FIG. 6 is a diagram illustrating operation waveforms of respective units of the drive circuit according to the first embodiment. 実施例2のドライブ回路を有するスイッチング電源装置の構成図である。6 is a configuration diagram of a switching power supply device having a drive circuit according to Embodiment 2. FIG. 実施例2のドライブ回路の各部の動作波形を示す図である。FIG. 10 is a diagram illustrating operation waveforms of respective units of the drive circuit according to the second embodiment. 実施例3のドライブ回路を有するスイッチング電源装置の構成図である。FIG. 6 is a configuration diagram of a switching power supply device having a drive circuit according to a third embodiment. 実施例3のドライブ回路の各部の動作波形を示す図である。FIG. 10 is a diagram illustrating operation waveforms of respective parts of the drive circuit according to the third embodiment. 従来のスイッチング素子のゲート駆動回路の一例を示す構成図である。It is a block diagram which shows an example of the gate drive circuit of the conventional switching element.

以下、本発明の実施の形態のドライブ回路及びスイッチング電源装置を図面を参照しながら詳細に説明する。   Hereinafter, a drive circuit and a switching power supply according to an embodiment of the present invention will be described in detail with reference to the drawings.

本発明のドライブ回路は、フィードバック信号の信号値に応じて、スイッチング素子のゲート電流を調整することにより、スイッチング素子のスイッチング損失を低減することを特徴とするもので、この方法として、以下の3つの実施例を説明する。   The drive circuit according to the present invention is characterized in that the switching loss of the switching element is reduced by adjusting the gate current of the switching element in accordance with the signal value of the feedback signal. One embodiment will be described.

図1は、実施例1のドライブ回路を有するスイッチング電源装置の構成図である。実施例1のドライブ回路では、トランスT1の二次巻線S1に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号FBとしている。このフィードバック信号FBの信号値により抵抗R6が選択されて、スイッチング素子Q1のゲート電流が調整されることを特徴とする。また、スイッチング素子Q1のオン期間とオフ期間とを制御する制御信号はフィードバック信号FBに基づいて生成される。  FIG. 1 is a configuration diagram of a switching power supply device having a drive circuit according to the first embodiment. In the drive circuit of the first embodiment, a signal indicating the output voltage of the rectifying / smoothing circuit that rectifies and smoothes the voltage generated in the secondary winding S1 of the transformer T1 is used as the feedback signal FB. The resistor R6 is selected by the signal value of the feedback signal FB, and the gate current of the switching element Q1 is adjusted. A control signal for controlling the on period and the off period of the switching element Q1 is generated based on the feedback signal FB.

図1に示すスイッチング電源装置において、直流電源V1の両端には、トランスT1の一次巻線P1と窒化ガリウム(GaN)デバイスのGaNFETからなるスイッチング素子Q1との直列回路が接続されている。  In the switching power supply apparatus shown in FIG. 1, a series circuit of a primary winding P1 of a transformer T1 and a switching element Q1 made of a GaN FET of a gallium nitride (GaN) device is connected to both ends of a DC power supply V1.

トランスT1の二次巻線S1の一端にはダイオードD2のアノードが接続され、ダイオードD2のカソードとコンデンサC3の一端とは出力端子の一端(+Vo)に接続され、コンデンサC3の他端は、出力端子の他端(−Vo)と二次巻線S1の他端に接続されている。ダイオードD2とコンデンサC3とは、整流平滑回路を構成している。出力端子(+Vo,−Vo)には、図示しない負荷が接続されている。   The anode of the diode D2 is connected to one end of the secondary winding S1 of the transformer T1, the cathode of the diode D2 and one end of the capacitor C3 are connected to one end (+ Vo) of the output terminal, and the other end of the capacitor C3 is output The other end (−Vo) of the terminal is connected to the other end of the secondary winding S1. The diode D2 and the capacitor C3 constitute a rectifying / smoothing circuit. A load (not shown) is connected to the output terminals (+ Vo, −Vo).

トランスT1の補助巻線P2の一端にはダイオードD4のアノードが接続され、ダイオードD4のカソードはコンデンサC1の一端に接続され、補助巻線P2の他端は、コンデンサC1の他端と直流電源V1の負極に接続されている。   The anode of the diode D4 is connected to one end of the auxiliary winding P2 of the transformer T1, the cathode of the diode D4 is connected to one end of the capacitor C1, and the other end of the auxiliary winding P2 is connected to the other end of the capacitor C1 and the DC power source V1. Is connected to the negative electrode.

直流電源V1の正極とコンデンサC1の一端との間には起動抵抗R0が接続されている。コンデンサC1の両端には、電流源Iaと抵抗R7との直列回路が接続されるとともに、トランジスタQ3と抵抗R3と抵抗R5とトランジスタQ2との直列回路が接続されている。   A starting resistor R0 is connected between the positive electrode of the DC power supply V1 and one end of the capacitor C1. A series circuit of a current source Ia and a resistor R7 is connected to both ends of the capacitor C1, and a series circuit of a transistor Q3, a resistor R3, a resistor R5, and a transistor Q2 is connected to both ends of the capacitor C1.

電圧検出回路11は、コンデンサC3の出力電圧を検出し、その出力電圧を示す信号をフィードバック信号FBとして電流源Iaに出力し、フィードバック信号FBの電流値(フィードバック電流IFB)に応じて電流源Iaの電流値を可変させる。   The voltage detection circuit 11 detects the output voltage of the capacitor C3, outputs a signal indicating the output voltage to the current source Ia as the feedback signal FB, and the current source Ia according to the current value of the feedback signal FB (feedback current IFB). The current value of is variable.

電流源Iaと抵抗R7との接続点にはコンパレータCMP1の反転入力端子(−)が接続され、コンパレータCMP1の非反転入力端子(+)には発振器OSCが接続されている。発振器OSCは、三角波信号を発生し、三角波信号をコンパレータCMP1に出力する。   The inverting input terminal (−) of the comparator CMP1 is connected to the connection point between the current source Ia and the resistor R7, and the oscillator OSC is connected to the non-inverting input terminal (+) of the comparator CMP1. The oscillator OSC generates a triangular wave signal and outputs the triangular wave signal to the comparator CMP1.

コンパレータCMP1は、発振器OSCからの三角波信号と、抵抗R7に流れるフィードバック信号FBに応じた電流により発生する電圧(フィードバック電圧)とを比較することにより、フィードバック信号FBに応じてオン期間を可変した制御信号を生成する。   The comparator CMP1 compares the triangular wave signal from the oscillator OSC with the voltage (feedback voltage) generated by the current corresponding to the feedback signal FB flowing through the resistor R7, thereby controlling the ON period according to the feedback signal FB. Generate a signal.

コンパレータCMP1の出力端子は、抵抗R4を介して抵抗R3と抵抗R5との接続点とスイッチング素子Q1のゲート(制御端子)とに接続されている。コンパレータCMP1の出力端子は、インバータINV2を介してトランジスタQ2のベースに接続されている。コンパレータCMP1の出力端子は、アンド回路AND1の一方の入力端子とアンド回路AND2の一方の入力端子と抵抗R1の一端とに接続されている。  The output terminal of the comparator CMP1 is connected to the connection point between the resistors R3 and R5 and the gate (control terminal) of the switching element Q1 via the resistor R4. The output terminal of the comparator CMP1 is connected to the base of the transistor Q2 via the inverter INV2. The output terminal of the comparator CMP1 is connected to one input terminal of the AND circuit AND1, one input terminal of the AND circuit AND2, and one end of the resistor R1.

電流源Iaと抵抗R7との接続点は、インバータINV1を介してアンド回路AND2の他方の入力端子に接続され、アンド回路AND2の出力端子は抵抗R6とダイオードD3を介してスイッチング素子Q1のゲートに接続されている。  The connection point between the current source Ia and the resistor R7 is connected to the other input terminal of the AND circuit AND2 via the inverter INV1, and the output terminal of the AND circuit AND2 is connected to the gate of the switching element Q1 via the resistor R6 and the diode D3. It is connected.

抵抗R1の他端はコンデンサC2の一端とインバータG1を介してアンド回路AND1の他方の入力端子とに接続され、アンド回路AND1の出力端子は抵抗R2とダイオードD1との並列回路を介してトランジスタQ3のベースに接続されている。  The other end of the resistor R1 is connected to one end of the capacitor C2 and the other input terminal of the AND circuit AND1 via the inverter G1, and the output terminal of the AND circuit AND1 is connected to the transistor Q3 via a parallel circuit of the resistor R2 and the diode D1. Connected to the base.

なお、電圧検出回路11、電流源Ia、抵抗R7、発振器OSC及びコンパレータCMP1は、スイッチング素子Q1のオン期間(ton)とオフ期間(toff)とを制御する制御信号を生成する制御回路を構成する。また、抵抗R1〜R3、コンデンサC2、インバータG1、アンド回路AND1、ダイオードD1及びトランジスタQ3は、オン期間よりも短い所定の期間、例えば、スイッチング素子Q1のゲート電圧がゲート閾値電圧に上昇するまでの期間を予め設定し、その設定期間だけ第1電流成分を生成する第1電流成分生成回路を構成し、インバータINV1、アンド回路AND2、抵抗R6、ダイオードD3及び抵抗R4は、フィードバック電流IFBに基づいて第2電流成分を生成する第2電流成分生成回路を構成し、インバータINV2、トランジスタQ2及び抵抗R5は、オフ期間のゲート電流を生成するオフゲート電流生成回路を構成する。ドライブ回路10は、第1電流成分生成回路、第2電流成分生成回路及びオフゲート電流生成回路で構成される。なお、第1電流成分生成回路及び第2電流成分生成回路によって、オン期間のゲート電流を生成するオンゲート電流生成回路を構成している。  The voltage detection circuit 11, the current source Ia, the resistor R7, the oscillator OSC, and the comparator CMP1 constitute a control circuit that generates a control signal for controlling the on period (ton) and the off period (toff) of the switching element Q1. . In addition, the resistors R1 to R3, the capacitor C2, the inverter G1, the AND circuit AND1, the diode D1, and the transistor Q3 have a predetermined period shorter than the ON period, for example, until the gate voltage of the switching element Q1 rises to the gate threshold voltage. A period is set in advance, and a first current component generation circuit that generates a first current component only during the set period is configured. The inverter INV1, the AND circuit AND2, the resistor R6, the diode D3, and the resistor R4 are based on the feedback current IFB. A second current component generation circuit that generates a second current component is configured, and the inverter INV2, the transistor Q2, and the resistor R5 configure an off-gate current generation circuit that generates a gate current in an off period. The drive circuit 10 includes a first current component generation circuit, a second current component generation circuit, and an off-gate current generation circuit. The first current component generation circuit and the second current component generation circuit constitute an on-gate current generation circuit that generates a gate current during the on period.

次にこのように構成された実施例1のドライブ回路及びスイッチング電源装置の動作を図2に示す動作波形を参照しながら、詳細に説明する。  Next, the operation of the drive circuit and the switching power supply apparatus according to the first embodiment configured as described above will be described in detail with reference to operation waveforms shown in FIG.

まず、重負荷時(時刻t7以前)には、図2に示すように、電圧検出回路11からのフィードバック電流IFBが小さくなる。  First, at the time of heavy load (before time t7), the feedback current IFB from the voltage detection circuit 11 becomes small as shown in FIG.

フィードバック電流IFBは、抵抗R7によりフィードバック電圧に変換され、フィードバック電圧と三角波信号とがコンパレータCMP1で比較されてHレベルの出力がアンド回路AND1に出力されると、時刻t1において、トランジスタQ3がオンする。  The feedback current IFB is converted into a feedback voltage by the resistor R7. When the feedback voltage and the triangular wave signal are compared by the comparator CMP1 and an H level output is output to the AND circuit AND1, the transistor Q3 is turned on at time t1. .

また、フィードバック電圧がインバータINV1の閾値電圧未満であるので、インバータINV1の出力はHレベルとなる。このHレベルの出力がアンド回路AND2に入力されると、アンド回路AND2はHレベルを出力するので、ダイオードD3が導通する。このため、スイッチング素子Q1のゲート電流Ig1は、抵抗R3に流れる電流と抵抗R4に流れる電流と抵抗R6に流れる電流との合成電流になる。抵抗R3に流れる電流が第1電流成分に対応し、抵抗R4,R6に流れる電流の合計が第2電流成分に対応する。  Further, since the feedback voltage is less than the threshold voltage of the inverter INV1, the output of the inverter INV1 is at the H level. When this H level output is input to the AND circuit AND2, the AND circuit AND2 outputs an H level, so that the diode D3 becomes conductive. For this reason, the gate current Ig1 of the switching element Q1 is a combined current of the current flowing through the resistor R3, the current flowing through the resistor R4, and the current flowing through the resistor R6. The current flowing through the resistor R3 corresponds to the first current component, and the sum of the currents flowing through the resistors R4 and R6 corresponds to the second current component.

次に、時刻t2において、コンデンサC2の電圧がインバータG1の閾値電圧を超えると、インバータG1はLレベルの出力をアンド回路AND1に出力するので、アンド回路AND1の出力がLレベルとなり、トランジスタQ3がオフする。このため、スイッチング素子Q1のゲート電流Ig2は、抵抗R4に流れる電流と抵抗R6に流れる電流との合成電流になる。  Next, when the voltage of the capacitor C2 exceeds the threshold voltage of the inverter G1 at time t2, since the inverter G1 outputs an L level output to the AND circuit AND1, the output of the AND circuit AND1 becomes L level, and the transistor Q3 is turned on. Turn off. For this reason, the gate current Ig2 of the switching element Q1 is a combined current of the current flowing through the resistor R4 and the current flowing through the resistor R6.

並列回路の合成抵抗は、抵抗R4より小さくなる。このため、時刻t2〜t3においては、抵抗R4だけの時と比べ大きなゲート電流Ig2がスイッチング素子Q1のゲート電流となる。  The combined resistance of the parallel circuit is smaller than the resistance R4. For this reason, at times t2 to t3, a larger gate current Ig2 becomes the gate current of the switching element Q1 than when only the resistor R4 is used.

次に、時刻t3〜t4において、コンパレータCMP1がLレベルを出力すると、このLレベルの出力により、インバータINV2はHレベルを出力するので、トランジスタQ2がオンし、スイッチング素子Q1のゲート電流はゼロとなる。時刻t4〜t6においても重負荷時の動作である。  Next, at time t3 to t4, when the comparator CMP1 outputs L level, the inverter INV2 outputs H level by this L level output, so that the transistor Q2 is turned on and the gate current of the switching element Q1 is zero. Become. The operation at the time of heavy load is also performed at times t4 to t6.

次に、軽負荷時(時刻t7以降)になると、図2に示すように、電圧検出回路11からのフィードバック電流IFBが大きくなる。このフィードバック電流IFBは、抵抗R7によりフィードバック電圧に変換され、フィードバック電圧と三角波信号とがコンパレータCMP1で比較されてHレベルの出力がアンド回路AND1に出力されると、時刻t8において、トランジスタQ3がオンする。  Next, when the load is light (after time t7), the feedback current IFB from the voltage detection circuit 11 increases as shown in FIG. This feedback current IFB is converted into a feedback voltage by the resistor R7. When the feedback voltage and the triangular wave signal are compared by the comparator CMP1 and an H level output is output to the AND circuit AND1, the transistor Q3 is turned on at time t8. To do.

また、フィードバック電圧がインバータINV1の閾値電圧を超えているので、インバータINV1の出力はLレベルとなる。このLレベルの出力がアンド回路AND2に入力されると、アンド回路AND2の出力はLレベルとなるため、抵抗R6とダイオードD3との直列回路は開放状態となる。  Further, since the feedback voltage exceeds the threshold voltage of the inverter INV1, the output of the inverter INV1 becomes L level. When this L level output is input to the AND circuit AND2, the output of the AND circuit AND2 becomes L level, so that the series circuit of the resistor R6 and the diode D3 is opened.

このため、スイッチング素子Q1のゲート電流Ig3は、抵抗R3に流れる電流と抵抗R4に流れる電流との合成電流になる。  For this reason, the gate current Ig3 of the switching element Q1 is a combined current of the current flowing through the resistor R3 and the current flowing through the resistor R4.

次に、時刻t9において、コンデンサC2の電圧がインバータG1の閾値電圧を超えると、インバータG1はLレベルの出力をアンド回路AND1に出力するので、アンド回路AND1の出力がLレベルとなり、トランジスタQ3がオフする。このため、スイッチング素子Q1のゲート電流Ig4は、抵抗R4に流れる電流になる。時刻t9〜t10におけるゲート電流Ig4は時刻t2〜t3におけるゲート電流Ig2よりも小さくなる。  Next, when the voltage of the capacitor C2 exceeds the threshold voltage of the inverter G1 at time t9, the inverter G1 outputs an L level output to the AND circuit AND1, so the output of the AND circuit AND1 becomes L level, and the transistor Q3 Turn off. For this reason, the gate current Ig4 of the switching element Q1 becomes a current flowing through the resistor R4. The gate current Ig4 at times t9 to t10 is smaller than the gate current Ig2 at times t2 to t3.

このように、実施例1のドライブ回路によれば、トランスT1の二次巻線S1に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号FBとし、このフィードバック信号FBの信号値により抵抗R6が選択されて、スイッチング素子Q1のゲート電流が調整されることにより、スイッチング素子のスイッチング損失を低減することができる。  Thus, according to the drive circuit of the first embodiment, the signal indicating the output voltage of the rectifying / smoothing circuit that rectifies and smoothes the voltage generated in the secondary winding S1 of the transformer T1 is used as the feedback signal FB. Since the resistor R6 is selected based on the signal value and the gate current of the switching element Q1 is adjusted, the switching loss of the switching element can be reduced.

また、実施例1のスイッチング電源装置によれば、ドライブ回路の効果が得られるとともに、直流電源V1の直流電圧をトランスT1の一次巻線P1を介してスイッチング素子Q1によりオン/オフさせ、二次巻線S1に発生した電圧をダイオードD2とコンデンサC3とで整流平滑して、安定した直流出力電圧を得ることができる。また、補助巻線P2に発生した電圧をダイオードD4とコンデンサC1とで整流平滑して、制御回路及びドライブ回路10の電源として供給することができる。  Further, according to the switching power supply device of the first embodiment, the effect of the drive circuit can be obtained, and the DC voltage of the DC power supply V1 is turned on / off by the switching element Q1 through the primary winding P1 of the transformer T1, and the secondary power supply is obtained. The voltage generated in the winding S1 can be rectified and smoothed by the diode D2 and the capacitor C3 to obtain a stable DC output voltage. Further, the voltage generated in the auxiliary winding P2 can be rectified and smoothed by the diode D4 and the capacitor C1, and supplied as a power source for the control circuit and the drive circuit 10.

図3は、実施例2のドライブ回路を有するスイッチング電源装置の構成図である。図3に示す実施例2のドライブ回路は、図1に示すドライブ回路に対して、以下の点が異なる。図1に示すインバータINV1、アンド回路AND2、抵抗R4,R6、ダイオードD3を削除し、代わりに、インバータINV3、ダイオードD5、抵抗R8,R9、トランジスタQ4〜Q6、コンデンサC4を設けたことを特徴とする。   FIG. 3 is a configuration diagram of a switching power supply device having a drive circuit according to the second embodiment. The drive circuit of the second embodiment shown in FIG. 3 differs from the drive circuit shown in FIG. 1 in the following points. The inverter INV1, the AND circuit AND2, the resistors R4 and R6, and the diode D3 shown in FIG. 1 are deleted, and an inverter INV3, a diode D5, resistors R8 and R9, transistors Q4 to Q6, and a capacitor C4 are provided instead. To do.

実施例2のドライブ回路では、トランスT1の二次巻線S1に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号FBとしている。このフィードバック信号FBの信号値により時定数回路が作動して、スイッチング素子Q1のゲート電流が調整されることを特徴とする。また、スイッチング素子Q1のオン期間とオフ期間とを制御する制御信号はフィードバック信号FBに基づいて生成される。  In the drive circuit of the second embodiment, a signal indicating the output voltage of the rectifying / smoothing circuit that rectifies and smoothes the voltage generated in the secondary winding S1 of the transformer T1 is used as the feedback signal FB. The time constant circuit is activated by the signal value of the feedback signal FB, and the gate current of the switching element Q1 is adjusted. A control signal for controlling the on period and the off period of the switching element Q1 is generated based on the feedback signal FB.

コンパレータCMP1の出力端子には、インバータINV3を介してダイオードD5と抵抗R8との並列回路の一端が接続され、この並列回路の他端は、コンデンサC4を介して直流電源V1の負極に接続されるとともに、抵抗R9の一端に接続されている。   One end of the parallel circuit of the diode D5 and the resistor R8 is connected to the output terminal of the comparator CMP1 via the inverter INV3, and the other end of the parallel circuit is connected to the negative electrode of the DC power source V1 via the capacitor C4. At the same time, it is connected to one end of the resistor R9.

トランジスタQ4のソースとトランジスタQ5,Q6のエミッタとはコンデンサC1の一端に接続されている。   The source of the transistor Q4 and the emitters of the transistors Q5 and Q6 are connected to one end of the capacitor C1.

トランジスタQ4のゲートはコンパレータCMP1の出力端子に接続され、トランジスタQ4のドレインとトランジスタQ5のコレクタとトランジスタQ5,Q6のベースとは抵抗R9の他端に接続されている。トランジスタQ6のコレクタは、抵抗R5を介してトランジスタQ2のコレクタに接続されている。   The gate of the transistor Q4 is connected to the output terminal of the comparator CMP1, and the drain of the transistor Q4, the collector of the transistor Q5, and the bases of the transistors Q5 and Q6 are connected to the other end of the resistor R9. The collector of the transistor Q6 is connected to the collector of the transistor Q2 via the resistor R5.

トランジスタQ4は、スイッチング素子Q1のオフ期間にはカレントミラー回路Q5,Q6が動作しないようにするスイッチの働きを有する。  The transistor Q4 functions as a switch that prevents the current mirror circuits Q5 and Q6 from operating during the OFF period of the switching element Q1.

次にこのように構成された実施例2のドライブ回路及びスイッチング電源装置の動作を図4に示す動作波形を参照しながら、詳細に説明する。  Next, the operation of the drive circuit and the switching power supply device of the second embodiment configured as described above will be described in detail with reference to operation waveforms shown in FIG.

まず、スイッチング素子Q1のターンオン時、即ち、時刻t1には、コンパレータCMP1の出力はHレベルとなり、トランジスタQ3がオンし、スイッチング素子Q1のゲートにゲート電流が流れる。  First, when the switching element Q1 is turned on, that is, at time t1, the output of the comparator CMP1 becomes H level, the transistor Q3 is turned on, and a gate current flows through the gate of the switching element Q1.

また、インバータINV3の出力がLレベルとなるので、コンデンサC4と抵抗R8との時定数回路で決定される時定数でコンデンサC4が放電して、コンデンサC4の両端電圧Vc4が低下していく。  Further, since the output of the inverter INV3 becomes L level, the capacitor C4 is discharged with a time constant determined by the time constant circuit of the capacitor C4 and the resistor R8, and the voltage Vc4 across the capacitor C4 decreases.

このため、電圧Vc4とトランジスタQ5のコレクタとの間の電圧が変化することにより、抵抗R9を流れる電流Icの値が可変する。この例では、時刻t1〜時刻t3において、電流Icが増加していく。この可変した電流Icをカレントミラー回路Q5,Q6を介してスイッチング素子Q1のゲートに供給する。スイッチング素子Q1のオン期間が短い時には、カレントミラー回路Q5,Q6を介したベース電流は小さくなり、ドライブ回路10aの電力を低減させることができる。トランジスタQ6のコレクタ電流が第2電流成分に対応する。なお、時刻t2において、トランジスタQ3がオフする。  For this reason, when the voltage between the voltage Vc4 and the collector of the transistor Q5 changes, the value of the current Ic flowing through the resistor R9 varies. In this example, the current Ic increases from time t1 to time t3. The variable current Ic is supplied to the gate of the switching element Q1 through the current mirror circuits Q5 and Q6. When the ON period of the switching element Q1 is short, the base current through the current mirror circuits Q5 and Q6 is reduced, and the power of the drive circuit 10a can be reduced. The collector current of transistor Q6 corresponds to the second current component. At time t2, transistor Q3 is turned off.

次に、スイッチング素子Q1のターンオフ時には、即ち、時刻t3には、コンパレータCMP1の出力はLレベルとなり、カレントミラー回路Q5,Q6は、動作を停止する。また、インバータINV3の出力は、Hレベルとなるので、コンデンサC4はダイオードD5を介して充電されていく。このため、トランジスタQ5と抵抗R9とを介してコンデンサC4を流れる電流Icは殆どゼロとなる。  Next, when the switching element Q1 is turned off, that is, at time t3, the output of the comparator CMP1 becomes L level, and the current mirror circuits Q5 and Q6 stop operating. Further, since the output of the inverter INV3 becomes H level, the capacitor C4 is charged via the diode D5. For this reason, the current Ic flowing through the capacitor C4 via the transistor Q5 and the resistor R9 is almost zero.

なお、スイッチング素子Q1のゲート電流において、時刻t1〜t3では、重負荷時のゲート電流を示し、時刻t4〜t6では、中負荷時のゲート電流を示し、時刻t7〜t9では、軽負荷時のゲート電流を示している。重負荷から軽負荷になるに連れて、フィードバック電流IFBが大きくなるので、抵抗R7の両端に発生する電圧が大きくなる。  In addition, in the gate current of the switching element Q1, from time t1 to t3, the gate current at heavy load is shown, from time t4 to t6, the gate current at medium load is shown, and from time t7 to t9, the light load is shown. The gate current is shown. As the heavy load changes to the light load, the feedback current IFB increases, so that the voltage generated across the resistor R7 increases.

このため、コンパレータCMP1から出力される制御信号のオン期間(ton)が短くなり、コンデンサC4の放電時間が短くなるため、電流Icが小さくなり、ゲート電流が小さくなる。  For this reason, the ON period (ton) of the control signal output from the comparator CMP1 is shortened and the discharge time of the capacitor C4 is shortened, so that the current Ic is reduced and the gate current is reduced.

このように、実施例2のドライブ回路によれば、トランスT1の二次巻線S1に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号FBとし、このフィードバック信号FBの信号値により時定数回路(R8,C4)が作動して、スイッチング素子Q1のゲート電流が調整されることにより、スイッチング素子のスイッチング損失を低減することができる。  Thus, according to the drive circuit of the second embodiment, a signal indicating the output voltage of the rectifying / smoothing circuit that rectifies and smoothes the voltage generated in the secondary winding S1 of the transformer T1 is used as the feedback signal FB. The time constant circuit (R8, C4) is actuated by the signal value and the gate current of the switching element Q1 is adjusted, whereby the switching loss of the switching element can be reduced.

また、実施例2のスイッチング電源装置によれば、実施例1のスイッチング電源装置と同様な効果が得られる。  Further, according to the switching power supply device of the second embodiment, the same effect as that of the switching power supply device of the first embodiment can be obtained.

図5は、実施例3のドライブ回路を有するスイッチング電源装置の構成図である。図5に示す実施例3のドライブ回路は、図3に示すドライブ回路に対して、以下の点が異なる。図3に示すインバータINV3、ダイオードD5、抵抗R8、コンデンサC4を削除し、代わりに、電流源Ib、抵抗R10,R11を設けたことを特徴とする。  FIG. 5 is a configuration diagram of a switching power supply device having a drive circuit according to the third embodiment. The drive circuit according to the third embodiment shown in FIG. 5 differs from the drive circuit shown in FIG. 3 in the following points. The inverter INV3, the diode D5, the resistor R8, and the capacitor C4 shown in FIG. 3 are omitted, and instead, a current source Ib and resistors R10 and R11 are provided.

実施例3のドライブ回路では、トランスT1の二次巻線S1に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号FBとしている。このフィードバック信号FBの信号値に反比例して、スイッチング素子Q1のゲート電流が調整されることを特徴とする。また、スイッチング素子Q1のオン期間とオフ期間とを制御する制御信号はフィードバック信号FBに基づいて生成される。  In the drive circuit of the third embodiment, a signal indicating the output voltage of the rectifying / smoothing circuit that rectifies and smoothes the voltage generated in the secondary winding S1 of the transformer T1 is used as the feedback signal FB. The gate current of the switching element Q1 is adjusted in inverse proportion to the signal value of the feedback signal FB. A control signal for controlling the on period and the off period of the switching element Q1 is generated based on the feedback signal FB.

電流源Ibは、電圧検出回路11からのフィードバック信号FBの信号値に応じて電流を可変させる。電流源Ibの一端には電源Vccが接続され、電流源Ibの他端は抵抗R11を介して抵抗R9の一端と抵抗R10の一端に接続され、抵抗R10の他端は直流電源V1の負極に接続されている。  The current source Ib varies the current according to the signal value of the feedback signal FB from the voltage detection circuit 11. The power source Vcc is connected to one end of the current source Ib, the other end of the current source Ib is connected to one end of the resistor R9 and one end of the resistor R10 via the resistor R11, and the other end of the resistor R10 is connected to the negative electrode of the DC power source V1. It is connected.

次にこのように構成された実施例3のドライブ回路及びスイッチング電源装置の動作を図6に示す動作波形を参照しながら、詳細に説明する。  Next, the operation of the drive circuit and the switching power supply device according to the third embodiment configured as described above will be described in detail with reference to operation waveforms shown in FIG.

図6に示すスイッチング素子Q1のゲート電流において、時刻t1〜t3では、重負荷時のゲート電流を示し、時刻t5〜t7では、中負荷時のゲート電流を示し、時刻t9〜t11では、軽負荷時のゲート電流を示している。  In the gate current of the switching element Q1 shown in FIG. 6, the gate current at the time of heavy load is shown at times t1 to t3, the gate current at the time of medium load is shown at times t5 to t7, and the light load is shown at times t9 to t11. The gate current is shown.

まず、電圧検出回路11からのフィードバック電流IFBを抵抗R7により電圧に変換する。  First, the feedback current IFB from the voltage detection circuit 11 is converted into a voltage by the resistor R7.

重負荷時(時刻t1〜t3)には、フィードバック電流IFBが小さいので、抵抗R7における電圧降下がより小さくなる。また、フィードバック電流IFBが小さいので、電流源Ibには、より小さい電流が流れる。このため、電流源Ibから抵抗R11を介して抵抗R10に流れる電流が小さいため、抵抗R10の両端電圧は小さくなる。このため、抵抗R9の両端電圧はより大きくなるので、カレントミラー回路Q5,Q6を介してスイッチング素子Q1のゲートに流れるゲート電流が大きくなる。  At the time of heavy load (time t1 to t3), the feedback current IFB is small, so that the voltage drop in the resistor R7 becomes smaller. Further, since the feedback current IFB is small, a smaller current flows through the current source Ib. For this reason, since the current flowing from the current source Ib to the resistor R10 via the resistor R11 is small, the voltage across the resistor R10 becomes small. For this reason, since the voltage across the resistor R9 becomes larger, the gate current flowing to the gate of the switching element Q1 via the current mirror circuits Q5 and Q6 becomes larger.

また、軽負荷時(時刻t9〜t11)には、フィードバック電流IFBが大きいので、抵抗R7における電圧降下がより大きくなる。また、フィードバック電流IFBが大きいので、電流源Ibには、より大きい電流が流れる。このため、電流源Ibから抵抗R11を介して抵抗R10に流れる電流が大きくなるため、抵抗R10の両端電圧は大きくなる。このため、抵抗R9の両端電圧はより小さくなるので、カレントミラー回路Q5,Q6を介してスイッチング素子Q1のゲートに流れるゲート電流が小さくなる。  Further, at the time of light load (time t9 to t11), since the feedback current IFB is large, the voltage drop at the resistor R7 becomes larger. Further, since the feedback current IFB is large, a larger current flows through the current source Ib. For this reason, since the current flowing from the current source Ib to the resistor R10 via the resistor R11 increases, the voltage across the resistor R10 increases. For this reason, since the voltage across the resistor R9 becomes smaller, the gate current flowing to the gate of the switching element Q1 via the current mirror circuits Q5 and Q6 becomes smaller.

なお、時刻t1〜t2、時刻t5〜t6、時刻t9〜t10におけるゲート電流には、トランジスタQ3に流れる電流が重畳されている。  Note that the current flowing through the transistor Q3 is superimposed on the gate current at times t1 to t2, times t5 to t6, and times t9 to t10.

このように、実施例3のドライブ回路によれば、トランスT1の二次巻線S1に発生した電圧を整流平滑する整流平滑回路の出力電圧を示す信号をフィードバック信号FBとし、このフィードバック信号FBの信号値に反比例して、スイッチング素子Q1のゲート電流が調整されることにより、スイッチング素子のスイッチング損失を低減することができる。  Thus, according to the drive circuit of the third embodiment, the signal indicating the output voltage of the rectifying / smoothing circuit that rectifies and smoothes the voltage generated in the secondary winding S1 of the transformer T1 is used as the feedback signal FB. The switching loss of the switching element can be reduced by adjusting the gate current of the switching element Q1 in inverse proportion to the signal value.

また、実施例3のスイッチング電源装置によれば、実施例1のスイッチング電源装置と同様な効果が得られる。  Further, according to the switching power supply device of the third embodiment, the same effect as the switching power supply device of the first embodiment can be obtained.

なお、本発明は、上述した実施例1乃至3のドライブ回路及びスイッチング電源装置に限定されるものではない。実施例1乃至3では、スイッチング電源装置としてフライバックコンバータを例示したが、本発明は、例えばフォワードコンバータ、共振型コンバータにも適用可能である。  The present invention is not limited to the drive circuit and the switching power supply device according to the first to third embodiments described above. In the first to third embodiments, the flyback converter is exemplified as the switching power supply device. However, the present invention can be applied to, for example, a forward converter and a resonant converter.

また、本発明は、昇圧チョッパ回路、降圧チョッパ回路、同期整流回路等にも適用可能である。  The present invention can also be applied to a step-up chopper circuit, a step-down chopper circuit, a synchronous rectifier circuit, and the like.

また、実施例1乃至3では、フライバックコンバータの出力電圧を示す信号が負荷の軽重を示す信号にもなることからフィードバック信号としたが、本発明は、スイッチング素子のオン期間とオフ期間とを制御する制御信号が生成できるような信号であれば、フィードバック信号とすることができる。  In the first to third embodiments, the signal indicating the output voltage of the flyback converter is also a signal indicating the light weight of the load, so that the feedback signal is used. Any signal that can generate a control signal to be controlled can be a feedback signal.

本発明は、電源装置に適用可能である。   The present invention is applicable to a power supply device.

V1 直流電源
T1 トランス
P1 一次巻線
P2 補助巻線
S1 二次巻線
Q1 スイッチング素子
Q2〜Q6 トランジスタ
OSC 発振器
INV1,INV2,INV3,G1 インバータ
Ia,Ib 電流源
CMP1 コンパレータ
D1〜D5 ダイオード
C1〜C4 コンデンサ
R0 起動抵抗
R1〜R11 抵抗
10.10a,10b ドライブ回路
11 電圧検出回路
AND1,AND2 アンド回路
V1 DC power source T1 Transformer P1 Primary winding P2 Auxiliary winding S1 Secondary winding Q1 Switching element Q2 to Q6 Transistor OSC Oscillator INV1, INV2, INV3, G1 Inverter Ia, Ib Current source CMP1 Comparator D1-D5 Diode C1-C4 Capacitor R0 Starting resistor R1 to R11 Resistor 10.10a, 10b Drive circuit 11 Voltage detection circuit AND1, AND2 AND circuit

Claims (4)

フィードバック信号に基づいてスイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路であって、
前記制御信号の前記オン期間における前記ドライブ回路の前記ゲート電流は、所定の期間だけ生成される第1電流成分と、前記フィードバック信号に基づいて生成される所定の期間の電流と、前記スイッチング素子のゲート電圧がゲート閾値電圧に上昇するまでの所定の期間だけ生成される電流とを合成した第2電流成分との合成電流とすることを特徴とするドライブ回路。
A drive circuit that is connected between a control circuit that generates a control signal for controlling an on period and an off period of a switching element based on a feedback signal and supplies the gate current to the gate of the switching element. And
The gate current of the drive circuit in the ON period of the control signal, a first current component generated for a predetermined duration, and current of a predetermined period is generated based on the feedback signal, the switching element A drive circuit characterized in that a combined current with a second current component obtained by combining a current generated only for a predetermined period until the gate voltage rises to a gate threshold voltage .
前記第2電流成分の電流値は、前記フィードバック信号の信号値により抵抗値が選択されて調整されることを特徴とする請求項1記載のドライブ回路。   The drive circuit according to claim 1, wherein the current value of the second current component is adjusted by selecting a resistance value according to a signal value of the feedback signal. 前記第2電流成分の電流値は、前記フィードバック信号の信号値に反比例するように調整されることを特徴とする請求項1記載のドライブ回路。2. The drive circuit according to claim 1, wherein the current value of the second current component is adjusted to be inversely proportional to the signal value of the feedback signal. 直流電源の直流電圧を断続してトランスの一次巻線に供給するスイッチング素子と、A switching element that intermittently supplies the DC voltage of the DC power supply and supplies it to the primary winding of the transformer;
前記トランスの二次巻線に発生した電圧を整流平滑する整流平滑回路と、A rectifying and smoothing circuit for rectifying and smoothing a voltage generated in the secondary winding of the transformer;
前記整流平滑回路の出力電圧を示す信号をフィードバック信号とし、前記フィードバック信号に基づいて前記スイッチング素子のオン期間とオフ期間とを制御する制御信号を生成する制御回路と、A control circuit that generates a control signal for controlling an on period and an off period of the switching element based on the feedback signal, and a signal indicating an output voltage of the rectifying and smoothing circuit;
前記制御回路と前記スイッチング素子との間に接続され、前記スイッチング素子のゲートにゲート電流を供給するドライブ回路と、を有し、A drive circuit connected between the control circuit and the switching element and supplying a gate current to the gate of the switching element;
前記ドライブ回路は、請求項1乃至請求項3のいずれか1項記載のドライブ回路であることを特徴とするスイッチング電源装置。4. The switching power supply device according to claim 1, wherein the drive circuit is the drive circuit according to claim 1.
JP2011016314A 2011-01-28 2011-01-28 Drive circuit and switching power supply device Expired - Fee Related JP5691565B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011016314A JP5691565B2 (en) 2011-01-28 2011-01-28 Drive circuit and switching power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011016314A JP5691565B2 (en) 2011-01-28 2011-01-28 Drive circuit and switching power supply device

Publications (2)

Publication Number Publication Date
JP2012157215A JP2012157215A (en) 2012-08-16
JP5691565B2 true JP5691565B2 (en) 2015-04-01

Family

ID=46838320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011016314A Expired - Fee Related JP5691565B2 (en) 2011-01-28 2011-01-28 Drive circuit and switching power supply device

Country Status (1)

Country Link
JP (1) JP5691565B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114520584A (en) * 2020-11-20 2022-05-20 圣邦微电子(北京)股份有限公司 Driving circuit and driving method of power tube and switching circuit
WO2023238293A1 (en) * 2022-06-08 2023-12-14 三菱電機株式会社 Air conditioner
WO2023238296A1 (en) * 2022-06-08 2023-12-14 三菱電機株式会社 Electric power conversion device, motor drive device, and refrigeration cycle application apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232347A (en) * 1999-02-08 2000-08-22 Toshiba Corp Gate circuit and gate circuit control method
JP5221268B2 (en) * 2007-11-07 2013-06-26 パナソニック株式会社 Power switching element driving circuit, driving method thereof, and switching power supply device
JP2010252451A (en) * 2009-04-13 2010-11-04 Fuji Electric Systems Co Ltd Switching element drive circuit of power converter

Also Published As

Publication number Publication date
JP2012157215A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP6904079B2 (en) Switching power supply
US9912236B2 (en) Soft start switching power supply system
JP5169135B2 (en) Switching power supply
JP6597239B2 (en) Switching power supply
CN107210676B (en) Semiconductor device for power supply control
JP2006246685A (en) Switching power supply
TW201946351A (en) Semiconductor device for power control, switching power device and design method thereof
JP2017127109A (en) Switching power supply device
JP6007931B2 (en) Current resonance type power supply
JP2016158398A (en) Semiconductor device for power supply control
JP2017225260A (en) Switching power supply device
JP2012139036A (en) Constant current power supply device
US9780690B2 (en) Resonant decoupled auxiliary supply for a switched-mode power supply controller
JP2000350449A (en) Switching power circuit
JP3492882B2 (en) Switching power supply
JP5691565B2 (en) Drive circuit and switching power supply device
JP6116002B2 (en) DC-DC power supply circuit
CN110401347B (en) DC power supply device
JP3613731B2 (en) No-load power-saving power supply
JP6810150B2 (en) Switching power supply and semiconductor device
KR101260749B1 (en) Power supply apparatus
JP5381027B2 (en) DC-DC converter
JP6791744B2 (en) Switching power supply
JP2000209850A (en) Switching power source
JP4497982B2 (en) Power circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5691565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees