JP5687928B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5687928B2 JP5687928B2 JP2011051397A JP2011051397A JP5687928B2 JP 5687928 B2 JP5687928 B2 JP 5687928B2 JP 2011051397 A JP2011051397 A JP 2011051397A JP 2011051397 A JP2011051397 A JP 2011051397A JP 5687928 B2 JP5687928 B2 JP 5687928B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- base plate
- attached
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は半導体装置に関し、特に、ベース板が取り付けられた半導体装置に関するものである。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device to which a base plate is attached.
半導体装置の一例としてパワーモジュールがある。パワーモジュールは、半導体チップ、絶縁基板、ベース板、ワイヤ、端子およびそれらを接続するはんだなどにより形成されている。半導体チップとしてIGBT(Insulated Gate Bipolar Transistor)およびダイオードなどが搭載されている。 An example of a semiconductor device is a power module. The power module is formed of a semiconductor chip, an insulating substrate, a base plate, a wire, a terminal, and solder for connecting them. An IGBT (Insulated Gate Bipolar Transistor) and a diode are mounted as semiconductor chips.
たとえば、特開2004−146737号公報(特許文献1)には、絶縁基板の下面にはんだによって放熱体が接合されたパワーモジュールが開示されている。なお、このパワーモジュールでは、絶縁基板および放熱体の双方の熱膨張係数差に拘わることなく反りを抑制するとともに熱伝導率の低下を抑制するために放熱体本体に低熱膨張材が積層されている。 For example, Japanese Patent Laying-Open No. 2004-146737 (Patent Document 1) discloses a power module in which a radiator is bonded to the lower surface of an insulating substrate with solder. In this power module, a low thermal expansion material is laminated on the radiator body in order to suppress warpage and suppress a decrease in thermal conductivity regardless of the difference in thermal expansion coefficient between the insulating substrate and the radiator. .
上記公報に開示されたパワーモジュールでは、製品動作および停止によって生じる熱履歴により絶縁基板下のはんだが脆化する。ここで熱履歴とは製品動作時の自己発熱と放熱の履歴である。絶縁基板下のはんだの脆化が製品寿命の原因となる。絶縁基板下のはんだの脆化の進行状況を観測するためにはパワーモジュールを設備から取り外して、超音波検査によりはんだの脆化の進行状況を観測する必要がある。 In the power module disclosed in the above publication, the solder under the insulating substrate becomes brittle due to the thermal history generated by product operation and stoppage. Here, the heat history is a history of self-heating and heat dissipation during product operation. The embrittlement of the solder under the insulating substrate causes the product life. In order to observe the progress of solder embrittlement under the insulating substrate, it is necessary to remove the power module from the equipment and observe the progress of solder embrittlement by ultrasonic inspection.
しかしながら、パワーモジュールを取り外して超音波検査を実施するためには、超音波検査が可能な場所へパワーモジュールを送付して超音波検査を実施する必要がある。このため、超音波検査を実施する際には設備の停止時間が長くなる。したがって、はんだの脆化の進行状況の観測は大幅な時間ロスを招くことになる。そのため、市場動作中のパワーモジュールについて、はんだの脆化の進行状況に起因する製品寿命を観測することは現実的には実施されていない。 However, in order to remove the power module and perform the ultrasonic inspection, it is necessary to send the power module to a place where the ultrasonic inspection is possible and perform the ultrasonic inspection. For this reason, when performing an ultrasonic test | inspection, the stop time of an installation becomes long. Therefore, the observation of the progress of solder embrittlement causes a significant time loss. For this reason, it has not been practical to observe the product life due to the progress of solder embrittlement for power modules in market operation.
そこで、従来、損失計算による温度上昇と冷却による温度低下を考慮し、計算により製品寿命が推定されている。そして、製品寿命が近いと推定されるパワーモジュールは、はんだの脆化の進行状況の観測することなく、新品へ交換される。そのため、実際には寿命時間が近づいていないパワーモジュールが新品へ交換されることにより無駄が生じている。 Therefore, conventionally, the product life is estimated by calculation in consideration of the temperature increase due to loss calculation and the temperature decrease due to cooling. The power module estimated to have a near product life is replaced with a new one without observing the progress of solder embrittlement. Therefore, waste is actually generated by replacing a power module whose life time is not approaching with a new one.
本発明は上記課題を鑑みてなされたものであり、その目的は、外観上で製品寿命を予測することにより、製品寿命による交換を適正に実施することができる半導体装置を提供することである。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device capable of appropriately performing replacement based on the product life by predicting the product life on the appearance.
本発明の半導体装置は、半導体チップと、半導体チップが取り付けられた回路基板と、回路基板の半導体チップが取り付けられた面と対向する面に取り付けられたベース板とを備えている。ベース板は、回路基板が取り付けられる側の一方面および一方面に対向する他方面を有する第1の部材と、第1の部材と異なる熱膨張係数を有する第2の部材とを含んでいる。第2の部材は、第1の部材の表面に表れないように第1の部材に周囲を覆われている。 A semiconductor device according to the present invention includes a semiconductor chip, a circuit board to which the semiconductor chip is attached, and a base plate attached to a surface of the circuit board opposite to the surface to which the semiconductor chip is attached. The base plate includes a first member having one surface on the side where the circuit board is attached and the other surface facing the one surface, and a second member having a thermal expansion coefficient different from that of the first member. The periphery of the second member is covered with the first member so as not to appear on the surface of the first member.
本発明の半導体装置によれば、ベース板の第1の部材と異なる熱膨張係数を有する第2の部材は、第1の部材の表面に表れないように第1の部材に周囲を覆われているため、熱膨張係数差による応力によって第1の部材に弾性疲労が生じる。この弾性疲労により微細なクラックが第1の部材の表面に生じる。このため第1の部材の表面の外観が変化する。この外観の変化を観測することによりはんだの脆化の進行状況に起因する半導体装置の製品寿命を予測することができる。これにより、製品寿命による半導体装置の交換を適正に実施することができる。 According to the semiconductor device of the present invention, the second member having a thermal expansion coefficient different from that of the first member of the base plate is covered with the first member so that it does not appear on the surface of the first member. Therefore, elastic fatigue occurs in the first member due to the stress due to the difference in thermal expansion coefficient. Due to this elastic fatigue, fine cracks are generated on the surface of the first member. For this reason, the external appearance of the surface of the first member changes. By observing this change in appearance, it is possible to predict the product life of the semiconductor device resulting from the progress of solder embrittlement. Thereby, the replacement of the semiconductor device due to the product life can be properly performed.
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
最初に本発明の実施の形態1の半導体装置の構成について説明する。本実施の形態では半導体装置についてパワーモジュールを一例として説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
First, the configuration of the semiconductor device according to the first embodiment of the present invention will be described. In this embodiment, a power module is described as an example of a semiconductor device.
図1を参照して、半導体装置10は、半導体チップ1と、回路基板2と、ベース板3とを主に備えている。なお、図1では半導体装置10は簡略化されて図示されており、半導体チップ1に電気的に接続されるワイヤ、ワイヤに電気的に接続される端子などは図示されていない。また、ベース板3には図示されていない放熱フィンなどが取り付けられていてもよい。さらに、半導体装置10は図示されていない封止樹脂で封止されていてもよい。
Referring to FIG. 1, a
半導体チップ1はたとえばIGBTおよびダイオードなどである。回路基板2は絶縁性を有する基板で構成されており、表面および裏面に回路2aが形成されている。半導体チップ1は、回路基板2の表面に設けられた回路2aにはんだ4によって接合されることで、回路基板2に取り付けられている。
The semiconductor chip 1 is, for example, an IGBT or a diode. The
ベース板3は放熱性を有している。ベース板3の厚みはたとえば3mm以上6mm以下に形成されている。回路基板2の半導体チップ1が取り付けられた面と対向する面にベース板3が取り付けられている。ベース板3は、回路基板2の裏面に設けられた回路2aにはんだ4によって接合されることで、回路基板2に取り付けられている。
The
ベース板3は、第1の部材31と、第2の部材32とを有している。第1の部材31は、回路基板2が取り付けられる側の一方面3aおよび一方面3aに対向する他方面3bを有している。第1の部材31はベース板3の外形を形成している。第1の部材31は、たとえば銅、アルミニウムなどで形成されている。
The
第2の部材32は、第1の部材31と異なる熱膨張係数を有している。第2の部材32は、第1の部材31と異なる金属で形成されていてもよい。また、第2の部材32は、たとえばセラミックなどで形成されていてもよい。この場合、第2の部材32は、たとえばアルミナ(Al2O3)、窒化アルミニウム(AlN)、窒化ケイ素(SiN)などで形成されていてもよい。
The
第2の部材32は、第1の部材31の表面に表れないように第1の部材31に周囲を覆われている。つまり、第2の部材32は第1の部材31中に埋没されている。第2の部材32は、第1の部材31の一方面3aおよび他方面3bに沿う方向において第1の部材31の全面には設けられておらず、局所的に設けられている。
The periphery of the
また、第2の部材32は、第1の部材31中の他方面3b付近に配置されている。第2の部材32は、一方面3aと他方面3bとの中間地点より他方面3b側に位置している。つまり、第2の部材32は、他方面3b側から一方面3aと他方面3bとが対向する方向における第1の部材31の厚みの2分の1以下の位置に配置されている。
Further, the
次に、本実施の形態の半導体装置のベース板の外観が変化する様子について説明する。
第2の部材32は、第1の部材31と異なる熱膨張係数を有しており、第1の部材31の表面に表れないように第1の部材31に周囲を覆われている。半導体装置10は動作および停止を繰り返すことで発熱および放熱を繰り返す。この際、熱膨張係数差による応力によって第1の部材31に弾性疲労が生じる。この弾性疲労により微細なクラックが第1の部材31の表面に生じる。微細なクラックは、一方面3aと他方面3bとが対向する方向から見て第2の部材32と重なる第1の部材31の表面に生じる。この微細なクラックにより第1の部材31の表面が白変する。これにより、第1の部材31の表面に白変箇所5が生じる。
Next, how the appearance of the base plate of the semiconductor device of this embodiment changes will be described.
The
本実施の形態では、第2の部材32は、一方面3aと他方面3bとの中間地点より他方面3b側に位置している。微細なクラックは、第2の部材32から距離が近い第1の部材31の表面に早い段階で発生する。そのため、微細なクラックは、第1の部材31の他方面3bに生じる。このため第1の部材31の他方面3bの外観が変化する。つまり、第1の部材31の他方面3bに白変箇所5が生じる。
In the present embodiment, the
白変箇所5の有無によりはんだ4の脆化の進行状況に起因する半導体装置10の製品寿命が予測される。また、白変の程度によってもはんだ4の脆化の進行状況に起因する半導体装置10の製品寿命が予測される。実際に温度サイクル試験を実施して作成した限度見本と白変の状態とを比較することで、製品寿命の進行状況が判断される。
The product life of the
なお、仮に第2の部材32が一方面3aと他方面3bとの中間地点より一方面3a側に位置している場合には、他方面3bで外観の変化が識別可能となる以前に第1の部材31の内部に白変が生じることで熱抵抗への影響が推定される。そのため、第2の部材32は、一方面3aと他方面3bとの中間地点より他方面3b側に位置していることが好ましい。
In addition, if the
次に、本実施の形態の半導体装置の製造方法について説明する。
まず、本実施の形態のベース板3の製造方法を説明する。ベース板3はたとえば鋳造で形成され得る。図2および図3を参照して、たとえばセラミックからなる第2の部材32に固定用孔11が形成されている。この固定用孔11に固定用ピン12が挿入されている。固定用ピン12は、鋳型13の内部空間の上端と下端とに挟まれることで鋳型13に固定されている。固定用ピン12に支持された第2の部材32は鋳型13の内壁に接しないように鋳型13の下方に配置されている。
Next, a method for manufacturing the semiconductor device of the present embodiment will be described.
First, the manufacturing method of the
続いて、図4を参照して、鋳型13内に、たとえば溶融したアルミニウムが流し込まれる。このアルミニウムにより第1の部材31が形成される。このアルミニウムが冷却された後、鋳型13がたとえば上下に分割されることで、鋳型13から第1の部材31、第2の部材32および固定用ピン12が取り外される。これにより、図5および図6に示されるようにベース板3が形成される。
Subsequently, referring to FIG. 4, for example, molten aluminum is poured into
再び図1を参照して、上記のように製造されたベース板3と、半導体チップ1、回路基板2などが準備される。ベース板3の所定に位置に回路基板2がはんだ付けされる。続いて、回路基板2の回路2aの所定の位置に半導体チップ1がはんだ付けされる。続いて、図示されていないワイヤおよび端子と半導体チップ1とが電気的に接続される。
Referring to FIG. 1 again, the
次に、本実施の形態の半導体装置の作用効果について説明する。
本実施の形態の半導体装置10によれば、ベース板3の第1の部材31と異なる熱膨張係数を有する第2の部材32は、第1の部材31の表面に表れないように第1の部材31に周囲を覆われているため、熱膨張係数差による応力によって第1の部材31に弾性疲労が生じる。この弾性疲労により微細なクラックが第1の部材31の表面に生じる。このため第1の部材31の表面の外観が変化する。この外観の変化を観測することによりはんだ4の脆化の進行状況に起因する半導体装置10の製品寿命を予測することができる。これにより、製品寿命による半導体装置10の交換を適正に実施することができる。
Next, functions and effects of the semiconductor device of this embodiment will be described.
According to the
また、本実施の形態の半導体装置10によれば、第2の部材32は、一方面3aと他方面3bとの中間地点より他方面3b側に位置しているため、微細なクラックを第1の部材31の他方面3bに生じさせることができる。第1の部材31の他方面3bには回路基板2がはんだ付けされていないため、他方面3bの外観の変化を容易に観測することができる。
In addition, according to the
(実施の形態2)
本発明の実施の形態2では、本発明の実施の形態1と比較して、ベース板の構成が主に異なっている。
(Embodiment 2)
In the second embodiment of the present invention, the configuration of the base plate is mainly different from that of the first embodiment of the present invention.
図7を参照して、本実施の形態の半導体装置10では、ベース板3の第2の部材32は、第1の部分32aと第2の部分32bとを有している。第2の部分32bは、第1の部分32aとは一方面3aと他方面3bとが対向する方向において異なる高さに位置している。第1の部分32aと第2の部分32bとは互いに分離している。第1の部分32aと第2の部分32bとは階段状に設けられている。
Referring to FIG. 7, in the
白変箇所5は、第2の部材32からの距離が近い第1の部材31の表面から発生する。本実施の形態では、第1の部分32aは、第2の部分32bより第1の部材31の他方面3bの近くに位置している。そのため、まず一方面3aと他方面3bとが対向する方向から見て第1の部分32aと重なる第1の部材31の表面に白変箇所5が生じる。続いて、一方面3aと他方面3bとが対向する方向から見て第2の部分32bと重なる第1の部材31の表面に白変箇所5が生じる。
The whitening
なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態1と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。 In addition, since the structure and manufacturing method other than this of this Embodiment are the same as that of Embodiment 1 mentioned above, the same code | symbol is attached | subjected about the same element and the description is abbreviate | omitted.
本実施の形態の半導体装置10によれば、第1の部分32aと第2の部分32bとは、一方面3aと他方面3bとが対向する方向において異なる高さに位置しているため、白変箇所5を段階的に生じさせることができる。このため、はんだ4の脆化の進行状況を段階的に観測することができる。これにより、はんだ4の脆化の進行状況に起因する半導体装置10の製品寿命を段階的に予測することができる。
According to the
(実施の形態3)
本発明の実施の形態3では、本発明の実施の形態1と比較して、ベース板の構成が主に異なっている。
(Embodiment 3)
In the third embodiment of the present invention, the configuration of the base plate is mainly different from that of the first embodiment of the present invention.
図8を参照して、本実施の形態の半導体装置10では、ベース板3の第2の部材32は、一方面3aと他方面3bとが対向する方向に対して斜めに延びるように位置している。
第2の部材32は一直線状に延びるように設けられている。
Referring to FIG. 8, in
The
まず、一方面3aと他方面3bとが対向する方向から見て、第2の部材32の他方面3bに最も近い部分と重なる第1の部材31の表面に白変箇所5が生じる。続いて、第2の部材32の他方面3bに近い部分から遠い部分に順に白変箇所5が生じる。図8では、左側から右側に向かって連続的に白変箇所5が生じる。
First, when viewed from the direction in which the one
また、図9を参照して、本実施の形態の半導体装置10の変形例に示すように、第2の部材32は階段状に延びるように設けられていてもよい。この変形例では、まず、一方面3aと他方面3bとが対向する方向から見て、第2の部材32の他方面3bに最も近い部分と重なる第1の部材31の表面に白変箇所5が生じる。続いて、第2の部材32の他方面3bに次に近い部分に白変箇所5が生じる。さらに、第2の部材32の他方面3bに最も遠い部分に白変箇所5が生じる。図9では、左側から右側に向かって連続的に白変箇所5が生じる。
Referring to FIG. 9, as shown in the modification of
なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態1と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。 In addition, since the structure and manufacturing method other than this of this Embodiment are the same as that of Embodiment 1 mentioned above, the same code | symbol is attached | subjected about the same element and the description is abbreviate | omitted.
本実施の形態の半導体装置10によれば、第2の部材32は、一方面3aと他方面3bとが対向する方向に対して斜めに延びるように位置しているため、白変箇所5を連続的に生じさせることができる。このため、はんだ4の脆化の進行状況を連続的に観測することができる。これにより、はんだ4の脆化の進行状況に起因する半導体装置10の製品寿命を連続的に予測することができる。
According to the
上記の各実施の形態は適宜組み合わせることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
The above embodiments can be combined as appropriate.
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 半導体チップ、2 回路基板、2a 回路、3 ベース板、3a 一方面、3b 他方面、4 はんだ、5 白変箇所、10 半導体装置、11 固定用孔、12 固定用ピン、13 鋳型、31 第1の部材、32 第2の部材、32a 第1の部分、32b 第2の部分。 DESCRIPTION OF SYMBOLS 1 Semiconductor chip, 2 Circuit board, 2a Circuit, 3 Base board, 3a One side, 3b The other side, 4 Solder, 5 White spot, 10 Semiconductor device, 11 Fixing hole, 12 Fixing pin, 13 Mold, 31 1st 1 member, 32 second member, 32a first part, 32b second part.
Claims (5)
前記半導体チップが取り付けられた回路基板と、
前記回路基板の前記半導体チップが取り付けられた面と対向する面に取り付けられたベース板とを備え、
前記ベース板は、
前記回路基板が取り付けられる側の一方面および前記一方面に対向する他方面を有する第1の部材と、
前記第1の部材と異なる熱膨張係数を有する第2の部材とを含み、
前記第1の部材は金属で形成されており、
前記第2の部材は、前記第1の部材の表面に表れないように前記第1の部材に周囲を覆われており、
前記第2の部材は前記一方面と前記他方面とが対向する方向において前記半導体チップの真下から外れた領域に配置されており、
前記第2の部材の幅は前記回路基板の幅よりも小さく、前記第2の部材の厚みは前記回路基板の厚みよりも小さい、半導体装置。 A semiconductor chip;
A circuit board to which the semiconductor chip is attached;
A base plate attached to a surface opposite to the surface on which the semiconductor chip of the circuit board is attached;
The base plate is
A first member having one side to which the circuit board is attached and the other side facing the one side;
A second member having a different thermal expansion coefficient from the first member,
The first member is made of metal;
The second member is covered with the first member so that it does not appear on the surface of the first member ,
The second member is disposed in a region deviated from directly below the semiconductor chip in a direction in which the one surface and the other surface face each other;
The semiconductor device , wherein a width of the second member is smaller than a width of the circuit board, and a thickness of the second member is smaller than a thickness of the circuit board .
第1の部分と、
前記第1の部分とは前記一方面と前記他方面とが対向する方向において前記異なる高さに位置する第2の部分とを含む、請求項1または2に記載の半導体装置。 The second member is
A first part;
3. The semiconductor device according to claim 1, wherein the first portion includes a second portion located at the different height in a direction in which the one surface and the other surface face each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011051397A JP5687928B2 (en) | 2011-03-09 | 2011-03-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011051397A JP5687928B2 (en) | 2011-03-09 | 2011-03-09 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012190897A JP2012190897A (en) | 2012-10-04 |
JP5687928B2 true JP5687928B2 (en) | 2015-03-25 |
Family
ID=47083770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011051397A Expired - Fee Related JP5687928B2 (en) | 2011-03-09 | 2011-03-09 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5687928B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6369228B2 (en) | 2014-08-29 | 2018-08-08 | 富士電機株式会社 | Semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086747A (en) * | 2001-09-10 | 2003-03-20 | Hitachi Ltd | Insulation circuit board, its manufacturing method and semiconductor power element using the same |
-
2011
- 2011-03-09 JP JP2011051397A patent/JP5687928B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012190897A (en) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9013877B2 (en) | Power semiconductor device | |
JP6345300B2 (en) | Power semiconductor device, power semiconductor device embedded device, and manufacturing method of power semiconductor device embedded device | |
US9613888B2 (en) | Semiconductor device and semiconductor module | |
JP4899481B2 (en) | Manufacturing method of resin-encapsulated semiconductor device having a heat radiator exposed outside | |
JP6138500B2 (en) | Power semiconductor device | |
JP2004103936A (en) | Power semiconductor device and manufacturing method thereof | |
JP5262408B2 (en) | Positioning jig and method for manufacturing semiconductor device | |
JP2022000871A (en) | Electrical circuit board and power module | |
JP5714157B1 (en) | Power semiconductor device | |
KR101461329B1 (en) | Semiconductor unit | |
JP6150866B2 (en) | Power semiconductor device | |
JP5687928B2 (en) | Semiconductor device | |
JP2014187264A (en) | Semiconductor device | |
CN115315805A (en) | Semiconductor device and method for manufacturing the same | |
JP4736997B2 (en) | Semiconductor device | |
JP4806803B2 (en) | Metal-ceramic bonding substrate and manufacturing method thereof | |
JP5626087B2 (en) | Semiconductor device | |
US20140091444A1 (en) | Semiconductor unit and method for manufacturing the same | |
JP7183551B2 (en) | semiconductor equipment | |
JP6320347B2 (en) | Semiconductor device | |
JP6417898B2 (en) | Manufacturing method of semiconductor device | |
JP2015037151A (en) | Semiconductor device | |
JP2013038259A (en) | Semiconductor device | |
JP2010087367A (en) | Method of manufacturing semiconductor | |
WO2014045711A1 (en) | Semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141126 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5687928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |