JP5669533B2 - 最適な書き込み電流パルスのオーバーシュートのために不均一なセクションを有する、書き込みドライバから書き込みヘッドへの伝送線を有する磁気記録ディスクドライブ - Google Patents

Description

本発明は、一般に、磁気記録ハードディスクドライブ（ＨＤＤ）における読み書き回路と読み書きヘッドとの間の相互接続に関し、より詳細には、書き込み電流パルスのオーバーシュートに最適化された伝送線を有する相互接続に関する。

磁気記録ＨＤＤにおいて、読み書きヘッドは、回転ディスクの上方の薄い空気膜上に乗る空気軸受スライダ上に形成されている。スライダは、端部にジンバルを有する屈曲部で構成された機械的サスペンションにより、ディスクドライブのアクチュエータアームに接続されている。スライダは、ディスクが回転する際に空気軸受上でのわずかな移動を可能にするジンバルに取り付けられている。伝送線により、読み取り前置増幅器／書き込みドライバモジュールまたはチップ内にあるのが典型的な読み書き回路から、短い可撓ケーブルおよびサスペンションを通じて、スライダ上の読み取りおよび書き込み要素への電気接続が提供される。機械的接続と電気的接続とを一体化したサスペンションは、一体型リードサスペンション（ＩＬＳ）と呼ばれ、スライダ上で可撓ケーブルと接続パッドとの間に接続される。典型的なＩＬＳは、ステンレス鋼などの導電性金属基板、ポリイミドなどの絶縁誘電体層、および誘電体層上にパターン化された導電性銅線またはトレースの、一般に可撓性積層体である。従って、書き込みドライバから書き込みヘッドへの信号のための伝送線は、可撓ケーブルおよびＩＬＳ上の導電性トレースを含む。

書き込みドライバ回路は、正負の書き込み信号（＋Ｗおよび−Ｗ）の各々について、伝送線に単一点入力を提供するのが典型的である。書き込みドライバ回路は、伝送線を通じて書き込み要素またはヘッドに電流を供給する。書き込みドライバの出力における送出電圧は書き込み電流信号掛ける特性インピーダンスに直接依存するため、書き込みドライバ回路の電源電圧および書き込みヘッドを通る電流の性能は、ＩＬＳの特性インピーダンスに依存する。

米国特許第７，４６０，３３８Ｂ２号明細書 米国特許第７，４１７，８１８Ｂ２号明細書

Ｊｕｒｙ，Ｊ．Ｃ．他著「Ｄｅｓｉｇｎｉｎｇ Ｄｉｓｋ Ｄｒｉｖｅ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｔｏ Ｏｂｔａｉｎ ａ Ｄｅｓｉｒｅｄ Ｔｒａｎｓｍｉｔｔｅｄ Ｗｒｉｔｅ Ｃｕｒｒｅｎｔ Ｗａｖｅｆｏｒｍ」（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＡＧＮＥＴＩＣＳ、ＶＯＬ．３８、ＮＯ．１、ＪＡＮＵＡＲＹ ２００２ ｐｐ．５５−６０）

現在のＨＤＤでは、書き込みヘッドへの書き込み電流パルスのブーストまたはオーバーシュートを用いて、ヘッドおよび媒体、すなわちディスク上の磁気記録層の比較的遅い磁気的応答を克服している。従って、オーバーシュートは、ディスク媒体において鋭い場の勾配、すなわち正確な磁気的「フットプリント」を有する精密な書き込み磁場プロファイルを生じさせるために必要である。精密な磁気的フットプリントの欠如により、低および高データレートにおいて問題が生じる可能性がある。このため、書き込み電流パルスのオーバーシュートは、常時要求されるのが典型的である。高速な磁束反転を達成するための現在の解決策は、書き込みドライバ回路における電子装置を用いて書き込み電流のオーバーシュートを生じさせる、というものである。しかし、データレートが増加し電源電圧が低下するにつれ、書き込みドライバの電流駆動能力が制限されるため、電子部品の使用は、制限要因になる可能性がある。より高速な磁束反転を達成するための別のアプローチは、伝送線の反射を用いる。この固有の伝送線オーバーシュートのアプローチでは、書き込みドライバ回路からのオーバーシュート要求が低下する。

書き込み電流パルスのために最適なオーバーシュートを提供する特性インピーダンスを有する書き込みドライバから書き込みヘッドへの伝送線を有するＨＤＤが必要とされている。

本発明は、固有の書き込み電流のオーバーシュートを可能にする、磁気記録ディスクドライブにおける書き込みドライバと書き込みヘッドとの間の相互接続に関する。相互接続は、ＩＬＳと、書き込みドライバ回路をＩＬＳに接続する短い可撓ケーブルとを含む。相互接続は、書き込みドライバに接続された第１のセグメントが、不均一なインピーダンスレベルを有する多数のサブセグメントまたはセクションを有する、２セグメント伝送線である。書き込みドライバに接続された第１のセグメントのセクションは、短い可撓ケーブルであり、書き込みドライバのソースインピーダンスＺ_ＷＤよりも実質的に高いインピーダンスを有する。第１のセグメントの多数のセクションは、書き込みドライバの出力における寄生容量（相互接続の短い可撓ケーブルの高インピーダンスセクション）と、書き込みヘッド付近および書き込みヘッドにおける寄生容量とを平衡化する不均一なインピーダンス値を有する。第１のセグメントを構成するセクションの不均一なインピーダンス値は、Ｚ_ＷＤと実質的に整合する実効インピーダンスＺ_{０１−ｅｆｆ}を有する。伝送線の第２のセグメント（第１のセグメントと書き込みヘッドとの間のセグメント）は、単一のセグメントであってもよく、またはオプションで、Ｚ_{０１−ｅｆｆ}よりも実質的に小さい実効インピーダンスＺ_{０２−ｅｆｆ}を有する不均一なインピーダンス値を有する多数のセクションで構成してもよい。第１の伝送線セグメントのセクションについてのインピーダンスの個々の値は、各個々のセクションについての書き込み線またはトレースの幅を適正に設計することにより得ることができる。トレース幅を適正に設計することに加え、またはその代わりに、個々のインピーダンス値は、トレース厚を適正に設計することにより得ることができる。＋Ｗおよび−Ｗ信号のための書き込み線は、伝送線セクション上で交互配置されるのが好ましく、これにより、異なる伝送線セクションについて、交互配置を用いずに達成されるよりもはるかに広いインピーダンス範囲の実装が可能になる。

本発明の性質および利点をより深く理解するため、下記の詳細な説明を添付の図面とともに参照すべきである。

ハードディスクドライブのヘッド／ディスク組立体（ＨＤＡ）の上面図であり、従来技術による電気トレース相互接続アレイを有する一体型リードサスペンション（ＩＬＳ）を示す。 先行技術による読み書きチップとＩＬＳのジンバル部との間の４芯交互配置伝送線を示すＩＬＳおよび読み書きチップの平面図である。 図２ＡにおけるＩＬＳの断面２Ｂ−２Ｂを通る拡大断面図であり、その積層構成を示す。 図２ＡにおけるＩＬＳの断面２Ｃ−２Ｃを通る拡大断面図であり、ＩＬＳにおける窓または間隙を示す。 パッドへの＋Ｗおよび−Ｗ信号線の交互配置接続を有する端部を示すＩＬＳの一部の平面図である。 差分信号モードを表す概略図であり、先行技術による書き込みドライバ回路と書き込みヘッドとの間の特性インピーダンスＺ_０を有する伝送線を示す。 先行技術による第１のセグメントのインピーダンスが書き込みドライバのインピーダンスと整合した２セグメント伝送線のための書き込みドライバ回路と書き込みヘッドとの間の相互接続を示す概略図である。 図４の先行技術の相互接続についての時間関数としての正規化書き込み電流のグラフである。 先行技術による２セグメント伝送線についてのインピーダンスプロファイルのグラフであり、書き込みドライバのインピーダンスと整合した第１のセグメントのインピーダンスを示す。 本発明による書き込みドライバ回路と書き込みヘッドとの間の相互接続を示す概略図であり、多数のセクションを有する第１のセグメントを有する２セグメント伝送線を示す。 第１のセグメントにおいて５つの不均一な伝送線セクションを有する３５ｍｍ長伝送線についての、本発明による多セグメント伝送線についてのインピーダンスプロファイルのグラフである。 本発明による窓付き金属バックプレーン上の２つの伝送線セクション間のインターフェイスを示す。 本発明による２つの伝送線セグメント間の延長参照面（ＥＲＰ）における接続を示す概略図である。

図１は、ハードディスクドライブ１０のヘッド／ディスク組立体（ＨＤＡ）の上面図である。ハードディスクドライブ１０は、読み書きヘッド２９に接続された導電性トレースまたは線３２のアレイを有する一体型リードサスペンション（ＩＬＳ）３０または屈曲部を有する少なくとも１つの負荷ビーム組立体２０を有する。負荷ビーム組立体２０は、Ｅブロック２４に接続された剛性アーム２２に取り付けられている。ハードディスクドライブ１０は、ディスクのスタック（上部ディスク１６を含む）を支持するスピンドル１４を支持する剛性ベース１２を含む。スピンドル１４は、湾曲した矢印１７により示す方向にディスクを回転させるためのスピンドルモータ（不図示）により回転させられる。また、ハードディスクドライブ１０は、ピボット点４１において剛性ベース１２に回転可能に装着されたアクチュエータ組立体４０を含む。アクチュエータ組立体４０は、剛性ベース１２に固定された磁石組立体４２とボイスコイル４３とを含むボイスコイルモータ（ＶＣＭ）アクチュエータである。制御回路（不図示）により通電されると、ボイスコイル４３は移動し、それにより、Ｅブロック２４を取り付けられた剛性アーム２２および負荷ビーム組立体２０とともに回転させて、読み書きヘッド２９をディスク上のデータトラックに対して位置決めする。線３２のアレイは、一端において読み書きヘッド２９に接続されるとともに、その他端において、短い可撓性ケーブルを介して、Ｅブロック２４の側面に固定された電気モジュールまたはチップ５０に収容された読み書き回路に接続されている。チップ５０は、読み取り前置増幅器／書き込みドライバ回路を含む。

図２Ａは、チップ５０を読み書きヘッドと接続する伝送線を示すＩＬＳ３０およびチップ５０の平面図である。ＩＬＳ３０は、ジンバル部５１と可撓ケーブルパッド部５２との間の伝送線３１を含む。ＩＬＳ３０は、導電性基板、絶縁誘電体層、電気トレースまたは線のための導電性層、およびオプションの絶縁誘電体カバー層の３層で構成される積層体である。ジンバル部５１は、読み書きヘッド２９（図１）を収容するスライダ（不図示）を支持し、スライダ上のパッドに電気的に接続するためのパッド５５に至る導電性トレース５３を有する。ＩＬＳ３０は、ジンバル部５１上の導電性トレース５３に接続された電気的接続端部３４を有する。可撓ケーブルパッド部５２は、可撓ケーブル６０を介してチップ５０に電気的に接続された複数の電気的接続パッド（パッド５４、５６等）を有する。可撓ケーブル６０は、Ｅブロック２４（図１）の側面に装着されたチップ５０をＩＬＳ３０上のパッド（パッド５４、５６等）に接続する。図２Ａを単純化するため、それぞれ−Ｗおよび＋Ｗのリード線５８、５９のみを示す。ＩＬＳ３０は、可撓ケーブルパッド部５２上のパッド５４、５６に接続された電気的接続端部３６を有する。可撓ケーブルパッド部５２とジンバル部５１との間でＩＬＳ３０の本体に沿って、複数の交互配置された導電性トレースまたは線３２が互いに略平行に延在している。線３２は、チップ５０における書き込みドライバからジンバル部５１に接続されたスライダ上の書き込みヘッドへのＩＬＳ３０の伝送線３１の一部を形成する。チップ５０における書き込みドライバから書き込みヘッドへの伝送線の他の部分は、可撓ケーブル６０上の伝送線３７（具体的にはリード線５８、５９）である。

図２Ｂおよび図２Ｃは、第１の組の線７１、７３（＋Ｗ線）と第２の組の線７２、７４（−Ｗ線）としてグループ化された線３２のトレース相互接続アレイを示す伝送線３１の断面図である。線７１〜７４は、銅で形成されるのが典型的であり、交互配置された状態の差分書き込み信号（＋Ｗおよび−Ｗ）を搬送するものとして図示されている。また、ＩＬＳ３０は、チップ５０における読み取り前置増幅器を、ジンバル部５１に接続されたスライダ上の読み取りヘッドに接続する導電性トレースまたは線５７（図２Ａ）を含む。

図２Ｂは、図２Ａにおける伝送線３１の断面２Ｂ−２Ｂを通る拡大断面図であり、その積層構成を示す。伝送線３１は、略平面の支持部材６１、複数の４本の交互配置された導電性書き込みトレースまたは線（第１の組における線７１、７３および第２の組における線７２、７４等）、およびオプションの絶縁誘電体カバー層６６を含む。線７１〜７４は、交互配置された状態の差分書き込み信号（＋Ｗおよび−Ｗ）を搬送する。支持部材６１は、ステンレス鋼などの金属で形成されるのが典型的な導電性ベースまたは基板６２、およびポリイミドなどの誘電体材料で形成された線７１〜７４と基板６２との間の絶縁誘電体層６４を含む。基板６２は、厚さ約１８ミクロンであるのが典型的で、絶縁誘電体層６４は、厚さ約１０ミクロンであるのが典型的である。また、オプションの絶縁誘電体カバー層６６は、ポリイミドで、線７１〜７４の上部に約１５ミクロンの厚さに形成されるのが典型的である。書き込み線は、４本の交互配置された線に分割された状態で示しているが、書き込み線は、所望される特性インピーダンスレベルに到達するように５本以上の線（例えば８本の線）に分割することも可能である。

また、図２Ａに示すように、伝送線３１は、積層体の基板６２において複数の窓３３または間隙を含んでもよい。この様子を、図２Ａの断面２Ｃ−２Ｃの断面図である図２Ｃに示す。間隙においては、絶縁誘電体層６４の下方にステンレス鋼が存在しない。間隙により、導電性の基板６２により引き起こされる信号損失が低減される。交互配置された導電性トレース、導電性の基板６２、および窓３３または間隙により、伝送線３１の相互接続特性インピーダンスＺ_０のより幅広い調整が可能になる。

図２Ｄは、電気的接続端部３６およびパッド５４、５６への接続を示すＩＬＳ３０の一部の平面図である。この例では、伝送線が、４本の交互配置された線に分割された書き込み線を有する。パッド５４は、＋Ｗ信号に接続され、リード線８１を介して線７１および７３に直接接続されている。パッド５６は、−Ｗ信号に接続され、線７４にリード線８９を介して直接、次いで線７２にバイアを通じて接続されている。第１の組における線７１、７３および第２の組における線７２、７４は、交互配置され、絶縁誘電体層６４上で同一平面にあり、互いに略平行に延在している。図２Ｄにおいて、各信号は、＋Ｗおよび−Ｗ信号が図示のように交互配置された状態で２本の線に散開している。線の本数は、所望される特性インピーダンスレベルに到達するように、例えば図示の４から６、８、１０、１２...などに増加可能である。単一ソース接続のパッド５４および５６により、隣接する電気的相互接続への単純な２パッド接続が可能になり、単純な機械的接続が可能になる。空間的に許容される場合は、多数の交互配置されたパッドを用いることが可能である。

図３は、書き込みドライバ回路と書き込みヘッドとの間の相互接続を示す概略図である。書き込みドライバは、電圧Ｖ_{ｄｒｉｖｅ}で動作し、各々が抵抗Ｒ_ＷＤ／２を有する２つの抵抗器により表される抵抗Ｒ_ＷＤを有する。書き込みドライバ回路は、典型的には０．０１ＧＨｚから１．５ＧＨｚまでの、将来のより高データレートのハードディスクドライブシステムにおいてはそれ以上の関連する周波数成分を有する、広帯域信号を供給することが要求される。書き込みドライバ回路は、可撓ケーブル６０（図２Ａ）の伝送線３７に接続され、書き込みヘッドは、ＩＬＳ３０（図２Ａ）の伝送線３１に接続されている。現在のＨＤＤでは、書き込みヘッドへの書き込み電流パルスのブーストまたはオーバーシュートを用いて、ディスク媒体において精密な磁気的フットプリントを生じさせる。この精度は、低データレートおよび高データレートで要求される。典型的には、ヘッドおよび媒体における磁束密度反転が比較的遅いことが、より高いデータレートおよび領域密度性能を達成する上でのボトルネックである。高速な磁束反転を達成するための現在の解決策は、書き込みドライバ回路における電子装置を用いて書き込み電流のオーバーシュートを生じさせる、というものである。しかし、データレートが増加し電源電圧が低下するにつれ、電子部品の使用は、制限要因になる可能性がある。

より高速な磁束反転を達成するために提案された別のアプローチは、伝送線の反射を用いるもので、（非特許文献１）に説明されている。この固有の伝送線オーバーシュートのアプローチでは、書き込みドライバ回路からのオーバーシュート要求が低下する。書き込み電流パルスのオーバーシュートを達成する多セグメント伝送線が、ともにＨｉｔａｃｈｉに譲受された（特許文献１）および（特許文献２）に記載されている。要求されるオーバーシュートを達成するため、書き込みドライバに接続された第１のセグメントは、書き込みドライバのインピーダンスＺ_ＷＤに整合するインピーダンスＺ_０１を有することが要求され、第１のセグメントから書き込みヘッドに接続されたセグメントまでの各連続セグメントは、連続的に小さくなるインピーダンスを有することが要求される。図４は、（特許文献２）による２セグメント実施形態の書き込みドライバ回路と書き込みヘッドとの間の相互接続を示す概略図の例である。書き込みドライバは、電圧Ｖ_{ｄｒｉｖｅ}で動作し、各々が抵抗Ｒ_ＷＤ／２を有する２つの抵抗器により表される抵抗Ｒ_ＷＤを有し、書き込み電流Ｉ_ｗを書き込みヘッドに供給する。第１のセグメントのインピーダンスＺ_０１は、書き込みドライバのインピーダンスＺ_ＷＤと整合し、第２のセグメントのインピーダンスＺ_０２よりも大きく、第２のセグメントのインピーダンスＺ_０２は、負荷インピーダンスＺ_Ｌよりも大きい。図５は、図４の相互接続についての時間関数としての正規化書き込み電流のグラフを示す。書き込み電流パルスの開始における書き込み電流オーバーシュートは、公称書き込み電流、すなわちオーバーシュート終了後の書き込み電流の約３０％である。このオーバーシュートは、Ｚ_０１およびＺ_０２のインピーダンス不整合による伝送線の反射の結果である。オーバーシュートの持続時間は、設計により設定され、インピーダンスＺ_０２を有する相互接続の伝搬遅延時間により決定され、図４に示すように伝送線全体についての典型的な伝搬遅延時間τ_ｐｄ１が２００ｐｓのオーダであり、τ_ｐｄ２が１００ｐｓのオーダである場合、２τ_ｐｄ２である。この持続時間は、インピーダンスＺ_０２を有する第２のセグメントの長さをより短くし、インピーダンスＺ_０１を有する第１のセグメントの長さを増加させた場合、より短くなる。連続的な信号遷移が互いに干渉しないように、高データレートでは、より短いオーバーシュートの持続時間が望ましい。図６は、書き込みドライバと書き込みヘッドとの間の３５ｍｍ長伝送線についての、（特許文献２）による２セグメント伝送線についてのインピーダンスプロファイルのグラフである。要求されるオーバーシュートを達成するため、第１セグメントは、書き込みドライバのインピーダンスＲ_ＷＤ＝Ｚ_ＷＤと整合するインピーダンスＺ_０１を有し、第２のセグメントは、Ｚ_０１よりも小さくＺ_Ｌよりも大きいインピーダンスＺ_０２を有する。３つ以上のセグメントが存在する場合、図６のグラフは、一連の下降階段状になり、第２のセグメント以降の各連続セグメントは、直前のセグメントのインピーダンスよりも小さいインピーダンスを有する。

しかし、書き込みドライバおよび書き込みヘッドの伝送線への接続部における寄生容量（これらの接続におけるパッドおよびバイアに起因する）、および短い可撓ケーブル６０（図２Ａ）についてのコスト制約のため、（特許文献２）に記載の多セグメント伝送線のアプローチは、最適な解決策とはならない。本発明は、不均一なインピーダンスレベルを有する伝送線のサブセグメントまたはセクションの使用により固有の書き込み電流のブーストを発生させる多セグメント伝送線であって、書き込みドライバに接続するセクションは、Ｚ_ＷＤよりも実質的に高いインピーダンスを有する、伝送線を提供する。不均一なインピーダンス値を有する多数のセクションを有する伝送線セグメントにより、書き込みドライバの出力における寄生容量（相互接続の短い可撓ケーブル部の高インピーダンスセクション）と、書き込みヘッド付近および書き込みヘッドにおける寄生容量とが平衡化される。

図7は、本発明による書き込みドライバ回路と書き込みヘッドとの間の相互接続を示す概略図である。相互接続は、伝送線１００を介するものであり、かかる伝送線１００は、図２Ａの先行技術図に示す可撓ケーブルの伝送線（可撓ケーブル６０の伝送線３７等）およびＩＬＳの伝送線（ＩＬＳ３０の伝送線３１等）を含む。書き込みドライバは、電圧Ｖ_{ｄｒｉｖｅ}で動作し、各々が抵抗Ｒ_ＷＤ／２を有する２つの抵抗器により表される抵抗Ｒ_ＷＤを有し、寄生容量Ｃ_ｐａｒを有する。書き込みドライバは、伝送線１００に出力電圧Ｖ_ｏｕｔを供給し、書き込みヘッドに書き込み電流Ｉ_ｗを供給する。書き込みドライバと書き込みヘッドとの間の伝送線１００は、延長参照面（ＥＲＰ）において接続された２つのセグメント１１０および１２０を有する。セグメント１１０は、少なくとの２つのセクション、すなわち図７に示す３つのセクション１１０−１、１１０−２、および１１０−３で構成されている。第１のセクション１１０−１は、意図的にＺ_ＷＤと整合させずにＺ_ＷＤよりも実質的に大きくしたインピーダンスＺ_０１−１を有する（すなわち、Ｚ_０１−１はＺ_ＷＤよりも５０パーセント超大きい）。加えて、セグメント１１０における連続するセクションの各々は、Ｚ_０１−１よりも小さくても大きくてもよい独自のインピーダンス値を有する。セグメント１１０を構成するセクションの不均一なインピーダンス値は、Ｚ_ＷＤと実質的に整合する実効インピーダンスＺ_{０１−ｅｆｆ}を有する（すなわち、Ｚ_{０１−ｅｆｆ}はＺ_ＷＤと実質的に等しい（Ｚ_ＷＤの１０パーセント以内である））。セグメント１２０は、単一のセグメントであってもよく、またはオプションで、多数のセクションで構成してもよい。図７に示すセグメント１２０は、３つのセクション１２０−１、１２０−２、および１２０−３を有する。セグメント１２０におけるセクションの各々は、独自のインピーダンス値を有する。セグメント１２０を構成するセクションの不均一なインピーダンス値は、Ｚ_{０１−ｅｆｆ}よりも実質的に小さい実効インピーダンスＺ_{０２−ｅｆｆ}を有する（すなわち、Ｚ_{０２−ｅｆｆ}はＺ_{０１−ｅｆｆ}の約９０パーセントよりも小さい）。

Ｚ_{０１−ｅｆｆ}インピーダンスのセグメントは、Ｒ_ＷＤと同等、すなわちＲ_ＷＤの１０パーセント以内に設定しなければならない。上述のように、書き込みドライバのチップキャリアおよび短い可撓ケーブルからの固有の寄生容量により、Ｚ_ＷＤの高周波インピーダンス値が低下する。各インピーダンスセクションを通過するため、伝送線の出力インピーダンスは、Ｒ_ＷＤと同等に設定しなければならない。伝送線の出力インピーダンスについての基本式を数式１に示す。数式１について、Ｚｏｕｔ_Ｎは相互接続の最後の値Ｎにおける出力インピーダンスであり、相互接続のその直前の出力インピーダンス値はＺｏｕｔ_Ｎ−１であり、Ｚ_０Ｎ値は第Ｎのセクションの特性インピーダンスである。

式中、β＝位相定数、Ｌ＝インピーダンスＺ_０Ｎを有するセクションの長さである。数式１における式を用いて、Ｚ_{０１−ｅｆｆ}を有する第１のセグメントを構成するＮ個のセクションから鎖方程式を組み立てる。ＭＡＴＬＡＢなどのソフトウェアプログラムを用いて計算可能である。

インピーダンスプロファイルを決定する手段は、書き込みドライバそのものから開始可能である。数式１から、Ｚｏｕｔ_Ｎ−１がＺ_０Ｎと等しければ、方程式はＺｏｕｔ_Ｎ＝Ｚ_０Ｎと約分され、整合状態であることが分かる。Ｚｏｕｔ_Ｎ−１がＺ_０Ｎよりも小さい状態では、数式１は次の数式２に約分される。

式中、β＝位相定数、Ｌ＝Ｚ_０Ｎの長さ、τ_ｐｄ＝Ｚ_０１の伝搬遅延、およびω＝ラジアンを単位とする周波数である。

上述のように、書き込みドライバの出力における相互接続インピーダンスを増加させることで、実効出力インピーダンスＺｏｕｔをソースインピーダンスＺ_ＷＤと同等にする。不均一なインピーダンスレベルを生じさせるこの第１のステップは、書き込みドライバの寄生容量Ｃ_ｐａｒをオフセットさせるステップである。Ｚ_{０１−ｅｆｆ}を有する第１のセグメントの第１のセクションである可撓ケーブル部のインピーダンスは、Ｃ_ｐａｒでオフセット可能であり、数式１は、低出力インピーダンスＺ_ＷＤでは第１の部分をインダクタと見なす（Ｌ＝Ｚ_{０１−ｅｆｆ−１}τ_ｐｄ）ことが可能であることを示している。次に、数式３に示すように、インダクタンスおよび静電容量についての既知の伝送線式を用いる。

例えば、１ｐＦと等しいＣ_ｐａｒおよび４０ｐｓの伝搬遅延（τ_ｐｄ）について、Ｚ_{０１−ｅｆｆ−１}のインピーダンスレベルは、数式３および数式２を用いて、６０ΩのＲ_ＷＤで９０Ωである必要がある。インピーダンスレベルを計算するこの手段は、ソースから格子を形成するステップである。インピーダンスレベルを決定する代替の手段は、出力から格子を形成するステップである。この方法を用いて、延長参照平面（ＥＲＰ）における出力を、書き込みドライバの出力インピーダンスＲ_ＷＤの実部と同等になるように設定する。伝送線についての反射方程式から、およびＺｏｕｔ_Ｎの式を用いて、次式が決定される：

Γをゼロと等しくすることにより、ＥＲＰにおける出力インピーダンスは、Ｒ_ＷＤと同等になる。加えて、ソースおよび出力からの格子形成の組み合わせを用いることで解を決定可能である。図８は、第１のセグメントにおいて５つの不均一な伝送線セクションを有する３５ｍｍ長伝送線についての、本発明による多セグメント伝送線についてのインピーダンスプロファイルのグラフである。図８に示す例では、書き込みドライバの出力における寄生容量のためインピーダンスが増加し（Ｚ_０１−１およびＺ_０１−２）、次いでＺ_０１−１およびＺ_０１−２からの反射を補償するため、Ｒ_ＷＤに対して比較的低いインピーダンスのセクションＺ_０１−４が加えられている。Ｚ_０１−５のセクションは、Ｒ_ＷＤにより近いが、パッド５４および５６のレイアウトに固有であり、低インピーダンスのセクションＺ_０１−３が存在し、Ｚ_０１−５のセクションについて少し高いインピーダンス値を導く。これらの不均一なインピーダンスレベルの組み合わせにより、ＥＲＰにおける出力を、書き込みドライバの出力インピーダンスＲ_ＷＤ（Γ＝０）と同等になるように設定する。加えて、数式１および寄生容量は、周波数範囲に依存するため、インピーダンスのセクションについての最適なインピーダンス値を決定するように周波数範囲を設定可能である。

図８は、５つのセクションの各々についての長さおよびインピーダンス値を示す。書き込みドライバに接続された第１のセクションについてのインピーダンスＺ_０１−１は、約７０Ωであり、Ｚ_ＷＤについての５５Ωのインピーダンス値よりも実質的に大きい。この第１のセクションは、書き込みドライバをＩＬＳ上のパッドに接続する短い可撓ケーブルの伝送線全体であるのが好ましい。残りの４つのセクションＺ_０１−２〜Ｚ_０１−５の各々は、独自のインピーダンス値を有するが、実効インピーダンスＺ_{０１−ｅｆｆ}は、Ｒ_ＷＤと実質的に同等であるが、不均一なインピーダンス値で構成され、そのいくつかの値はＲ_ＷＤよりも実質的に大きい。また、図８は、セクションの各々が独自の長さを有することを示しているが、それらが実質的に同じ長さを有する場合、すなわち、すべての長さが互いの１０パーセント以内である場合も、本発明の範囲内である。

また、図８は、第２のセグメント１２０を構成する２つのセクションＺ_０２−１およびＺ_０２−２の各々についての長さおよびインピーダンス値を示す。実効インピーダンスＺ_{０２−ｅｆｆ}は、Ｚ_{０１−ｅｆｆ}よりも小さくＺ_Ｌよりも大きい４０Ωである。実効インピーダンスＺ_{０２−ｅｆｆ}も、数式１から計算可能で、この方程式は、入力インピーダンスについての式であり、数式５に変形され、第Ｎのセグメントが書き込みヘッドのインピーダンスを導く。

本発明の伝送線を設計する際、インピーダンスの個々の値（第１の伝送線セグメントのセクションについてのＺ_０１−１〜Ｚ_０１ーＮ等）は、各個々のセクションについてトレースの幅を適正に設計することにより得ることができる。この様子を図９に示し、かかる図は、トレース幅ｄ１を有するセクション１１０−１とトレース幅ｄ２を有するセクション１１０−２との間の典型的なインターフェイスを示す。トレース幅は、図９に示すように窓３３上で変化させてもよいし、ＩＬＳのステンレス鋼領域上で変化させてもよい。固定長セグメントのインピーダンスにおける変化は、そのトレース幅における変化の関数である。従って、１１０−２がｄ１よりも大きいｄ２を有する場合、Ｚ_０１−２はＺ_０１−１よりも小さい（Ｚ_０１−１およびＺ_０１−２はそれぞれ１１０−１および１１０−２を含む伝送線セクションの特性インピーダンス）。トレース幅を適正に設計することに加え、またはその代わりに、個々のインピーダンス値は、トレース厚を適正に設計することにより得てもよい。また、書き込みトレースの交互配置を用いることにより、異なる伝送線セクションについて、交互配置を用いずに達成されるよりもはるかに広いインピーダンス範囲の実装が可能になる。

図１０は、２つのセグメント１１０および１２０間の延長参照面（ＥＲＰ）における接続を示す概略図である。書き込みトレース１３１、１３２は、窓３３上でセグメント１１０における広い幅からセグメント１２０における狭い幅に少しテーパ化されている様子が図示されている。

本発明を好ましい実施形態を参照して特に図示し、説明したが、本発明の要旨を逸脱することなく形態および詳細における様々な変更を行ってもよいことが当業者には理解されよう。そのため、開示された発明は、例示的なものにすぎず、添付の請求項において特定される範囲にのみ限定されるものと考えられるべきである。

１０ ハードディスクドライブ
１２ 剛性ベース
１４ スピンドル
１６ ディスク
２０ 負荷ビーム組立体
２２ 剛性アーム
２４ Ｅブロック
２９ 読み書きヘッド
３０ 一体型リードサスペンション（ＩＬＳ）
３１、３７、１００ 伝送線
３２ 線
３３ 窓
３４、３６ 電気的接続端部
４０ アクチュエータ組立体
４１ ピボット点
４２ 磁石組立体
４３ ボイスコイル
５０ チップ
５１ ジンバル部
５２ 可撓ケーブルパッド部
５３、５７ 導電性トレース
５４、５５、５６ パッド
５８、５９ リード線
６０ 可撓ケーブル
６１ 支持部材
６２ 基板
６４ 絶縁誘電体層
６６ 絶縁誘電体カバー層
７１、７２、７３、７４ 線
８１、８９ リード線
１１０、１２０ セグメント
１１０−１、１１０−２、１１０−３、１２０−１、１２０−２、１２０−３ セクション
Ｃ_ｐａｒ 寄生容量
ｄ１、ｄ２ トレース幅
Ｉ_Ｗ 書き込み電流
Ｒ_ＷＤ 抵抗
Ｖ_{ｄｒｉｖｅ} 電圧
Ｖ_ｏｕｔ 出力電圧
Ｚ_０１、Ｚ_０２ インピーダンス
Ｚ_{０１−ｅｆｆ}、Ｚ_{０２−ｅｆｆ} 実効インピーダンス
Ｚ_Ｌ 負荷インピーダンス
Ｚｏｕｔ 出力インピーダンス
Ｚ_ＷＤ ソースインピーダンス

Claims (12)

1. ソースインピーダンスを有する書き込みドライバ回路と、負荷インピーダンスを有する誘導書き込みヘッドと、を有する磁気記録ディスクドライブであって、
   前記書き込みドライバ回路と前記誘導書き込みヘッドとを相互接続する、２つのセグメントを含む伝送線を有し、
   前記第１のセグメントは、前記書き込みドライバ回路を前記第２のセグメントに接続するとともに、前記ソースインピーダンスと実質的に整合する実効特性インピーダンスを有し、
   前記第２のセグメントは、前記第１のセグメントを前記誘導書き込みヘッドに接続し、
   前記第１のセグメントは、少なくとも２つの伝送線セクションを有し、
   前記第１の伝送線セクションは、前記書き込みドライバに接続されるとともに、前記ソースインピーダンスよりも大きい特性インピーダンスを有し、
   前記伝送線は、書き込み信号の正の成分のための導電性トレースを含む第１の組と、書き込み信号の負の成分のための導電性トレースを含む第２の組と、を備え、
   前記正の成分のための導電性トレースと、前記負の成分のための導電性トレースと、が交互配置されている、
   ことを特徴とする磁気記録ディスクドライブ。
2. 前記第１のセグメントの前記少なくとも２つの伝送線セクションは、実質的に同じ長さを有する、
   請求項１に記載の磁気記録ディスクドライブ。
3. 前記第１のセグメントの前記少なくとも２つの伝送線セクションは、異なる長さを有する、
   請求項１に記載の磁気記録ディスクドライブ。
4. 前記伝送線は複数の導電性トレースを備え、
   前記第１のセグメントの前記第１の伝送線セクションの前記導電性トレースの幅は、前記第１の伝送線セクションに接続された第２の伝送線セクションの前記導電性トレースの幅と異なる、
   請求項１に記載の磁気記録ディスクドライブ。
5. 前記第１のセグメントの前記各伝送線セクションの前記導電性トレースの幅は、前記各伝送線セクションに接続された伝送線セクションの前記導電性トレースの幅と異なる、
   請求項４に記載の磁気記録ディスクドライブ。
6. 前記第２のセグメントは、前記第１のセグメントの前記実効特性インピーダンスよりも小さく前記負荷インピーダンスよりも大きい実効特性インピーダンスを有する、
   請求項１に記載の磁気記録ディスクドライブ。
7. 前記第２のセグメントは、少なくとも２つの伝送線セクションを備える、
   請求項６に記載の磁気記録ディスクドライブ。
8. 前記第１のセグメントにおける出力インピーダンスは、前記書き込みドライバ回路の出力インピーダンスの実部と実質的に等しい、
   請求項１に記載の磁気記録ディスクドライブ。
9. ソースインピーダンスを有する書き込みドライバと、
   負荷インピーダンスを有する誘導書き込みヘッドと、
   前記書き込みドライバと前記誘導書き込みヘッドとを相互接続するとともに、前記書き込みドライバからの書き込み信号の正の成分のための導電性トレースを含む第１の組と、前記書き込みドライバからの書き込み信号の負の成分のための導電性トレースを含む第２の組と、を備える伝送線であって、前記正の成分のための導電性トレースと、前記負の成分のための導電性トレースと、が交互配置され、前記伝送線は、可撓ケーブル部および一体型リードサスペンション部をさらに備え、前記可撓ケーブル部は、前記書き込みドライバと前記一体型リードサスペンション部の第１の端部との間に接続され、前記一体型リードサスペンション部の第２の端部は、前記誘導書き込みヘッドに接続されている、伝送線と、
   を備え、
   前記伝送線は、少なくとも２つの伝送線セクションを有する第１のセグメントであって、前記第１の伝送線セクションは、前記可撓ケーブル部であるとともに、前記ソースインピーダンスよりも大きい特性インピーダンスを有する、第１のセグメントと、第２のセグメントとを有し、
   前記第１のセグメントは、前記ソースインピーダンスと実質的に整合する実効特性インピーダンスを有する、
   ことを特徴とする磁気記録ディスクドライブ。
10. 前記第１のセグメントの前記各伝送線セクションの前記導電性トレースの幅は、前記各伝送線セクションに接続された伝送線セクションの前記導電性トレースの幅と異なる、
    請求項９に記載の磁気記録ディスクドライブ。
11. 前記第２のセグメントは、前記第１のセグメントの前記実効特性インピーダンスよりも小さく、前記負荷インピーダンスよりも大きい実効特性インピーダンスを有する、
    請求項９に記載の磁気記録ディスクドライブ。
12. 前記第１のセグメントにおける出力インピーダンスは、前記ソースインピーダンスの実部と実質的に等しい、
    請求項９に記載の磁気記録ディスクドライブ。
    

Images