JP5664052B2 - グラフィック処理装置、及び、グラフィック処理プログラム - Google Patents
グラフィック処理装置、及び、グラフィック処理プログラム Download PDFInfo
- Publication number
- JP5664052B2 JP5664052B2 JP2010206860A JP2010206860A JP5664052B2 JP 5664052 B2 JP5664052 B2 JP 5664052B2 JP 2010206860 A JP2010206860 A JP 2010206860A JP 2010206860 A JP2010206860 A JP 2010206860A JP 5664052 B2 JP5664052 B2 JP 5664052B2
- Authority
- JP
- Japan
- Prior art keywords
- chunk
- polygon
- buffer
- pixel data
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Image Generation (AREA)
Description
前記N個のポリゴンのうち前記チャンクバッファに割り当てられたブロック内に位置するポリゴンの画素データを生成し前記チャンクバッファに書き込むチャンク生成部と、
前記チャンクバッファに書き込まれた前記画素データを前記フレームバッファに書き出すチャンク書き出し部とを有し、
前記チャンク割り当て部によるチャンクバッファ割り当て処理と、前記チャンク生成部による画素データの生成と書き込み処理と、前記チャンク書き出し部によるフレームバッファへの画素データの書き出し処理とを有する処理フェーズを、前記複数のポリゴンについて繰り返し実行する。
まず、ポリゴンのセットアップ処理が行われる。ポリゴンセットアップ部31は、最初の4個のポリゴンPG1〜4の頂点パラメータから描画パラメータを生成し(S11)、図5のように、ポリゴンパラメータバッファPB10にポリゴンPG1〜4の頂点パラメータ、及び描画パラメータを格納する(S12)。なお、まだ各ポリゴンの画素データが生成されていないため、ポリゴンパラメータバッファPB10におけるポリゴンPG1〜4のフラグは「未完了」である。
図13は、第2、3フェーズの描画処理におけるポリゴンパラメータバッファの一例を表す図である。同図のポリゴンパラメータバッファPB20は、第2フェーズの描画処理におけるポリゴンパラメータバッファであり、新たなポリゴンPG5〜8のパラメータがフラグ「未完了」で格納される。
第2フェーズが終了した時点で、この時、ポリゴンパラメータバッファ(図13のPB21)には、「未完了」のフラグを有する「ポリゴンPG6、8」が存在する(S23のYES)。そのため、ポリゴンセットアップ部31は、ポリゴンパラメータバッファPB21について、ポリゴンPG6、8のパラメータ(エントリー2、4)は残存させたまま、その他のエントリー1、3(131)に新たなポリゴンPG9,10のパラメータを格納する(S11、S12)。即ち、図13のポリゴンパラメータバッファPB30の通りである。
複数のブロックに分割されたフレームバッファに描画される複数のポリゴンのうち、N個を上限とするポリゴンが位置する前記ブロックを、M個を上限とするチャンクバッファに割り当てるチャンク割り当て部と、
前記N個のポリゴンのうち前記チャンクバッファに割り当てられたブロック内に位置するポリゴンの画素データを生成し前記チャンクバッファに書き込むチャンク生成部と、
前記チャンクバッファに書き込まれた前記画素データを前記フレームバッファに書き出すチャンク書き出し部とを有し、
前記チャンク割り当て部によるチャンクバッファ割り当て処理と、前記チャンク生成部による画素データの生成と書き込み処理と、前記チャンク書き出し部によるフレームバッファへの画素データの書き出し処理とを有する処理フェーズを、前記複数のポリゴンについて繰り返し実行することを特徴とするグラフィック処理装置。
付記1において、
前記チャンク生成部は、前記処理フェーズ毎に、前記チャンクバッファに割り当てられたブロックの画素データを前記フレームバッファから読み出して前記チャンクバッファに書き込み、前記読み出した画素データが書き込まれた前記チャンクバッファに、前記生成した画素データを書き込むことを特徴とするグラフィック処理装置。
付記1または2において、
前記グラフィック処理装置は、さらに、
前記処理フェーズ毎に、前記N個のポリゴンの頂点データに基づいて描画パラメータを生成しポリゴンパラメータバッファに書き込むポリゴンパラメータバッファ生成部を有し、
前記チャンク生成部は、前記ポリゴンパラメータバッファの前記描画パラメータに基づいて前記N個を上限とするポリゴンの画素データを生成することを特徴とするグラフィック処理装置。
付記3において、
前記ポリゴンパラメータバッファ生成部は、第1の処理フェーズにおいて、前記ポリゴンパラメータバッファに書き込んだ前記N個のポリゴンの描画パラメータのうち、前記画素データの生成が完了していないポリゴンの描画パラメータを、第1の処理フェーズに続く第2の処理フェーズにおいて前記ポリゴンパラメータバッファに残存させ、当該描画パラメータを残存させたポリゴンとあわせて前記N個のポリゴンの描画パラメータを生成し前記ポリゴンパラメータバッファに書き込むことを特徴とするグラフィック処理装置。
付記3または4において、
前記画素データはさらに奥行きを示す深度値を有し、
前記チャンク生成部は、前記生成した画素データの前記深度値が、前記フレームバッファから読み出した画素データの対応する画素の深度値よりも小さい場合に、当該生成した画素データを前記チャンクバッファに書き込むことを特徴とするグラフィック処理装置。
付記5において、
前記ポリゴンパラメータバッファの描画パラメータは識別情報に関連付けて格納され、
前記チャンク生成部は、さらに、前記ブロックの各画素について、当該ブロック内に位置するポリゴンのうち前記深度値が最も小さいポリゴンに対応付けられた前記ポリゴンパラメータバッファ内の前記識別情報をポリゴンパラメータ指示バッファに格納し、当該ポリゴンパラメータ指示バッファ内の識別情報に基づいて前記描画パラメータを参照して前記N個を上限とするポリゴンの画素データを生成することを特徴とするグラフィック処理装置。
付記4において、
前記チャンク割り当て部は、前記第1のフェーズにおいて、前記画素データの生成が完了していないポリゴンについて、当該生成が完了していない画素を示す座標情報を前記ポリゴンパラメータバッファに書き込み、
前記チャンク割り当て部は、前記第2のフェーズにおいて、前記画素データの生成が完了していないポリゴンについて、前記ポリゴンパラメータバッファ内の前記座標情報の示す前記画素が位置する前記ブロックを前記チャンクバッファに割り当てることを特徴とするグラフィック処理装置。
付記1乃至7のいずれかにおいて、
前記チャンク割り当て部は、前記N個を上限とするポリゴンを順次、当該ポリゴンが位置する前記ブロックを、前記ポリゴンがN個に達するかまたは前記チャンクバッファがM個に達するまで前記チャンクバッファに割り当てることを特徴とするグラフィック処理装置。
付記1または2において、
前記チャンクバッファは、前記フレームバッファよりもアクセス速度が速いことを特徴とすることを特徴とするグラフィック処理装置。
付記3において、
前記ポリゴンパラメータバッファは、前記フレームバッファよりもアクセス速度が速いことを特徴とすることを特徴とするグラフィック処理装置。
複数のブロックに分割されたフレームバッファに描画される複数のポリゴンのうち、N個を上限とするポリゴンが位置する前記ブロックを、M個を上限とするチャンクバッファに割り当てるチャンク割り当て工程と、
前記N個のポリゴンのうち前記チャンクバッファに割り当てられたブロック内に位置するポリゴンの画素データを生成し前記チャンクバッファに書き込むチャンク生成工程と、
前記チャンクバッファに書き込まれた前記画素データを前記フレームバッファに書き出すチャンク書き出し工程と、
を前記複数のポリゴンについて繰り返しコンピュータに実行させることを特徴とするコンピュータ読み取り可能なグラフィック処理プログラム。
付記11において、
前記チャンク生成工程は、前記処理フェーズ毎に、前記チャンクバッファに割り当てられたブロックの画素データを前記フレームバッファから読み出して前記チャンクバッファに書き込み、前記読み出した画素データが書き込まれた前記チャンクバッファに、前記生成した画素データを書き込むことを特徴とするグラフィック処理プログラム。
付記11または12において、さらに、
前記処理フェーズ毎に、前記N個のポリゴンの頂点データに基づいて描画パラメータを生成しポリゴンパラメータバッファに書き込むポリゴンパラメータバッファ生成工程を有し、
前記チャンク生成工程は、前記ポリゴンパラメータバッファの前記描画パラメータに基づいて前記N個を上限とするポリゴンの画素データを生成することを特徴とするグラフィック処理プログラム。
付記13において、
前記ポリゴンパラメータバッファ生成工程は、第1の処理フェーズにおいて、前記ポリゴンパラメータバッファに書き込んだ前記N個のポリゴンの描画パラメータのうち、前記画素データの生成が完了していないポリゴンの描画パラメータを、第1の処理フェーズに続く第2の処理フェーズにおいて前記ポリゴンパラメータバッファに残存させ、当該描画パラメータを残存させたポリゴンとあわせて前記N個のポリゴンの描画パラメータを生成し前記ポリゴンパラメータバッファに書き込むことを特徴とするグラフィック処理プログラム。
付記14において、
前記チャンク割り当て工程は、前記第1のフェーズにおいて、前記画素データの生成が完了していないポリゴンについて、当該生成が完了していない画素を示す座標情報を前記ポリゴンパラメータバッファに書き込み、
前記チャンク割り当て工程は、前記第2のフェーズにおいて、前記画素データの生成が完了していないポリゴンについて、前記ポリゴンパラメータバッファ内の前記座標情報の示す前記画素が位置する前記ブロックを前記チャンクバッファに割り当てることを特徴とするグラフィック処理プログラム。
付記11乃至15のいずれかにおいて、
前記チャンク割り当て工程は、前記N個を上限とするポリゴンを順次、当該ポリゴンが位置する前記ブロックを、前記ポリゴンがN個に達するかまたは前記チャンクバッファがM個に達するまで前記チャンクバッファに割り当てることを特徴とするグラフィック処理プログラム。
13:CPU、14:アプリケーションプログラム、15:メモリコントローラ、
16:グラフィクス・エンジン、17:ディスプレイ・エンジン
Claims (8)
- 複数のブロックに分割されたフレームバッファに描画される複数のポリゴンの頂点データに基づいて描画パラメータを生成しポリゴンパラメータバッファに書き込むポリゴンパラメータバッファ生成部と、
前記ブロックと同じサイズの複数のチャンクバッファと、
処理対象の前記ポリゴンが位置する前記ブロックを複数の前記チャンクバッファに順次割り当てる処理を、割り当てられた前記チャンクバッファの数がM(M≧2)個に達するか、前記ポリゴンの数がN(N≧2)個に達するまで繰り返し行うチャンク割り当て部と、
前記複数のチャンクバッファに割り当てられたブロック内に位置するポリゴンの画素データを生成し前記複数のチャンクバッファに書き込むチャンク生成部と、
前記複数のチャンクバッファに書き込まれた前記画素データを前記フレームバッファに書き出すチャンク書き出し部とを有し、
前記ポリゴンパラメータバッファ生成部による描画パラメータの生成と書き込み処理と、前記チャンク割り当て部によるチャンクバッファ割り当て処理と、前記チャンク生成部による画素データの生成と書き込み処理と、前記チャンク書き出し部によるフレームバッファへの画素データの書き出し処理とを有する処理フェーズを、前記複数のポリゴンについて繰り返し実行することを特徴とするグラフィック処理装置。 - 請求項1において、
前記チャンク生成部は、前記処理フェーズ毎に、前記複数のチャンクバッファに割り当てられたブロックの画素データを前記フレームバッファから読み出して前記複数のチャンクバッファに書き込み、前記読み出した画素データが書き込まれた前記複数のチャンクバッファに、前記生成した画素データを書き込むことを特徴とするグラフィック処理装置。 - 請求項1において、
前記ポリゴンパラメータバッファ生成部は、第1の処理フェーズにおいて、前記ポリゴンパラメータバッファに書き込んだ前記ポリゴンの描画パラメータのうち、前記画素データの生成が完了していないポリゴンの描画パラメータを、第1の処理フェーズに続く第2の処理フェーズにおいて前記ポリゴンパラメータバッファに残存させ、当該描画パラメータを残存させたポリゴンとあわせて前記ポリゴンの描画パラメータを生成し前記ポリゴンパラメータバッファに書き込むことを特徴とするグラフィック処理装置。 - 請求項1または3において、
前記画素データはさらに奥行きを示す深度値を有し、
前記チャンク生成部は、前記生成した画素データの前記深度値が、前記フレームバッファから読み出した画素データの対応する画素の深度値よりも小さい場合に、当該生成した画素データを前記チャンクバッファに書き込むことを特徴とするグラフィック処理装置。 - 請求項3において、
前記チャンク割り当て部は、前記第1のフェーズにおいて、前記画素データの生成が完了していないポリゴンについて、当該生成が完了していない画素を示す座標情報を前記ポリゴンパラメータバッファに書き込み、
前記チャンク割り当て部は、前記第2のフェーズにおいて、前記画素データの生成が完了していないポリゴンについて、前記ポリゴンパラメータバッファ内の前記座標情報の示す前記画素が位置する前記ブロックを前記チャンクバッファに割り当てることを特徴とするグラフィック処理装置。 - 請求項1または2において、
前記複数のチャンクバッファは、前記フレームバッファよりもアクセス速度が速いことを特徴とするグラフィック処理装置。 - 請求項1において、
前記ポリゴンパラメータバッファは、前記フレームバッファよりもアクセス速度が速いことを特徴とするグラフィック処理装置。 - 複数のブロックに分割されたフレームバッファに描画される複数のポリゴンの頂点データに基づいて描画パラメータを生成しポリゴンパラメータバッファに書き込むポリゴンパラメータバッファ生成工程と、
処理対象の前記ポリゴンが位置する前記ブロックを前記ブロックと同じサイズの複数のチャンクバッファに順次割り当てる処理を、割り当てられた前記チャンクバッファの数がM(M≧2)個に達するか、前記ポリゴンの数がN(N≧2)個に達するまで繰り返し行うチャンク割り当て工程と、
前記複数のチャンクバッファに割り当てられたブロック内に位置するポリゴンの画素データを生成し前記複数のチャンクバッファに書き込むチャンク生成工程と、
前記複数のチャンクバッファに書き込まれた前記画素データを前記フレームバッファに書き出すチャンク書き出し工程と、
を前記複数のポリゴンについて繰り返しコンピュータに実行させることを特徴とするコンピュータ読み取り可能なグラフィック処理プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010206860A JP5664052B2 (ja) | 2010-09-15 | 2010-09-15 | グラフィック処理装置、及び、グラフィック処理プログラム |
US13/170,404 US8780124B2 (en) | 2010-09-15 | 2011-06-28 | Graphic processing apparatus and computer-readable medium storing graphic processing program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010206860A JP5664052B2 (ja) | 2010-09-15 | 2010-09-15 | グラフィック処理装置、及び、グラフィック処理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012063922A JP2012063922A (ja) | 2012-03-29 |
JP5664052B2 true JP5664052B2 (ja) | 2015-02-04 |
Family
ID=45806253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010206860A Expired - Fee Related JP5664052B2 (ja) | 2010-09-15 | 2010-09-15 | グラフィック処理装置、及び、グラフィック処理プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8780124B2 (ja) |
JP (1) | JP5664052B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2497762B (en) * | 2011-12-20 | 2018-05-23 | Advanced Risc Mach Ltd | Intermediate value storage within a graphics processing apparatus |
WO2018105655A1 (ja) * | 2016-12-09 | 2018-06-14 | 株式会社ソニー・インタラクティブエンタテインメント | 画像処理装置、画像処理方法およびプログラム |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5990904A (en) | 1995-08-04 | 1999-11-23 | Microsoft Corporation | Method and system for merging pixel fragments in a graphics rendering system |
US5977977A (en) | 1995-08-04 | 1999-11-02 | Microsoft Corporation | Method and system for multi-pass rendering |
US6064393A (en) | 1995-08-04 | 2000-05-16 | Microsoft Corporation | Method for measuring the fidelity of warped image layer approximations in a real-time graphics rendering pipeline |
US6016150A (en) | 1995-08-04 | 2000-01-18 | Microsoft Corporation | Sprite compositor and method for performing lighting and shading operations using a compositor to combine factored image layers |
US6008820A (en) | 1995-08-04 | 1999-12-28 | Microsoft Corporation | Processor for controlling the display of rendered image layers and method for controlling same |
US5880737A (en) | 1995-08-04 | 1999-03-09 | Microsoft Corporation | Method and system for accessing texture data in environments with high latency in a graphics rendering system |
US5886701A (en) | 1995-08-04 | 1999-03-23 | Microsoft Corporation | Graphics rendering device and method for operating same |
US5999189A (en) | 1995-08-04 | 1999-12-07 | Microsoft Corporation | Image compression to reduce pixel and texture memory requirements in a real-time image generator |
US5870097A (en) | 1995-08-04 | 1999-02-09 | Microsoft Corporation | Method and system for improving shadowing in a graphics rendering system |
US5867166A (en) | 1995-08-04 | 1999-02-02 | Microsoft Corporation | Method and system for generating images using Gsprites |
US5864342A (en) | 1995-08-04 | 1999-01-26 | Microsoft Corporation | Method and system for rendering graphical objects to image chunks |
US5852443A (en) | 1995-08-04 | 1998-12-22 | Microsoft Corporation | Method and system for memory decomposition in a graphics rendering system |
CA2229027A1 (en) * | 1995-08-04 | 1997-02-20 | Microsoft Corporation | Method and system for rendering graphical objects to image chunks and combining image layers into a display image |
US5808617A (en) | 1995-08-04 | 1998-09-15 | Microsoft Corporation | Method and system for depth complexity reduction in a graphics rendering system |
US5949428A (en) | 1995-08-04 | 1999-09-07 | Microsoft Corporation | Method and apparatus for resolving pixel data in a graphics rendering system |
JPH09265549A (ja) * | 1996-03-28 | 1997-10-07 | Hitachi Ltd | 画像合成システム |
JP3409987B2 (ja) * | 1997-02-05 | 2003-05-26 | シャープ株式会社 | 3次元画像生成方法および装置とこの方法および装置を用いた3次元画像処理装置 |
US6366289B1 (en) * | 1998-07-17 | 2002-04-02 | Microsoft Corporation | Method and system for managing a display image in compressed and uncompressed blocks |
GB2343598B (en) | 1998-11-06 | 2003-03-19 | Videologic Ltd | Image processing apparatus |
AUPR212600A0 (en) * | 2000-12-18 | 2001-01-25 | Canon Kabushiki Kaisha | Efficient video coding |
JP3966832B2 (ja) * | 2003-04-28 | 2007-08-29 | 株式会社東芝 | 描画処理装置、及び、描画処理方法 |
GB0710795D0 (en) * | 2007-06-05 | 2007-07-18 | Arm Norway As | Method of and apparatus for processing graphics |
-
2010
- 2010-09-15 JP JP2010206860A patent/JP5664052B2/ja not_active Expired - Fee Related
-
2011
- 2011-06-28 US US13/170,404 patent/US8780124B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012063922A (ja) | 2012-03-29 |
US20120062578A1 (en) | 2012-03-15 |
US8780124B2 (en) | 2014-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9122646B2 (en) | Graphics processing systems | |
US7969444B1 (en) | Distributed rendering of texture data | |
JP5956770B2 (ja) | タイルベースのグラフィックスシステム及びこのようなシステムの動作方法 | |
JP5634104B2 (ja) | タイルベースのレンダリング装置および方法 | |
US9013479B2 (en) | Apparatus and method for tile-based rendering | |
JP5545555B2 (ja) | 三次元コンピュータ映像を発生するシステムのためのメモリマネージメントの改良 | |
KR102674513B1 (ko) | 그래픽 처리 | |
KR20150039495A (ko) | 이전 타일의 이미지를 이용하여 현재 프레임을 렌더링하는 방법 및 장치 | |
KR102545176B1 (ko) | 레지스터 관리 방법 및 장치 | |
US20150109314A1 (en) | Memory management system and method | |
GB2500284A (en) | Object list tile based computer graphics using modified primitives | |
US20070211070A1 (en) | Texture unit for multi processor environment | |
US20130265298A1 (en) | Graphic processing method and apparatus | |
JP2016085729A (ja) | キャッシュメモリ・システム及びその動作方法 | |
US10460502B2 (en) | Method and apparatus for rendering object using mipmap including plurality of textures | |
JP2002024851A (ja) | 相関データセットをコンピュータグラフィックス・システムのメモリに割り当てる方法 | |
JP5664052B2 (ja) | グラフィック処理装置、及び、グラフィック処理プログラム | |
US8040349B1 (en) | System and method for structuring an A-buffer | |
US8026912B1 (en) | System and method for structuring an A-buffer | |
JPH09179999A (ja) | 画像生成方法およびその装置 | |
US10019349B2 (en) | Cache memory and method of managing the same | |
JP4683384B2 (ja) | メモリ制御方法、グラフィックプロセッサおよび情報処理装置 | |
KR20090059800A (ko) | 폴리곤의 특징에 적응된 순서로 래스터화하는 래스터화엔진 및 3차원 그래픽스 시스템 | |
JP6801001B2 (ja) | 画像処理装置、画像処理方法およびプログラム | |
JP5719157B2 (ja) | グラフィック演算処理チップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5664052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |