JP5655844B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5655844B2 JP5655844B2 JP2012247939A JP2012247939A JP5655844B2 JP 5655844 B2 JP5655844 B2 JP 5655844B2 JP 2012247939 A JP2012247939 A JP 2012247939A JP 2012247939 A JP2012247939 A JP 2012247939A JP 5655844 B2 JP5655844 B2 JP 5655844B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- moisture
- semiconductor device
- protective groove
- resistant ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は一般に半導体装置に係り、特に耐湿リングを有する半導体装置およびその製造方法に関する。 The present invention generally relates to semiconductor devices, and more particularly to a semiconductor device having a moisture-resistant ring and a method for manufacturing the same.
一般に半導体装置の製造技術では、シリコンウェハなどの半導体基板上に半導体素子を多数、行列状に形成し、さらにかかる半導体基板をスクライブラインに沿って切断することにより、個々の半導体素子が形成された半導体チップを、半導体装置として得ている。 In general, in the manufacturing technology of a semiconductor device, a large number of semiconductor elements are formed in a matrix on a semiconductor substrate such as a silicon wafer, and each semiconductor element is formed by cutting the semiconductor substrate along a scribe line. A semiconductor chip is obtained as a semiconductor device.
このような半導体チップでは、その切断面において半導体装置を構成する半導体層や絶縁層、金属層などが露出されるため、かかる切断面を介した大気中の水分の半導体装置中への侵入を抑制するため、その周辺部に、半導体装置中の多層配線構造と同じ層構造の耐湿リングが形成されるのが一般的である。 In such a semiconductor chip, a semiconductor layer, an insulating layer, a metal layer, etc. constituting the semiconductor device are exposed at the cut surface, so that moisture in the atmosphere through the cut surface is prevented from entering the semiconductor device. Therefore, a moisture-resistant ring having the same layer structure as that of the multilayer wiring structure in the semiconductor device is generally formed around the periphery.
図1は、シリコン基板11上に形成された本発明の関連技術による半導体素子の一部を示す平面図、図2はかかる半導体素子の、耐湿リングを含む部分断面図を示す。 FIG. 1 is a plan view showing a part of a semiconductor device formed on a silicon substrate 11 according to the related art of the present invention, and FIG. 2 is a partial sectional view of the semiconductor device including a moisture-resistant ring.
図1を参照するに、シリコン基板11上には素子領域11A,11B,11C,11Dが、一点鎖線で示したスクライブラインにより画成されており、各々の素子領域11A,11B,11C,11Dは、耐湿リング12A,12B,12C,12Dの内側に、それぞれの半導体素子を構成する回路領域13を含んでいる。図示の例では、素子領域11Aに回路領域13が形成されているが、同様な回路領域は、他の素子領域11B〜11Dのいずれにも形成されている。
Referring to FIG. 1,
さらに図1の構成では、前記素子領域11A〜11Dの各々には、対応する耐湿リング12A〜12Dの外側で、かつ一点鎖線で示したスクライブラインの内側に、スクライブ時のクラック伝播を遮断するため、保護溝部14A〜14Dのいずれかが形成されている。
Further, in the configuration of FIG. 1, each of the element regions 11 </ b> A to 11 </ b> D is configured to block crack propagation during scribing outside the corresponding moisture-
そこで、図1の平面図において、前記一点鎖線で示したスクライブラインに沿ってシリコン基板11を切断することにより、個々の半導体装置が、半導体チップの形で分離される。 Therefore, in the plan view of FIG. 1, the individual semiconductor devices are separated in the form of semiconductor chips by cutting the silicon substrate 11 along the scribe lines shown by the one-dot chain line.
図2は、このようにして得られた半導体装置10の断面図を示す。
FIG. 2 shows a cross-sectional view of the
図2を参照するに、前記半導体素子10は、素子分離領域15Iおよびトランジスタ15Trが形成されたシリコン基板15上に形成されており、前記トランジスタ15TrはSiN膜17Aにより覆われており、前記シリコン基板15上には、前記トランジスタ15TrおよびSiN膜17Aを覆って、各々シリコン酸化膜よりなる層間絶縁膜16A,16B,・・・16Gを、間にシリコン窒化膜17B,17C・・・17Fを交互に挟んで積層した構成の多層配線構造が形成されている。
Referring to FIG. 2, the
図示の例では、前記層間絶縁膜16A中にはWなどよりなるビアパターン16aRが前記耐湿リング12Aに対応して、前記シリコン基板15の表面にコンタクトして連続的に形成されており、また前記回路領域13にビアプラグ16aが、前記トランジスタ15Trの拡散領域15a,15bを覆うシリサイド層15c,15dにコンタクトして形成されている。
In the illustrated example, a via pattern 16aR made of W or the like is continuously formed in contact with the surface of the
さらに前記層間絶縁膜16B中にはCuパターン16bRが前記耐湿リング12Aに対応して、前記ビアパターン16aRにコンタクトしてシングルダマシン法により、連続的に形成されており、また前記回路領域13にはCu配線パターン16bが、前記Wビアパターン16aRにコンタクトして、やはりシングルダマシン法により形成されている。
Further, in the interlayer
さらに前記層間絶縁膜16C中にはCuパターン16cRが前記耐湿リング12Aに対応して、その下の前記Cuパターン16bRにコンタクトしてシングルまたはデュアルダマシン法により連続的に形成されており、また前記回路領域13にはビアプラグを有するCu配線パターン16cが、前記Cu配線パターン16bにコンタクトして、やはりシングルまたはデュアルダマシン法により形成されている。
Further, in the interlayer
さらに前記層間絶縁膜16D中にはCuパターン16dRが前記耐湿リング12Aに対応して、その下の前記Cuパターン16cRにコンタクトして、シングルまたはデュアルダマシン法により連続的に形成されており、また前記回路領域13にはビアプラグを有するCu配線パターン16dが、前記Cu配線パターン16cにコンタクトして、やはりシングルまたはデュアルダマシン法により形成されている。
Further, in the interlayer
さらに前記層間絶縁膜16E中にはCuパターン16eRが前記耐湿リング12Aに対応して、その下の前記Cuパターン(図示せず)にコンタクトしてデュアルダマシン法により連続的に形成されており、また前記回路領域13にはビアプラグを有するCu配線パターン16eが、前記Cu配線パターン(図示せず)にコンタクトして、やはりデュアルダマシン法により形成されている。
Further, a Cu pattern 16eR corresponding to the moisture-
さらに前記層間絶縁膜16F中にはCuパターン16fRが前記耐湿リング12Aに対応して、その下の前記Cuパターン16eRにコンタクトしてデュアルダマシン法により連続的に形成されており、また前記回路領域13にはビアプラグを有するCu配線パターン16fRが、その下の対応するCu配線パターン16eにコンタクトして、やはりデュアルダマシン法により形成されている。
Further, in the interlayer
さらに前記層間絶縁膜16G中にはWパターン16gRが前記耐湿リング12Aに対応して、その下の前記Cuパターン16fRにコンタクトしてダマシン法により連続的に形成されており、また前記回路領域13にWビアプラグ16gが、前記Cu配線パターン16fにコンタクトして、やはりダマシン法により形成されている。
Further, in the interlayer
ここで、前記Cu配線パターン16b〜16fおよびCuパターン16bR〜16fRは、Taなどのバリアメタル膜により覆われており、また前記Wビアプラグ16a,16gおよびWパターン16aR,16gRは、TiNなどのバリア膜により覆われていることに注意すべきである。
Here, the
さらに前記層間絶縁膜16G上には、前記耐湿リングに対応してTi/TiN構造の密着膜により挟持されたAlパターン18Aが、前記Wパターン16gRにコンタクトして形成され、また前記ビアプラグ16g上に、同様な構造のパッド電極18Bが、前記ビアプラグ16gにコンタクトして形成されている。
Further, on the
さらに前記Alパターン18Aおよびパッド電極18Bは、前記層間絶縁膜16G上において高密度プラズマCVD法により堆積されたシリコン酸化膜18により覆われ、さらにその上に、SiN膜よりなるパッシベーション膜19が形成されている。前記パッシベーション膜19およびシリコン酸化膜18中には、前記パッド電極18Bを露出する開口部19Aが形成される。
Further, the
図2の構成では、矢印で示すように図中左側端部においてダイシングソーによるスクライブが行われるが、その際のクラック伝播を阻止するため、前記耐湿リングの外側には、先に図1で説明した保護溝部14Aが形成されている。
In the configuration of FIG. 2, scribing by a dicing saw is performed at the left end portion in the drawing as indicated by an arrow. In order to prevent crack propagation at that time, the outer side of the moisture-resistant ring is described with reference to FIG. The
一方、図2の構成の半導体装置では、図中左側端部が大気曝露されるため、図3に示すように、層間絶縁膜16A〜16Fのうち、耐湿リング12Aの外側の部分には水分が侵入するが、このような水分の、回路領域13への侵入は前記耐湿リング12が阻止しており、このため耐湿リング12の負荷が大きく、腐食しやすい問題を有している。耐湿リング12の一部に欠陥が発生すると、水分はその部分を伝って、半導体装置内部に侵入する。図3では、破線で囲んだ、耐湿リング12Aを構成するCuパターン16cRに、このような欠陥が生じている。
On the other hand, in the semiconductor device having the configuration shown in FIG. 2, since the left end portion in the drawing is exposed to the atmosphere, as shown in FIG. However, the moisture-
このような耐湿リング12の負荷の問題は、特に層間絶縁膜16A〜16Fとして、密度の低い低誘電率膜、いわゆるLow−K膜を使った場合に特に顕著となる。
Such a problem of the load on the moisture-
図4は、このような耐湿リングの負荷を軽減する、本発明の関連技術による半導体装置の構成を示す。ただし図5中、先に説明した部分には同一の参照符号を付し、説明を省略する。 FIG. 4 shows a configuration of a semiconductor device according to the related art of the present invention that reduces the load of such a moisture-resistant ring. However, in FIG. 5, the same reference numerals are given to the parts described above, and the description thereof is omitted.
図4を参照するに、図4の構成では、前記保護溝部14Aがシリコン基板15の表面まで到達するように深く形成され、さらにその表面を覆ってSiNパッシベーション膜19が連続して形成されている。
Referring to FIG. 4, in the configuration of FIG. 4, the
その結果、前記層間絶縁膜16A〜16F、および層間絶縁膜16Gは、それぞれの端部が連続してSiNパッシベーション膜により覆われており、前記耐湿リングへの負荷は実質的に軽減され、半導体装置の信頼性が向上すると期待される。
As a result, the end portions of the
しかし、前記図4の構造を形成しようとすると、層間絶縁膜16A〜16Gよりなる積層体中に深い溝14Aを形成する必要があり、特にレジストパターンをマスクにパターニングを行う場合、パターニング精度に問題が生じることがある。
However, if the structure shown in FIG. 4 is to be formed, it is necessary to form a
また前記SiNパッシベーション膜19は、応力を蓄積した膜であり、特に前記層間絶縁膜16A〜16Fが低誘電率膜である場合、密着力が低下し、剥離しやすい問題が生じる。
In addition, the SiN
かかるパッシベーション膜19を、高密度プラズマCVD法により形成されたシリコン酸化膜により形成することも考えられようが、特に前記層間絶縁膜16A〜16Fが有機系の低誘電率膜、あるいは有機基を多く含む低誘電率膜の場合、成膜時の酸素雰囲気により前記層間絶縁膜が侵食される恐れがあり、かかる手法を適用することは困難であると考えられる。
It may be considered that the
さらに図4の構成では、前記パッシベーション膜19が応力を蓄積したSiN膜より構成される場合、スクライブ時の破断が前記パッシベーション膜19を伝って、耐湿リング12Aより内側の回路領域13に到達し、半導体装置の信頼性を低下させる恐れがある。
Further, in the configuration of FIG. 4, when the
半導体装置は、活性素子が形成された素子領域を有する基板と、前記基板上に形成され、多層配線構造を含む積層体と、前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、前記保護溝部の底面の第1の部分及び前記保護溝部の前記素子領域側の第1の側壁面に連続して形成され、前記保護溝部の底面の第2の部分を露出し、前記保護溝部の前記素子領域とは反対側の第2の側壁面とは分離して位置する保護膜と、を有し、前記保護溝部の前記第1の側壁面と前記保護膜との間に形成され、SiとCを主成分とする界面膜を有する。
A semiconductor device includes a substrate having an element region in which an active element is formed, a laminate formed on the substrate and including a multilayer wiring structure, and continuously extending around the element region in the laminate. A moisture-resistant ring, a protective groove formed on the outside of the moisture-resistant ring in the laminated body, continuously along the moisture-resistant ring and reaching the surface of the substrate, and a first of the bottom surface of the protective groove A portion and a first side wall surface of the protective groove portion on the element region side, the second portion of the bottom surface of the protective groove portion is exposed, and the second portion of the protective groove portion opposite to the element region is exposed. the second sidewall surfaces have a, a protective layer disposed in isolation, the protection is formed between the protective film and the first side wall surface of the groove, interfacial film composed mainly of Si and C Have
他の側面によれば半導体装置の製造方法は、活性素子が形成された素子領域を有する基板上に、前記素子領域を囲んで位置する耐湿リングと多層配線構造とを含む積層体と、前記耐湿リングの外側の前記積層体に、前記耐湿リングを連続して囲み、前記基板に達する保護溝部を形成する工程と、前記保護溝部の側壁面上及び底面上に保護膜を形成する工程と、前記保護溝部に形成された前記保護膜の一部を除去して、前記基板を露出する工程と、を有する。 According to another aspect, a method for manufacturing a semiconductor device includes: a laminate including a moisture-resistant ring and a multilayer wiring structure positioned surrounding an element region on a substrate having an element region in which an active element is formed; A step of continuously enclosing the moisture-resistant ring in the laminate outside the ring and forming a protective groove reaching the substrate; a step of forming a protective film on a side wall surface and a bottom surface of the protective groove; and Removing a part of the protective film formed in the protective groove to expose the substrate.
本発明によれば、基板上に多層配線構造を構成する積層体を有する半導体装置において、耐湿リングの外側に、基板面に到達して形成される深い保護溝部を形成することにより、前記耐湿リング内側の半導体装置主要部をダイシング時のクラックから保護することができる。その際、かかる保護溝部の少なくとも内壁面を保護膜により覆うことにより、かかる保護溝部側壁面からの半導体素子中への水分の侵入を阻止することができる。 According to the present invention, in a semiconductor device having a stacked body that forms a multilayer wiring structure on a substrate, the moisture-resistant ring is formed by forming a deep protective groove portion that reaches the substrate surface outside the moisture-resistant ring. The inner semiconductor device main part can be protected from cracks during dicing. At this time, by covering at least the inner wall surface of the protective groove with a protective film, it is possible to prevent moisture from entering the semiconductor element from the side wall surface of the protective groove.
特にかかる多層配線構造が、低誘電率層間絶縁膜の積層により構成される場合、保護膜形成時に前記保護溝部側壁面において露出している層間絶縁膜端面が侵食される恐れがあるが、本発明によれば、かかる側壁面をSiとCを主成分とする界面膜により覆うことにより、かかる保護膜形成時の溝部側壁面の侵食の問題を回避することが可能となる。 In particular, when such a multilayer wiring structure is formed by stacking low dielectric constant interlayer insulating films, the end face of the interlayer insulating film exposed on the side wall surface of the protective groove may be eroded when the protective film is formed. According to this, by covering the side wall surface with the interface film containing Si and C as main components, it becomes possible to avoid the problem of the erosion of the groove side wall surface when the protective film is formed.
また本発明によれば、前記保護溝部を前記積層体中に形成する場合、前記積層体表面に形成された金属パターンをハードマスクとして保護溝部形成を行うことにより、シリコン基板表面に到達する深い溝部であっても、所望の保護溝部形成を安定して行うことができる。 According to the invention, when the protective groove is formed in the laminated body, the deep groove reaching the silicon substrate surface by forming the protective groove using the metal pattern formed on the laminated body surface as a hard mask. Even so, it is possible to stably form a desired protective groove.
さらに本発明によれば、前記保護膜を、前記保護溝部の外側側壁面あるいは保護溝部の外側において除去することにより、前記半導体装置をスクライブ工程により切り離す場合にも、クラックが、歪みを蓄積した保護膜を伝播して半導体装置内部に侵入するのが抑制され、半導体装置の製造歩留まりを向上させることが可能となる。 Furthermore, according to the present invention, even when the semiconductor device is separated by a scribing process by removing the protective film on the outer side wall surface of the protective groove or on the outer side of the protective groove, the crack is protected with accumulated distortion. Propagation of the film and intrusion into the semiconductor device is suppressed, and the manufacturing yield of the semiconductor device can be improved.
図5は、本発明の第1の実施形態による半導体装置20の構成を示す。
FIG. 5 shows a configuration of the
図5を参照するに、前記半導体装置20は、素子分離領域25Iおよびトランジスタ25Trが形成されたシリコン基板25上に形成されており、前記トランジスタ25TrはSiN膜27Aにより覆われており、前記シリコン基板25上には、前記トランジスタ15TrおよびSiN膜27Aを覆って、層間絶縁膜26A,26B,・・・,26Gを、間にSiNあるいはSiCよりなるエッチングストッパ膜27B,27C・・・27Fを交互に挟んで積層した構成の、多層配線構造を含む積層体が形成されている。
Referring to FIG. 5, the
図示の例では、前記層間絶縁膜26A中にはWなどよりなるビアパターン26aRが耐湿リング22Aに対応して、前記シリコン基板25の表面にコンタクトして連続的に形成されており、また前記耐湿リング22Aで囲まれた回路領域23に、ビアプラグ26aが、前記トランジスタ25Trの拡散領域25a,25bを覆うシリサイド層25c,25dにコンタクトして形成されている。
In the illustrated example, a via pattern 26aR made of W or the like is continuously formed in contact with the surface of the
さらに前記層間絶縁膜26B中にはCuパターン26bRが前記耐湿リング22Aに対応して、前記ビアパターン26aRにコンタクトしてシングルダマシン法により、連続的に形成されており、また前記回路領域23にはCu配線パターン26bが、前記Wビアパターン26aにコンタクトして、やはりシングルダマシン法により形成されている。
Further, in the
さらに前記層間絶縁膜26C中にはCuパターン26cRが前記耐湿リング22Aに対応して、その下の前記Cuパターン26bRにコンタクトしてデュアルダマシン法により連続的に形成されており、また前記回路領域23にはビアプラグを有するCu配線パターン26cが、前記Cu配線パターン26bにコンタクトして、やはりシングル又はデュアルダマシン法により形成されている。
Further, in the
さらに前記層間絶縁膜26D中にはCuパターン26dRが前記耐湿リング12Aに対応して、その下の前記Cuパターン26cRにコンタクトして、シングルまたはデュアルダマシン法により連続的に形成されており、また前記回路領域23にはビアプラグを有するCu配線パターン26dが、前記Cu配線パターン26cにコンタクトして、やはりデュアルダマシン法により形成されている。
Further, in the
さらに前記層間絶縁膜26E中にはCuパターン26eRが前記耐湿リング22Aに対応して、その下の前記Cuパターン(図示せず)にコンタクトしてデュアルダマシン法により連続的に形成されており、また前記回路領域23にはビアプラグを有するCu配線パターン26eが、前記Cu配線パターン(図示せず)にコンタクトして、やはりデュアルダマシン法により形成されている。
Further, a Cu pattern 26eR corresponding to the moisture-
さらに前記層間絶縁膜26F中にはCuパターン26fRが前記耐湿リング22Aに対応して、その下の前記Cuパターン26eRにコンタクトしてデュアルダマシン法により連続的に形成されており、また前記回路領域23にはビアプラグを有するCu配線パターン26fが、その下の対応するCu配線パターン26eにコンタクトして、やはりデュアルダマシン法により形成されている。
Further, in the
さらに前記層間絶縁膜26G中にはWパターン26gRが前記耐湿リング22Aに対応して、その下の前記Cuパターン26fRにコンタクトしてダマシン法により連続的に形成されており、また前記回路領域23にはWビアプラグ26gが、前記Cu配線パターン26fにコンタクトして、やはりダマシン法により形成されている。
Further, a W pattern 26gR corresponding to the moisture-
ここで、前記Cu配線パターン26b〜26fおよびCuパターン26bR〜26fRは、Ta膜あるいはTa/TaN積層膜などのバリアメタル膜により覆われており、また前記Wビアプラグ26a,26gおよびWパターン26aR,26gRは、TiNなどのバリア膜により覆われていることに注意すべきである。
Here, the
さらに前記層間絶縁膜26G上には、前記耐湿リングに対応してTi/TiN構造の密着膜により挟持されたAlパターン28Aが、前記Wパターン26gRにコンタクトして形成され、また前記ビアプラグ26g上に、同様な構造のパッド電極28Bが、前記ビアプラグ26gにコンタクトして形成されている。図示の例では、前記層間絶縁膜26Gは、シリコン酸化膜より形成されている。
Further, on the
さらに前記Alパターン28Aおよびパッド電極28Bは、前記層間絶縁膜26G上において高密度プラズマCVD法により堆積されたシリコン酸化膜28により覆われ、さらにその上に、SiN膜よりなるパッシベーション膜29が、例えばプラズマCVD法により形成されている。前記パッシベーション膜29およびシリコン酸化膜28中には、前記パッド電極28Bを露出する開口部29Aが形成される。
Further, the
前記層間絶縁膜26A〜26Fとしては、登録商標FlareやSiLKなどの名称で市販の炭化水素系絶縁膜、有機あるいは無機シロキサン膜、あるいはこれらの多孔質膜を使うことができる。これらの層間絶縁膜は、プラズマCVD法あるいは塗布法により形成できる。前記層間絶縁膜26A〜26Dは、例えば200〜400nm程度の膜厚に形成され、前記層間絶縁膜26E,26Fは、例えば400〜600nm程度の膜厚に形成される。
As the
その際、本実施形態では、前記積層体中、前記耐湿リング22Aの外側に、前記シリコン基板25の表面に到達する保護溝部24Aが、先の図1の保護溝部14Aと同様に、前記耐湿リング22Aに沿って連続的に形成されており、前記シリコン酸化膜28およびパッシベーション膜29は、かかる保護溝部24Aの内壁面、底面および外壁面を連続して覆っている。
At this time, in this embodiment, the
また前記保護溝部24Aは、前記層間絶縁膜26A〜26Gを積層した積層体を、レジストパターンをマスクとしたドライエッチングを、前記シリコン基板25の表面が露出するまで実行することにより、形成される。
Further, the
さらに本実施形態では、前記シリコン酸化膜28と前記保護溝部24Aの内壁面、底面および外壁面の間に、SiC界面膜28Iが、プラズマCVD法により、5〜200nmの膜厚に形成されている。
Furthermore, in this embodiment, a SiC interface film 28I is formed to a thickness of 5 to 200 nm by plasma CVD between the
かかる界面膜28Iを形成することにより、前記シリコン酸化膜28を前記保護溝部24Aの内壁面、底面および外壁面に形成する際に、前記内壁面あるいは外壁面に露出されている低誘電率層間絶縁膜26A〜26Fの損傷を抑制することができる。
By forming the interface film 28I, when the
なお前記界面膜28Iとしては、組成がSiCの膜に限定されることはなく、SiとCを主成分とする、例えばSiCH膜やSiOC膜、SiOCH膜などであっても、界面膜の成膜時に前記低誘電率層間絶縁膜26A〜26Fの損傷を抑制できるものであれば、使うことができる。
The interface film 28I is not limited to a film having a composition of SiC, and even if it is composed of Si and C as main components, for example, a SiCH film, a SiOC film, a SiOCH film, or the like, the interface film is formed. Any material that can suppress damage to the low dielectric constant
前記界面膜28IをSiC膜より形成する場合には、例えば原料としてテトラメチルシランを供給し、これを350〜400℃の基板温度においてプラズマ励起するプラズマCVD法により形成することができる。 When the interface film 28I is formed of a SiC film, for example, tetramethylsilane can be supplied as a raw material, and this can be formed by a plasma CVD method in which plasma excitation is performed at a substrate temperature of 350 to 400 ° C.
このように、本実施形態によれば、前記保護溝部24Aの表面、すなわち内側側壁面、底面および外側側壁面、に高密度プラズマCVD法により前記シリコン酸化膜28を形成するに先立って、前記保護溝部24Aの表面を界面膜28Iにより連続して覆うことにより、前記シリコン酸化膜28形成時における前記保護溝部24A表面の酸素ラジカルおよびイオンによる損傷が抑制される。前記界面膜28Iの形成は、酸素の少ない条件で行われるため、前記層間絶縁膜26A〜26Fの前記保護溝部24Aにおける露出端面の損傷は実質的に生じない。
Thus, according to the present embodiment, prior to forming the
また、かかるシリコン酸化膜28をSiNパッシベーション膜29の直下に形成することにより、応力を蓄積しやすいSiNパッシベーション膜29の剥離を抑制することが可能となる。
Further, by forming the
図示の例では、図中、左端がスクライブされており、端面が大気露出しているが、大気中の水分は主に前記保護溝部24Aにおいて前記SiNパッシベーション膜29により阻止され、耐湿リング22Aの負荷が大きく軽減される。
In the example shown in the figure, the left end is scribed and the end face is exposed to the atmosphere, but moisture in the atmosphere is mainly blocked by the
以下、図6A〜6Gを参照しながら、前記半導体装置20の製造工程を説明する。
Hereinafter, the manufacturing process of the
図6Aを参照するに、活性素子25Trが形成されたシリコン基板25上には、前記層間絶縁膜26A〜26Gを積層した積層体が形成されており、前記積層体中には、前記耐湿リング22Aに対応して、WあるいはCuパターン26aR〜26gRを積層した構造が形成され、最上部にAlパターン28Aが形成されている。また前記積層体中には、前記回路領域23中の多層配線構造に対応して、WあるいはCuパターン26a〜26gを積層した構造が形成され、図6Bの工程において、前記耐湿リング22Aの外側に、前記シリコン基板25を露出するように、保護溝部24Aが、CF系ガスおよびO2,Ar等の混合ガスをエッチングガスとしたドライエッチングにより、形成される。図6Bの工程において前記ドライエッチング工程は、前記積層体表面のうち、前記保護溝部24Aの形成領域を除き、レジストマスクにより保護した状態で実行される。
Referring to FIG. 6A, a laminated body in which the
前記図6Bの工程では、前記保護溝部24Aの形成に伴って前記層間絶縁膜26A〜26Fが前記保護溝部24Aにおいて大気曝露され、前記層間絶縁膜26A〜26Fは、スクライブ前の状態であるにもかかわらず、前記耐湿リング22Aの外側において吸湿するが、図6Cの工程において、前記図6Bの構造は脱水処理され、さらに前記図6Bの構造上に前記SiC膜28Iが、先に説明したプラズマCVD法により、先に説明した膜厚で形成される。前記SiC膜28Iの膜厚が5nm以下になると、前記SiC膜28Iの界面膜としての効果が得られず、また前記SiC膜28Iの膜厚が200nm以上になると、処理時間が不必要に長くなってしまう。
In the step of FIG. 6B, the
次に図6Dの工程において前記図6Cの構造上に、前記シリコン酸化膜28が、原料としてシランと酸素を使い、700W程度のプラズマパワーで400℃程度の基板温度において、4kW程度の基板バイアスを印加しながら、例えば1200〜1500nmの膜厚に形成され、さらに図6Eの工程において前記図6Dの構造上に、前記SiNパッシベーション膜29が、原料としてシランとアンモニアを使い、400℃程度の基板温度において750W程度のプラズマパワーで、500nmの膜厚に形成される。
Next, in the step of FIG. 6D, on the structure of FIG. 6C, the
さらに図6Fの工程において、前記SiNパッシベーション膜29中に、前記電極パッド28Bを露出する開口部29Aが形成される。
Further, in the step of FIG. 6F, an
さらに図6Fの工程の後、図1のスクライブラインに沿って前記シリコンウェハをスクライブすることにより、図5の半導体装置20が得られる。
Further, after the step of FIG. 6F, the
なお、前記SiNパッシベーション膜29に十分な密着性が得られる場合には、前記シリコン酸化膜28を前記保護溝部24Aを形成する前に成膜し、前記保護溝部24Aに対応して基板25に達する溝が形成された後、図7に示すようにSiNパッシベーション膜29を、前記保護溝部24Aにおいて直接に前記界面膜28Iに接して形成することも可能である。
[第2の実施形態]
次に本発明の第2の実施形態を、図8A〜8Cを参照しながら説明する。ただし図8A〜8C中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
If sufficient adhesion to the
[Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIGS. However, in FIGS. 8A to 8C, parts corresponding to the parts described above are denoted by the same reference numerals, and description thereof is omitted.
先の実施形態では、図6Bの工程において前記保護溝部24Aをドライエッチングにより形成するのに、レジストプロセスを使っていたが、このように深い保護溝部24Aを形成しようとすると、ドライエッチング時間が長くなり、特に層間絶縁膜の数が多い半導体装置では、レジストパターンが長時間のドライエッチングに耐えられなくなる問題が生じる。
In the previous embodiment, a resist process was used to form the
本実施形態は、このような多層配線構造中の層間絶縁膜の数が多く、前記保護溝部24Aの形成に長時間を要する場合を想定したものであり、図8Aに示すように、前記最上層のシリコン酸化膜26G上に、前記保護溝部24Aの形成領域を画成するように、Alパターン28Cおよび28Dを、前記Alパターン28Aおよび28Bと同時に、同一のマスクを使って形成し、かかるAlパターン28Cおよび28Dをハードマスクに、前記層間絶縁膜26A〜26Gの積層体を、前記パターン28Cおよび28Dの間においてドライエッチングし、前記保護溝部24Aを形成する。
In the present embodiment, it is assumed that the number of interlayer insulating films in such a multilayer wiring structure is large, and it takes a long time to form the
本実施形態では、次に図8Bの工程において前記図8Aの構造を脱水処理後、前記界面膜28Iを、先の図6Cの工程と同様にして形成し、さらに図8Cの工程において、前記パッシベーション膜29が、前記界面膜28I上に、先の図6Eの工程と同様にして形成される。なお図8Cは、さらに半導体装置がスクライブされた状態を示している。
In this embodiment, after the structure of FIG. 8A is dehydrated in the process of FIG. 8B, the interface film 28I is formed in the same manner as in the process of FIG. 6C, and in the process of FIG. 8C, the passivation is performed. A
かかる構成によれば、先にも説明したように前記保護溝部24Aが安定して形成され、例えば前記保護溝部24Aを形成するドライエッチングプロセスが側方に進行し、耐湿リング22Aを露出してしまうなどの問題を回避することができる。
According to such a configuration, as described above, the
図8A〜8Cでは、SiNパッシベーション膜29が前記界面膜28Iに直接に接している場合を説明したが、本実施形態はかかる特定の場合に限定されるものではなく、前記界面膜28IとSiNパッシベーション膜29の間に高密度プラズマCVD法により形成された、前記シリコン酸化膜28と同様なシリコン酸化膜が介在する場合についても、同様に有効である。
8A to 8C, the case where the
このように前記Alパターン28Cおよび28Dを形成しても、マスク枚数が増えることはなく、半導体装置の製造工程が複雑になることはない。
Thus, even if the
図9は、前記図8Aの一変形例を示す。 FIG. 9 shows a modification of FIG. 8A.
図9を参照するに、本実施形態では前記Alパターン28Aが図8(A)のAlパターン28Dを兼用しており、これにより、図9中、矢印Wで示すように、チップサイズを、図8(A)の場合に比べて減少させることができる。
Referring to FIG. 9, in the present embodiment, the
図10は、前記図8Aの別の変形例を示す。 FIG. 10 shows another modification of FIG. 8A.
図10を参照するに、本実施形態では、前記保護溝部24Aの外側に、CuあるいはWパターン26aP〜26bPの積層よりなる、前記耐湿リング22Aと同様な別の耐湿リング22Bが形成されており、前記Alパターン28Cが、前記耐湿リング22Bの最上部パターンとして形成されている。
Referring to FIG. 10, in the present embodiment, another moisture-resistant ring 22 </ b> B similar to the moisture-resistant ring 22 </ b> A is formed on the outside of the protective groove 24 </ b> A, and is formed of a stack of Cu or
かかる構成でも、前記Alパターン28Aおよび28Cをマスクとしてドライエッチングを行うことにより、前記保護溝部24Aの形状を正確に制御することが可能となる。
Even in such a configuration, the shape of the
このような別の耐湿リング22Bは、前記耐湿リング22Aと同時に形成でき、工程数が増加することはない。また、前記保護溝部24Aより外側に耐湿リングが存在することで、界面伝播するクラックは、かかる追加の耐湿リング構造により、その進行が抑制される。
[第3の実施形態]
図11は、本発明の第3の実施形態による半導体装置40の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
Such another moisture-
[Third Embodiment]
FIG. 11 shows a configuration of a
図11を参照するに、本実施形態では、前記SiNパッシベーション膜29が前記保護溝部24Aの内側側壁面および底面を直接に覆っているが、前記パッシベーション膜29のうち、前記溝部24Aの外側側壁面を覆う部分が、前記溝部24Aを形成するのに使われたマスクデータをスクライブライン方向にわずかにずらして形成したマスクパターンを使い、前記溝部24Aを形成するのと同様なドライエッチング工程を行うことにより、除去されている。またかかるドライエッチング工程の結果、図11の例では、前記保護溝部24Aの外側側壁面に、段部24aが形成されている。
Referring to FIG. 11, in this embodiment, the
かかる構成により、前記半導体装置をスクライブ工程により分離する際に、クラックが歪みを蓄積したSiNパッシベーション膜29を使って耐湿リング22A内側の回路領域に侵入するのが阻止される。
With this configuration, when the semiconductor device is separated by the scribing process, the cracks are prevented from entering the circuit region inside the moisture-
また、本実施形態では、前記保護溝部22AにおけるSiNパッシベーション膜29の除去工程を、前記パッド電極28Bを露出する開口部29Aの形成工程と同時に行うことにより、マスク枚数の増加を回避することができる。その場合、前記開口部29Aではエッチングは、前記パッド電極22Bが露出した時点で実質的に停止し、保護溝部24Aの外側側壁面においてのみ、エッチングがさらに進行する。
Further, in the present embodiment, an increase in the number of masks can be avoided by performing the step of removing the
図11の例では、前記層間絶縁膜26A〜26Fがシリコン酸化膜よりなり、前記SiNパッシベーション膜29が前記保護溝部24Aにおいて前記層間絶縁膜26A〜26Fと直接に接しているが、先に図5あるいは図7で説明したように、前記層間絶縁膜26A〜26Fが、SiO2よりも比誘電率が低い低誘電率膜である場合、前記保護溝部24Aにおいて前記SiNパッシベーション膜29と保護溝部表面の間にシリコン酸化膜28と界面膜28I、あるいは界面膜28Iを介在させるのが好ましい。
In the example of FIG. 11, the
図12は、前記図11の一変形例であり、前記保護溝部24Aの外側側壁面の一部に前記SiNパッシベーション膜が残留している場合を示す。
FIG. 12 is a modification of FIG. 11 and shows a case where the SiN passivation film remains on a part of the outer side wall surface of the
本実施形態は、このような場合をも含むものである。 The present embodiment includes such a case.
さらに図13は、前記図11の他の変形例であり、前記保護溝部24A外側の側壁面をエッチングする際に、SiNパッシベーション膜29の一部が残って突出部を形成した場合を示す。
Further, FIG. 13 shows another modification of FIG. 11 and shows a case where a part of the
本実施形態は、このような場合をも含むものである。
[第4の実施形態]
図14は、本発明の第4の実施形態による半導体装置60の構成を示す。
The present embodiment includes such a case.
[Fourth Embodiment]
FIG. 14 shows a configuration of a
図14を参照するに、本実施形態では、前記SiNパッシベーション膜29が前記保護溝部24Aの内側側壁面、底面および外側側壁面を連続して覆っており、前記層間絶縁膜26A〜26Gの積層体表面のうち、前記溝部24Aの外側において、開口部29Bが、前記開口部29Aと同時に、前記保護溝部24Aを囲むように連続的に形成されている。
Referring to FIG. 14, in the present embodiment, the
かかる構成により、前記半導体装置のスクライブ工程において前記SiNパッシベーション膜29にクラックが発生しても、クラック伝播は前記開口部29Bにより阻止され、耐湿リング22A内側の回路領域に侵入することがない。
With this configuration, even if a crack occurs in the
図14は、前記半導体装置がスクライブされる前の状態を示しているが、前記開口部29Bより、前記積層体のうち、前記保護溝部24A外側の部分に水分の侵入が生じているのがわかる。またこの部分は、スクライブ時にも大気曝露され、水分が侵入するが、前記保護溝部24Aの内側では、前記SiNパッシベーション膜29により、水分の侵入が阻止され、耐湿リング22Aの負荷が大きく軽減される。
FIG. 14 shows a state before the semiconductor device is scribed, and it can be seen from the opening 29B that moisture has penetrated into the stacked body on the outer side of the
図14の例では、前記層間絶縁膜26A〜26Fがシリコン酸化膜よりなり、前記SiNパッシベーション膜29が前記保護溝部24Aにおいて前記層間絶縁膜26A〜26Fと直接に接しているが、先に図5あるいは図7で説明したように、前記層間絶縁膜26A〜26Fが、SiO2よりも比誘電率が低い低誘電率膜である場合、前記溝部24Aにおいて前記SiNパッシベーション膜29と保護溝部表面の間にシリコン酸化膜28と界面膜28I、あるいは界面膜28Iを介在させるのが好ましい。
In the example of FIG. 14, the
図15は、前記図14の一変形例であり、前記積層体上に前記開口部29Cに対応してAlパターン28Eが、前記Alパターン28Aおよび28Bと同時に、前記保護溝部24Aを連続して囲むように形成されている。
FIG. 15 is a modification of FIG. 14, and an
本実施形態では、前記開口部29Cを形成する際に、該当部位に前記Alパターン28Eが形成されているため、前記開口部29Cを形成するドライエッチングがかかるAlパターン29Cで停止し、積層体内部に深く侵入することがない。
In the present embodiment, when the
また前記積層体のうち、前記保護溝部外側の部分は、スクライブ前の状態では水分の侵入が生じない。
[第5の実施形態]
図15は本発明の第5の実施形態による半導体装置80の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
Further, in the laminated body, moisture does not enter the portion outside the protective groove portion before scribing.
[Fifth Embodiment]
FIG. 15 shows a configuration of a
図15を参照するに、本実施形態では、シリコン基板25上に層間絶縁膜26A〜26Gの積層により形成された積層体中、前記耐湿リング22Aの外側に形成された保護溝部24Aが、SiNパッシベーション膜29により連続的に覆われており、さらにかかるパッシベーション膜29上に、前記保護溝部24Aを充填するように、水溶性樹脂等の樹脂層30が形成されている。
Referring to FIG. 15, in the present embodiment, in the laminated body formed by laminating
本実施形態では、かかる樹脂層30を形成した状態でシリコンウェハのスクライブを実行するため、クラックのエネルギがかかる樹脂層30により吸収され、回路部分23へのクラック伝播が抑制される。
In this embodiment, since the scribing of the silicon wafer is performed in a state where the
なおかかる樹脂層30は、図15の構成に限定されるものではなく、先に説明した全ての実施形態について適用可能である。
The
以上、本発明を好ましい実施形態について説明したが、本発明かかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。 As mentioned above, although this invention was demonstrated about preferable embodiment, it is not limited to this invention or this specific embodiment, A various deformation | transformation and change are possible within the summary described in the claim.
10,20,40,60 半導体装置
11A〜11D 素子領域
12A,12B,12C,12D,22A 耐湿リング
13,23 回路領域
14A,24A 保護溝部
15,25 半導体基板
15Tr,25Tr トランジスタ
15a,15b,25a,25b 拡散領域
15c,15d,25c,25d シリサイド層
16A,16B,16C,16D,16E,16F,16G,26A、26B,26C,26D,26E,26F 層間絶縁膜
16a,16b,16c,16d,16e,16f,16g,26a,26b,26c,26d,26e,26f 配線パターン、ビアプラグ
16aR,16bR,16cR,16dR,16eR,16fR,16gR,26aR,26bR,26cR,26dR,26eR,26fR 耐湿リングパターン
17A,17B,17C,17D,17E,17F,27A,27B,27C,27D,27E,27F エッチングストッパ膜
18,28 シリコン酸化膜
18A,28A,28C,29D,28E Alパターン
18B,28B Alパッド電極
19,29 SiNパッシベーション膜
10, 20, 40, 60
Claims (6)
前記基板上に形成され、多層配線構造を含む積層体と、
前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、
前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、
前記保護溝部の底面の第1の部分及び前記保護溝部の前記素子領域側の第1の側壁面に連続して形成され、前記保護溝部の底面の第2の部分を露出し、前記保護溝部の前記素子領域とは反対側の第2の側壁面とは分離して位置する保護膜と、
を有し、
前記保護溝部の前記第1の側壁面と前記保護膜との間に形成され、SiとCを主成分とする界面膜を有することを特徴とする半導体装置。 A substrate having an element region on which an active element is formed;
A laminate including a multilayer wiring structure formed on the substrate;
In the laminate, a moisture-resistant ring continuously extending around the element region;
In the laminate, a protective groove formed on the outside of the moisture-resistant ring, continuously along the moisture-resistant ring, and reaching the surface of the substrate;
The first portion of the bottom surface of the protective groove portion and the first side wall surface of the protective groove portion on the element region side are continuously formed, the second portion of the bottom surface of the protective groove portion is exposed, and the protective groove portion A protective film positioned separately from the second side wall surface opposite to the element region;
I have a,
A semiconductor device comprising an interface film mainly formed of Si and C, which is formed between the first sidewall surface of the protective groove and the protective film .
前記保護溝部の側壁面上及び底面上に保護膜を形成する工程と、
前記保護溝部に形成された前記保護膜の一部を除去して、前記基板を露出する工程と、
を有することを特徴とする半導体装置の製造方法。 On the substrate having an element region in which active elements are formed, a laminate including a moisture-resistant ring and a multilayer wiring structure positioned surrounding the element region, and the moisture-resistant ring on the laminate outside the moisture-resistant ring Forming a protective groove that continuously surrounds and reaches the substrate;
Forming a protective film on the side wall surface and the bottom surface of the protective groove portion;
Removing a part of the protective film formed in the protective groove and exposing the substrate;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012247939A JP5655844B2 (en) | 2012-11-09 | 2012-11-09 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012247939A JP5655844B2 (en) | 2012-11-09 | 2012-11-09 | Semiconductor device and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009508816A Division JP5365514B2 (en) | 2007-03-30 | 2007-03-30 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013030819A JP2013030819A (en) | 2013-02-07 |
JP5655844B2 true JP5655844B2 (en) | 2015-01-21 |
Family
ID=47787493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012247939A Expired - Fee Related JP5655844B2 (en) | 2012-11-09 | 2012-11-09 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5655844B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6098412B2 (en) * | 2013-07-23 | 2017-03-22 | 株式会社デンソー | Semiconductor device |
US10312207B2 (en) | 2017-07-14 | 2019-06-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Passivation scheme for pad openings and trenches |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335300A (en) * | 1992-05-27 | 1993-12-17 | Canon Inc | Semiconductor device |
TW293152B (en) * | 1995-07-28 | 1996-12-11 | Hitachi Ltd | Semiconductor integrated circuit device and fabricating method thereof |
JP2004134450A (en) * | 2002-10-08 | 2004-04-30 | Fujitsu Ltd | Semiconductor integrated circuit |
JP4434606B2 (en) * | 2003-03-27 | 2010-03-17 | 株式会社東芝 | Semiconductor device and method for manufacturing semiconductor device |
JP2005142262A (en) * | 2003-11-05 | 2005-06-02 | Toshiba Corp | Semiconductor device and manufacturing method therefor |
US7224060B2 (en) * | 2004-01-30 | 2007-05-29 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit with protective moat |
JP4675146B2 (en) * | 2005-05-10 | 2011-04-20 | パナソニック株式会社 | Semiconductor device |
JP2007012996A (en) * | 2005-07-01 | 2007-01-18 | Toshiba Corp | Semiconductor device |
-
2012
- 2012-11-09 JP JP2012247939A patent/JP5655844B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013030819A (en) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5365514B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5448304B2 (en) | Semiconductor device | |
US9640489B2 (en) | Seal ring structure with capacitor | |
JP4088120B2 (en) | Semiconductor device | |
US9105706B2 (en) | Semiconductor device fabrication method capable of scribing chips with high yield | |
US9287221B2 (en) | Method for forming crack stop structure | |
WO2011125928A1 (en) | Semiconductor device and method for manufacturing same | |
JP2009105269A (en) | Semiconductor apparatus, and method of manufacturing the same | |
JP2006005288A (en) | Semiconductor device | |
JP2009283858A (en) | Semiconductor device | |
JP2011233746A (en) | Semiconductor device and manufacturing method thereof | |
JP2012089668A (en) | Semiconductor device and method of manufacturing the same | |
JP4926918B2 (en) | Manufacturing method of semiconductor device | |
KR100732773B1 (en) | Methods for fabricating semiconductor device with preventing layer lifting between insulating layers | |
JP5655844B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5541345B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008140829A (en) | Semiconductor device and method for manufacturing the same | |
JP2012160547A (en) | Semiconductor device and manufacturing method of the same | |
JP5726989B2 (en) | Semiconductor device | |
JP2008041804A (en) | Semiconductor device and method for manufacturing the same | |
KR100808585B1 (en) | Method of manufacturing semiconductor device | |
JP4932944B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006269837A (en) | Semiconductor element assembly, semiconductor element manufacturing method, and semiconductor element | |
TW200839938A (en) | Semiconductor device | |
JP2006005213A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5655844 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |