JP5639356B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5639356B2 JP5639356B2 JP2009262521A JP2009262521A JP5639356B2 JP 5639356 B2 JP5639356 B2 JP 5639356B2 JP 2009262521 A JP2009262521 A JP 2009262521A JP 2009262521 A JP2009262521 A JP 2009262521A JP 5639356 B2 JP5639356 B2 JP 5639356B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- manufacturing
- metal layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
近年、半導体装置の高集積化を目的として、半導体装置における配線構造、電極パッド構造などの微細化に関する開発が行われている。そのため、プリント基板もより小型化かつ高密度化されている。通常、プリント基板はその表裏に配線が形成され、基板を貫通する貫通孔を介して両面の配線を電気的に接続している。この両面の配線を電気的に接続する貫通電極の形成方法として、特許文献1及び2には以下のことが記載されている。
In recent years, for the purpose of high integration of semiconductor devices, development related to miniaturization of wiring structures, electrode pad structures, and the like in semiconductor devices has been performed. For this reason, printed circuit boards are also made smaller and higher in density. Usually, wiring is formed on the front and back of a printed circuit board, and wirings on both sides are electrically connected through a through hole penetrating the board.
特許文献1には、スルホン酸系の硬化剤、バインダー、銅粉又は銅合金粉の一部を露出して表面が大略銀で被覆された導電粉及び有機溶剤を含有してなるスルーホール導体形成用導電ペーストを、電気回路をエッチングアウトした基材の全スルーホールに、塗布又は充填する技術が記載されている。 Patent Document 1 discloses the formation of a through-hole conductor comprising an organic solvent and a conductive powder whose surface is substantially covered with silver by exposing a part of a sulfonic acid-based curing agent, binder, copper powder or copper alloy powder. A technique for applying or filling the conductive paste for coating into all the through-holes of the base material etched out of the electric circuit is described.
特許文献2には、導電ペーストに含まれる金属材料がイオン化したときにその金属イオンを金属に還元可能な還元剤をスルーホール内壁にコーティングし、導電ペーストをスルーホールに充填硬化させてスルーホール接続を形成する技術が記載されている。
In
しかしながら、上記特許文献記載の技術では、貫通孔に充填された導電材料が酸化され、貫通電極の導電性が低下しやすかった。また、貫通孔の微細化により導電性材料の充填が十分でなく、貫通孔内にすき間が発生する場合があった。そのため良好な電気的接続がえられないという問題が生じた。 However, in the technique described in the above patent document, the conductive material filled in the through hole is oxidized, and the conductivity of the through electrode is likely to be lowered. In addition, due to the miniaturization of the through hole, the conductive material is not sufficiently filled, and a gap may be generated in the through hole. For this reason, there arises a problem that good electrical connection cannot be obtained.
本発明は上記事情に鑑みてなされたものであり、特にプリント基板に設けられる貫通電極に関し、基板の貫通孔の良好な電気的導通を得られる半導体装置の製造方法を提供する。 The present invention has been made in view of the above circumstances, and particularly relates to a through electrode provided on a printed circuit board, and provides a method for manufacturing a semiconductor device capable of obtaining good electrical conduction of a through hole of the board.
本発明によれば、
基板を貫通する貫通孔を形成する工程と、
前記貫通孔の開口部を覆うように、前記基板の裏面に第1金属層を設ける工程と、
前記貫通孔の内部に半田塊を配置する工程と、
前記貫通孔の開口部を覆うように、前記基板の表面に第2金属層を設ける工程と、
前記半田塊を溶融させることにより、前記半田塊と前記第1金属層及び前記半田塊と前記第2金属層とをそれぞれ電気的に接続する熱圧着工程と、
を含み、
前記熱圧着工程の前に、
前記熱圧着工程で前記半田塊と前記第1金属層及び前記第2金属層とがそれぞれ電気的に接続する領域に液状のフラックス活性樹脂を配置する工程を含むことを特徴とする半導体装置の製造方法が提供される。
According to the present invention,
Forming a through hole penetrating the substrate;
Providing a first metal layer on the back surface of the substrate so as to cover the opening of the through hole;
A step of disposing a solder lump inside the through hole;
Providing a second metal layer on the surface of the substrate so as to cover the opening of the through hole;
A thermocompression bonding step for electrically connecting the solder mass and the first metal layer and the solder mass and the second metal layer by melting the solder mass;
Including
Before the thermocompression bonding step,
A method of manufacturing a semiconductor device, comprising the step of disposing a liquid flux-active resin in a region where the solder lump and the first metal layer and the second metal layer are electrically connected to each other in the thermocompression bonding step. A method is provided.
本発明は、熱圧着工程で半田塊と第1金属層及び第2金属層とがそれぞれ電気的に接続する領域に液状のフラックス活性樹脂を配置する工程を含んでいる。またこのフラックス活性樹脂は、半田塊に形成される酸化膜を還元し、半田の表面張力を低下させ、半田の濡れを良くする作用を有するものである。そこで、本発明では、半田塊を液状のフラックス活性樹脂を介して第1金属層及び第2金属層に加熱圧着させることができるため、フラックス活性樹脂の作用により、第1金属層及び第2金属層と半田塊とのリフロー接続を良好にすることができる。したがって、基板の貫通孔の良好な電気的導通を得ることができる。 The present invention includes a step of disposing a liquid flux-active resin in regions where the solder lump, the first metal layer, and the second metal layer are electrically connected in the thermocompression bonding step. The flux-active resin has an action of reducing the oxide film formed on the solder lump, lowering the surface tension of the solder, and improving the wettability of the solder. Therefore, in the present invention, since the solder lump can be heat-pressed to the first metal layer and the second metal layer via the liquid flux active resin, the first metal layer and the second metal are caused by the action of the flux active resin. The reflow connection between the layer and the solder lump can be improved. Therefore, good electrical conduction of the through hole of the substrate can be obtained.
本発明によれば、基板の貫通孔の良好な電気的導通を得られる半導体装置の製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor device which can obtain the favorable electrical conduction of the through-hole of a board | substrate can be provided.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
(第1実施形態)
図1及び図2は、本発明の第1実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。
(First embodiment)
1 and 2 are process cross-sectional views illustrating an example of the manufacturing process of the semiconductor device according to the first embodiment of the present invention.
半導体装置100は、配線板15a、コア基板11、及び配線板15bがこの順に積層した構造を有している(図2(c)参照)。より詳細には、金属層14a(第1導体回路層)、プリプレグ13a(第1絶縁層)、コア基板11、プリプレグ13b(第2絶縁層)、及び金属層14b(第2導体回路層)がこの順に積層している。また、コア基板11を貫通する貫通孔31には、半田塊25および液状のフラックス活性樹脂16が埋め込まれている。
The
配線板15a、bは、プリプレグ13a、bの一方の面に金属層14a、bがそれぞれ形成された構成を備えている。配線板15a、b上であって、後述する貫通孔31と対向する領域には、プリプレグ13a、bは形成されておらず、金属層14a、bがそれぞれ露出している。これにより、金属層14a、bと貫通孔31内部の半田塊25とが電気的に接続できる。すなわち、配線板15a、bは、コア基板11の貫通孔31内に配置された半田塊25を介して電気的に接続できる。
The
本実施形態において、プリプレグ13a、bは、コア基板11と金属層14a、bとを接着する接着層として用いられる。また、プリプレグ13a、bは、例えば、ポリイミド樹脂、エポキシ樹脂、液晶ポリマーなどの樹脂を硬化させた絶縁材を用いて形成される。これにより、コア基板11と金属層14a、bとが絶縁できる。
In the present embodiment, the
金属層14a、bとしては、鉄、ニッケル、アルミ、ステンレス、銅などが用いられ、これらの中で、銅を用いることがより好ましい。
As the
本実施形態において、半田塊25の形状は球状である。これにより、上下左右の区別なく貫通孔31に埋設することができる。半田塊25の大きさは、貫通孔31の深さまたはコア基板11の厚み、貫通孔31の開口部の径等により適宜調整できる。
In the present embodiment, the shape of the
半田塊25は、コア21と、コア21を被覆する半田層22を有している。コア21は、熱変形しにくいものが好ましく、半田層22よりも融点が高くなっていればよい。例えば、コア21は、半田層22よりも融点が高い樹脂組成物を用いて形成されてもよい。これにより、半田リフロー時に溶融変形されないため、良好な接続を実現できる。またコア21は、導電性材料を含んでいてもよい。導電性材料としては、銅などが挙げられる。コア21に銅が含まれることにより、導電率を向上でき電気抵抗を下げることができる。
The
半田層22は、接続端子として機能する。半田層22の形成方法としては、例えば電解めっきを用いる方法等が挙げられる。半田層22の厚さ、組成などは適宜選択して用いることができる。
The
ここで、「被覆」とは、コア21の外表面の全面を覆うものに限定されず、未被覆の領域を有していてもよい。被覆の程度や度合いは適宜調整できる。 Here, “covering” is not limited to covering the entire outer surface of the core 21, and may have an uncovered region. The degree and degree of coating can be adjusted as appropriate.
液状のフラックス活性樹脂16は、常温で液体である。また、液状のフラックス活性樹脂16の常温での粘度は、0.1〜1,000Pa・sであることが好ましく、0.5〜500Pa・sであることが特に好ましい。液状のフラックス活性樹脂16の常温での粘度を前記範囲とすることで、貫通孔に液状のフラックス活性樹脂16を確実に充填することと、半田塊表面の酸化膜を確実に除去することを両立することができる。
The liquid flux
本実施形態における液状のフラックス活性樹脂16は、フラックス活性化合物を含有する。フラックス活性化合物とは、半田塊25の酸化膜を還元し、半田の表面張力を低下させ、半田の濡れを良くする作用を有するものをいう。また、液状のフラックス活性樹脂16は、主剤として、更に熱硬化性樹脂を含有することが好ましい。
The liquid flux
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、シアネート樹脂、ウレタン樹脂、ポリブタジエン樹脂、シリコーン樹脂、フェノール樹脂等公知の熱硬化性樹脂を適用することができるが、より好ましくはエポキシ樹脂である。貫通孔のすき間を埋めるため不純物、特にイオン性不純物が少ないものが好ましい。 As the thermosetting resin, for example, a known thermosetting resin such as an epoxy resin, a cyanate resin, a urethane resin, a polybutadiene resin, a silicone resin, or a phenol resin can be applied, and an epoxy resin is more preferable. In order to fill the gaps in the through holes, those having few impurities, particularly ionic impurities, are preferable.
エポキシ樹脂を用いる場合、エポキシ樹脂の種類として特に限定されず、例えば、ビスフェノールF型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、多官能型エポキシ樹脂等を用いることができるが、常温で液状のものが好ましい。常温で液状ではないものに関しては、既存の液状エポキシ樹脂にあらかじめ溶解させて使用するか、予め溶剤に溶かして使用することもできる。 When using an epoxy resin, the type of the epoxy resin is not particularly limited. For example, a bisphenol F type epoxy resin, a bisphenol A type epoxy resin, a naphthalene type epoxy resin, a biphenyl type epoxy resin, a polyfunctional type epoxy resin, or the like may be used. However, liquids at room temperature are preferred. Those which are not liquid at normal temperature can be used by dissolving in an existing liquid epoxy resin in advance, or by dissolving in a solvent in advance.
上記エポキシ樹脂の硬化剤としては、公知のものを用いることができ、例えば、酸無水物系硬化剤、アミン系硬化剤、フェノール樹脂系硬化剤等を用いることができる。エポキシ樹脂の硬化促進剤としては、公知のものを用いることができ、例えば、イミダゾール類、DBU、リン系触媒、金属アセチルアセトナートや金属ナフテン酸等の金属錯体等を用いることができる。また、特性を向上させるためにフィラーを添加することができる。その例としては、シリカ、炭酸カルシウム、アルミナ、窒化アルミ等が挙げられる。 As the curing agent for the epoxy resin, known ones can be used. For example, an acid anhydride curing agent, an amine curing agent, a phenol resin curing agent, or the like can be used. As the curing accelerator for the epoxy resin, known ones can be used. For example, imidazoles, DBU, phosphorus catalysts, metal complexes such as metal acetylacetonate and metal naphthenic acid, and the like can be used. In addition, a filler can be added to improve the characteristics. Examples thereof include silica, calcium carbonate, alumina, aluminum nitride and the like.
また、上記フラックス活性化合物としては、例えば有機カルボン酸類(ポリマー、モノマー含む)、ハイドロキノン、ナフトキノンのような還元作用を示す物質または該構造を有する化合物のことを示す。これらは主剤となる液状の熱硬化性樹脂100重量部に対し、10〜50重量部であることが好ましい。10重量部未満であると十分なフラックス活性が得られず、半田塊25の接合性が低下するという不具合が生じる可能性があり、50重量部を越えるとマイグレーションや耐湿劣化などにつながる可能性がある。
Examples of the flux active compound include substances having a reducing action such as organic carboxylic acids (including polymers and monomers), hydroquinone and naphthoquinone, and compounds having the structure. These are preferably 10 to 50 parts by weight with respect to 100 parts by weight of the liquid thermosetting resin as the main agent. If the amount is less than 10 parts by weight, a sufficient flux activity may not be obtained, and there is a possibility that the bondability of the
また、フラックス活性化合物は、例えば、エポキシ樹脂の硬化剤としての作用とフラックス作用の両方を有する物質であってもよい。より具体的には、1分子あたり少なくとも2個以上のフェノール性水酸基と1分子あたり少なくとも1個以上の芳香族カルボン酸を有する化合物であり、この様な化合物の例としては、例えば、ジヒドロキシ安息香酸、フェノールフタリン、ジヒドロキシナフトエ酸、無水メチルナジック酸等がある。 Further, the flux active compound may be, for example, a substance having both an action as a curing agent for epoxy resin and a flux action. More specifically, it is a compound having at least two phenolic hydroxyl groups per molecule and at least one aromatic carboxylic acid per molecule. Examples of such compounds include dihydroxybenzoic acid, for example. Phenol phthalin, dihydroxynaphthoic acid, methyl nadic anhydride, and the like.
さらに、液状のフラックス活性樹脂16は、フラックス活性化合物とは別の硬化剤をさらに含んでもよい。硬化剤としては、特に限定されるものではなく、フェノール類、アミン類、チオール類が挙げられる。特にエポキシ樹脂との反応性や硬化後の物性を考えた場合、フェノール類が好適に用いられる。
Further, the liquid flux
これらの原材料の他に必要に応じて、低応力剤、顔料、難燃剤、粘度調整剤、密着助剤等を添加することができる。 In addition to these raw materials, a low stress agent, a pigment, a flame retardant, a viscosity modifier, an adhesion aid and the like can be added as necessary.
液状のフラックス活性樹脂16に用いられる樹脂組成物の製造方法は、例えば、これらの原材料について所定の配合量を秤量し、3本ロールや混練機等を用いて、混合し、脱泡して製造できる。
The method for producing the resin composition used for the liquid flux-
次に図1及び図2を用いて、本実施形態における半導体装置の製造方法について説明する。 Next, a method for manufacturing a semiconductor device according to the present embodiment will be described with reference to FIGS.
本実施形態における半導体装置100の製造方法は、
コア基板11を貫通する貫通孔31を形成する工程と、
貫通孔31の開口部を覆うように、コア基板11の裏面に金属層14a(第1金属層)を設ける工程と、
貫通孔31の内部に、半田塊25を配置する工程と、
液状のフラックス活性樹脂16を貫通孔31の内部に充填して、半田塊25と金属層14a及び金属層14bとがそれぞれ電気的に接続する領域に液状のフラックス活性樹脂16を配置する工程と、
貫通孔31の開口部を覆うように、コア基板11の表面に金属層14b(第2金属層)を設ける工程と、
半田塊25を溶融させることにより、半田塊25と金属層14a、半田塊25と金属層14bとをそれぞれ電気的に接続する熱圧着工程と、
を含む。
以下、詳細に説明する。
The manufacturing method of the
Forming a through
Providing a
A step of disposing the
Filling the inside of the through-
Providing a
A thermocompression bonding step of electrically connecting the
including.
Details will be described below.
まず、図1(a)に示すように、コア基板11を準備する。
First, as shown in FIG. 1A, a
次に、図1(b)に示すように、例えば、エッチング、ドリル加工、レーザー加工などの方法により、コア基板11を貫通する貫通孔31を形成する。
Next, as illustrated in FIG. 1B, a through
続けて、貫通孔31の開口部を覆うように、コア基板11の裏面に配線板15aを設ける。より詳細には、図1(c)に示すように、プリプレグ13aを上側、金属層14a(第1金属層)を下側にして設置する。このとき、配線板15aと貫通孔31とが対向する領域には、プリプレグ13aは形成されておらず、金属層14aが露出している。これにより、後に説明する半田リフロー工程で、金属層14aと半田層22とが接続できる。
Subsequently, a
次に、図2(a)に示すように、貫通孔31の内部に、半田塊25を配置し、液状のフラックス活性樹脂16を充填する。液状のフラックス活性樹脂16の量は、半田塊25を液状のフラックス活性樹脂16と共に貫通孔31内に充填する際に液状のフラックス活性樹脂16が溢れ出さない量であることが好ましい。ただし、半田塊25と金属層14aとの間に必ず液状のフラックス活性樹脂16が介在する必要がある。これにより、半田塊25と金属層14aが電気的に接続する領域に液状のフラックス活性樹脂16が配置される。なお、液状のフラックス活性樹脂16及び半田塊25を充填する順番は、特に限定されない。
Next, as shown in FIG. 2A, a
次に、貫通孔31の開口部を覆うように、コア基板11の表面に配線板15bを設ける。より詳細には、図2(b)に示すように、コア基板11上に、金属層14b(第2金属層)を上側、プリプレグ13bを下側にして設置する。このとき、配線板15bと貫通孔31とが対向する領域には、プリプレグ13bは形成されておらず、金属層14bが露出している。これにより、後に説明する半田リフロー工程で、金属層14bと半田層22とが接続できる。また、半田塊25と金属層14bとの間に必ず液状のフラックス活性樹脂16が介在するように、配線板15bを設置する前に、さらに貫通孔31へ液状のフラックス活性樹脂16を充填してもよい。これにより、半田塊25と金属層14bが電気的に接続する領域に液状のフラックス活性樹脂16が配置される。
Next, the
続けて、リフロー炉にて加熱及び加圧することにより、半田塊25の半田層22と、配線板15aの金属層14aと配線板15bの金属層14bとを電気的に接続する。液状のフラックス活性樹脂16は、半田塊25の周囲及び貫通孔31内のすき間を埋め込むように広がる(図2(c)参照)。さらに、プリプレグ13a、bが溶融して貫通孔31の内部のすき間を埋めるように広がってもよい。また、コア21は、半田層22よりも溶融温度が高く半田リフロー時でも溶融されないため、半田塊25の熱変形を低減できる。
Subsequently, the
本実施形態の効果を説明する。
本発明は、熱圧着工程前に、コア基板11を貫通する貫通孔31の内部に、液状のフラックス活性樹脂16及び半田塊25を充填している。液状のフラックス活性樹脂16は、半田の酸化膜を還元し、半田の表面張力を低下させ、半田の濡れを良くする作用を有する。そのため、半田塊25を液状のフラックス活性樹脂16を介して金属層14a及び金属層14bに加熱圧着させることができるため、液状のフラックス活性樹脂16の作用により、金属層14a及び金属層14bと半田塊25とのリフロー接続を良好にすることができる。したがって、基板の貫通孔の良好な電気的導通を得ることができる。
The effect of this embodiment will be described.
In the present invention, the liquid flux
また、本発明において液状のフラックス活性樹脂16を用いることにより、貫通孔31内に液状のフラックス活性樹脂16を簡便にすき間なく充填できる。したがって、簡便な方法でコア基板11の貫通孔31の電気的導通を得ることができる。
Moreover, by using the liquid flux-
また、従来は貫通孔内に電解めっきを用いて導電性材料を埋め込むためにめっきシードとなる導体回路層が厚くなりバラツキが増大するといった問題があったが、本発明は電解めっき工程を必要としないため、薄く厚さの一定な銅箔(導体回路層)を使用できる。そのため、薄く厚さバラツキの小さい金属層14a、bを形成することが可能であり、精度の高い微細な回路パターニングが得られる。また、穴埋めされた絶縁材料の端面を塞ぐように形成される蓋めっきも不要となる為、薄型化と厚みバラツキの低減効果は一層顕著になる。
Further, conventionally, there has been a problem that the conductive circuit layer serving as a plating seed becomes thick and the variation increases because the conductive material is embedded in the through hole by electrolytic plating. However, the present invention requires an electrolytic plating process. Therefore, a thin and constant copper foil (conductor circuit layer) can be used. Therefore, it is possible to form the
本実施形態における半田塊25は、半田よりも融点が高いコア21を有するため、半田塊25の熱変形を抑制し、接続位置を固定することができる。これにより信頼性の高い半導体装置を得ることができる。
Since the
また、本実施形態において、プリプレグ13a、bとして絶縁材を用いてコア基板11と金属層14a、bとを絶縁することにより、コア基板11をメタルコア基板とすることができる。
Moreover, in this embodiment, the core board |
なお、上記第1実施形態では、熱圧着工程前に、液状のフラックス活性樹脂16を貫通孔31の内部に充填する例について説明したが、熱圧着工程前に、例えば、金属層14a、bの少なくとも一方の表面に液状のフラックス活性樹脂16を設けてもよい。例えば、金属層14a、bの表面であって、半田塊25と金属層14a、bとがそれぞれ電気的に接続する領域に、液状のフラックス活性樹脂16を塗布する。これにより、半田塊25は、液状のフラックス活性樹脂16を介して、金属層14a、bに加熱圧着されるため、良好な電気的接続が得られる。
In addition, although the said 1st Embodiment demonstrated the example which fills the liquid flux
なお、液状のフラックス活性樹脂16が配置される領域は、半田塊25と金属層14a、bとがそれぞれ電気的に接続する領域であればよく、配置の方法は特に限定されず適宜選択できる。またこれらの方法を適宜組合せてもよい。また、液状のフラックス活性樹脂16を配置する工程は、熱圧着工程の前であればよく、また複数であってもよい。
In addition, the area | region where the liquid flux
(第2実施形態)
図3は、本発明の第2実施形態に係る半導体装置の製造工程の一例を示す工程断面図である。
(Second Embodiment)
FIG. 3 is a process cross-sectional view showing an example of the manufacturing process of the semiconductor device according to the second embodiment of the present invention.
上記第1実施形態では、コア基板11の上下にプリプレグ13a、bを介して金属層14a、bが形成された例について説明したが、第2実施形態では、コア基板12は接着性を有しておりプリプレグ13a、bを有していない例である。その他の構成は、上記第1実施形態と同様であるため、説明は省略する。
In the first embodiment, the example in which the
本実施形態において、コア基板12は、熱可塑性樹脂または熱硬化性樹脂を用いて形成される。コア基板12として熱可塑性樹脂を用いた場合、溶融した樹脂が基板の凹凸に入り込み密着力が得られる。また、コア基板12として熱硬化性樹脂を用いた場合は、上記理由と共に金属との化学的結合力が付加されて密着力が得られる。これにより、接着層を設けることなく、コア基板12と金属層14a、bとを接着できる。
In the present embodiment, the
より具体的には、熱可塑性樹脂としては、例えば、液晶ポリマー(LCP)、ポリイミド(PI)、ポリエーテルエーテルケトン(PEEK)が挙げられる。また、熱硬化性樹脂としては、例えば、エポキシ、ポリイミド(PI)が挙げられる。 More specifically, examples of the thermoplastic resin include liquid crystal polymer (LCP), polyimide (PI), and polyetheretherketone (PEEK). Moreover, as a thermosetting resin, an epoxy and a polyimide (PI) are mentioned, for example.
半導体装置300は、上記半導体装置100と同様の製造方法で製造できるため図3を用いて、以下簡単に説明する。
Since the
上記図1(a)、(b)を用いて説明したのと同様にして、コア基板12に貫通孔31を形成する。
The through
続けて、図3(a)に示すようにして、貫通孔31の開口部を覆うように、コア基板12の裏面に金属層14aを設ける。
Subsequently, as shown in FIG. 3A, a
続けて、図2(a)を用いて説明したのと同様にして、貫通孔31の内部に、液状のフラックス活性樹脂16及び半田塊25を充填する。続けて、貫通孔31の開口部を覆うように、コア基板12の表面に金属層14bを設ける(図3(b))。
Subsequently, the liquid flux
次に、図3(c)に示すように、リフロー炉にて加熱及び加圧することにより、半田塊25と金属層14a、半田塊25と金属層14bとを電気的に接続する。
Next, as shown in FIG. 3C, the
本実施形態において、粘着性を有するコア基板12を用いているため、プリプレグ13a、bを形成する工程が省略できる。その他の効果は、上記実施形態と同様である。
In this embodiment, since the
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.
コア基板11、12が導電性を有する場合は、半田塊25とコア基板11、12との間が絶縁されてなければならない。たとえば、本実施形態において、半田塊25は、コア21と、コア21を被覆する半田層22を有している例について説明したが、半田層22の周囲にさらに樹脂層が形成されていてもよい。これにより、半田塊25とコア基板11、12との間の絶縁が保たれる。
When the
なお、この場合、半田層22の周囲の樹脂層には、フラックス活性化合物が含まれていなければならない。これにより、樹脂層が半田リフロー時に溶融して広がり、半田層22が露出して導通可能となるとともに、溶融した樹脂層により貫通孔31と半田塊25とのすき間を埋めることができる。また、露出した半田層22は、上記実施形態で説明したのと同様にして、金属層14a、bとリフロー接続できる。これにより、ボイドの発生をさらに抑制し、接続を良好にできる。
In this case, the resin layer around the
またこのような樹脂層としては、例えば、熱硬化性樹脂が好ましく、更には常温で液状のものが好ましい。より具体的には、エポキシ樹脂、シアネート樹脂、ウレタン樹脂、ポリブタジエン樹脂、シリコーン樹脂、フェノール樹脂等公知の熱硬化性樹脂を適用することができるが、より好ましくはエポキシ樹脂である。貫通孔31のすき間を埋めるため不純物、特にイオン性不純物が少ないものが好ましい。
Moreover, as such a resin layer, for example, a thermosetting resin is preferable, and a liquid layer at room temperature is preferable. More specifically, a known thermosetting resin such as an epoxy resin, a cyanate resin, a urethane resin, a polybutadiene resin, a silicone resin, or a phenol resin can be applied, and an epoxy resin is more preferable. In order to fill the gaps in the through
なお、このような樹脂層を形成する方法としては、例えば、基材上に半田層22付きコア21を載置し、これを転がしながら、溶剤に樹脂を溶解させたワニスをスプレーガンなどにより吹き付けることにより、半田層22の外表面に樹脂層を形成する方法が挙げられる。また、別の方法としては、例えば、基材上に、溶剤に樹脂を溶解させたワニスを塗布して、薄膜を形成し、この薄膜上に半田層22付きコア21を載置して転がすことにより、半田層22の外表面に付着させる方法がある。
In addition, as a method of forming such a resin layer, for example, the core 21 with the
また、コア基板11、12が導電性を有する場合、従来はメタルコア基板にスルーホール(貫通電極)よりも径大な貫通孔を設け、貫通孔に絶縁樹脂を充填し、絶縁樹脂に更に貫通孔を設けて導電性金属を充填することにより、メタルコア基板の貫通電極を形成していた。これに対し、本発明では、コア基板11、12に形成した貫通孔31に半田塊25を埋設するという簡便な方法で貫通孔の導通ができるため、貫通孔31同士の間隔を小さくできる。これにより、回路パターンのファイン化が可能となる。
When the
例えば、上記実施形態においては貫通孔31に埋め込まれた半田塊25が一つである場合について説明したが、半田塊25は複数でもよい。積み上げ方は特に限定されないが、例えば、図4に示すように、隣接した半田塊25の間に半田塊25を載せるようにして積み上げてもよく、図5に示すように、ほぼ同軸上に半田塊25を積み上げてもよい。
For example, in the above embodiment, the case where there is one
例えば、上記実施形態においては、貫通孔31が円筒状である場合について説明したが、図6に示すように、貫通孔は、下方に向かって幅が小さくなるテーパ形状を有していてもよい。この場合、貫通孔に半田塊25がより安定的に埋設される。
For example, in the above embodiment, the case where the through
上記実施形態においては、コア基板が単層である場合について説明したが、複数の半導体基板を用いて積層した多層配線構造としてもよい。
以下、本発明の参考形態の例を付記する。
<1>
基板を貫通する貫通孔を形成する工程と、
前記貫通孔の開口部を覆うように、前記基板の裏面に第1金属層を設ける工程と、
前記貫通孔の内部に半田塊を配置する工程と、
前記貫通孔の開口部を覆うように、前記基板の表面に第2金属層を設ける工程と、
前記半田塊を溶融させることにより、前記半田塊と前記第1金属層及び前記半田塊と前記第2金属層とをそれぞれ電気的に接続する熱圧着工程と、
を含み、
前記熱圧着工程の前に、
前記熱圧着工程で前記半田塊と前記第1金属層及び前記第2金属層とがそれぞれ電気的に接続する領域に液状のフラックス活性樹脂を配置する工程を含むことを特徴とする半導体装置の製造方法。
<2>
<1>に記載の半導体装置の製造方法において、
前記液状のフラックス活性樹脂は、前記貫通孔の内部に充填されることを特徴とする半導体装置の製造方法。
<3>
<1>または<2>に記載の半導体装置の製造方法において、
前記液状のフラックス活性樹脂は、前記第1金属層及び/または前記第2金属層の表面に設けられることを特徴とする半導体装置の製造方法。
<4>
<1>乃至<3>いずれかに記載の半導体装置の製造方法において、
前記半田塊は、半田からなる半田層と、前記半田層の外側を被覆する樹脂層と、を有し、
前記熱圧着する工程において、前記樹脂層が溶融することにより前記半田層が露出し、該半田層と前記第1金属層、該半田層と前記第2金属層とがそれぞれ電気的に接続することを特徴とする半導体装置の製造方法。
<5>
<1>乃至<4>いずれかに記載の半導体装置の製造方法において、
前記半田層は内部に半田よりも融点が高いコアを有することを特徴とする半導体装置の製造方法。
<6>
<5>に記載の半導体装置の製造方法において、
前記半田塊の前記コアは、銅を含むことを特徴とする半導体装置の製造方法。
<7>
<1>乃至<4>いずれかに記載の半導体装置の製造方法において、
前記半田塊の形状は、球状または柱状であることを特徴とする半導体装置の製造方法。
<8>
<1>乃至<7>いずれかに記載の半導体装置の製造方法において、
前記貫通孔は、下方に向かって幅が小さくなるテーパ形状を有することを特徴とする半導体装置の製造方法。
<9>
<1>乃至<7>いずれかに記載の半導体装置の製造方法において、
前記貫通孔の内部に複数の前記半田塊が積み上げられることを特徴とする半導体装置の製造方法。
In the above embodiment, the case where the core substrate is a single layer has been described. However, a multilayer wiring structure in which a plurality of semiconductor substrates are stacked may be used.
Hereinafter, examples of reference embodiments of the present invention will be additionally described.
<1>
Forming a through hole penetrating the substrate;
Providing a first metal layer on the back surface of the substrate so as to cover the opening of the through hole;
A step of disposing a solder lump inside the through hole;
Providing a second metal layer on the surface of the substrate so as to cover the opening of the through hole;
A thermocompression bonding step for electrically connecting the solder mass and the first metal layer and the solder mass and the second metal layer by melting the solder mass;
Including
Before the thermocompression bonding step,
A method of manufacturing a semiconductor device, comprising the step of disposing a liquid flux-active resin in a region where the solder lump and the first metal layer and the second metal layer are electrically connected to each other in the thermocompression bonding step. Method.
<2>
In the method for manufacturing a semiconductor device according to <1>,
The method of manufacturing a semiconductor device, wherein the liquid flux-active resin is filled in the through hole.
<3>
In the method for manufacturing a semiconductor device according to <1> or <2>,
The method of manufacturing a semiconductor device, wherein the liquid flux-active resin is provided on a surface of the first metal layer and / or the second metal layer.
<4>
In the method for manufacturing a semiconductor device according to any one of <1> to <3>,
The solder lump has a solder layer made of solder, and a resin layer covering the outside of the solder layer,
In the thermocompression bonding step, the solder layer is exposed by melting the resin layer, and the solder layer and the first metal layer are electrically connected to the solder layer and the second metal layer, respectively. A method of manufacturing a semiconductor device.
<5>
In the method for manufacturing a semiconductor device according to any one of <1> to <4>,
The method of manufacturing a semiconductor device, wherein the solder layer has a core having a melting point higher than that of solder.
<6>
In the method for manufacturing a semiconductor device according to <5>,
The method of manufacturing a semiconductor device, wherein the core of the solder block contains copper.
<7>
In the method for manufacturing a semiconductor device according to any one of <1> to <4>,
The method of manufacturing a semiconductor device, wherein the solder block has a spherical shape or a column shape.
<8>
In the method for manufacturing a semiconductor device according to any one of <1> to <7>,
The method of manufacturing a semiconductor device, wherein the through hole has a tapered shape whose width decreases downward.
<9>
In the method for manufacturing a semiconductor device according to any one of <1> to <7>,
A method of manufacturing a semiconductor device, wherein a plurality of the solder lumps are stacked inside the through hole.
11 コア基板
12 コア基板
13a プリプレグ
13b プリプレグ
14a 金属層
14b 金属層
15a 配線板
15b 配線板
16 フラックス活性樹脂
21 コア
22 半田層
25 半田塊
31 貫通孔
100 半導体装置
300 半導体装置
11
Claims (8)
前記貫通孔の開口部を覆うように、前記基板の裏面に第1金属層を設ける工程と、
前記貫通孔の内部に半田塊を配置する工程と、
前記貫通孔の開口部を覆うように、前記基板の表面に第2金属層を設ける工程と、
前記半田塊を溶融させることにより、前記半田塊と前記第1金属層及び前記半田塊と前記第2金属層とをそれぞれ電気的に接続する熱圧着工程と、
を含み、
前記熱圧着工程の前に、
前記熱圧着工程で前記半田塊と前記第1金属層及び前記第2金属層とがそれぞれ電気的に接続する領域に液状のフラックス活性樹脂を配置する工程を含み、
前記液状のフラックス活性樹脂を配置する前記工程において、前記液状のフラックス活性樹脂は、前記貫通孔の内部に充填され、
前記熱圧着工程において、前記液状のフラックス活性樹脂が前記半田塊の周囲及び前記貫通孔の隙間を埋めるように広がる
ことを特徴とする半導体装置の製造方法。 Forming a through hole penetrating a substrate made of a thermosetting resin ;
Providing a first metal layer on the back surface of the substrate so as to cover the opening of the through hole;
A step of disposing a solder lump inside the through hole;
Providing a second metal layer on the surface of the substrate so as to cover the opening of the through hole;
A thermocompression bonding step for electrically connecting the solder mass and the first metal layer and the solder mass and the second metal layer by melting the solder mass;
Including
Before the thermocompression bonding step,
Look including placing a liquid flux activity resin in a region where the said heat bonding the first metal layer and the solder mass in the process and the second metal layer is electrically connected,
In the step of disposing the liquid flux active resin, the liquid flux active resin is filled in the through hole,
The method of manufacturing a semiconductor device, wherein in the thermocompression bonding step, the liquid flux-active resin spreads so as to fill a space around the solder mass and the through hole .
前記液状のフラックス活性樹脂は、前記第1金属層及び/または前記第2金属層の表面に設けられることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1 ,
The method of manufacturing a semiconductor device, wherein the liquid flux-active resin is provided on a surface of the first metal layer and / or the second metal layer.
前記半田塊は、半田からなる半田層と、前記半田層の外側を被覆する樹脂層と、を有し、
前記熱圧着工程において、前記樹脂層が溶融することにより前記半田層が露出し、該半田層と前記第1金属層、該半田層と前記第2金属層とがそれぞれ電気的に接続することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1 or 2 ,
The solder lump has a solder layer made of solder, and a resin layer covering the outside of the solder layer,
In extent the thermal pressure starts, said resin layer is the solder layer is exposed by melting, said a solder layer a first metal layer, and said a solder layer a second metal layer is electrically connected A method of manufacturing a semiconductor device.
前記半田層は内部に半田よりも融点が高いコアを有することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 3 ,
The method of manufacturing a semiconductor device, wherein the solder layer has a core having a melting point higher than that of solder.
前記半田塊の前記コアは、銅を含むことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 4 ,
The method of manufacturing a semiconductor device, wherein the core of the solder block contains copper.
前記半田塊の形状は、球状または柱状であることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to any one of claims 1 to 5,
The method of manufacturing a semiconductor device, wherein the solder block has a spherical shape or a column shape.
前記貫通孔は、下方に向かって幅が小さくなるテーパ形状を有することを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to any one of claims 1 to 6,
The method of manufacturing a semiconductor device, wherein the through hole has a tapered shape whose width decreases downward.
前記貫通孔の内部に複数の前記半田塊が積み上げられることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to any one of claims 1 to 6,
A method of manufacturing a semiconductor device, wherein a plurality of the solder lumps are stacked inside the through hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009262521A JP5639356B2 (en) | 2009-11-18 | 2009-11-18 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009262521A JP5639356B2 (en) | 2009-11-18 | 2009-11-18 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011108858A JP2011108858A (en) | 2011-06-02 |
JP5639356B2 true JP5639356B2 (en) | 2014-12-10 |
Family
ID=44232021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009262521A Expired - Fee Related JP5639356B2 (en) | 2009-11-18 | 2009-11-18 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5639356B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9261177B2 (en) | 2011-06-30 | 2016-02-16 | Thyssenkrupp Presta Teccenter Ag | Camshaft with axially movable cam pack |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01105596A (en) * | 1987-10-19 | 1989-04-24 | Asahi Chem Ind Co Ltd | Manufacture of through hole circuit board |
JPH01106496A (en) * | 1987-10-20 | 1989-04-24 | Asahi Chem Ind Co Ltd | Manufacture of through-hole circuit board |
JPH09293968A (en) * | 1996-04-25 | 1997-11-11 | Kyocera Corp | Method of manufacturing multilayer wiring substrate |
JP2001077497A (en) * | 1999-09-01 | 2001-03-23 | Denso Corp | Printed board and manufacture thereof |
JP4314731B2 (en) * | 2000-08-02 | 2009-08-19 | カシオ計算機株式会社 | Manufacturing method of build-up circuit board |
JP2003093943A (en) * | 2001-09-26 | 2003-04-02 | Dainippon Screen Mfg Co Ltd | Apparatus and method for treating substrate |
JP4457879B2 (en) * | 2004-12-20 | 2010-04-28 | ソニー株式会社 | Method for manufacturing printed circuit board |
JP4508859B2 (en) * | 2004-12-24 | 2010-07-21 | 新光電気工業株式会社 | Manufacturing method of semiconductor substrate |
JP2006179833A (en) * | 2004-12-24 | 2006-07-06 | Fujikura Ltd | Wiring board and its manufacture |
JP4137112B2 (en) * | 2005-10-20 | 2008-08-20 | 日本テキサス・インスツルメンツ株式会社 | Manufacturing method of electronic parts |
JP5095952B2 (en) * | 2006-03-13 | 2012-12-12 | 富士通株式会社 | Multilayer wiring board and manufacturing method thereof |
-
2009
- 2009-11-18 JP JP2009262521A patent/JP5639356B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9261177B2 (en) | 2011-06-30 | 2016-02-16 | Thyssenkrupp Presta Teccenter Ag | Camshaft with axially movable cam pack |
US9273765B2 (en) | 2011-06-30 | 2016-03-01 | Thyssenkrupp Presta Teccenter Ag | Camshaft with an axially displaceable cam pack |
Also Published As
Publication number | Publication date |
---|---|
JP2011108858A (en) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP2008085089A (en) | Resin wiring board and semiconductor device | |
TW201405745A (en) | Package substrate, package structure and method for manufacturing package structure | |
KR20040100949A (en) | Method of manufacturing semiconductor package and method of manufacturing semiconductor device | |
KR20090124916A (en) | Method of making printed wiring board and electrically conductive binder | |
JP2009016377A (en) | Multilayer wiring board and multilayer wiring board manufacturing method | |
JP5397012B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2011014572A (en) | Method of manufacturing circuit board, and solder bump | |
US11075092B2 (en) | Multi-layer substrate | |
JP5705565B2 (en) | Mounting structure | |
JP5639356B2 (en) | Manufacturing method of semiconductor device | |
JP2005026573A (en) | Manufacturing method of module with built-in component | |
JP2008177619A (en) | Chip carrier, semiconductor device and method of manufacturing the chip carrier | |
JP5350099B2 (en) | Circuit board manufacturing method | |
KR100758188B1 (en) | Layered board and manufacturing method of the same, electronic apparatus having the layered board | |
JP2005072061A (en) | Wiring board and its manufacturing method | |
CN104640382B (en) | Composite substrate and rigid substrates | |
JP5479842B2 (en) | Bump forming method and wiring board | |
JP6062884B2 (en) | Component-embedded substrate, manufacturing method thereof, and mounting body | |
JP2011165996A (en) | Method of manufacturing semiconductor device | |
JP5516069B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
KR101003632B1 (en) | Printed circuit board and method for manufacturing the same | |
CN108305864A (en) | Novel terminal | |
JP2009267055A (en) | Mounting structure, wiring board, and method of manufacturing the same | |
TWI535350B (en) | Printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141024 |
|
LAPS | Cancellation because of no payment of annual fees |