JP5635370B2 - ナノシートトランスデューサ - Google Patents

ナノシートトランスデューサ Download PDF

Info

Publication number
JP5635370B2
JP5635370B2 JP2010248029A JP2010248029A JP5635370B2 JP 5635370 B2 JP5635370 B2 JP 5635370B2 JP 2010248029 A JP2010248029 A JP 2010248029A JP 2010248029 A JP2010248029 A JP 2010248029A JP 5635370 B2 JP5635370 B2 JP 5635370B2
Authority
JP
Japan
Prior art keywords
flexible electrode
layer
insulating layer
electrode
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010248029A
Other languages
English (en)
Other versions
JP2012096336A (ja
Inventor
中村 純
純 中村
前中 一介
一介 前中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyogo Prefectural Government
Japan Science and Technology Agency
Yamaha Corp
National Institute of Japan Science and Technology Agency
Original Assignee
Hyogo Prefectural Government
Japan Science and Technology Agency
Yamaha Corp
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyogo Prefectural Government, Japan Science and Technology Agency, Yamaha Corp, National Institute of Japan Science and Technology Agency filed Critical Hyogo Prefectural Government
Priority to JP2010248029A priority Critical patent/JP5635370B2/ja
Publication of JP2012096336A publication Critical patent/JP2012096336A/ja
Application granted granted Critical
Publication of JP5635370B2 publication Critical patent/JP5635370B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Micromachines (AREA)

Description

本発明は、シリコンからなる極めて薄いシート状の可撓電極を用いたトランスデューサに関する。
従来、MEMS(Micro Electro Mechanical Systems)技術を用いた微小なトランスデューサが知られている。特許文献1にはカーボンナノチューブを林立させ、加わる力に応じて変化するカーボンナノチューブ群の電気抵抗を検出することによって加速度、質量、角加速度、圧力等を検出する技術が開示されている。特許文献2には弾性薄膜によって基端が支持された微小な柱状剛体に加わる力を弾性薄膜に設けたピエゾ抵抗素子によって検出する技術が開示されている。特許文献3、4にはシリコン基板層上に支持されたダイヤフラムに設けた可撓電極と可撓電極に対向する固定電極とを備える静電容量型の音響トランスデューサが開示されている。
特開2006−119021号公報 特開平10−206202号公報 特開昭62−120200号公報 特開2005−323193号公報
特許文献1に記載されているようにカーボンナノチューブ同士が接触することによって生ずる電気抵抗の変化を利用して物理量を検出する場合、検出しようとする物理量とカーボンナノチューブ同士の接触の形態とが一対一に対応していることが必要となる。しかし、林立しているカーボンナノチューブ同士の接触形態は再現性が低いため、特許文献1に記載されている技術によって正確に物理量を検出することは困難であるという問題がある。
特許文献2に記載されているように微小な柱状剛体が受ける力に応じた弾性薄膜の変形を検出する場合、変形しやすく破損しにくい薄膜を設計することが要求される。しかし、感度を上げるために薄膜を変形しやすく破損しにくくしようとすれば、薄膜の面積を広げる必要があるため、小型化して製造コストを低減することが困難になるという問題がある。
特許文献3、4に記載されている音響トランスデューサーでは可撓電極が設けられるダイヤフラムの面積に応じて感度と音圧が決まることになる。したがって、感度または音圧を増大させようとすれば、大型化するとともに製造コストが増大するという問題がある。
本発明はこれらの問題に鑑みて創作されたものであって、静電容量型トランスデューサーの製造コストを抑制しつつ感度を高めることを目的の1つとする。
(1)上記目的を達成するためのナノシートトランスデューサは、基板層と、前記基板層に積層された絶縁層と、前記絶縁層に積層されたシリコン層とを含むダイを備え、支持部と、前記支持部に少なくとも一辺が結合し前記基板層の主面と垂直である厚さ1μm未満のシート状の可撓電極と、前記基板層の主面と平行な方向において前記可撓電極と対向し前記基板層の主面と垂直な側面を有する固定電極とが前記シリコン層によって形成され、前記支持部と前記固定電極とが前記絶縁層によって前記基板層に結合され、前記可撓電極と前記基板層との間には前記絶縁層に対応する空隙が形成されている。
シリコンから可撓電極を構成する場合、可撓電極が薄くなるほど曲げ強度が高くなる。本発明によると、可撓電極は厚さが1μm未満と極めて薄いため、曲げ強度が高い。また基板層の主面に対して垂直なシート状の可撓電極は、可撓電極の主面からの高さを高くすることにより面積を広くできる。この可撓電極と対向する固定電極の側面も主面からの高さを高くすることにより面積を広くできる。このため本発明によると、同一サイズのシリコンウエハから製造できるトランスデューサーの数を変えずに出力や感度を高めることができる。また可撓電極は厚さが1μm未満と極めて薄いため、"たわみ量/力"で表される係数が大きく、曲げ強度が高い。すなわち本発明によると、出力や感度が高く、強度も高く、かつ安価な静電容量型トランスデューサーを実現することができる。
(2)上記目的を達成するためのナノシートトランスデューサにおいて、前記可撓電極は、短辺が前記支持部に結合している矩形でもよい。
可撓電極をその短辺が支持部に結合する矩形にすると、長辺が基板層の主面と平行に伸びることになる。これにより長辺に沿って可撓電極を撓ませることができるため、短辺に沿って可撓電極を撓ませる場合に比べて可撓電極の変位を大きくすることができる。したがって、出力や感度を高めることができる。
(3)上記目的を達成するためのナノシートトランスデューサにおいて、前記可撓電極は、曲がったシート状であって、対向する二辺が前記支持部と結合していてもよい。
可撓電極の対向する二辺を支持部と結合すると、一辺を支持部と結合する場合に比べて可撓電極の共振周波数を高くすることができる。また可撓電極の対向する二辺を支持部と結合しても、可撓電極が曲がったシート状であれば、比較的小さな力で可撓電極を変形させることができる。
(4)上記目的を達成するためのナノシートトランスデューサの製造方法は、基板層と、前記基板層に積層された絶縁層と、前記絶縁層に積層されたシリコン層とを含む積層体を準備する工程と、最小幅1μm以上の領域を保護する保護膜を前記シリコン層の主面に形成する工程と、前記シリコン層の前記保護膜から露出している領域を、前記絶縁層が露出するまで垂直方向にエッチングすることによって直柱体を形成する工程と、前記直柱体の内部に酸化されずに残る直柱体領域の横断面最小幅が1μm未満になるまで前記シリコン層を熱酸化する工程と、前記シリコン層に形成された酸化膜を除去することによって前記直柱体領域からなる前記支持部と前記可撓電極と前記固定電極とを形成する工程と、前記可撓電極と前記基板層との間の前記絶縁層を除去することによって前記空隙を形成する工程と、を含む。
本発明によると、シリコン層の主面を垂直方向にエッチングすることによって可撓電極の最終寸法より大きな直柱体の原形を形成する。このとき、可撓電極の原形を保護する保護膜の最小幅が1μm以上あるため、歩留まり高く可撓電極の原形を形成することができる。その後、可撓電極の原形の表層を熱酸化し、さらに酸化膜を除去することによって、可撓電極の原形の表層を除去する。熱酸化が進行する過程では、酸化膜の成長に伴って酸化レートが落ちるため、酸化膜の膜厚の制御性が高い。したがって、可撓電極の最終寸法の領域を正確に残して熱酸化することが可能である。すなわち、可撓電極となる横断面最大幅が1μm未満の直柱体領域を正確に形成することができる。このため本発明によると、厚さが1μm未満と極めて薄く、曲げ強度が高い可撓電極を製造することができる。したがって本発明によると、出力や感度が高く、強度も高く、かつ特性のばらつきが小さい静電容量型トランスデューサーを製造することができる。
(5)上記目的を達成するためのナノシートトランスデューサの製造方法において、前記絶縁層は酸化シリコンからなり、前記酸化膜と前記絶縁層が同時に除去されてもよい。
この構成を採用すると、酸化膜と絶縁層を同時に除去できるため、製造コストを低減することができる。
図1Aは本発明の第一実施形態にかかる断面図であって図1Cに示すA−A線の断面図である。図1Bは本発明の第一実施形態にかかる断面図であって図1Cに示すB−B線の断面図である。図1Cは本発明の第一実施形態にかかる平面図である。 図2Aは本発明の第一実施形態にかかる断面図であって、図1Cに示すA−A線の断面に対応している。図2Bは本発明の第一実施形態にかかる断面図であって図1Cに示すB−B線の断面図である。 図3Aは本発明の第一実施形態にかかる断面図であって、図1Cに示すA−A線の断面に対応している。図3Bは本発明の第一実施形態にかかる断面図であって、図1Cに示すD−D線の断面に対応している。 図4Aは本発明の第一実施形態にかかる断面図であって、図1Cに示すA−A線の断面に対応している。図4Bは本発明の第一実施形態にかかる断面図であって、図1Cに示すD−D線の断面に対応している。 図5Aは本発明の第一実施形態にかかる断面図であって、図1Cに示すA−A線の断面に対応している。図5Bは本発明の第一実施形態にかかる断面図であって、図1Cに示すD−D線の断面に対応している。図5Cは図7Aに破線で示す領域Cの拡大図である。 本発明の実施形態にかかるグラフである。 図7Aは本発明の第一実施形態にかかる断面図であって、図1Cに示すA−A線の断面に対応している。図7Bは本発明の第一実施形態にかかる断面図であって、図1Cに示すD−D線の断面に対応している。 本発明の他の実施形態にかかる平面図である。 図9Aは本発明の他の実施形態にかかる平面図である。図9Bは図9Aに示すB−B線の断面図である。 図10Aおよび図10Bは本発明の他の実施形態にかかる平面図である。 本発明の他の実施形態にかかる平面図である。
以下、本発明の実施の形態を添付図面を参照しながら以下の順に説明する。尚、各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。
1.第一実施形態
本発明によるナノシートトランスデューサの第一実施形態を図1に基づいて説明する。ナノシートトランスデューサ1は、半導体製造技術を用いて製造される図1に示すダイが図示しないパッケージに収容されているMEMS(Micro Electro Mechanical Systems)である。ダイは、シリコンからなる基板層101と、酸化シリコンからなる絶縁層102と、不純物が導入されて導体として機能するシリコン層103とを含む。ダイには支持部11aと可撓電極11bと固定電極10a、10bとがシリコン層103によって形成されている。
シリコン層103からなる支持部11aと可撓電極11bとは、絶縁層102を介して基板層101に結合された一体の直柱体を構成している。
支持部11aは実質的に剛体として振る舞うほぼ直柱体の部分である。支持部11aの高さは可撓電極11bの高さhと等しい。支持部11aの上には金(Au)、白金(Pt)等の金属膜(導電膜)からなるボンディングパッド104bが形成されている。
可撓電極11bは厚さtが1μm未満のシート状の矩形に形成されている。可撓電極11bは基板層101の主面101aと垂直な姿勢で支持部11aに短辺の一方が結合している。可撓電極11bと基板層101との間には絶縁層102に対応する空隙Gが形成されている。空隙Gは絶縁層102の厚さと等しい。絶縁層102の厚さを調整することによって空隙Gは任意に設定可能である。可撓電極11bの長辺は基板層101の主面101aと平行である。厚さtとともに可撓電極11bの機械的特性を支配する可撓電極11bの高さhと幅wは、任意に設定することができ、例えば厚さtを50nmに設定する場合、高さhを10〜50μm、幅wを100〜500μmに設定可能である。可撓電極11bの高さhと幅wは可撓電極11bと固定電極10a、10bとによって形成される静電容量と比例関係にある。可撓電極11bと図示しない外部回路とは、支持部11aの頂面に形成されたボンディングパッド104bに接合されるワイヤ14bによって導通する。
シリコン層103からなる固定電極10a、10bは可撓電極11bの両側に位置し、それぞれ実質的に剛体として振る舞うほぼ直柱体の部分であって、可撓電極11bからも支持部11aからも離れている。固定電極10a、10bは絶縁層102を介して基板層101に結合されている。基板層101の主面101aと垂直な固定電極10a、10bの側面は、基板層101の主面101aと平行な方向において可撓電極11bと対向している。固定電極10aと可撓電極11bとの距離D1、固定電極10bと可撓電極11bとの距離D2は互いに独立して任意に設定することができる。距離D1は、固定電極10aと可撓電極11bの静電容量と反比例の関係にある。距離D2は、固定電極10bと可撓電極11bの静電容量と反比例の関係にある。例えば距離D1、D2を等しく10〜100μmに設定する。固定電極10aが可撓電極11bと対向する面積は、固定電極10aと可撓電極11bとによって形成される静電容量と比例関係にある。固定電極10bが可撓電極11bと対向する面積は、固定電極10bと可撓電極11bとによって形成される静電容量と比例関係にある。固定電極10a、10bが可撓電極11bと対向する面積は、固定電極10a、10bの側面の形状と、固定電極10a、10bと可撓電極11bとの位置関係によって定まる。固定電極10a、10bの側面の幅も固定電極10a、10bと可撓電極11bとの位置関係も任意に設定可能であるため、これらを調整することによって静電容量を自由に設定することができる。
次にナノシートトランスデューサ1の機能について説明する。
ナノシートトランスデューサ1においては、固定電極10a、10bと可撓電極11bとによって静電容量を形成できる。したがって可撓電極11bのたわみ量に応じて変化する静電容量を検出することによって音波や圧力や加速度や傾斜角といった物理量を検出するセンサとしてナノシートトランスデューサ1を利用することができる。センサとして利用する場合、固定電極10a、10bと可撓電極11bとにバイアス電圧を印加し、固定電極10aと可撓電極11bとの距離D1、固定電極10bと可撓電極11bとの距離D2の変化に伴う静電容量の変化を検出すればよい。そして可撓電極11bの厚さtは1μm未満と極めて薄いため、"たわみ量/力"で表される係数が大きい。また、可撓電極11bの厚さ方向の両側に固定電極10a、10bが配置され、可撓電極11bと固定電極10a、10bとが対向する面積を広くとることができるため、大きな静電容量が得られる。したがってナノシートトランスデューサ1は感度の高いセンサになる。
また固定電極10a、10bと可撓電極11bとの間に電圧を印加すると、固定電極10a、10bと可撓電極11bとの間に静電引力が発生する。したがって固定電極10aまたは固定電極10bと可撓電極11bとの間に電圧を印加することによって可撓電極11bを2方向に撓ませることができ、電圧の大きさを変えることによって可撓電極11bのたわみ量を制御することができる。また、固定電極10a、10bと可撓電極11bとの間に交流の駆動電圧を印加することによって可撓電極11bを振動させることができる。したがってナノシートトランスデューサ1は、音波や振動や風を発生させるアクチュエーターとして利用することができる。そして可撓電極11bの厚さtは1μm未満と極めて薄いため、"たわみ量/力"で表される係数が大きい。また、可撓電極11bの厚さ方向の両側に固定電極10a、10bが配置され、可撓電極11bと固定電極10a、10bとが対向する面積を広くとることができる。したがって効率よく可撓電極11bを駆動することが可能である。
次にナノシートトランスデューサ1の製造方法を図2から図6を参照しながら説明する。
はじめに単結晶シリコンからなる基板層101と、酸化シリコンからなる絶縁層102と、シリコンからなるシリコン層103とを含む積層体であるSOI(Silicon On Insulator)ウエハを準備する。シリコン層103の結晶方位は任意である。シリコン層103の不純物濃度はシリコン層103が導体として機能する程度に高く設定し、例えばリン(P)を1016cm-3の濃度で導入する。SOIウエハの代わりにシリコンウエハを準備して、シリコンウエハの一方の主面に絶縁層とシリコン層とを積層しても良い。シリコン層103の厚さは、ほぼそのまま可撓電極11bおよび固定電極10a、10bの高さhとなる。絶縁層102の厚さは、ほぼそのまま可撓電極11bと基板層101との間の空隙Gの距離となる。尚、絶縁層102と酸化膜105がともに酸化シリコンからなる場合、後述するように酸化膜105と絶縁層102とを同時にエッチングできるため、製造工程を簡素化することができる。
次に、シリコン層103の表面にフォトレジストを塗布し、露光・現像することによって図2に示すフォトレジストからなる保護膜R1を形成する。保護膜R1が覆う領域の最小幅は歩留まりを上げるために1μm以上とすることが好ましい。
次に図3に示すようにシリコン層103の保護膜R1から露出している領域を垂直方向にエッチングする。その結果、保護膜R1のパターンと同一パターンの横断面を有する直柱体がシリコン層103に形成される。このとき用いるエッチング方法は、エッチングによって形成される側壁とシリコン層103の主面が垂直になるDeep−RIE(Reactive Ion Etching)法である。Deep−RIEとしては、例えば、Cプラズマによる保護ステップと、SFプラズマによるエッチングステップを短く交互に繰り返すボッシュプロセスを用いる。
次に図4に示すように、シリコン層103の主面上に所定形状のボンディングパッド104a、104b、104cを形成する。具体的には、金(Au)、白金(Pt)などの耐食性の高い金属をスパッタリング法等でシリコン層103の表面全体に成膜し、フォトレジストを用いてエッチングすることによって所定パターンのボンディングパッド104a、104b、104cを形成する。リフトオフプロセスによって所定パターンのボンディングパッド104a、104b、104cを形成しても良い。
次に図5に示すように、シリコン層103を900℃〜1200℃程度の雰囲気において熱酸化する。加湿酸化、水蒸気酸化、パイロジェニック酸化等のウェット酸化法がドライ酸化法よりも酸化レートが速いため好ましい。熱酸化の結果、図5に破線で示す酸化前の直柱体の表面から内部への酸素の拡散によって形成される内方拡散領域105aと、酸化前の直柱体の表面より外側に成長する酸化シリコンによって形成される膨張領域105bとからなる酸化膜105が形成される。内方拡散領域105aの厚さと膨張領域105bの厚さの比は4:6〜6:4程度となり、2つの領域の厚さはほぼ等しくなる。
熱酸化の処理時間は、酸化前の直柱体の内部に酸化されずに残る非酸化領域の厚さtが可撓電極11bの目標厚さと等しくなるように設定する。図6に示すように、シリコンの酸化膜厚は熱酸化の処理時間の平方根に比例する。すなわち、熱酸化の処理時間が長くなるほど酸化膜厚の制御性が向上する。また熱酸化の酸化レートはばらつきが小さいため、処理時間に応じた酸化膜厚を精度良く見積もることができる。したがってDeep−RIEによって形成する直柱体を可撓電極11bの目標厚さよりも十分厚く形成しておき、酸化膜を十分厚く形成した後に酸化膜を除去すれば、厚さが1μm未満の極めて薄い可撓電極11bを高い寸法精度で形成することができる。つまり、可撓電極11bの目標厚さすなわち非酸化領域の厚さtよりも酸化膜を十分厚く形成するとよい。ただし、酸化せずに残す非酸化領域の厚さtを1μm未満にするならば、熱酸化の処理時間が不必要なまでに長くならないように、酸化前の直柱体の厚さTは5μm未満にしておくことが望ましい。一方、酸化炉の温度が安定するまでは酸化膜厚の制御性が低いため、熱酸化の処理時間を少なくとも1時間以上に設定できるように、酸化前の直柱体の厚さTを可撓電極の目標厚さtよりも十分厚く形成しておく必要がある。
また熱酸化の処理時間を十分長く設定すると、Deep−RIEによって形成されたスキャロップの凹凸を平滑にならして可撓電極11bの側面を滑らかに形成することもできる。さらに酸化温度を低く設定すると(例えば900℃以下)、酸化膜の粘度が高くなり圧縮応力が上がるため、細い部分ほど酸化レートが落ち、その結果、酸化前の直柱体の側面の傾斜を垂直方向に補正することも可能である。
次に、可撓電極11bになる部分から酸化膜105が完全に除去されるまで図7に示すように酸化膜105を除去する。酸化シリコンからなる酸化膜105はフッ酸(HF)または希フッ酸(BHF)によって除去すればよい。例えば希フッ酸で酸化膜105を大部分除去した後に、残った薄い酸化膜105を蒸気フッ酸によって完全に除去するとよい。このとき、可撓電極11bになる非酸化領域と基板層101との間の絶縁層102も酸化シリコンからなるため酸化膜105とともに除去される。酸化膜105を完全に除去すると、非酸化領域が可撓電極11bとして露出するとともに、可撓電極11bと基板層101との間に空隙Gが形成される。
なお、図7においては可撓電極11bと固定電極10a、10bとの間に露出している領域からは絶縁層102が完全に除去されているが、その領域に絶縁層102が薄く残っていても良い。例えば酸化膜105の厚さよりも絶縁層102の方が厚い場合であれば、その領域に絶縁層102が薄く残り得る。ただし、絶縁層102は、少なくとも可撓電極11bと基板層101との間に空隙ができるまで除去されなければならない。すなわち、可撓電極11bと絶縁層102とが完全に切り離されるまでは、酸化膜105とともに絶縁層102を除去する必要がある。
その後にダイシング、ワイヤボンディング、パッケージング等の後工程を実施すると、図1に示すナノシートトランスデューサ1が完成する。
既に述べたとおり、可撓電極11bと固定電極10a、10bが対向する面積が広くなるほど、ナノシートトランスデューサ1の感度や出力が向上する。上述した製造方法によると、可撓電極11bをウエハの主面に対して垂直に形成できるため、可撓電極をウエハの主面に対して平行に形成する場合に比べて、感度や出力が同等のトランスデューサを1枚のウエハから多く製造することができる。また可撓電極11bは、Deep−RIEによって原形が形成されるため、高さhと幅wを独立して自由に設計することができる。
また、可撓電極11bの厚さは、Deep−RIEによって形成する直柱体の厚さと熱酸化の処理時間とによって決まるところ、Deep−RIEによって10μm以上の深さまでエッチングするとしても可撓電極11bとなる直柱体の厚さを1μm程度にまで狭めることが可能であり、酸化膜は数μm程度の厚さに形成することが可能である。そして酸化膜の厚さは数nmの公差で制御することができる。また、シリコンは薄くなればなるほど曲げ強度が顕著に高まることが知られ、可撓電極11bの曲げ強度は薄ければ薄いほど高まる。したがって、上述した方法によって製造すると、"撓み/力"の係数が大きく、破損しにくい可撓電極11bを歩留まり良く形成することが可能である。
2.他の実施形態
本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、図8に示すナノシートトランスデューサ2のようにシート状の可撓電極11bの片側にのみ固定電極10を設けてもよい。ナノシートトランスデューサを加速度等を検出する慣性センサとして用いる場合には、錘として機能する部分を可撓電極11bに付加しても良い。
また、図9に示すナノシートトランスデューサ3のように可撓電極11bの両側の短辺を支持部11a、11cに結合してもよい。この場合、可撓電極11bは両持ち梁の形態となる。可撓電極11bを両持ち梁の形態にする場合には、図10A、図10Bに示すように長辺(基板層101の主面と平行な辺)が曲線を描くようにシート状の可撓電極11bをねじれのない曲がった状態に形成することが望ましい。図10Aに示すナノシートトランスデューサ4では、可撓電極11bの支持部11a、11cと近い領域にそれぞれ屈曲部Nが形成されている。図10Bに示すナノシートトランスデューサ5では、可撓電極11bの長辺全体がゆるやかに曲がっている。ナノシートトランスデューサ4、5のように可撓電極11bを曲げると、可撓電極11bの任意の点が可撓電極11bと固定電極10a、10bとが対向する方向に変位することによって発生する張力を低減することができる。したがって、両持ち梁形態の可撓電極を平坦に形成する場合に比べて、センサとしてのナノシートトランスデューサ4、5の感度を高め、またアクチュエータとしてのナノシートトランスデューサ4、5の出力を高めることができる。
図11に示すナノシートトランスデューサ6においては、4枚のシート状の可撓電極を十字形に結合したような十字梁形態の可撓電極11hを備えている。可撓電極11hの4辺のそれぞれは支持部11d、11e、11f、11gに結合されている。そして可撓電極11hの近傍に複数の固定電極10c、10d、10e、10fが配置される。このようなナノシートトランスデューサ6においては、複数の固定電極10c、10d、10e、10fを用いて可撓電極11hの駆動と可撓電極11hの撓み検出とが可能である。駆動方向に対して垂直な方向の可撓電極11hの撓みを検出する場合、ナノシートトランスデューサ5は振動型ジャイロスコープとして機能する。なお、電気的に接地された十字梁形態の可撓電極11hは、固定電極10c、10d、10e、10fに印加する電圧を制御すると、中心部を回転させることも可能である。
また、絶縁層102と酸化膜105とが異質であってもよい。絶縁層102と酸化膜105とが異質である場合には、それぞれを別の工程でエッチングしてもよい。また、互いに異質である絶縁層102と酸化膜105の両方を同時にエッチングできるエッチャントを用いても良い。
また、上記実施形態で示した材質や寸法やエッチング方法やパターン転写方法はあくまで例示であるし、当業者であれば自明である工程の追加や削除や工程順序の入れ替えについては説明が省略されている。
1…ナノシートトランスデューサ、2…ナノシートトランスデューサ、3…ナノシートトランスデューサ、4…ナノシートトランスデューサ、5…ナノシートトランスデューサ、6…ナノシートトランスデューサ、10・10a・10b・10c・10d・10e・10f…固定電極、11a、11d…支持部、11b…可撓電極、11h…可撓電極、14a、14b…ワイヤ、101…基板層、101a…主面、102…絶縁層、103…シリコン層、104a、104b…ボンディングパッド、105…酸化膜、105a…内方拡散領域、105b…膨張領域、G…空隙、N…屈曲部、R1…保護膜

Claims (2)

  1. 基板層と、
    前記基板層に積層された絶縁層と、
    前記絶縁層に積層されたシリコン層とを含むダイを備え、
    支持部と、前記支持部に少なくとも一辺が結合し前記基板層の主面と垂直である厚さ1μm未満のシート状の可撓電極と、前記基板層の主面と平行な方向において前記可撓電極と対向し前記基板層の主面と垂直な側面を有する固定電極とが前記シリコン層によって形成され、
    前記支持部と前記固定電極とが前記絶縁層によって前記基板層に結合され、
    前記可撓電極と前記基板層との間には前記絶縁層に対応する空隙が形成されている、
    ナノシートトランスデューサの製造方法であって、
    前記基板層と、前記基板層に積層された前記絶縁層と、前記絶縁層に積層された前記シリコン層とを含む積層体を準備する工程と、
    最小幅1μm以上の領域を保護する保護膜を前記シリコン層の主面に形成する工程と、
    前記シリコン層の前記保護膜から露出している領域を、前記絶縁層が露出するまで垂直方向にエッチングすることによって直柱体を形成する工程と、
    前記直柱体の内部に酸化されずに残る直柱体領域の横断面最小幅が1μm未満になるまで前記シリコン層を熱酸化する工程と、
    前記シリコン層に形成された酸化膜を除去することによって前記直柱体領域からなる前記支持部と前記可撓電極と前記固定電極とを形成する工程と、
    前記可撓電極と前記基板層との間の前記絶縁層を除去することによって前記空隙を形成する工程と、
    を含むナノシートトランスデューサの製造方法。
  2. 前記絶縁層は酸化シリコンからなり、
    前記酸化膜と前記絶縁層が同時に除去される、
    請求項に記載のナノシートトランスデューサの製造方法。
JP2010248029A 2010-11-05 2010-11-05 ナノシートトランスデューサ Expired - Fee Related JP5635370B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010248029A JP5635370B2 (ja) 2010-11-05 2010-11-05 ナノシートトランスデューサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010248029A JP5635370B2 (ja) 2010-11-05 2010-11-05 ナノシートトランスデューサ

Publications (2)

Publication Number Publication Date
JP2012096336A JP2012096336A (ja) 2012-05-24
JP5635370B2 true JP5635370B2 (ja) 2014-12-03

Family

ID=46388857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010248029A Expired - Fee Related JP5635370B2 (ja) 2010-11-05 2010-11-05 ナノシートトランスデューサ

Country Status (1)

Country Link
JP (1) JP5635370B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205879192U (zh) * 2013-11-18 2017-01-11 松下知识产权经营株式会社 传感器元件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628917A (en) * 1995-02-03 1997-05-13 Cornell Research Foundation, Inc. Masking process for fabricating ultra-high aspect ratio, wafer-free micro-opto-electromechanical structures
JPH10267659A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp 角速度センサ及びその製造方法

Also Published As

Publication number Publication date
JP2012096336A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
KR100824926B1 (ko) 반도체형 3축 가속도 센서
US4812199A (en) Rectilinearly deflectable element fabricated from a single wafer
JP2006319945A (ja) ダイアフラム型センサ素子とその製造方法
JP2010147268A (ja) Memsセンサおよびmemsセンサの製造方法
WO2014063410A1 (zh) 弯折形弹性梁的电容式加速度传感器及制备方法
JP2004245760A (ja) 圧力と加速度との双方を検出するセンサおよびその製造方法
JP2010199133A (ja) Memsの製造方法、mems
JP2006084326A (ja) 半導体力学量センサおよびその製造方法
US20080028856A1 (en) Capacitive accelerating sensor bonding silicon substrate and glass substrate
US7705412B2 (en) SOI substrate and semiconductor acceleration sensor using the same
JP5635370B2 (ja) ナノシートトランスデューサ
JP2010147285A (ja) Mems、振動ジャイロスコープおよびmemsの製造方法
JP5083635B2 (ja) 加速度センサ
JPH07167885A (ja) 半導体加速度センサ及びその製造方法、ならびに当該半導体加速度センサによる加速度検出方式
JP2016170121A (ja) 圧力センサ、触覚センサ、及び圧力センサの製造方法
KR100855603B1 (ko) 촉각 센서 및 제조 방법
JP5548563B2 (ja) ナノシートトランスデューサ
JP2006098323A (ja) 半導体型3軸加速度センサ
JP2009198493A (ja) 角速度検出装置
JP2008039595A (ja) 静電容量型加速度センサ
US20180175276A1 (en) Microfabricated self-sensing actuator
JPH10318758A (ja) 圧電マイクロ角速度センサおよびその製造方法
JP2004163373A (ja) 半導体物理量センサ
JP2011038872A (ja) Memsセンサ
JP2010145315A (ja) 振動ジャイロスコープ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140718

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140718

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141016

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees