以下、図を参照しながら、この発明の一実施の形態について説明する。
[ノイズキャンセリングシステムについて]
現在、ヘッドホンやイヤホンを対象として外部騒音をアクティブに低減するシステム、所謂ノイズキャンセリングシステムが、普及しはじめている。製品化されているものに関しては、ほとんどがアナログ回路により構成されているものであり、そのノイズキャンセリング手法としては、フィードバック方式とフィードフォワード方式とに大別される。
まず、この発明の一実施の形態の具体的な説明をするに先立って、図1〜図5を参照しながら、フィードバック方式のノイズキャンセリングシステムの構成例と動作原理と、フィードフォワード方式のノイズキャンセリングシステムの構成例と動作原理とについて説明する。
なお、図1は、フィードバック方式のノイズキャンセリングシステムについて説明するための図であり、図2は、フィードフォワード方式のノイズキャンセリングシステムについて説明するための図である。また、図3は、図1に示したフィードバック方式のノイズキャンセリングシステムの特性を示す計算式を説明するための図であり、図4は、フィードバック方式のノイズキャンセリングシステムにおける位相余裕とゲイン余裕について説明するためのボード線図である。また、図5は、図2に示したフィードフォワード方式のノイズキャンセリングシステムの特性を示す計算式を説明するための図である。
[フィードバック方式のノイズキャンセリングシステムについて]
まず、フィードバック方式のノイズキャンセリングシステムについて説明する。図1(A)は、フィードバック方式のノイズキャンセリングシステムが適用されたヘッドホンシステムが、ユーザヘッド(ユーザ(聴取者)の頭部)HDに装着された場合の右チャンネル側の構成を示しており、図1(B)は、当該フィードバック方式のノイズキャンセリングシステムの全体構成を示している。
フィードバック方式は、一般的に図1(A)のようにヘッドホン筐体(ハウジング部)HPの内側にマイクロホン111(以下、マイクと略称する。)があり、当該マイク111で収音した信号(ノイズ信号)の逆相成分(ノイズ低減信号)を戻しサーボ制御することで、外部からヘッドホン筐体HPに入ってきたノイズを減衰させるものである。この場合、マイク111の位置が聴取者の耳位置に相当するキャンセルポイント(制御点)CPとなるため、ノイズ減衰効果を考慮し、通常、聴取者の耳に近い位置、つまりドライバ15の振動板前面にマイク111が置かれることが多い。
具体的に、図1(B)のブロック図を参照しながら、フィードバック方式のノイズキャンセリングシステムについて説明する。図1(B)に示すフィードバック方式のノイズキャンセリングシステムは、マイク111とマイクアンプ112からなるマイク及びマイクアンプ部11と、フィードバック制御のために設計されたフィルタ回路(以下、FBフィルタ回路という。)12と、合成部13と、パワーアンプ14と、ドライブ回路151とスピーカ152からなるドライバ15と、イコライザ16とを備えたものである。
図1(B)において、各ブロック内に記載された文字A、D、M、−βは、パワーアンプ14、ドライバ15、マイク及びマイクアンプ部11、FBフィルタ回路12の各伝達関数とする。同様に、図1(B)において、イコライザ16のブロック内の文字Eは、聴取する目的である信号Sに掛けられるイコライザ16の伝達関数であり、ドライバ15とキャンセルポイントCP間に置かれたブロックの文字Hは、ドライバ15からマイク111までの空間の伝達関数(ドライバ−キャンセルポイント間の伝達関数)である。これらの各伝達関数は、複素表現されているものとする。
また、図1(A)、(B)において、文字Nは、外部のノイズソース(ノイズ源)NSからヘッドホン筐体HP内のマイク位置近辺に侵入してきたノイズであり、文字Pは、聴取者の耳に届く音圧(出力音声)を表すものとする。ノイズNがヘッドホン筐体HP内に伝わってくる原因としては、例えば、ヘッドホン筐体HPのイヤーパッド部の隙間から音圧として漏れてくる場合や、ヘッドホン筐体HPが音圧を受けて振動した結果として筐体内部に音が伝わるなどのことが考えられる。
この時、図1(B)において、聴取者の耳に届く音圧Pは、図3の(1)式のように表現することができる。この図3の(1)式において、ノイズNに着目すれば、ノイズNは、1/(1+ADHMβ)に減衰していることがわかる。ただし、図3の(1)式の系がノイズ低減対象帯域にてノイズキャンセリング機構として安定して動作するためには、図3の(2)式が成立している必要がある。
一般的には、フィードバック方式のノイズキャンセリングシステムにおける各伝達関数の積の絶対値が1以上(1<<|ADHMβ|)であること、また古典制御理論におけるNyquistの安定性判別と合わせて、図3の(2)式に関わる系の安定性は以下のように解釈できる。
図1(B)において、ノイズNに関わるループ部分を1箇所切断してできる(−ADHMβ)の「オープンループ」を考える。例えば、図1(B)において、マイク及びマイクアンプ部11とFBフィルタ回路12との間に切断箇所を設けるようにすれば、「オープンループ」を形成できる。このオープンループは、例えば図4に示すようなボード線図で表現される特性を持つものである。
このオープンループを対象とした場合、Nyquistの安定性判別より、
(1)位相0deg.(0度)の点を通過する時、ゲインは0dB(0デシベル)より小さくなくてはならない。
(2)ゲインが0dB以上である時、位相0deg.の点を含んではいけない。
という(1)、(2)の2つの条件を満たす必要がある。
上記の(1)、(2)の条件を満たさない場合、ループは正帰還がかかり発振(ハウリング)を起こすことになる。図4において、記号Pa、Pbは位相余裕を、記号Ga、Gbはゲイン余裕を表しており、これらの余裕が小さいと、ノイズキャンセリングシステムが適用されたヘッドホンを利用する聴取者の種々の個人差や当該ヘッドホンの装着のばらつきなどにより、発振の危険性が増すことになる。
すなわち、図4において、横軸は周波数である。そして、縦軸は、下半分がゲインであり、上半分が位相である。そして、位相0deg.の点を通過するときには、図4においてゲイン余裕Ga、Gbが示すように、ゲインは0dBより小さくなければ、ループは正帰還がかかり発振を起こし、また、ゲインが0dB以上であるときには、図4において位相余裕Pa、Pbが示すように、位相0deg.を含まないようになっていなければ、ループは正帰還がかかり発振を起こすことになる。
次に、図1(B)に示したフィードバック方式のノイズキャンセリングシステムにおいて、上述したノイズ低減機能に加え必要な音をヘッドホンから再生する場合について説明する。図1(B)における入力音声Sは、例えば、音楽再生装置からの音楽信号の他、筐体外部のマイクの音(補聴機能として使う場合)や、電話通信などの通信を介した音声信号(ヘッドセットとして使う場合)など、本来、ヘッドホンのドライバで再生すべき音声信号の総称である。
図3の(1)式において、入力音声Sに着目すると、イコライザ16の伝達関数Eは、図3の(3)式のように示すことができる。そして、図3の(3)式のイコライザ16の伝達関数Eをも考慮すると、図1(B)のノイズキャンセリングシステムの出力音声Pは、図3の(4)式のように表現することができる。
マイク111の位置が耳位置に非常に近いとすると、文字Hがドライバ15からマイク111(耳)までの伝達関数、文字Aや文字Dがそれぞれパワーアンプ14、ドライバ15の伝達関数であるので、通常のノイズ低減機能を持たないヘッドホンと同様の特性が得られることがわかる。なお、この時イコライザ16の伝達特性Eは、周波数軸でみたオープンループ特性とほぼ同等の特性になっている。
[フィードフォワード方式のノイズキャンセリングシステムについて]
次に、フィードフォワード方式のノイズキャンセリングシステムに関して説明する。図2(A)は、フィードフォワード方式のノイズキャンセリングシステムが適用されたヘッドホンシステムが、ユーザヘッド(ユーザ(聴取者)の頭部)HDに装着された場合の右チャンネル側の構成を示しており、図2(B)は、当該フィードフォワード方式のノイズキャンセリングシステムの全体構成を示している。
フィードフォワード方式は、基本的に図2(A)に示すようにヘッドホン筐体HPの外部にマイク211が設置されており、このマイク211で収音したノイズに対して適切なフィルタリング処理をして、ヘッドホン筐体HP内部のドライバ25にてこれを再生し、耳に近いところでこのノイズをキャンセルすることを意図した方式である。
具体的に、図2(B)のブロック図を参照しながら、フィードフォワード方式のノイズキャンセリングシステムについて説明する。図2(B)に示すフィードフォワード方式のノイズキャンセリングシステムは、マイク211とマイクアンプ212からなるマイク及びマイクアンプ部21と、フィードフォワード制御のために設計されたフィルタ回路(以下、FFフィルタ回路という。)22と、合成部23と、パワーアンプ24と、ドライブ回路251とスピーカ252からなるドライバ25とを備えたものである。
この図2(B)に示すフィードフォワード方式のノイズキャンセリングシステムにおいても、各ブロック内に記載された文字A、D、Mは、パワーアンプ24、ドライバ25、マイク及びマイクアンプ部21の各伝達関数である。また、図2において、文字Nは、外部のノイズソース(ノイズ源)を示している。ノイズソースNに応じたノイズがヘッドホン筐体HP内に侵入してくる主な理由はフィードバック方式のノイズキャンセリングシステムにおいて説明した通りである。
また、図2(B)においては、外部のノイズソースNの位置から耳位置CPに至るまでの伝達関数(ノイズソース−キャンセルポイント間の伝達関数)を文字Fで表し、ノイズソースNからマイク211に至るまでの伝達関数(ノイズソース−マイク間の伝達関数)を文字F’で表し、ドライバ25からキャンセルポイント(耳位置)CPに至るまでの伝達関数(ドライバ−キャンセルポイント間の伝達関数)を文字Hで表している。
そして、フィードフォワード方式のノイズキャンセリングシステムの核となるFFフィルタ回路22の伝達関数を、−αと置くと、図2(B)において、聴取者の耳に届く音圧P(出力音声)は、図5の(1)式のように表現することができる。
ここで、理想的な状態を考えると、ノイズソース−キャンセルポイント間の伝達関数Fは、図5の(2)式のように表すことができる。そして、図5の(2)式を図5の(1)式に代入すれば、第1項と第2項とは相殺されるので、結果として、図2(B)に示したフィードフォワード方式のノイズキャンセリングシステムにおいて、出力音声Pは、図5の(3)式に示すように表すことができ、ノイズはキャンセルされ、音楽信号(または聴取する目的の音声信号等)だけが残り、通常のヘッドホン動作と同様の音を聴取できることがわかる。
ただし、実際は、図5に示した(2)式が完全に成立するような伝達関数を持つ完全なフィルタの構成は困難である。特に中高域に関して、人により耳の形状は異なるし、また、ヘッドホンの装着状態もまちまちであるなど、個人差が大きいことと、ノイズの位置やマイク位置などにより特性が変化する、などの理由のため通常は中高域に関してはこのアクティブなノイズ低減処理を行わず、ヘッドホン筐体でパッシブな遮音をすることが多い。なお、図5の(2)式は、数式を見れば自明であるが、ノイズ源から耳位置までの伝達関数を、伝達関数αを含めた電気回路にて模倣することを意味している。
なお、図2に示したフィードフォワード方式のノイズキャンセリングシステムにおけるキャンセルポイントCPは、図2(A)に示した通り、図1(A)のフィードバック方式のノイズキャンセリングシステムと異なり、聴取者の任意の耳位置において設定することができる。しかしながら、通常の場合、伝達関数αは固定的であり、設計段階においては、なんらかのターゲット特性を対象とした決めうちになることになり、聴取者よって耳の形状が違うため、十分なノイズキャンセル効果が得られなかったり、ノイズ成分を非逆相で加算してしまったりして、異音がするなどの現象が起こる可能性もある。
これらのことより、一般的にフィードフォワード方式は、発振する可能性が低く安定度が高いが、十分な減衰量を得るのは困難であり、一方、フィードバック方式は大きな減衰量が期待できる代わりに、系の安定性に注意が必要となる。フィードバック方式とフィードフォワード方式とには、それぞれに特徴を有している。
また、別途、適応信号処理手法を用いたノイズ低減ヘッドホンが提案されている。この適応信号処理手法を用いたノイズ低減ヘッドホンの場合、通常、ヘッドホン筐体内部及び外部の両方にマイクが設置される。内部のマイクはフィルタ処理成分とのキャンセルを試みたエラー信号を解析し、新たな適応フィルタを生成・更新する際に用いてはいるが、基本的にヘッドホン筐体外部のノイズをデジタルフィルタ処理してドライバで再生していることから、大きな枠組みとしてはフィードフォワード方式の形をとっている。
[ノイズキャンセリングシステムのデジタル化の必要性と問題点]
上述のように、フィードバック方式、フィードフォワード方式のアナログ回路により構成されるノイズキャンセリングシステムが実現されているが、デジタル回路により構成できるようにすることが望まれている。上述したFBフィルタ回路12やFFフィルタ回路22をデジタルフィルタの構成とした場合にも遅延の発生しない適応信号処理を使ってノイズキャンセルを行う手法も提案されている。
しかし、システムの安定性の問題や、処理規模が大きくなること、低減対象が周期的ノイズ波形にしか向いていないこと、コストがかかる割に大きな効果が得られないなどの問題から、適応信号処理を使ってデジタルフィルタを形成し、ノイズキャンセルを行う手法については商品化されていないのが現実である。
以下においては、ノイズキャンセリングシステムシステムのデジタル化の必要性と、適応信号処理を用いずにデジタル化する場合の問題点を具体的に明らかにすると共に、その問題点を解決するこの出願の発明について具体的に説明する。
なお、以下においては、説明を簡単にするため、主として、ノイズ減衰効果の大きなフィードバック方式のノイズキャンセリングシステムに適用する場合を例にして説明する。
しかし、フィードフォワード方式のノイズキャンセリングシステムにも、同様に、デジタル化の必要性や問題点が存在し、その問題点を解決するこの出願の発明を適用することができる。
[ノイズキャンセリングシステムのデジタル化の必要性について]
まず、ノイズキャンセリングシステムのデジタル化の必要性について説明する。図1(B)に示したフィードバック方式のノイズキャンセリングシステムにおいて、伝達関数(-β)部分であるFBフィルタ回路12をデジタル化することができれば、以下のような(1)〜(4)のメリットを享受することができる。
すなわち、(1)複数のモードを自動的、またはユーザが手動にて選択可能なシステムが構成可能になり、ユーザからみた使用性能が高まる。(2)細かい制御が可能なデジタルフィルタリングを行うことで、ばらつきが少なく高精度な制御品質を得ることができ、結果的にノイズ低減量、低減帯域の拡大につながる。
また、(3)部品点数を変更することなく、演算処理装置(DSP(Digital Signal Processor)/CPU(Central Processing Unit))に対するソフトウェアの変更で、フィルタ形状を変更することができるようにされるため、システム設計やデバイス特性変更に伴う改変が容易になる。(4)音楽再生や通話などの外部入力に対しても、同じADC/DACやDSP/CPUを共用することで、これら外部入力信号に対しても、高精度のデジタルイコライジングを施すことで、高音質な再生が期待できる。
このように、FBフィルタ回路12をデジタル化することができれば、種々の場合に対応して柔軟な制御が可能になり、使用する聴取者を選ばず、高品位にノイズをキャンセルできるシステムを構成することができるようになる。
[ノイズキャンセリングシステムのデジタル化の問題点について]
しかしながら、上述もしたように、フィードバック方式のノイズキャンセリングシステムとして実用化されているのは、FBフィルタ回路12に相当する部分についてアナログアナログ回路で構成されたシステムである。このようなアナログ回路で構成されたFBフィルタ回路12は、ADCや、デジタルフィルタ処理機構(演算処理部)を構成するDSPあるいはCPUや、DACなどを用いることにより、デジタル回路の構成とすることはできる。
ところが、デジタル回路の構成とされたFBフィルタ回路12においては、処理に時間がかかるために処理対象の信号の遅延を招き、適切にノイズをキャンセルできなくなってしまい、デジタル化を阻む要因となっている。そして、このデジタル化を阻む要因について詳しく見ると、DSP/CPUによるデジタルフィルタ処理機構(ノイズを低減させるためのノイズ低減信号を生成する演算処理手段)よりも、主として、DSPやCPU(以下、DSP/CPUと記載)によって構成される演算処理手段(演算処理装置)の前後に挿入されるADCやDACの遅延によるものと考えられる。
図6は、図1(B)に示したフィードバック方式のノイズキャンセリングシステムのFBフィルタ回路12部分をデジタル化した場合の構成例を説明するための図である。図6(A)に示すように、図1(B)においてもFBフィルタ回路12は、1つのブロックで示したが、これをデジタル化する場合には、図6(B)に示すように、ADC121、DSP/CPU122、DAC123により形成される。DSP/CPU122内ではソフトウェアとして比較的自由にデジタルフィルタが組めるものの、ADC121、DAC123のそれぞれが内蔵しているフィルタによる遅延の影響が大きく出てしまう。
ここで、ADC121は、マイク111を通じて収音されマイクアンプ112で増幅された信号(ノイズ信号)をデジタル信号(デジタルノイズ信号)に変換する部分である。
また、DSP/CPU122は、図1に示したように、各回路部の伝達関数やドライバ−キャンセルポイント間の伝達関数等を考慮すると共に、ノイズ信号とは逆相の信号であって、ノイズ信号を打ち消すことが可能なノイズ低減信号を形成する部分である。また、DAC123は、DSP/CPU122において形成されたデジタル信号であるノイズ低減信号をアナログ信号に変換する部分である。
図6(B)に示したFBフィルタ回路12の構成を機能的にまとめると、図6(C)に示すように、遅延Lを発生させるADC/DAC部分121、123と、DSP/CPUによって形成されるデジタルフィルタ部122とからなるものとして表すことができる。
そして、デジタル化したFBフィルタ部12においては、図6(C)に示したように、サンプリング周波数Fsに対して、強制的にLサンプル分の遅延が生じることになり、DSP/CPUで自由にデジタルフィルタを設計しようとも、(この成分は図6(C)で等価ブロック表現したように)必ず直列に挿入されることになる。なお、これ以降、各図では[サンプル(sample)]単位を[smp]と略記する。
ここで、遅延分のLサンプルは、ADC/DACなどでオーバーサンプリング技術を用いている場合もあり、必ずしも整数というわけではない。また、厳密にはDSP/CPU内においても入出力のストリームを形成する際に、1〜数サンプル分のバッファリング構造を持っている場合もあり、このバッファ分も系の遅延として影響を及ぼす。しかし、以下においては説明を簡単にするため、遅延分のLサンプルは整数であり、DSP/CPUにおいて発生する遅延分については、ADC/DACにおける遅延分に含めて考えることとする。
例えば、一般的な例として、サンプリング周波数Fs=48kHzのADC及びDACにおいて、これらADC及びDACのデバイス内部でかかる遅延量が、サンプリング周波数Fsに対して各20サンプルとすると、ADC及びDACで合計40サンプルの遅延がDSP/CPUなどの演算を行わなくても、FBフィルタ回路12に内包され、結果オープンループの遅延として系全体に掛かることになる。
具体的に、実測値を用いて、FBフィルタ回路12に内包される遅延量について説明する。図7は、サンプリング周波数Fs=48kHzで40サンプルの遅延分に相当するゲインと位相とについて説明するための図である。また、図8は、サンプリング周波数Fs=48kHzの場合において、遅延分が1サンプル、2サンプル、3サンプルの場合の位相の状態を示す図である。また、図9は、フィードバック方式のノイズキャンセリングシステムにおいて、ドライバからマイクまでの伝達関数の測定値を示す図である。
図7において、図7(A)は、横軸が周波数、縦軸はゲインを示しており、また、図7(B)は、横軸が周波数、縦軸は位相を示している。図7(B)を見ると分かるように、この例の場合、数10Hzから位相回転が始まり、Fs/2(サンプリング周波数Fsの2分の1)の周波数(24kHz)に到るまで大きく回転している。
これは、図8に示すように、サンプリング周波数Fs=48kHzにて、1サンプルの遅れは、図8(A)に示すように、Fs/2の周波数で180deg.(π)分だけの位相遅れに相当し、同じく図8(B)、(C)に示すように、2サンプル、3サンプルの遅れは360deg.(2π)、540deg.(3π)に繋がることがわかれば容易に理解できる。すなわち、この例の場合、1サンプル遅れる毎に、位相の遅れはπ分ずつ増えることになる。
一方、フィードバック方式のノイズキャンセリングシステムにおいては、図1(A)にも示したように、マイク111の位置は、ドライバ15の前面近傍に設置するようにされるため、両者の距離は近く、ドライバからマイクまでの伝達関数は、図9に示したように、位相回転が比較的少ないことがわかる。このことは、図7(B)と図9(B)とを比較してみても明らかである。
図9に、その特性を示したフィードバック方式のノイズキャンセリングシステムにおけるドライバからマイクまでの伝達関数は、図3の(1)式、(2)式におけるADHMに相当しており、これとFBフィルタ回路12の−β特性とを周波数軸上で掛け合わせたものが、そのままオープンループとなる。このオープンループの特性が、図4を用いて説明した条件、すなわち、(1)位相0deg.(0度)の点を通過する時、ゲインは0dB(0デシベル)より小さくなくてはならない。(2)ゲインが0dB以上である時、位相0deg.の点を含んではいけない。という(1)、(2)の条件を満たす必要がある。
ここでもう一度、図7(B)の位相特性を見ると、0deg.から始まって1kHz付近で1周(2π)回転していることがわかる。これに加え、図9のADHM特性(ドライバからマイクまでの伝達特性)においてもドライバからマイクまでの距離により位相遅れは存在している。
図6(C)に示したFBフィルタ回路12を機能的に表したブロック図(構造図)を見ると、ADC/DACによる遅延成分と直列に、自由設計できるフィルタ部分(DSP/CPUによって実現)122が接続されているが、このデジタルフィルタ部122においては、基本的に位相進みのフィルタは、因果律から見て設計することは困難である。ただし、フィルタ形状の構成によっては、特定帯域だけの「部分的な」位相進みを補償できるようにすることは考えられるが、ADC/DACによる遅延成分による位相回転を補償するような広い帯域の位相進み回路を作るのは不可能である。
このことを考えると、FBフィルタ回路12内(−βブロック内)において、DSP/CPU122により好適なデジタルフィルタを設計しても、この場合、フィードバック構成にてノイズ低減効果を得ることができる帯域は、位相が1周回転する1kHz近辺以下に限られ、ADHM特性をも組み込んだオープンループを想定し、位相余裕・ゲイン余裕を見込むと、その減衰量や減衰帯域は、さらに狭められてしまうことがわかる。
図10は、FBフィルタ回路12の望ましい特性について説明するための図であり、図10(A)はゲイン特性を、図10(B)は位相特性を示している。図9のような特性に対して、FBフィルタ回路12の望ましい特性(β特性(FBフィルタ回路12内の位相反転系))というのは、図10(A)に示すように、ゲイン形状がノイズ低減効果を狙う帯域においてほぼ山型の形状を持ちながら、図10(B)に示すように、位相回転はあまり起こらない(図10(B)では低域から高域まで位相特性は1回転していない)ような形状であることがわかる。
しかし、図6(B)、(C)のような構成においては、図7のような位相回転を多く持つ遅延特性に対し、直列接続されたデジタルフィルタを用いて、図10のようなFBフィルタ回路(βフィルタ形状)の形成は、位相の大幅な回復が必要であり不可能である。ここでの趣旨としては、FBフィルタ(βフィルタ)(あるいはFBフィルタ回路(−βブロック))内で位相が一回転回ってしまうと、図4の形状制限からみても大きくノイズ減衰特性を損なうため、位相が一回転しないような形状を作るのが、当面の目標となる。
なお、本質的には、ノイズ低減の対象帯域(主として低域)において位相回転が小さければ、帯域外についての位相変化は(ゲインさえ落ちていれば)関係ない。しかし、一般に高域での位相回転が多いと、これは低域にも少なからず影響があるため、広い帯域を対象として位相回転を少なく設計するのがこの発明の目的である。また、アナログ回路においては、図10のような特性は設計可能であり、その意味において、前述したデジタル化のメリットと引き換えに、アナログ回路でシステム設計した場合に比べてノイズ低減効果を大きく損なうことは好ましくない。
[この発明の具体的な構成と動作について]
そこで、この本発明は、上述もしたFBフィルタ回路12やFFフィルタ回路22をデジタル化することにより得られるメリットを活かしながら、これらFBフィルタ回路12やFFフィルタ回路22における遅延を減らし、ノイズ低減効果を大きく保つことができるようにするものである。
なお、この発明は、フィードバック方式のノイズキャンセリングシステムにも、また、フィードフォワード方式のノイズキャンセリングシステムにも適用可能なものであるが、以下においては説明を簡単にするため、フィードバック方式のノイズキャンセリングシステムに、この発明を適用する場合を例にして説明する。
図11は、この発明によるFBフィルタ回路の構成例の1つを説明するためのブロック図である。ここでは、FBフィルタ回路12Aの設計を図6(B)に示したように、ADC/DACを含むデジタル素子のみで置き換えるのではない。図11(A)に示すように、ADC121とDSP/CPU122とDAC123とからなるデジタル部と並列に、アナログフィルタ124からなるアナログパスを加え、それぞれからの出力信号をアナログ上で加算することができるように構成したものを、新たなFBフィルタ回路(−βブロック)12Aとするものである。
そして、図11(A)に示した構成のFBフィルタ回路12Aは、図11(B)に示すように、遅延Lを発生させるADC/DAC部分121、123と、DSP/CPUによって形成されるデジタルフィルタ部122とからなるものとして表すことができる。そして、図11(B)においても、図6(C)の場合と同様に、ADC/DAC部分121、123では、サンプリング周波数Fsに対して、強制的にLサンプル分の遅延が生じることになり、これを「遅延L[smp]@Fs」というように示している。
また、図11(A)、(B)に示したFBフィルタ回路12Aは、アナログフィルタ124の出力(アナログ信号)と、デジタルフィルタ部122の出力(アナログ信号)とをミキサ部(合成部)にて加算する構成としたが、これに限るものではない。図13は、この発明によるFBフィルタ回路の他の例を説明するためのブロック図である。
図13(A)に示したFBフィルタ回路12Bは、アナログフィルタ124は有さず、ADC121とDSP/CPU122とDAC123からなるデジタル部の出力(アナログ信号)に対して、当該デジタル部に入力したアナログ信号を加算できるいようにするためのアナログパスを設けるように構成したものである。そして、図13(A)に示した構成のFBフィルタ回路12Bは、図13(B)に示すように、Lサンプル分の遅延が生じるADC/DACからなる遅延部分121、123と、DSP/CPUからなるデジタルフィルタ部122とから構成されるものである。
この図13に示したFBフィルタ回路12Bは、図11に示したデジタルフィルタ回路12Aの特殊な場合であると解釈できる。しかし、図13に示したFBフィルタ回路12Bの場合には、アナログの素子をもたないため(アナログフィルタを備えないため)、ばらつきや安定性の面で信頼性が高いシステムとなる。
そして、図11に示したアナログフィルタ124や図13に示したスルー特性を示すアナログパスでの処理を、デジタルフィルタでの処理と並列で行った後に、アナログフィルタ124で処理したアナログ信号を、あるいは、スルー特性を示すアナログパスで処理したアナログ信号を、デジタル部(デジタルフィルタ)で処理した信号に加算した結果の信号が、β特性として図10のようなフィルタ概形を目指して設計を行うことになる。一般に、アナログフィルタ回路の変更は可能ではあるが、システム規模が大きくなる。一方、デジタルフィルタの変更はDSP/CPU上のソフトウェアにより容易に行うことが可能である。
このため、図11に示したFBフィルタ12A、図13に示したFBフィルタ回路12Bを用いてノイズ減衰効果の異なる複数のモードを実装する場合には、アナログフィルタやスルーのアナログパスは、そのまま固定し、デジタルフィルタ部分のみ複数設計して必要に応じて変更する手法が効率的であり、この手法をこの実施の形態のFBフィルタ回路においては用いるようにしている。
図14、図15は、この実施の形態のFBフィルタ回路をフィードバック方式のノイズキャンセリングシステムに適用した場合のシステム全体の構成を示すブロック図である。
この内、図14は、図11に示した構成のFBフィルタ回路12A、すなわち、ADC121とDSP/CPU122とDAC123とからなるデジタル部と、これと並列にアナログフィルタ124が設けられて構成されたFBフィルタ回路12Aが、マイク及びアンプ部11と、パワーアンプ14との間に設けられたものである。
また、図15は、図13に示した構成のFBフィルタ回路12B、すなわち、ADC121とDSP/CPU122とDAC123とからなるデジタル部と、これと並列にスルー特性を有するアナログパスが設けられて構成されたFBフィルタ回路12Bが、マイク及びアンプ部11と、パワーアンプ14との間に設けられたものである。
図14、図15に示したように、図11に示した構成のFBフィルタ回路12Aと、図13に示した構成のFBフィルタ回路12Bとを、フィードバック方式のノイズキャンセリングシステムのFBフィルタ回路として用いることができるようにされる。
図12は、図11(B)に示したFBフィルタ回路12Aの特性Hb(z)と、図11(B)に示したデジタルフィルタ(DSP/CPU)122の特性Hx(z)とを説明するための計算式を示す図である。
図11(B)において、アナログフィルタ124の特性をHa(z)、デジタルフィルタ部122の特性をHx(z)、β特性(設計目標特性、すなわち、FBフィルタ回路12Aの特性)をHb(z)とすると、当該Hb(z)は、図12の(1)式のようにz変換を用いた式で表すことができる。
なお、Ha(z)、Hb(z)は、本来アナログ領域での特性で定義され、実際の加算もアナログ上で行われる。しかし、ここでは計算を容易にするために、図11、図12において、Ha(z)、Hb(z)特性をサンプリング周波数Fsにて離散化したものとして、デジタル領域で扱っている。
そして、図12の(1)式を、デジタルフィルタ部122の特性Hx(z)を求める式に変形すると、図12の(2)式に示すように変形することができる。図12の(2)式において、係数部分であるZの+L乗の部分(Z+Lの部分)は、Lサンプル分の時間進みを意味するので、デジタルフィルタHx(z)が因果律を満たすためには、目標特性Hb(z)及びアナログフィルタHa(z)の各インパルス応答の差(Hb(z)−Ha(z))が時間軸において、先頭からLサンプルの間、一致している必要がある。このLサンプルの期間内に両者の応答が一致していない場合は、Hx(z)は負の時間に係数を持つことになり、実際にフィルタを構築することができない。
以下においては、サンプリング周波数Fs=96kHz、ADC/DACでの遅延=16サンプルであるデジタルフィルタと、これに並列にスルー特性のアナログパスが設けられた図13に示した構成のFBフィルタ回路12Bを用いて、フィードバック方式のノイズキャンセリングシステムの場合を例にして、この発明によるFBフィルタ回路が適用されたノイズキャンセリングシステムについて詳細に説明する。
図16は、この例の場合のADC/DAC112、113の遅延特性のゲインと位相とを説明するための図である。図16(A)は、横軸が周波数、縦軸がゲインを示しており、図16(B)は、横軸が周波数、縦軸が位相を示している。この図16と、図7に示したサンプリング周波数Fs=48kHzで40サンプルの遅延分に相当するゲインと位相とについて説明するための図とを比較すると分かるように、この例における図16に示した特性の方が、図7に示した特性に比べ、サンプリング周波数Fsの周波数が高くなり、加えてフィルタ遅延が小さくなっているため、位相回転は6kHzで1周するようになり、ノイズ減衰効果を作るβ特性に対して、位相的な余裕が大きくなっている。
しかしながら、図16に示したようなADC/DAC遅延特性においていても、上述した図6にあるようなβ特性ブロックを直接デジタルフィルタで置き換えるような考え方であれば、やはり期待できるノイズ効果帯域はアナログより狭く効果が小さくなってしまう。
ここでノイズ減衰の帯域・効果を拡張しつつ、デジタル化のメリット(モード切り替えなど)を活かすべく、図11、図13を用いて説明した手法(以下、ハイブリッド−フィードバック方式と称する。)を適用する。図17〜図22に、その構成例及び特性図を示す。
[ハイブリッド−フィードバック方式のFBフィルタ回路の具体例について]
[ハイブリッド−フィードバック方式のFBフィルタ回路の具体例1]
図17は、FBフィルタ回路の一構成例(具体例1)としてのFBフィルタ回路12Cを説明するためのブロック図である。この例の場合には、アナログパスにアナログフィルタを用いないスルーとして設計してあり、デジタルフィルタ部122をデジタル2次IIR(Infinite Impulse Response)フィルタにてLPF(Low Pass Filter)1221及びMPF(Mid Presence Filter)1222の並列で構成したものである。すなわち、図17に示したFBフィルタ回路12Cは、図13に示したFBフィルタ回路12Bの具体的な構成例の1つである。
なお、図17においても、遅延を発生させる部位としてADC121とDAC123とを1つのブロックで示しているが、実際にはデジタルフィルタ部122を構成するLPF1221からの出力と、MPF1222からの出力は、DAC123によりアナログ信号に変換された後に、合成部125において、アナログパスからのアナログ信号をも加えたかたちで合成される。合成部125において合成された信号は、インバータ126に供給され、ここで位相反転するように処理された後に出力される構成となっている。
図18は、図17に示したFBフィルタ回路12Cのうちのデジタルフィルタ部(LPFとMPFの並列部分)122だけの特性を示す図であり、図19は、デジタルフィルタ部122に加えて、ADC/DAC121、123における16サンプルの遅延を含めた場合の特性を示す図である。図18、図19において、上段は、横軸が周波数、縦軸が位相である位相特性のグラフであり、下段は、横軸が周波数、縦軸がゲインであるゲイン特性のグラフである。
図18と図19とを比較すると分かるように、上段のグラフに変化が生じている。すなわち、デジタルフィルタ部122の特性に、ADC/DACの遅延特性を付加するようにすると(ADC/DACにおける16サンプルの遅延を含めるようにすると)、ゲイン特性に変化はないが、位相特性は変化する。すなわち、位相回転を伴った特性となる。
図18、図19を用いて説明したデジタルフィルタ部122とADC/DAC121、123とからなるデジタル部と、スルー特性を有するアナログパスとからなる図17に示したFBフィルタ回路12Cの特性(β特性)を図20(A)に示す。図20(A)において、最上段のグラフは、この伝達関数のインパルス応答の先頭部(128サンプルまで)のグラフであり、横軸がサンプル数、縦軸がレベルである。中段のグラフは、位相特性のグラフであり、横軸は周波数、縦軸は位相である。下段のグラフは、ゲイン特性のグラフであり、横軸が周波数、縦軸がゲインである。
図20(A)を見ると分かるように、アナログパスを加えることで、位相回転を抑えており、これは低域から高域に至るまで一回転も回っていないことが分かる。各特性を別の面から見れば、ノイズ低減の中心となる低域特性はデジタルフィルタ部122の影響が大きく、ADC/DAC遅延により位相回転が大きくなりがちな中高域に関しては、応答の速いアナログパスの特性を、効果的に使用していることになる。
図20(A)に示した特性(図17に示したFBフィルタ回路12の特性(β特性))と、図9に示した伝達関数(ADHM)の実測特性とを、周波数軸上で乗算した特性(ADHMβ)のグラフを図20(B)に示す。この図20(B)においても、図20(A)の場合と同様に、最上段のグラフは、この伝達関数のインパルス応答の先頭部(128サンプルまで)のグラフであり、横軸がサンプル数、縦軸がレベルである。中段のグラフは、位相特性のグラフであり、横軸は周波数、縦軸は位相である。下段のグラフは、ゲイン特性のグラフであり、横軸が周波数、縦軸がゲインである。
そして、図20(B)に示す伝達特性(ADHMβ)のグラフは、オープンループ(−ADHMβ)を位相反転(−1を乗算)した系であり、図6の場合の位相反転した場合として考えると、−π(−180deg.)またはπ(180deg.)の地点で発振を起こすため、この位相地点付近ではゲイン側特性が0dB以下である必要があることになる。
このため、図20(B)の中段のグラフに示すように、ループ発振防止のための位相余裕を30deg.として(位相の有効範囲を−150deg.〜150deg.として)、ゲイン縦軸は相対的な値とみれば、実際には図20(B)の下段に示したグラフにおいて、太線で示した横方向点線が、新たな0dBになるところまでFBフィルタ回路の特性(β特性)をシフトすることができ、この場合であればおよそ最大13dB程度がフィードバックループに対して貢献することになる。なお、山の形状から低域側、高域側の両方で位相余裕があるが、当然ながら発振しにくい方でのゲインアップ限界に合わせている。
[ハイブリッド−フィードバック方式のFBフィルタ回路の具体例2]
図21は、FBフィルタ回路の他の構成例(具体例2)としてのFBフィルタ回路12Dを説明するためのブロック図である。この例の場合にも、アナログパスにアナログフィルタを用いないスルーとして設計してある。そして、この図21に示すFBフィルタ回路の場合には、並列に設けられたいずれもデジタル二次IIRフィルタの構成のLPF1221とMPF1222aとの後段に、いずれもIIRフィルタで構成されるMPF1223及びMPF1224を設けることにより、狭帯域ながら減衰量が大きくなるよう意図して作成したものである。
すなわち、図17に示した構成のFBフィルタ回路12Cが比較的広帯域なものであるのに対して、図21に示す構成のFBフィルタ回路12Dは、狭帯域ではあるが減衰量が大きなものである。なお、図21に示す構成のFBフィルタ回路12Dもまた、スルー特性のアナログパスを有するものであり、図13に示したFBフィルタ回路12Bの具体的な構成例の1つである。
また、この図21に示すFBフィルタ回路12Dの場合にも、遅延を発生させる部位としてADC121とDAC123とを1つのブロックで示しており、MPF1224からの出力は、DAC123によりアナログ信号に変換された後に、合成部125において、アナログパスからのアナログ信号と合成される。合成部125において合成された信号は、インバータ126に供給され、ここで位相反転するように処理された後に出力される構成となっている。
そして、図22(A)は、アナログパスを固定したままの図21に示した構成のFBフィルタ回路12Dの特性(β特性)を示したものである。また、図22(B)は、図22(A)に示した特性(図21に示したFBフィルタ回路12Dの特性(β特性))と、図9に示した伝達関数(ADHM)の実測特性とを、周波数軸上で乗算した特性(ADHMβ)のグラフである。
図22(A)、(B)において、最上段のグラフは、この伝達関数のインパルス応答の先頭部(128サンプルまで)のグラフであり、横軸がサンプル数、縦軸がレベルである。中段のグラフは、位相特性のグラフであり、横軸は周波数、縦軸は位相である。下段のグラフは、ゲイン特性のグラフであり、横軸が周波数、縦軸がゲインである。
図22(A)の場合にも、上述した図20(A)の場合と同様に、アナログパスを加えることで、位相回転を抑えており、これは低域から高域に至るまで一回転も回っていないことが分かる。各特性を別の面から見れば、ノイズ低減の中心となる低域特性はデジタルフィルタ部122の影響が大きく、ADC/DAC遅延により位相回転が大きくなりがちな中高域に関しては、応答の速いアナログパスの特性を、効果的に使用していることになる。
そして、図22(B)の場合にも、図20(B)の場合と同様に、図22(B)の中段のグラフに示すように、ループ発振防止のための位相余裕を30deg.として(位相の有効範囲を−150deg.〜150deg.として)、ゲイン縦軸は相対的な値とみれば、実際には図22(B)の下段に示したグラフにおいて、太線で示した横方向点線が、新たな0dBになるところまでFBフィルタ回路の特性(β特性)をシフトすることができる。
[ハイブリッド−フィードバック方式のFBフィルタ回路の具体例3]
また、上述した具体例1、具体例2においては、説明を簡単にするためデジタルフィルタ部分を、IIRフィルタにて表現したが、これに限るものではない。例えば、FIR(Finite Impulse Response)フィルタ単体や、IIR、FIRの双方フィルタを並列または直列に接続して構成した複合フィルタを用いても良い。この時FIRの設計においても、不要な位相回転をなるべく避けるため、適切なゲインを設計したのち、最小位相推移型になるように設定することが好ましい。このように、最小位相推移型FIRフィルタを用いることにより、上述のように位相回転が避けられ、遅延が少なくなり、より精度よくノイズの低減を図ることができる。
図23は、複合フィルタの構成のデジタルフィルタ部122を有するFBフィルタ回路12Eを説明するためのブロック図である。図23に示すように、この例のFBフィルタ回路12Eは、IIRフィルタ122xとIIRフィルタ122yとが並列に設けられると共に、その後段に最小位相推移型FIRフィルタ122zが設けられて形成されたデジタルフィルタ部122を有するものである。このように、IIRフィルタとFIRフィルタとを用いて複合フィルタの構成したデジタルフィルタ部122を有するFBフィルタ回路を構成するようにしてもよい。
また、上述した具体例の各FBフィルタ回路においては、ノイズ低減効果(効果帯域、効果ゲイン)を大きくとるため、96kHzという比較的高速のサンプリング周波数を用いるようにしたが、これに限るものではない。目標とする効果量によっては、サンプリング周波数を下げても、上述したように、デジタルパスとアナログパスとが並列に設けられたFBフィルタ回路を備えたフィードバック方式のノイズキャンセリングシステム(ハイブリッド−フィードバック方式のノイズキャンセリングシステム)を用いることで同様のノイズ低減効果を実現することが可能であり、これは低消費電力化やリソース削減の意味でも役立つものである。
[ノイズキャンセリングシステムへの応用について]
次に、この発明によるハイブリッド−フィードバック方式のFBフィルタ回路を用いたノイズキャンセリングシステムの応用例について説明する。
[ノイズキャンセリングシステムへの応用例1]
図1、図14、図15に示したフィードバック方式のノイズキャンセリングシステムの場合、聴取対象となる外部からのアナログ入力音声S(音楽再生、通話音声、収音音声など)は、アナログのイコライジングを行ってから、アナログ段階で加算するようにしていた。しかし、アナログ入力音声Sについても、AD(Analog/Digital)変換してデジタルフィルタリング(イコライジング)を行うことで、より精度良く細かい音質調整を実現することもできる。
図24は、アナログ入力音声SをAD変換してデジタルフィルタリングを行うことができるようにしたノイズキャンセリングシステムについて説明するための図である。図24に示すように、ユーザヘッド(ユーザの頭部)HDに装着されるヘッドホンの筐体HP内部には、ドライブ回路151とスピーカ152とからなるドライバ15と、ユーザの耳位置(キャンセルポイントCP)の近傍にマイク111が設けられている。
このマイク111によって収音されて電気信号に変換された音声信号(ノイズ信号)が、マイクアンプ112で増幅され、アナログパスを有するハイブリッド−フィードバック方式のFBフィルタ回路12Fに供給され、ここで処理されてノイズ低減信号が形成され、これがパワーアンプ14を通じてドライバ15に供給されて放音されることにより、ノイズ信号を低減することができるようになっている。
図24に示すように、この例のFBフィルタ回路12Fは、ADC122とデジタルフィルタ部122とDAC123とからなるデジタル部と、アナログフィルタ124を有するアナログパスとが並列に設けられたハイブリッド−フィードバック方式のものである。
そして、デジタル部のDAC123においてアナログ信号に変換されたノイズ低減信号と、アナログパスからのアナログ信号とは、合成部13において合成するようにされている。なお、以下においては、ハイブリッド−フィードバック方式のFBフィルタ回路を、ハイブリッド−FBフィルタ回路という。
そして、図24に示すノイズキャンセリングシステムのハイブリッド−FBフィルタ回路12Fにおいて、ADC121は、アナログ入力音声Sをデジタル信号に変換するADC121aと、マイクアンプ112からの収音音声をデジタル信号に変換するADC121bを備えたものである。
また、DSP/CPU122は、入力音声S用のイコライザ/エフェクト部(図24においては、EQ/Effectと記載。)122aと、ノイズ低減信号を生成するフィルタ部122bと、これらからの出力信号を合成する合成部122cとを実現する構成となっている。
このように、この例のハイブリッド−FBフィルタ回路12Fの場合には、ADC121aをノイズ低減用のループとは別に1つ持つことで、デジタルフィルタ部122にて、入力音声Sに対するイコライジング等を行うと共に、これをノイズ低減用のループからのノイズ低減信号と合成(ミキシング)してDAC123に供給することができる構成となっている。
このように構成することによって、上述もしたように、アナログ入力音声Sについても、AD(Analog/Digital)変換してデジタルフィルタリング(イコライジング等)を行うことで、より精度良く細かい音質調整を実現することができるとともに、ノイズの低減をも効果的に実現することができるようにされる。
図25は、デジタル入力音声SDを受け付ける構成のフィードバック方式のノイズキャンセリングシステムを説明するためのブロック図である。すなわち、図24に示したノイズキャンセリングシステムは、アナログ入力音声Sの入力を受け付けるために、ADC121aを備えていたが、アナログ入力音声Sが、既に何らかの手段にてデジタル化された後に入力される場合もありうる。
この場合には、図25に示すように、外部からのデジタル入力音声SDを処理するイコライザ/エフェクタ部122bの機能を実現するデジタルフィルタ部122に、直接、デジタル入力音声SDを供給する構成とする。
すなわち、図15に示したフィードバック方式のノイズキャンセリングシステムのFBフィルタ回路12Gは、ADC121b、イコライザ/エフェクト部122aとフィルタ122bからなるデジタルフィルタ部122、DAC123、アナログフィルタ124、合成部13を備えるものである。したがって、図25に示したFBフィルタ回路12Gは、アナログ入力音声S用のADC121aを備えない点を除けば、図24に示したノイズキャンセリングシステムと同様に構成されるものである。
そして、図25に示したように、デジタル入力音声SDの供給を受け付けることができるようにすることにより、デジタル化されて供給されるデジタル入力音声SDについても適切に処理することができると共に、ノイズの低減をも効果的に実現することができるようにされる。
[ノイズキャンセリングシステムへの応用例2]
また、ノイズ低減効果を得られるようにするノイズキャンセリングシステムにおける基礎構成において、この発明の応用の1つとして、フィードバック方式とフィードフォワード方式との両方を組み合わせて用いるシステムが考えられる。図26は、フィードバック方式とフィードフォワード方式との両方を組み合わせたノイズキャンセリングシステムについて説明するための図である。
図26に示すように、この例のノイズキャンセリングシステムは、フィードバックシステム部(フィードバック方式のノイズキャンセリングシステム部分)1と、フィードフォワードシステム部(フィードフォワード方式のノイズキャンセリングシステム部分)2とを備えたものである。
そして、ユーザヘッド(ユーザの頭部)HDに装着されるヘッドホン筐体HPの内部に設置されるマイク111によって収音される音声信号(ノイズ信号)は、フィードバックシステム部1に供給される。フィードバックシステム部1では、FBフィルタ部においてノイズ低減信号が生成され、これが合成部3に供給される。
一方、ユーザヘッドHDに装着されるヘッドホン筐体HPの外部に設置されるマイク211によって収音される音声信号(ノイズ信号)は、フィードフォワードシステム部2に供給される。フィードフォワードシステム部2では、FFフィルタ部においてノイズ低減信号が生成され、これが合成部3に供給される。
合成部3は、フィードバックシステム部1からのノイズ低減信号とフィードフォワードシステム部2からのノイズ低減信号とを合成して、これをドライブ回路351とスピーカ352とからなるドライバ35に供給することにより、ノイズ低減信号に応じた音声を放音し、音響的にユーザの耳に到達するノイズを低減するようにしている。
基本的に、フィードフォワード方式は、フィードバックと違い制御点の音圧を参照せず、またフィルタも設計時に代表的な1つに固定されるため、ノイズ音源の位置や個人間の耳特性の違いにより、キャンセルポイントCP2では低減対象帯域内においてもノイズ成分が設計時想定よりも残ることがある。しかし、キャンセルポイントCP1の制御点を参照するフィードバック方式を併用することで、このフィードフォワード方式のノイズ残留分もキャンセルできるようにし、ノイズ低減効果の増大を図ることが可能となる。
図27は、図26に示したフィードバックシステム部1とフィードフォワードシステム部2とを備えたノイズキャンセリングシステムの構成例をさらに説明するためのブロック図である。
図27の右側のマイク及びマイクアンプ部11、FBフィルタ回路12A、12B等、パワーアンプ14、ドライバ35からなる部分が、フィードバックシステム部1である。また、図27の左側のマイク及びマイクアンプ部21、FFフィルタ回路22、パワーアンプ24、ドライバ35からなる部分がフィードフォワードシステム部2である。
なお、図27においては、フィードバックシステム部1の構成とフィードフォワードシステム部2の構成とを区別して明確に示すために、フィードバックシステム部1とフィードバックシステム部2との双方にドライバ35を示した。しかし、図26にも示したように、ドライバ35は、フィードバックシステム部1とフィードフォワードシステム部2とで共通に用いられるものである。
そして、図26を用いて説明したように、実際には、ドライバ35の前段において、フィードバックシステム部1のパワーアンプ14からの出力と、フィードフォワードシステム部2のパワーアンプ24からの出力とが合成部3において合成されて、ドライバ35に供給するようにされる。また、図26を用いて説明したように、フィードフォワードシステム部2の機能により十分に低減できなかったノイズを、フィードバックシステム部1の機能により低減することができるようにされる。
そして、最も重要な点は、図27において、FBフィルタ回路12A、12B等として示したFBフィルタ回路の構成が、上述もしたように、図11、図13、詳しくは、図17、図21、図23に示した構成の、この発明によるハイブリッド−FBフィルタ回路を用いることにより、フィードバックシステム部1において、FBフィルタ回路をデジタル化することにより得られる利益を享受することができると共に、より広い帯域で、より大きなノイズ低減効果を得ることができるようにされる。
また、別のアプローチから図26、図27を用いて説明したノイズキャンセリングシステムを見ると、以下のようなことが言える。すなわち、フィードフォワード方式では基本的にキャンセル用の係数は決めうちであり、特性の個人差によりノイズ低減量を大きくすることができない(キャンセル信号(ノイズ低減信号)のゲインを低めに設定することになる)。
そこで、ノイズ減衰をさらにフィードバック方式のノイズキャンセリングシステムを使って増やすようにしたものが、図26、図27を用いて説明したノイズキャンセリングシステムであるといえる。換言すれば、図26、図27を用いて説明したノイズキャンセリングシステムは、フィードバック方式及びフィードフォワード方式を相補的に使うことで、より大きなノイズ低減効果を得るようにしたものである。
[ノイズキャンセリングシステムへの応用例3]
また、フィードバック方式及びフィードフォワード方式を相補的に使用するシステムの実装時には、外部入力部分を加えた図28に示す構成のノイズキャンセリングシステムを考えることができる。図28は、フィードバック方式及びフィードフォワード方式を相補的に使用するシステムに、この発明によるハイブリッド−FBフィルタ回路を適用した場合について説明するためのブロック図である。
図28に示すように、ユーザヘッド(ユーザの頭部)HDに装着されるヘッドホン筐体HPの内部には、フィードバック方式用のマイク111が設けれ、また、ヘッドホン筐体HPの外部には、フィードフォワード方式用のマイク211が設けられている。フィードバック方式用のマイク111の後段にはマイクアンプ112は設けられ、フィードフォワード方式用のマイク211の後段にはマイクアンプ212とスイッチ回路SW1とが設けられている。
そして、マイクアンプ112とスイッチ回路SW1との後段には、ノイズキャンセル用フィルタ回路4が設けられ、このノイズキャンセル用フィルタ4の後段にパワーアンプ34と、ドライバ35とが設けられている。ドライバ35は、ドライブ回路351とスピーカ352とからなるものである。
なお、フィードフォワード方式用のマイクアンプ212の後段に設けられたスイッチ回路SW1は、図28に示すように、入力端aにはマイクアンプ212からの音声信号(ノイズ信号)が供給され、入力端bにはアナログ信号である入力音声Sが供給されるものであり、いずれの信号を出力するかを切り替えるものである。
また、詳しくは後述するが、スイッチ回路SW1は、ノイズキャンセル用フィルタ4内に設けられるスイッチ回路SW2と連動して切り替えられる。そして、図示しない操作部を通じて受け付けたユーザからの操作入力に応じて、コントローラ5が、スイッチ回路SW1と、スイッチ回路SW2とを切り替え制御するようにしている。また、コントローラ5は、スイッチ回路SW1、SW2の切り替え制御だけでなく、デジタルフィルタ部42を構成する各部を制御し、目的とする処理を行わせるようにすることができるものである。
そして、図28に示すように、ノイズキャンセル用フィルタ回路4は、大きく分けると、ADC41と、デジタルフィルタ部42と、DAC43と、アナログフィルタ44とからなっている。ADC41は、スイッチ回路SW1からのいずれもアナログ信号であるマイクアンプ212からのノイズ信号または入力音声Sをデジタル信号に変換するADC411と、マイクアンプ112からのノイズ信号をデジタル信号に変換するADC412とからなっている。
デジタルフィルタ部42は、フィードバック制御用のフィルタ回路(以下、FBフィルタと略称する。)421と、スイッチ回路SW2と、フィードフォワード制御用のフィルタ回路(以下、FF用フィルタと略称する。)422と、イコライザ/エフェクト部(図28においては、EQ/Effectと記載。)423と、合成部424とを実現する構成となっている。
そして、上述もしたように、スイッチ回路SW1とスイッチ回路SW2とはコントローラ5により連動して切り替えられるが、スイッチ回路SW1が入力端a側に切り替えられる場合には、スイッチ回路SW2も入力端a側に切り替えられ、スイッチ回路SW1が入力端b側に切り替えられる場合には、スイッチ回路SW2も入力端b側に切り替えられる。
したがって、スイッチ回路SW1が入力端a側に切り替えられた場合には、スイッチ回路SW2も入力端a側に切り替えられ、この場合には、マイク211で収音された音声信号(ノイズ信号)が、マイクアンプ212で増幅された後に、スイッチ回路SW1を通じてADC411に供給され、ここでデジタル信号に変換された後に、スイッチ回路SW2を通じてFF用フィルタ422に供給される。FF用フィルタ422は、これに供給されたノイズ信号からフィードフォワード方式のノイズ低減信号(キャンセル信号)を形成して、これを合成部424に供給する。
一方、マイク111で収音された音声信号(ノイズ信号)が、マイクアンプ112で増幅された後に、ADC412とアナログフィルタ44とに供給される。ADC412は、これに供給された音声信号をデジタル信号に変換し、これをFB用フィルタ421に供給する。FB用フィルタ421は、これに供給されたノイズ信号からフィードバック方式のノイズ低減信号(キャンセル信号)を形成して、これを合成部424に供給する。
この場合、合成部424は、FF用フィルタ422からのフィードフォワード方式のノイズ低減信号と、FB用フィルタ421からのフィードバック方式のノイズ低減信号とを合成し、これをDAC43に供給する。DAC43は、これに供給されたノイズ低減信号をアナログ信号に変換し、これを合成部45に供給する。
合成部45には、アナログフィルタ44においてアナログフィルタリング処理されたアナログ信号も供給されており、DAC43からのノイズ低減信号と、アナログフィルタ44からのアナログ処理されたノイズ低減信号とを合成し、これをパワーアンプ34に供給する。パワーアンプ34は、これに供給されたノイズ低減信号を増幅し、これをドライバ35に供給する。これによりドライバ35からはノイズキャンセル信号が放音するようにされ、音響的にノイズが低減するようにされる。
このように、スイッチ回路SW1とスイッチ回路SW2とが、入力端a側に切り替えられた場合には、ADC411、FF用フィルタ422、DAC43が、FFフィルタ回路を形成し、マイク211、マイクアンプ212、スイッチ回路SW1、ADC411、スイッチ回路SW2、FF用フィルタ、合成部424、DAC43、合成部45、パワーアンプ34、ドライバ35からなる系が、フィードフォワード方式のノイズキャンセリングシステムを構成することになる。
また、同時に、ADC412、FBフィルタ421、DAC43、アナログフィルタ44が、FBフィルタ回路を形成し、マイク111、マイクアンプ112、ADC412、FB用フィルタ421、合成部424、DAC43、アナログフィルタ44、合成部45、パワーアンプ34、ドライバ35からなる系が、フィードバック方式のノイズキャンセリングシステムを構成することになる。
このように、スイッチ回路SW1とスイッチ回路SW2とが、入力端a側に切り替えられた場合には、フィードフォワード方式のノイズキャンセリングシステム部を機能させると共に、デジタルパスとアナログパスとを有するハイブリッド−FBフィルタ回路を有するフィードバック方式のノイズキャンセリングシステム部を機能させることによって、ノイズを高品位に低減させ、高品位な無音状態を形成することができるようになっている。
また、スイッチ回路SW1とスイッチ回路SW2とが入力端b側に切り替えられた場合には、アナログ入力音声Sが、スイッチ回路SW1を通じてADC411に供給され、ここでデジタル信号に変換された後に、スイッチ回路SW2を通じてイコライザ/エフェクト部423に供給され、ここで入力音声Sについて精度よく、細かい音質調整を行った後に、合成部43に供給され、フィードバック方式のノイズ低減信号と合成されて出力される。
このように、スイッチ回路SW1とスイッチ回路SW2とが、入力端b側に切り替えられた場合には、音質調整された入力信号Sとフィードバック方式のノイズ低減信号とが合成されて形成された信号が、DAC43でアナログ信号に変換され、さらに合成部45において、アナログフィルタ44からのアナログ処理されたノイズ低減信号が合成され、これが、パワーアンプ34を通じてドライバ35に供給されて、放音するようにされる。この場合には、精度よく音質調整された入力音声2応じた音声を、フィードバック方式のノイズキャンセリングシステムを用いてノイズを低減させながら良好に再生して、ユーザが聴取することができるようになっている。
そして、図28に示したノイズキャンセリングシステムについては、以下のようにまとめることができる。すなわち、マイク111で収音された音声信号(フィードバックマイク信号)、マイク211で収音された音声信号(フィードフォワードマイク信号)、外部入力信号(入力音声S)の3つを処理するため、本来はADCが3つ必要であるが、図28に示した構成のノイズキャンセリングシステムでは、フィードフォワードマイク信号と入力音声Sとの切り替えをADCの前段で行っている。
これにより、静かな環境を望む際は、入力音声Sについては再生しないようにし、2種類のノイズ低減機構(フィードバック方式のノイズキャンセリングシステムとフィードフォワード方式のノイズキャンセリングシステム)が同時稼動させるようにし、また、外部入力の音、すなわち入力音声Sを聞く際にはフィードバック方式のノイズキャンセリングシステムのみ稼動させるようにする、というように動作させるノイズキャンセリングシステムを切り替えることが可能なシステムを実現することができる。
なお、図28に示したシステム簡略化のため、図28においてフィードフォワード方式のノイズキャンセリングシステムの実現をアナログ回路で構成する場合や、外部入力である入力音声Sと切り替えるノイズキャンセリングシステムをフィードバック方式のノイズキャンセリングシステム側にすることも可能である。
[ノイズキャンセリングシステムの組み合わせのバリエーション]
ここで、この発明の適用が可能なノイズキャンセリングシステムのバリエーションについてまとめる。デジタル部とアナログパスとが並列に設けられ、デジタル部からの出力とアナログパスからの出力とをアナログ上で合成することにより、ノイズ低減信号(キャンセル信号)を生成するハイブリッドのフィルタ回路は、(1)フィードバック方式のノイズキャンセリングシステムのFBフィルタ回路と、(2)フィードフォワード方式のノイズキャンセリングシステムのFFフィルタ回路とに適用可能である。
そして、フィードバック方式のノイズキャンセリングシステムと、フィードフォワード方式のノイズキャンセリングシステムとの両方を設けるノイズキャンセリングシステムの場合には、一方のノイズキャンセリングシステムのフィルタ回路にこの発明によるハイブリッドのフィルタ回路を用いるようにした場合、他方のノイズキャンセリングシステムのフィルタ回路には、従来からのアナログフィルタを用いたり、デジタルフィルタを用いたり、また、デジタルとアナログが並列に設けられるこの発明によるハイブリッドのフィルタ回路を用いたりすることができる。
また、図28を用いて説明したように、ハイブリッドのFBフィルタ回路が用いられたフィードバック方式のノイズキャンセリングシステムに加えて、フィードフォワード方式のノイズキャンセリングシステムと外部からの入力音声を処理するADC411、イコライザ/エフェクト部423などからなる入力音声再生処理部とを切り替えて使用可能なシステムの場合においても、フィードフォワード方式のノイズキャンセリングシステムのFFフィルタ回路としては、従来からのアナログフィルタを用いたり、デジタルフィルタを用いたり、また、デジタルとアナログが並列に設けられるこの発明によるハイブリッドのフィルタ回路を用いたりすることができる。
同様に、ハイブリッドのFFフィルタ回路が用いられたフィードフォワード方式のノイズキャンセリングシステムに加えて、フィードバック方式のノイズキャンセリングシステムと外部からの入力音声を処理するADC、イコライザ/エフェクト部などからなる入力音声再生処理部とを切り替えて使用可能なシステムの場合においても、フィードバック方式のノイズキャンセリングシステムのFBフィルタ回路としては、従来からのアナログフィルタを用いたり、デジタルフィルタを用いたり、また、デジタルとアナログが並列に設けられるこの発明によるハイブリッドのフィルタ回路を用いたりすることができる。
また、この発明によるハイブリッドのフィルタ回路を、FBフィルタ回路に用いる場合であっても、また、FFフィルタ回路に用いる場合であっても、上述したFBフィルタ回路12A〜FBフィルタ回路12Gに示したように、種々の構成とすることが可能である。要は、上述もしたように、デジタル部とアナログパスとが並列に設けられ、デジタル部からの出力とアナログパスからの出力とをアナログ上で合成することにより、ノイズ低減信号(キャンセル信号)を生成するハイブリッドの構成となっていればよい。
[まとめ]
以上のことから、ヘッドホン内側にマイク機構を持ち、ヘッドホン内ノイズ低減を目的としたフィードバック方式のノイズキャンセリングシステムにおいて、系の安定化を保ちノイズ減衰量を決定付けるFBフィルタ回路(フィードバックフィルタ)を、主として位相回転を抑える目的で、ADCとDSP/CPU部とDACからなるデジタル部と、アナログフィルタを有するアナログパス、あるいは、スルー特性のアナログパス(アナログスルーパス)とを並列に構成し、これらデジタル部とアナログパスとの出力をアナログ加算することで実現することができる。
この場合、デジタル部と並列のアナログパスのアナログフィルタは、1次のLPF、HPF程度の簡素な構成のものでよく、あるいは、周波数特性を持たず、デジタル部からの出力結果とアナログで直結的に加算可能な信号を生成することができるものを用いることができる。
また、アナログパスと並列に構成されるデジタル部内に、最小位相推移型FIRを一部、または全部として用いるようにすることもできる。
また、上述したデジタル部とアナログパスとが並列に設けられたFBフィルタ回路を有するフィードバック方式のノイズキャンセリングシステムとともに、ヘッドホン筐体外部に設けたマイクを使用して、アナログ、またはデジタル、または、その双方を並列としたフィードフォワード方式のノイズキャンセリングシステムを同時に用いたツインタイプのノイズキャンセリングシステムを構成することにより、高品位な無音状態を形成することも可能である。
また、ヘッドホン筐体の内側のマイクとヘッドホン筐体の外側のマイクとの双方がADCに入りデジタル処理するノイズ低減システムを構成しているモードと、外側・内側のどちらかのマイク信号の一方の入力を外部信号(音楽信号や通話信号など)に切り替えて同一のADCに接続し、同時にDSP/CPUに対してノイズ低減プログラムからイコライザプログラムになるような指示をするコントロール部分を持つシステムを構成することも可能である。
[その他]
以上、本発明は簡単のためにヘッドホンにおける処理としたが、ヘッドホン本体内にすべてのシステムが実装されている必要はなく、例えば処理機構が外部にボックスとして分割されている場合や、他の機器と組み合わさった場合でも、この発明を適用することができる。ここで他の機器とは、例えばポータブルオーディオプレイヤーや、電話機器、ネットワーク音声通信機器、など、音声・音楽信号を再生可能な多種のハードウェアが考えられる。
もちろん、工場や飛行場などの非常に大きな騒音のする場所において作業する場合などに用いられ、騒音を低減させるためのヘッドセットのノイズキャンセリングシステムに適用することも可能である。さらに、携帯電話にこの発明を適用した場合には、騒音下でもクリアな音での通話が可能となるし、ポータブルオーディオプレイヤーに適用した場合には、騒音下でもクリアな音楽等の聴取が可能となる。
また、上述した実施の形態においては、フィードバック方式のノイズキャンセリングシステムのFBフィルタ回路を、デジタル部とアナログパスとを並列に設けたハイブリッドの構成した。しかし、FBフィルタ回路だけでなく、フィードフォワード方式のノイズキャンセリングシステムのFFフィルタ回路を、デジタル部とアナログパスとを並列に設けたハイブリッドの構成とすることも可能である。