JP5620425B2

JP5620425B2 - 通信回路

Info

Publication number: JP5620425B2
Application number: JP2012054813A
Authority: JP
Inventors: ホスルスリナス; エム．シュミドルティモシイ; ジー．ダバクアナンド
Original assignee: テキサスインスツルメンツインコーポレイテッド
Priority date: 1998-10-28
Filing date: 2012-03-12
Publication date: 2014-11-05
Anticipated expiration: 2019-10-28
Also published as: JP2010283851A; JP2012157029A; EP0998055A3; JP2000138634A; US6166622A; EP0998055A2

Description

この発明は通信方式に対する広帯域符号分割多元接続（ＷＣＤＭＡ）、更に具体的に言えば、改良された送信電力制御（ＴＰＣ）に関する。

今日の符号分割多元接続（ＣＤＭＡ）方式は、各々の信号に独特の符号を割当てることにより、共通のチャンネルを介して異なるデータ信号を同時に送信することを特徴としている。この独特の符号は、データ信号の正しい受け取り手を決定するための選ばれた受信機の符号と合わせてある。こういう異なるデータ信号が、地上クラッタ及び予測し難い信号の反射による多重経路を介して受信機に到着する。受信機におけるこういう多重データ信号の相加効果により、かなりのフェージングまたは受信信号強度の変動が起こることがある。一般的に、多重データ経路によるこのフェージングは、広い帯域幅に亙って送信エネルギを拡散させることによって減らすことができる。この広い帯域幅により、周波数分割多元接続（ＦＤＭＡ）または時分割多元接続（ＴＤＭＡ）のような狭帯域送信モードに比べて、フェージングがかなり減少する。

１９９８年４月２２日に出願され、ここで引用によってその説明に代える仮米国特許出願番号６０／０８２，６７１に記載されるような次世代の広帯域符号分割多元接続（ＷＣＤＭＡ）に対する新しい基準が絶えず出てくる。こういうＷＣＤＭＡ方式は、パイロット信号の力を借りたチャンネル推定を伴うコヒーレント通信方式である。こういうパイロット記号が、範囲内の任意の受信機に対し、予定の時間フレーム内の直交位相シフト・キーイング（ＱＰＳＫ）による既知のデータとして送信される。フレームは不連続送信（ＤＴＸ）モードで伝搬し得る。音声トラヒックでは、ユーザが話す時にユーザ・データの送信が行われるが、ユーザが沈黙している時は、データ記号の送信は行われない。同様に、パケット・データでは、パケットを送る用意ができた時だけ、ユーザ・データを送信することができる。パイロット記号は、フレーム内の１６個の予定の時間スロットの中で時間的に等間隔である。更に各々の時間スロットが、ダウンリンク（受信）及びアップリンク（送信）信号の両方で、送信電力制御（ＴＰＣ）及びデータ記号を含んでいる。受信パイロット記号を既知のパイロット信号と比較して、チャンネル推定値を計算し、ＴＰＣ及びデータ記号を復調し、信号対妨害比（ＳＩＲ）を決定する。

しかし、基地局に対する移動ユニットの速度が増加すると、問題が起こる。次第に高いドップラー周波数により、受信信号の大きさ及び位相が急激に変化する。この急激な変化により、チャンネル推定値により大きな誤差が生じ、その結果ＴＰＣ記号の復調誤差が増加する。ＴＰＣ記号のこういう復調誤差により、送信電力の制御が正しくなくなり、移動ユニットと基地局の間の通信が傷つく。

こういう問題が、通信回路の外部の源からの複数個の第１の制御信号を受け取るように結合された処理回路を持つ通信回路によって解決される。処理回路が、複数個の予定の期間の各々の間、第２の制御信号及び第２の電力制御信号を発生する。第２の電力制御信号が、前記複数個の第１の制御信号からの対応する第１の制御信号によって決定される。第２の電力制御信号が第２の制御信号に接近して発生される。直列回路が、夫々の予定の期間の間、第２の制御信号及び第２の電力制御信号を受け取るように結合される。直列回路が第２の電力制御信号に接近する第２の制御信号を発生する。

この発明は高いドップラー周波数における信号復調誤差を大幅に少なくする。

典型的な携帯電話の簡略ブロック図である。送信信号に対する受信信号の大きさ及び位相の歪みを示す線図である。従来の時間スロット構造を示す線図である。この発明の時間スロット信号を示す線図である。高いドップラー周波数における信号損失を示すシミュレーション図である。

この発明は、以下図面について詳しく説明するところを読めば、更に完全に理解されよう。

図１は、典型的な携帯電話の簡略ブロック図である。データ受信またはダウンリンク動作は、データをアンテナ１５で受信し、ＲＦ回路１４によって増幅した時に開始される。増幅されたデータがＱＰＳＫ復調器１３によって復調される。信号プロセッサ１１が直列回路（図に示していない）で、パイロット記号及び送信電力制御（ＴＰＣ）記号を含む復調データの直列ストリームを受け取る。信号プロセッサ１１がデータを処理してチャンネル推定値、データ信号の正しい位相及び大きさを定め、このデータ信号を音声帯域回路１０に中継する。
データ送信またはアップリンク動作は逆の順序で行われる。信号プロセッサ１１が音声帯域回路からデータ信号を受け取る。その後、信号プロセッサがこういうデータ信号をパイロット記号、ＴＰＣ記号及びその他の制御信号と共に、直列回路（図に示していない）にロードする。こういうＴＰＣ記号は、前に受け取ったパイロット信号に応答して計算された電力制御信号である。それらがアップリンク動作で送信されて、遠隔局を呼び出し、送信電力を増減させる。直列回路が、これから詳しく説明するように、予定の時間フレームでこういう信号を送信する。その後、データ信号がＱＰＳＫ変調器回路１３によって変調される。次に変調信号がＲＦ回路１４によって増幅され、アンテナ１５によって送信される。ＲＦ送信機の電力が、ダウンリンク動作の間に、遠隔局から前に受け取ったＴＰＣ記号に応答して、電力制御回路１６によって制御される。

図２の線図は、夫々の象限を表す２ビット記号として４つのパイロット記号の各々を示している。送信パイロット記号、例えばｘ_１は、右上の象限を表す２進値（１，１）を有する。しかし、対応する受信パイロット記号ｒ_１は、送信パイロット記号とは大きさ及び位相φの両方が異なる。パイロット記号に対するこの大きさ及び位相の差が、ＴＰＣ記号に対する大きさ及び位相の差と同じであれば、ＴＰＣ記号が正しく復調される。しかし、パイロット記号のそれに比べてＴＰＣ記号の大きさ及び位相にかなりの偏差があると、不正確に復調されたＴＰＣ記号になる。この不正確に復調されたＴＰＣ記号により、送信電力が不正確に設定され、通信方式の動作を悪くする。
図３には、従来の予定の時間スロット構造を示す線図が示されている。この時間スロットは、１０ミリ秒のダウン・フレーム内にある１６個のうちの１つである。各々の時間スロットが６２５マイクロ秒の持続時間を持つ。この例の時間スロットは、時刻３０８でパイロット記号３００が始まり、時刻３１０で終わる。パイロット記号の各グループが、遠隔の基地局から時間スロットの初めに送信される。３２Ｋ記号／秒（ＫＳＰＳ）という例のダウンリンク・データ速度では、各々の時間スロットに２０個の記号がある。従って、各々の記号は３１．２５マイクロ秒の持続時間を持つ。ＴＰＣ記号がパイロット記号３００の後の８番目の記号として送信される。パイロット記号の受信からＴＰＣ記号の受信までの経過時間は、このため、２５０マイクロ秒である。
動作について説明すると、遠隔の基地局がデータを含むダウンリンク・フレームを、時刻３０８から時刻３１０までの時間スロットに送信する。移動局がこのデータを受信し、その中にある信号プロセッサがパイロット記号３００から信号対妨害比（ＳＩＲ）を計算する。信号プロセッサは、予定のデータ速度で直列回路から送信するために、パイロット記号３２０及びＴＰＣ記号３２２をも発生する。受信パイロット記号３００によって決定されたＴＰＣ記号３２２がアップリンクに含められて、基地局の送信電力を好ましくは±１ｄＢだけ増減するように指示する。基地局の電力のこの増減が、三角形で示す様に、時刻３０４に完了する。このため、時刻３１０から始まる次の時間スロット内のデータに対する送信電力が、前の時間スロットのパイロット記号３００の信号強度に従って調節される。

信号プロセッサ１１は、パイロット記号の大きさ及び位相の誤差をも計算する。この計算結果を使って、受信ＴＰＣ記号３０２を復調する。しかし、このＴＰＣ記号３０２は、夫々の時間スロットのパイロット記号３００から８記号または２５０マイクロ秒後に受信される。図５のシミュレーションは、ドップラー速度の関数としての、雑音及び妨害の和に対するエネルギ／ビットの比Ｅ_ｂ／（Ｎ_０＋Ｉ_０）によって、この遅延による信号損失を示している。図３の８記号の遅延の結果が曲線５０によって示されている。シミュレーションの最大のドップラー周波数の３２０Ｈｚでは、５．２ｄＢの実質的な信号損失が認められる。この損失は、パイロット記号３００の終りとＴＰＣ記号３０２の終りとの間の間隔の減少と共に実質的に減少する。曲線５１は３．８ｄＢと損失が減少することを示している。ＴＰＣ記号が６記号の遅延でパイロット記号に接近している時、わずか２．９ｄＢの損失という更に大きな改善が認められる。この６記号の遅延は、ＴＰＣ記号の復調誤差を減らすのに大いに有利である。これと比較して、８記号の遅延では、信号損失が８０％も大きくなる。一層低いドップラー周波数でも、この同じ利点が生じる。例えば、２００Ｈｚで曲線５２（１．３３ｄＢ）と曲線５０（０．７４ｄＢ）とを比較すれば、８記号の間隔では、信号損失が同じく８０％大きいことがわかる。従って、夫々の時間スロットの前半内でＴＰＣ記号を受信すると共に復調することによって、かなりの利点が実現される。これは、パイロット記号から６記号以下でＴＰＣ記号を受信する時、３２ＫＳＰＳで達成される。この代わりに、ＴＰＣ記号がパイロット記号から３記号以下で受信される時、こういうことが１６ＫＳＰＳで達成される。

図４は、この発明の実施例を有する時間スロットの線図である。この例の時間スロットは時刻４００に、直列回路による４つのパイロット記号４０２の送信と共に始まる。パイロット記号は１記号の遅延でＴＰＣ記号４０４に接近している。このＴＰＣ記号４０４を、パイロット記号４０２からの情報に基づいて復調する。図５を参照すると、この１記号の遅延に対する信号損失は、シミュレーションの最高のドップラー周波数の３２０Ｈｚでも、０．５ｄＢ未満であると予想される。復調されたＴＰＣビットを使って、三角形で示すように、時刻４１８にその後のアップリンク信号で電力を増減する。信号プロセッサは、ＴＰＣ４２２を発生するのに使われるＳＩＲ比をもパイロット記号４３２から計算する。信号プロセッサからのパイロット記号４３２は、直列回路からアップリンクでＴＰＣ記号４２２に接近して送信される。このＴＰＣ記号４２２を、三角形で示すように、時刻４２６に基地局で受信し、送信電力レベルを設定するのに使う。従って、時刻４０６から始まる次のダウンリンク時間スロットの電力レベルは、前の時間スロットのパイロット記号４０２によって設定される。
この発明を好ましい実施例について詳しく説明したが、この説明が例に過ぎず、この発明を制限するものと解してはならないことを承知されたい。例えば、時間スロットの前半内でＴＰＣ記号がパイロット記号に接近している場合のアップリンクまたはダウンリンクのどの時間スロットでも、この発明の利点が得られる。この利点はすべてのドップラー周波数に対して実現されるが、８０Ｈｚより高い周波数では更に有意義である。この発明の別の実施例は、パイロット記号４０２に接近する一例としての時間スロット（４００−４０６）に、好ましくはＴＰＣ記号４０４より前に送信されるユーザ・データ確認記号（ＵＤＩ）を含む。こういうＵＤＩ記号は、フレーム内のデータ記号の有無を示し、フレーム内の１６個の時間スロットの内の１番目に入れることが望ましい。こういうＵＤＩ記号は、フレーム内にデータ記号が存在しない時、信号プロセッサの電力並びに計算時間を節約するのに有利である。
更に、この説明を読んだ当業者には、この発明の実施例の細部に種々の変更を加えることが容易に考えられることは言うまでもない。このような変更並びにこの他の実施例も、特許請求の範囲によって定められるこの発明の範囲内であると考えられる。

以上の説明に関し、更に以下の項目を開示する。
（１）通信回路の外部の源から複数個の第１の制御信号を受け取るように結合された処理回路を含み、前記処理回路は、複数個の予定の期間の各々の間、第２の制御信号及び第２の電力制御信号を発生し、前記第２の電力制御信号が前記複数個の第１の制御信号からの対応する第１の制御信号によって決定され、前記第２の電力制御信号が前記第２の制御信号に接近して発生され、更に、
夫々の予定の期間の間、前記第２の制御信号及び前記第２の電力制御信号を受け取るように結合された直列回路を含み、前記直列回路が前記第２の電力制御信号に接近して前記第２の制御信号を発生する
通信回路。
（２）第１項に記載の通信回路において、前記複数個の第１の制御信号の各々が複数個のパイロット記号で構成されている通信回路。
（３）第２項に記載の通信回路において、前記第２の制御信号が複数個のパイロット記号で構成され、前記第２の電力制御信号が送信電力制御記号である通信回路。
（４）第１項に記載の通信回路において、前記第２の電力制御信号に接近する前記第２の制御信号が共に夫々の予定の期間の前半の間に発生される通信回路。
（５）第１項に記載の通信回路において、前記処理回路に結合された電力制御回路を有し、前記処理回路は更に前記第１の制御信号に接近する第１の電力制御信号を受け取るように結合され、前記電力制御回路は前記第１の電力制御信号に応答して、無線周波送信機回路の送信電力を制御する信号を発生する通信回路。
（６）第５項に記載の通信回路において、前記第１及び第２の制御信号の各各が複数個のパイロット記号で構成され、前記第１及び第２の電力制御信号の各各が送信電力制御記号である通信回路。
（７）第５項に記載の通信回路において、前記第１の制御信号に接近する前記第１の電力制御信号が、共に前記予定の期間の半分以下の時間内に受け取られる通信回路。

（８）第１の予定の時間内に、通信回路の外部の源から第１の制御信号及び第１の電力制御信号を受け取るように結合されていて、前記第１の制御信号が、前記第１の電力制御信号に接近している受信回路と、
前記第１の制御信号に応答して第２の電力制御信号を発生する処理回路と、
前記第２の電力制御信号を受け取るように結合されていて、第２の予定の期間の間に前記第２の電力制御信号に接近する第２の制御信号を送信する送信回路
を含む通信回路。
（９）第８項に記載の通信回路において、前記第１及び第２の制御信号の各各が夫々複数個のパイロット信号で構成されている通信回路。
（１０）第９項に記載の通信回路において、前記第１及び第２の電力制御信号の各々がＴＰＣ記号で構成されている通信回路。
（１１）第８項に記載の通信回路において、前記第１の電力制御信号に接近する前記第１の制御信号が共に前記第１の予定の期間の前半の間に発生される通信回路。
（１２）第１１項に記載の通信回路において、前記第２の電力制御信号に接近する前記第２の制御信号が共に前記第２の予定の期間の前半の間に発生される通信回路。
（１３）第１２項に記載の通信回路において、前記接近する間隔が６記号以下である通信回路。
（１４）第１２項に記載の通信回路において、前記受信回路が更に前記第１の電力制御信号に接近するデータ信号を受け取るように結合されている通信回路。
（１５）第１４項に記載の通信回路において、前記受信回路が更に前記第１の制御信号に接近するＵＤＩ信号を受け取るように結合されている通信回路。
（１６）第８項に記載の通信回路において、前記送信回路の送信電力が前記第１の電力制御信号によって決定される通信回路。
（１７）第８項に記載の通信回路において、前記通信回路の外部の源の送信電力が前記第２の電力制御信号によって決定される通信回路。
（１８）第８項に記載の通信回路において、前記受信回路が前記処理回路の入力回路であり、前記送信回路が前記処理回路の出力回路であり、前記受信回路、処理回路及び送信回路が１個の集積回路の上に形成されている通信回路。

（１９）通信回路の送信電力を制御する方法において、
予定の時間の間に、通信回路の外部の源からの複数個の第１の制御信号を受け取り、
前記予定の時間の間に、前記複数個の第１の制御信号に接近する第１の電力制御信号を受け取り、
前記第１の電力制御信号に応答して、電力増幅器回路の利得を調節する工程
を含む方法。
（２０）第１９項に記載の通信回路の送信電力を制御する方法において、前記複数個の第１の制御信号に接近する前記第１の電力制御信号が共に前記予定の時間の半分以下の時間内に受け取られる方法。
（２１）第１９項に記載の通信回路の送信電力を制御する方法において、更に、複数個の第２の制御信号及び第２の電力制御信号を発生する工程を含み、前記複数個の制御信号は前記予定の時間の半分以下の時間内で前記第２の電力制御信号に接近している方法。
（２２）第２１項に記載の通信回路の送信電力を制御する方法において、更に、少なくとも前記複数個の第１の制御信号に応答して、第２の電力制御信号を計算する工程を含む方法。

(２３) 通信回路が、通信回路の外部の源からの複数個の第１の制御信号（４０２，４０８）を受け取るように結合された処理回路（１１）を用いて設計される。処理回路が、複数個の予定の期間の各々の間、第２の制御信号（４３２，４３４）及び第２の電力制御信号（４２２，４３６）を発生する。第２の電力制御信号は、前記複数個の第１の制御信号の内の対応する第１の制御信号によって決定される。第２の電力制御信号が第２の制御信号に接近して発生される。直列回路が夫々の予定の期間の間、第２の制御信号及び第２の電力制御信号を受け取るように結合される。直列回路が第２の電力制御信号に接近する第２の制御信号を発生する。

４０２，４０８第１の制御信号
４３２，４３４第２の制御信号
４２２，４３６第２の電力制御信号

Claims

通信回路であって、
通信回路の外部の源から、第１の複数のパイロット信号と、前記第１の複数のパイロット信号の最後の１つから少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられる第１の電力制御信号とを受信するように結合された処理回路であって、前記処理回路が複数の所定の時間期間の各々の間に第２の複数のパイロット信号と第２の電力制御信号とを生成し、前記第２の電力制御信号が前記第１の複数のパイロット信号によって決定され、前記第２の電力制御信号が前記第２の複数のパイロット信号の１つに隣接して生成される、前記処理回路と、
前記第２の複数のパイロット信号と前記第２の電力制御信号とを受信するように結合された直列回路と、
を含む、通信回路。
通信回路であって、
第１の所定の時間の間に通信回路の外部の源から第１のパイロット信号と第１の電力制御信号とを受信するように結合された受信回路であって、前記第１の電力制御信号が時間スロット中で最後のパイロット信号から少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられる、前記受信回路と、
前記第１のパイロット信号に応答して第２の電力制御信号を生成する処理回路と、
前記第２の電力制御信号を受信するように結合された送信回路であって、前記送信回路が、第２の所定の時間の間に前記第２の電力制御信号に隣接する第２のパイロット信号を送信する、前記送信回路と、
を含む、通信回路。
通信回路において送信電力を制御する方法であって、
通信回路の外部の源から複数のパイロット信号を受信するステップと、
時間スロット中で前記複数のパイロット信号の最後の１つから少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられる電力制御信号を受信するステップと、
前記電力制御信号に応答して電力増幅回路の利得を調整するステップと、
を含む、方法。
通信回路であって、
通信回路の外部の源から時間スロット中でお互いから少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられる第１のパイロット信号と第１の電力制御信号とを受信し、各々の時間スロットの前半内で前記第１の電力制御信号を復調する、処理回路であって、第２のパイロット信号と第２の電力制御信号とを生成し、前記第２の電力制御信号が前記第１のパイロット信号によって決定され、前記第２の電力制御信号が前記第２のパイロット信号に隣接して生成される、前記処理回路を含む、通信回路。
通信回路であって、
パイロット信号と電力制御信号とを発生する発生回路であって、前記電力制御信号が前記パイロット信号から少なくとも６３マイクロ秒以上１８８マイクロ秒以下遅延されている、前記発生回路と、
通信回路の外部の源に前記パイロット信号と前記電力制御信号とを送信する送信回路と、
を含む、通信回路。
通信回路において送信電力を制御する方法であって、
通信回路の外部の源から複数のパイロット信号を受信するステップと、
通信回路の前記外部の源から時間スロット中で前記複数のパイロット信号の最後の１つから少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられる電力制御信号を受信するステップと、
各々の時間スロットの前半内で前記電力制御信号を復調するステップと、
前記電力制御信号に応答して電力増幅回路の利得を調整するステップと、
を含む、方法。
請求項１、２、４又は５の何れかに記載の通信回路であって、
前記少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられることが２記号の間隔を空けられることである、回路。
請求項１、２、４又は５の何れかに記載の通信回路であって、
前記少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられることが３記号の間隔を空けられることである、回路。
請求項１、２、４又は５の何れかに記載の通信回路であって、
前記少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられることが４記号の間隔を空けられることである、回路。
請求項１、２、４又は５の何れかに記載の通信回路であって、
前記少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられることが５記号の間隔を空けられることである、回路。
請求項１、２、４又は５の何れかに記載の通信回路であって、
前記少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられることが６記号の間隔を空けられることである、回路。
請求項３又は６の何れかに記載の通信回路において送信電力を制御する方法であって、
前記少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられることが２記号の間隔を空けられることである、方法。
請求項３又は６の何れかに記載の通信回路において送信電力を制御する方法であって、
前記少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられることが３記号の間隔を空けられることである、方法。
請求項３又は６の何れかに記載の通信回路において送信電力を制御する方法であって、
前記少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられることが４記号の間隔を空けられることである、方法。
請求項３又は６の何れかに記載の通信回路において送信電力を制御する方法であって、
前記少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられることが５記号の間隔を空けられることである、方法。
請求項３又は６の何れかに記載の通信回路において送信電力を制御する方法であって、
前記少なくとも６３マイクロ秒以上１８８マイクロ秒以下の間隔を空けられることが６記号の間隔を空けられることである、方法。
請求項２又は４の何れかに記載の通信回路であって、
前記時間スロットが複数の記号を含み、前記複数の記号の先頭の４記号がパイロット信号である、回路。
請求項１７に記載の通信回路であって、
前記４記号の各々が２ビット記号である、回路。
請求項１８に記載の通信回路であって、
前記２ビット記号の各々がそれぞれの象限を表す、回路。
請求項１、２又は４の何れかに記載の通信回路であって、
前記第１の電力制御信号が或る記号であり、前記第２の電力制御信号が或る記号である、回路。
請求項５に記載の通信回路であって、
前記電力制御信号が１ビット記号である、回路。
請求項３又は６の何れかに記載の通信回路において送信電力を制御する方法であって、
前記時間スロットが複数の記号を含み、前記複数の記号の先頭の４記号がパイロット信号である、方法。
請求項２２に記載の通信回路において送信電力を制御する方法であって、
前記４記号の各々が２ビット記号である、方法。
請求項２３に記載の通信回路において送信電力を制御する方法であって、
前記２ビット記号の各々がそれぞれの象限を表す、方法。