JP5611189B2 - 高誘電率膜を製造するための方法 - Google Patents

高誘電率膜を製造するための方法 Download PDF

Info

Publication number
JP5611189B2
JP5611189B2 JP2011502058A JP2011502058A JP5611189B2 JP 5611189 B2 JP5611189 B2 JP 5611189B2 JP 2011502058 A JP2011502058 A JP 2011502058A JP 2011502058 A JP2011502058 A JP 2011502058A JP 5611189 B2 JP5611189 B2 JP 5611189B2
Authority
JP
Japan
Prior art keywords
less
substrate
ppm
hafnium
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011502058A
Other languages
English (en)
Other versions
JP2011520243A (ja
Inventor
シュレヤス エス． ケル，
シュレヤス エス． ケル，
プラヴィン ケー． ナーワンカー，
プラヴィン ケー． ナーワンカー，
カールド ゼッド． アーメド，
カールド ゼッド． アーメド，
イー マ，
イー マ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2011520243A publication Critical patent/JP2011520243A/ja
Application granted granted Critical
Publication of JP5611189B2 publication Critical patent/JP5611189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

本発明の実施形態は一般に、基板上に材料を堆積させる方法に関し、より詳しくは、原子層堆積または化学的気相堆積プロセスを使用してハフニウム金属酸化物、金属窒化物、金属酸窒化物、金属ケイ酸塩および金属シリコン酸窒化物を堆積させるための方法に関する。
マイクロ電子デバイスは、電子信号がデバイス内を伝播することを許可するようにさまざまな導電層が互いに相互接続される集積回路として半導体基板上に製作される。そのようなデバイスの一例は、相補型金属酸化物半導体（ＣＭＯＳ）電界効果トランジスタ（ＦＥＴ）またはＭＯＳＦＥＴである。
過去数十年にわたり、ＭＯＳＦＥＴは、継続的にサイズが縮小されてきており、現代の集積回路は、０．１ミクロン未満のチャネル長を持つＭＯＳＦＥＴを組み込んでいる。６５ｎｍの特徴サイズを持つ（チャネルはさらにより短い）デバイスが、現在生産されている。小さなＭＯＳＦＥＴは、より大きなデバイスよりも高いリーク電流および低い出力抵抗を提示するので、特徴サイズの減少は、ある種の課題をもたらした。それでも、より小さなＭＯＳＦＥＴは、いくつかの理由のため望ましい。トランジスタをより小さくする主な理由は、所与のチップ面積にますます多くのデバイスを詰め込み、チップ当たりの価格を低減するためである。その上、トランジスタ寸法の低減は、速度を高めるのに役立ち得る。
小さなＭＯＳＦＥＴ形状のために、ゲートに印加できる電圧は、信頼性を維持するために低減されなければならない。性能を維持するためには、ＭＯＳＦＥＴの閾値電圧は、同様に低減される必要がある。閾値電圧が低減されるにつれて、トランジスタは、利用できる電圧振幅が制限されて完全なターンオフから完全なターンオンへ切り替えることができない。過去には無視されたサブスレッショルドリークは、今ではデバイス性能に重大な影響を有する可能性がある。
ゲート電極は、集積回路の一部分である。例えば、ＣＭＯＳトランジスタは、半導体基板に形成されるソース領域とドレイン領域との間に配置されるゲート構造を含む。ゲート構造は一般に、ゲート電極およびゲート誘電体を含む。ゲート電極は、ゲート誘電体の真下のドレイン領域とソース領域との間に形成されるチャネル領域の電荷担体の流れを制御するためにゲート誘電体の上に配置される。ゲート誘電体は典型的には、約４．０以上の誘電率を有する薄い材料層（例えば、二酸化シリコン（ＳｉＯ２）、シリコン酸窒化物（ＳｉＯＮ）、および同様のものなどのゲート酸化物）を含む。シリコンＣＭＯＳデバイスのゲート長が１００ｎｍ未満まで縮小されるにつれて、新しい高誘電率（Ｋ）材料がおそらく、酸化シリコンに取って代わることになる。加えて、金属ゲートがおそらく、多結晶シリコン（ポリシリコン）ゲートに取って代わることになる。例えば、あるＣＭＯＳトランジスタでは、ゲート電極は、金属（例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、および同様のもの）ならびに金属含有導電性化合物（例えば、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、および同様のもの）のうちの少なくとも１つから形成されることもある。ゲート電極の伝統的材料としてのポリシリコンを金属および金属含有化合物で置き換えることは、ポリシリコンの空乏効果に関連する望ましくない電圧降下を低減するだけでなく、ＣＭＯＳトランジスタの駆動電流性能および動作速度を高めもする。
ゲートとチャネルとの間の絶縁体として働くゲート酸化物は、トランジスタがオンであるときチャネル伝導度および性能を高めるためにおよびトランジスタがオフのときサブスレッショルドリークを低減するためにできる限り薄く作られるべきである。しかしながら、およそ１．２ｎｍの厚さ（シリコンでは約５原子厚である）を持つ現在のゲート酸化物では、電子トンネルの量子力学現象が、ゲートとチャネルとの間で生じ、電力消費の増加につながる。
ＩＶｂ族金属ケイ酸塩、例えばハフニウムおよびジルコニウムのケイ酸塩ならびに酸化物などの、二酸化シリコンよりも大きな誘電率を有する絶縁体（高ｋ誘電体と呼ばれる）が、ゲートリークを低減するために使用されている。ゲート誘電体の誘電率を増大させることは、高静電容量を維持しながらより厚い層を可能にする。（静電容量は、誘電率に比例し、誘電体厚さに反比例する。）一般に、より高い誘電体厚さは、ゲートとチャネルとの間の誘電体を通り抜ける量子トンネル電流を低減する。しかしながら、半導体と誘電体との間の伝導帯エネルギーの差（および価電子帯エネルギーの対応する差）は、リーク電流レベルに影響を及ぼす。伝統的ゲート酸化物の二酸化シリコンについては、伝導帯エネルギーの障壁は、近似的に８ｅＶである。多くの代替誘電体については、その値は、かなりより低く、トンネル電流を増加させる傾向があり、より高い誘電率の利点を多少打ち消す。
上記のように、代替材料、特に二酸化ハフニウム（ＨｆＯ２）およびハフニウム含有ケイ酸塩（ＨｆｘＳｉｙＯ）などのハフニウム含有材料が、ゲート誘電体材料としての使用のために提案された。半導体ゲート電極の改善は、代替ゲート金属およびゲート誘電体材料の使用を通じてなされたけれども、さらなる改善が、集積回路デバイスの性能を改善するために、例えばリーク電流密度を低減するために望まれる。
本発明の実施形態は、高Ｋ（誘電率）誘電体ハフニウム含有ケイ酸塩膜を作製するための方法に向けられる。その方法は、処理チャンバーでの超高純度ハフニウム含有有機金属化合物の反応を含む。有機金属化合物は、実質的に金属不純物を有さない。堆積後のアニーリングプロセスは、基板上で行われる。窒素原子が、ハフニウム含有膜中に組み込まれ、基板の窒化物形成後のアニーリングが、行われる。１つまたは複数の実施形態では、膜は、ＭＯＳＦＥＴ構造の一部分である。
この明細書および添付の特許請求の範囲で使用されるように、術語「超高純度」は、化合物が少なくとも約９９．９９５％の純度であることを意味する。術語「実質的に金属不純物がない」は、ハフニウム以外の金属が約５００ｐｐｍ未満の総濃度で超高純度有機金属化合物中に存在してもよいことを意味する。具体的な実施形態では、金属不純物の濃度は、約２５０ｐｐｍ未満、約１００ｐｐｍ未満または約５０ｐｐｍ未満である。他の具体的な実施形態では、金属不純物は、約２５０ｐｐｍ未満のジルコニウム、約１００ｐｐｍ未満のジルコニウムまたは約５０ｐｐｍ未満のジルコニウムを含む。さらに詳細な実施形態では、金属不純物は、約１ｐｐｍ未満の鉛、約０．５ｐｐｍ未満の鉛、約０．２ｐｐｍ未満の鉛および約０．１ｐｐｍ未満の鉛を含む。他の具体的な実施形態は、約０．１５ｐｐｍ未満、約０．１ｐｐｍ未満または約０．０５ｐｐｍ未満の濃度でナトリウムを含む金属不純物を有する。追加の具体的な実施形態は、約３ｐｐｍ未満、約２ｐｐｍ未満または約１ｐｐｍ未満の濃度でアルミニウムを含む金属不純物を有する。
一般に、市販の（標準純度）テトラキスジエチル−アミノハフニウム（ＴＤＥＡＨ）は、４００から３０００ピーピーエムの範囲のジルコニウム含有量を提示する。有機金属化合物に内在するジルコニウム不純物の量を約５０ｐｐｍより下のレベルまで減少させることは、結果として得られる高Ｋ膜を組み込む半導体コンデンサに驚くほど大きな効果を有することが見つけ出された。
ある詳細な実施形態では、ハフニウム含有有機金属化合物は、テトラキスジエチルアミノハフニウムである。他の詳細な実施形態では、ハフニウム含有ケイ酸塩膜は、約１０と約１００オングストロームとの範囲の厚さを有する。詳細な実施形態は、約２０〜約５０オングストロームの範囲の厚さを有する。より詳細な実施形態は、約３０オングストロームの厚さを有する。
さらなる実施形態はまた、シリコンウェハーのプレ洗浄も包含する。プレ洗浄は、基板上への膜の形成より前に行われる。プレ洗浄は、フッ酸の溶液にウェハーを浸漬することによって行われる。浸漬後に、残留ＨＦは、シリコンウェハーからすすぎ落され、ウェハーは、乾燥される。詳細な実施形態は、ＨＦが水中に１：１００の溶液を使用し、約２分の浸漬時間である。
１つまたは複数の実施形態によれば、膜は、化学的気相堆積によってまたは原子層堆積によって処理される。他の詳細な実施形態では、高Ｋ誘電体膜の堆積のために用いられる条件は、約６００℃〜約７００℃の範囲の温度、および超高純度ハフニウム含有有機金属化合物について約４から約６トールの範囲の圧力を包含する。
堆積後のアニーリングは、約５００℃から約６５０℃の温度で約４分間行われてもよい。処理チャンバー内の圧力は、周囲比の窒素および酸素を含有するガスの約２５から約４５トールであってもよい。
窒化物形成プロセスは、約９００ワットで約３分間行われる分離型プラズマ窒化物形成であってもよい。窒化物形成は、アルゴン／窒素プラズマ処理チャンバーで行われてもよく、ここで処理チャンバー圧力は、約５から約１５ミリトールの範囲である。詳細な実施形態は、約１０ミリトールのチャンバー圧力を有する。１つまたは複数の実施形態では、膜は、膜中に組み込まれる約１０％から約２５％の窒素を有する。さらに詳細な実施形態は、膜中に組み込まれる約１７％の窒素を有する。
窒化物形成後のアニーリングは、約９００℃から約１１００℃で約１分未満の間行われてもよい。他の詳細な実施形態は、約１０００℃で行われる窒化物形成後のアニーリングを有してもよい。より詳細な実施形態では、アニーリングは、約３０秒間行われる。アニーリングは、０．１％未満の酸素を含有する環境で行われてもよい。
本発明のさらなる実施形態は、超高純度ハフニウム含有有機金属化合物で作られた高Ｋ膜を包含する金属酸化物半導体コンデンサを組み込むＭＯＳＦＥＴを対象にする。ＭＯＳＦＥＴは、約−０．４の動作電圧で標準純度化合物を使用して形成された高Ｋ膜を有する金属酸化物半導体コンデンサを組み込むＭＯＳＦＥＴによって提示されるリーク電流密度の約５０％未満のリーク電流密度を提示する。
デバイスの詳細な実施形態は、約−０．５から約＋０．５ボルトの範囲の動作電圧で１０−４Ａ／ｃｍ２未満のリーク電流密度を提示する。他の実施形態は、約−０．５から約＋０．５ボルトの範囲の動作電圧で約５×１０−５Ａ／ｃｍ２未満のリーク電流密度を提示する。さらなるＭＯＳＦＥＴ実施形態は、約−０．４から約＋０．５ボルトの範囲の動作電圧で約１０−５Ａ／ｃｍ２未満のリーク電流密度を提示する。約−０．４ボルトの動作電圧での他の実施形態によるＭＯＳＦＥＴのリーク電流密度は、約１０−５Ａ／ｃｍ２未満である。
電界効果トランジスタ対の横断面図である。 本発明の実施形態に従って作られた高Ｋ膜を組み込むデバイスについて印加電位の関数としてのリーク電流密度のグラフを示す図である。
本発明のいくつかの例となる実施形態を述べる前に、本発明は、次の記述で説明される構成またはプロセスステップの詳細に限定されないことが理解されるべきである。本発明は、他の実施形態のおよびさまざまな方法で実施されるまたは実行される能力がある。
この明細書および添付の特許請求の範囲で使用されるように、単数形「１つの（ａ）」、「１つの（ａｎ）」および「その」は、文脈が明瞭にそうでないと指示しない限り複数の指示対象を包含する。このように、例えば、「１つの化合物」への言及は、２つ以上の化合物の組合せを包含する、および同様のことである。
本発明の一態様は、高Ｋ誘電体膜を製造するための方法に関し、それは、高Ｋ誘電体膜を組み込むＭＯＳＦＥＴおよび他のデバイスの製造で利用されてもよい。本発明の別の態様は、高Ｋ誘電体膜および高Ｋ誘電体膜を包含するデバイスを包含するが、それらに限定されない製造品に関する。
本発明の１つまたは複数の実施形態は、相補型金属酸化物半導体（ＣＭＯＳ）集積回路デバイスを形成するのに特に有用である方法を提供し、その文脈で述べられることになる。他のデバイスおよび応用もまた、本発明の範囲内である。図１は、典型的なＣＭＯＳデバイスでのＦＥＴ対の横断面図の一部を例示する。図示されるＦＥＴ対は、ＮＭＯＳ ＦＥＴおよびＰＭＯＳ ＦＥＴを含むが、しかし、ＣＭＯＳデバイスは、追加のＦＥＴを含むことができ、同じ導電型を有するＦＥＴを包含できることが理解されよう。デバイス１００は、ｐ型材料をドープされたシリコンウェハー１５５、ウェハー１５５上のｐ型エピタキシャルシリコン層１６５、エピタキシャル層１６５中に規定されるｐ型井戸領域１２０およびｎ型井戸領域１５０、ｐ井戸１２０中に規定されるｎ型トランジスタ（ＮＭＯＳ ＦＥＴ）１１０ならびにｎ井戸１５０中に規定されるｐ型トランジスタ（ＰＭＯＳ ＦＥＴ）１４０を含む。領域１８０は、ＮＭＯＳトランジスタ１１０およびＰＭＯＳトランジスタ１４０を電気的に絶縁し、領域１６０は、トランジスタ１１０および１４０の対を基板１５５上の他の半導体デバイスから電気的に絶縁する。
本発明の１つまたは複数の実施形態によれば、ＮＭＯＳトランジスタ１１０は、ゲート領域１１９、ソース領域１１４およびドレイン領域１１６を含む。ゲート領域１１９は、第１の金属領域１２１および第２の金属領域１２２を包含する。ソースおよびドレイン領域は、ゲート領域１１９の両側にあるｎ型領域である。チャネル領域１１８は、ソース領域１１４とドレイン領域１１６との間に置かれる。ゲート誘電体層１１２は、チャネル領域１１８および第１の金属領域１２１を分離させる。ゲート誘電体層１１２は、第１の金属領域１２１をチャネル領域１１８から電気的に絶縁する。ゲート誘電体層１１２、第１の金属領域１２１および第２の金属領域１２２は一緒に、本明細書ではゲートスタックと呼ばれてもよい。１つまたは複数の実施形態によるゲート誘電体領域１１２は、ＨｆＯ２などの高Ｋ誘電体ハフニウム含有材料である。第１の金属領域１２１は、導電体材料、典型的には窒化タンタル（ＴａＮ）などの金属を含み、それは、原子層堆積（ＡＬＤ）によって形成されてもよい。第２の金属領域１２２は、金属、例えばタンタルを含み、それは、ＰＶＤなどの任意の適したプロセスによって形成されてもよい。適切な電圧がｐ型シリコンウェハー１５５とゲート領域１２２との間に印加されるとき、ｐ井戸１２０からの電子は、誘電体層１１２の直下の領域１１８中に移動し、それによってｎ型チャネル１１８を生じさせる。ソース１１４とドレイン１１６との間に印加される電圧は、電流がソース１１４とドレイン１１６との間を流れるようにする。
１つまたは複数の実施形態によれば、ＰＭＯＳトランジスタ１４０は、ゲート領域１４９、ソース領域１４４およびドレイン領域１４６を含む。ゲート領域１４９は、第１の金属領域１５１および第２の金属領域１５２を包含する。ソースおよびドレイン領域は、ゲート領域１４９の両側にあるｐ型領域である。チャネル領域１４８は、ソース領域１４４とドレイン領域１４６との間に置かれる。ゲート誘電体１４２は、チャネル領域１４８および第１の金属領域１５１を分離させる。誘電体１４２は、第１の金属領域１５１をチャネル領域１４８から電気的に絶縁する。ゲート誘電体層１４２、第１の金属領域１５１および第２の金属領域１５２は一緒に、本明細書ではゲートスタックと呼ばれてもよい。適したゲート材料は、ＴｉＮおよびＴａＮなどだが、それらに限定されない窒化物材料を包含する。
図２は、リーク電流密度への前駆体純度の効果を提示する。より低いレベルの不純物ほど、リーク電流密度への著しい効果を示した。
１つまたは複数の実施形態では、第１の金属領域１５１は、金属、典型的にはＴａＮを含む。第２の金属領域１５２は、金属、例えばタンタルを含む。適切な電圧がｐ型シリコンウェハー１５５とゲート領域１４９との間に印加されるとき、ｎ井戸１５０からのホールは、誘電体層１４２の直下の領域１４８中に移動し、それによってｐ型チャネル１４８を生じさせる。ソース１４４とドレイン１４６との間に印加される電圧は、電流がソース１４４とドレイン１４６との間を流れるようにする。
ＭＯＳデバイス設計は、複雑なプロセスである。例えば、ＭＯＳＦＥＴの設計では、駆動電流を最大にすることによってなされる改善は、リーク電流の増加をもたらす。反対に、リーク電流の減少などの改善は、駆動電流にマイナスの影響を及ぼす。
本明細書で述べられる本発明の実施形態は、基板上へのハフニウム含有膜の形成を伴う。基板の例は、結晶シリコン（例えば、Ｓｉ＜１００＞またはＳｉ＜１１１＞）、酸化シリコン、シリコンゲルマニウム、ドープまたは非ドープポリシリコン、ドープまたは非ドープシリコンウェハー、窒化シリコンおよびパターン化または非パターン化ウェハーなどの半導体ウェハーを包含するが、それに限定されない。
表面は、裸のシリコンウェハー、膜、層ならびに誘電性、導電性および障壁の性質を持つ材料を包含し、酸化アルミニウムおよびポリシリコンを包含する。表面の前処理は、研磨、エッチング、還元、酸化、水酸化、アニーリングおよびベーキングを包含する。
基板は、水酸基（ＯＨ）、アルコキシ（ＯＲ、ただしＲ＝Ｍｅ、Ｅｔ、ＰｒまたはＢｕ）、ハロキシル（ＯＸ、ただしＸ＝Ｆ、Ｃｌ、ＢｒまたはＩ）、ハロゲン化物（Ｆ、Ｃｌ、ＢｒまたはＩ）、酸素ラジカル、アミノ（ＮＨまたはＮＨ２）およびアミド（ＮＲまたはＮＲ２、ただしＲ＝Ｍｅ、Ｅｔ、ＰｒまたはＢｕ）などのいろいろな官能基で終端されるように前処理されてもよい。前処理は、ＮＨ３、Ｂ２Ｈ６、ＳｉＨ４、ＳｉＨ６、Ｈ２Ｏ、ＨＦ、ＨＣｌ、Ｏ２、Ｏ３、Ｈ２Ｏ２、Ｈ２、原子状Ｈ、原子状Ｎ、原子状Ｏ、アルコールまたはアミンなどの試薬を投与することによって成し遂げられてもよい。
本発明のさまざまな実施形態によって合成される生成化合物について多くの産業上の応用が、存在する。マイクロエレクトロニクス産業内では、生成化合物は、高ｋトランジスタゲート誘電体材料、トランジスタゲート界面工学、高ｋコンデンサ誘電体材料（ＤＲＡＭ）、シード層、拡散障壁層、接着層、絶縁体層、導電層およびパターン化表面（例えば、選択的堆積）のための機能化表面群として使用される。
多くの前駆体は、本発明の範囲内である。前駆体は、周囲温度および圧力でプラズマ、ガス、液体または固体であってもよい。しかしながら、ＡＬＤチャンバー内では、前駆体は、蒸発させられる。有機金属化合物または複合物は、金属ならびにアルキル、アルコキシル、アルキルアミドおよびアニリドなどの少なくとも１つの有機基を含有する任意の化学薬品を包含する。前駆体は、有機金属および無機／ハロゲン化物化合物から成ってもよい。
例となるハフニウム前駆体は、アルキルアミド、シクロペンタジエニル、ハロゲン化物、アルキル、アルコキシドおよびそれらの組合せなどのリガンドを含有するハフニウム化合物を包含する。ハフニウム前駆体として使用されるアルキルアミドハフニウム化合物は、（ＲＲ’Ｎ）４Ｈｆを包含し、ただしＲまたはＲ’は、独立して水素、メチル、エチル、プロピルまたはブチルである。具体的なハフニウム前駆体は、（Ｅｔ２Ｎ）４Ｈｆ、（Ｍｅ２Ｎ）４Ｈｆ、（ＥｔＭｅＮ）４Ｈｆ、（ｔ−ＢｕＣ５Ｈ４）２ＨｆＣｌ２、（Ｃ５Ｈ５）２ＨｆＣｌ２、（ＥｔＣ５Ｈ４）２ＨｆＣｌ２、（Ｍｅ５Ｃ５）２ＨｆＣｌ２、（Ｍｅ５Ｃ５）ＨｆＣｌ３、（ｉ−ＰｒＣ５Ｈ４）２ＨｆＣｌ２、（ｉ−ＰｒＣ５Ｈ４）ＨｆＣｌ３、（ｔ−ＢｕＣ５Ｈ４）２ＨｆＭｅ２、（ａｃａｃ）４Ｈｆ、（ｈｆａｃ）４Ｈｆ、（ｔｆａｃ）４Ｈｆ、（ｔｈｄ）４Ｈｆ、Ｂｒ４Ｈｆ、Ｃｌ４Ｈｆ、Ｉ４Ｈｆ、（ＮＯ３）４Ｈｆ、（ｔ−ＢｕＯ）４Ｈｆ、（ｉ−ＰｒＯ）４Ｈｆ、（ＥｔＯ）４Ｈｆおよび（ＭｅＯ）４Ｈｆを包含する。
例となるシリコン前駆体は、アルキルアミドシラン（例えば、（Ｍｅ２Ｎ）４Ｓｉ、（Ｍｅ２Ｎ）３ＳｉＨ、（Ｍｅ２Ｎ）２ＳｉＨ２、（Ｍｅ２Ｎ）ＳｉＨ３、（Ｅｔ２Ｎ）４Ｓｉ、（Ｅｔ２Ｎ）３ＳｉＨ）、Ｓｉ（ＮＣＯ）４、ＭｅＳｉ（ＮＣＯ）３、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＣｌ４、Ｓｉ２Ｃｌ６、ＭｅＳｉＣｌ３、ＨＳｉＣｌ３、Ｍｅ２ＳｉＣｌ２、Ｈ２ＳｉＣｌ２、シラノール（例えば、ＭｅＳｉ（ＯＨ）３、Ｍｅ２Ｓｉ（ＯＨ）２）、（ＥｔＯ）４Ｓｉおよびさまざまなアルコキシシラン（例えば、（ＲＯ）４−ｎＳｉＬｎ、ただしＲ＝メチル、エチル、プロピルおよびブチルならびにＬ＝Ｈ、ＯＨ、Ｆ、Ｃｌ、ＢｒまたはＩならびにそれらの混合物）を包含する。また、より高級のシランも、本発明のプロセスによってシリコン前駆体として使用される。
例となる酸素前駆体は、Ｈ２Ｏ、Ｈ２Ｏ２、Ｏ３、Ｏ２、ＮＯ、Ｎ２Ｏ、ＮＯ２、Ｎ２Ｏ５、アルコール（例えば、ＲＯＨ、ただしＲ＝Ｍｅ、Ｅｔ、ＰｒおよびＢｕ）、過酸化物（有機および無機）、カルボン酸およびラジカル酸素化合物（例えば、Ｏ、Ｏ２、Ｏ３およびＯＨラジカル）を包含する。ラジカル酸素化合物は、熱、ホットワイヤーおよび／またはプラズマによって生成されてもよい。
本発明のプロセスは、ＡＬＤ、ＣＶＤ、その他の当技術分野で周知の装置で実行されてもよい。装置は、原料(source)を膜が成長する加熱基板と接触させる。膜を堆積させるために使用できるハードウェアは、米国特許出願公開第２００３／０１０１９３８Ａ１号として公開された、２００２年９月２０日出願のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌ，Ｉｎｃ．カリフォルニア州、サンタクララ、に譲渡された題名「Ａｎ Ａｐｐａｒａｔｕｓ ｆｏｒ ｔｈｅ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｈｉｇｈ Ｋ ｄｉｅｌｅｃｔｒｉｃ Ｃｏｎｓｔａｎｔ Ｆｉｌｍｓ」の米国特許出願第１０／２５１，７１５号で開示されるようなＡＬＤ装置であり、装置を説明する目的で参照により本明細書に全体が組み込まれる。キャリアガスまたはパージガスは、Ｎ２、Ａｒ、Ｈｅ、Ｈ２、フォーミングガスおよびそれらの混合物を包含する。
ＡＬＤプロセスは、約２０℃から約６５０℃の温度範囲に維持される。しかしながら、成長する材料は、飽和ＡＬＤ挙動が維持されると仮定すると、より広い温度範囲全体にわたって類似していることもある。ＡＬＤプロセスは、約０．１Ｔｏｒｒから約１００Ｔｏｒｒの範囲の圧力で実施される。けれども、成長する材料は、飽和ＡＬＤ挙動が維持されると仮定すると、高真空から高圧力まで類似していることもある。キャリアガス（例えば、Ｎ２）は、約５０ｓｃｃｍから約１，０００ｓｃｃｍの範囲に維持されるが、しかしより高い速度は、粒子輸送問題を生じさせることもある一方で、より低い速度は、非効率な浄化に起因して粒子形成を許容する可能性があり、このように薄膜の電気的挙動に影響を及ぼす。膜は、約２Åから約１，０００Åの範囲の厚さで堆積される。詳細な実施形態は、約５Åから約１００Åの範囲の厚さを有し、より詳細な実施形態は、約１０Åから約５０Åの範囲である。
従って、本発明の１つまたは複数の実施形態は、高Ｋ誘電体ハフニウム含有ケイ酸塩膜を作製するための方法に向けられる。その方法は、処理チャンバーでの超高純度ハフニウム含有有機金属化合物の分解を含む。有機金属化合物は、実質的に金属不純物を有さない。堆積後のアニーリングプロセスは、基板上で行われる。窒素原子が、ハフニウム含有膜中に組み込まれ、基板の窒化物形成後のアニーリングが、行われる。
この明細書および添付の特許請求の範囲で使用されるように、術語「超高純度」は、化合物が少なくとも約９９．９９５％の純度であることを意味する。術語「実質的に金属不純物がない」は、ハフニウム以外の金属が約５００ｐｐｍ未満の総濃度で超高純度有機金属化合物中に存在してもよいことを意味する。具体的な実施形態では、金属不純物の濃度は、約２５０ｐｐｍ未満、約１００ｐｐｍ未満または約５０ｐｐｍ未満である。他の具体的な実施形態では、金属不純物は、約２５０ｐｐｍ未満のジルコニウム、約１００ｐｐｍ未満のジルコニウムまたは約５０ｐｐｍ未満のジルコニウムを含む。さらに詳細な実施形態では、金属不純物は、約１ｐｐｍ未満の鉛、約０．５ｐｐｍ未満の鉛、約０．２ｐｐｍ未満の鉛および約０．１ｐｐｍ未満の鉛を含む。他の具体的な実施形態は、約０．１５ｐｐｍ未満、約０．１ｐｐｍ未満または約０．０５ｐｐｍ未満の濃度でナトリウムを含む金属不純物を有する。追加の具体的な実施形態は、約３ｐｐｍ未満、約２ｐｐｍ未満または約１ｐｐｍ未満の濃度でアルミニウムを含む金属不純物を有する。
ある詳細な実施形態では、ハフニウム含有有機金属化合物は、テトラキスジエチルアミノハフニウムである。他の詳細な実施形態では、ハフニウム含有ケイ酸塩膜は、約１０〜約１００オングストロームの範囲の厚さを有する。膜の詳細な実施形態は、約２０〜約５０オングストロームの範囲の厚さを有する。膜のより詳細な実施形態は、約３０オングストロームの厚さを有する。
さらなる実施形態はまた、シリコンウェハーのプレ洗浄も包含する。プレ洗浄は、基板上への膜の形成より前に行われる。プレ洗浄は、フッ酸の溶液にウェハーを浸漬することによって行われる。浸漬後に、残留ＨＦは、シリコンウェハーからすすぎ落され、ウェハーは、乾燥される。詳細な実施形態は、ＨＦが水中に１：１００の溶液を使用し、約２分の浸漬時間である。
さまざまな実施形態によれば、膜は、化学的気相堆積によってまたは原子層堆積によって処理される。他の詳細な実施形態では、高Ｋ誘電体膜の堆積のために用いられる条件は、超高純度ハフニウム含有有機金属化合物の約４から約６トールの圧力で、約６００℃と約７００℃との範囲の温度を包含する。
堆積後のアニーリングは、約５００℃から約６５０℃の温度で約４分間行われてもよい。処理チャンバー内の圧力は、周囲比の窒素および酸素を含有するガスの約２５から約４５トールの範囲であってもよい。
窒化物形成プロセスは、分離型プラズマ窒化物形成装置で約９００ワットで約３分間行われてもよい。窒化物形成は、アルゴン／窒素プラズマを利用して行われてもよく、ここで処理チャンバー圧力は、約５から約１５ミリトールである。詳細な実施形態は、約１０ミリトールのチャンバー圧力を有する。他の実施形態は、膜中に組み込まれる約１０％から約２５％の窒素を有する。さらに詳細な実施形態は、膜中に組み込まれる約１７％の窒素を有する。
窒化物形成後のアニーリングは、約９００℃から約１１００℃で約１分未満の間行われてもよい。他の詳細な実施形態は、約１０００℃で行われる窒化物形成後のアニーリングを有してもよい。より詳細な実施形態では、アニーリングは、約３０秒間行われる。アニーリングは、０．１％未満の酸素を含有する環境で行われてもよい。
本発明のさらなる実施形態は、超高純度ハフニウム含有有機金属化合物で作られた高Ｋ膜を有する処理された金属酸化物半導体コンデンサを組み込むＭＯＳＦＥＴに関する。１つまたは複数の実施形態による高Ｋ膜を組み込むデバイスは、約−０．４ボルトの電圧がポリシリコン電極を有するデバイスに印加されるとき標準純度化合物を使用して作られた高Ｋ膜を有する金属酸化物半導体コンデンサを組み込むデバイスによって提示されるリーク電流密度の約５０％未満のリーク電流密度を提示する。
高Ｋ膜を組み込むデバイスの詳細な実施形態は、約−０．５から約＋０．５の範囲の動作電圧で１０−４Ａ／ｃｍ２未満のリーク電流密度を提示する。高Ｋ膜を組み込むデバイスの他の実施形態は、約−０．５から約＋０．５ボルトの範囲の動作電圧で約５×１０−５Ａ／ｃｍ２未満のリーク電流密度を提示する。高Ｋ膜を組み込むデバイスのさらなる実施形態は、約−０．４から約＋０．５ボルトの範囲の動作電圧で１０−５Ａ／ｃｍ２未満の範囲のリーク電流密度を提示する。高Ｋ膜を組み込むデバイスの他の実施形態では、約−０．４ボルトの動作電圧でのリーク電流密度は、約１０−５Ａ／ｃｍ２未満である。
この明細書全体にわたって「一実施形態」、「ある種の実施形態」、「１つまたは複数の実施形態」、「１つの実施形態」および同様のものへの言及は、実施形態に関連して述べられる特定の特徴、構造、材料、または特性が本発明の少なくとも１つの実施形態に包含されることを意味する。このように、この明細書全体にわたってさまざまな場所での「１つまたは複数の実施形態では」、「ある種の実施形態では」、「一実施形態では」または「１つの実施形態では」などの語句の出現は、必ずしも本発明の同じ実施形態に言及しているものではない。さらに、特定の特徴、構造、材料、または特性は、１つまたは複数の実施形態で任意の適した方法で組み合わされてもよい。
先述のものは、本発明の実施形態を対象にするが、本発明の他のおよびさらなる実施形態が、本発明の基本的範囲から逸脱することなく考案されてもよく、本発明の範囲は、特許請求の範囲によって決定される。

Claims (10)

  1. 高Ｋ誘電体ハフニウム含有ケイ酸塩膜を形成するための方法であって、
    基板上に前記ハフニウム含有ケイ酸塩膜を形成するために処理チャンバーで、約２５０ｐｐｍ未満のジルコニウム、約１ｐｐｍ未満の鉛、約０．１５ｐｐｍ未満のナトリウム、および約３ｐｐｍ未満のアルミニウムを含むテトラキスジエチルアミノハフニウムを反応させるステップと、
    前記基板の堆積後のアニーリングを行うステップと、
    前記膜中に窒素を組み込むステップと、
    前記基板の窒化物形成後のアニーリングを行うステップとを含む方法。
  2. 前記ハフニウム含有ケイ酸塩膜は、約２０オングストローム〜約５０オングストロームの範囲の厚さを有する、請求項１に記載の方法。
  3. 前記基板上に前記膜を形成する前に、フッ酸の溶液に前記基板を浸漬することによって前記基板をプレ洗浄し、前記基板をすすぎ、かつ、乾燥させるステップをさらに含む、請求項１に記載の方法。
  4. 前記基板のプレ洗浄は、ＨＦ：Ｈ２Ｏが１：１００の溶液を約２分間使用する、請求項３に記載の方法。
  5. 高Ｋ誘電率膜厚の堆積は、前記テトラキスジエチルアミノハフニウムの約４から約６トールの圧力で、約６００℃から約７００℃で行われる、請求項１に記載の方法。
  6. 前記高Ｋ誘電率膜は、約２０から約５０オングストロームである、請求項５に記載の方法。
  7. 前記堆積後のアニーリングは、周囲比の窒素および酸素を含有するガスの約２５から約４５トールの圧力で、約５００℃から約６５０℃で約４分間行われる、請求項１に記載の方法。
  8. 前記窒化物形成は、アルゴン／窒素プラズマ中で約３分間の約９００ワットでの分離型プラズマ窒化物形成であり、前記アルゴン／窒素ガスは、約５から約１５ミリトールの圧力で存在する、請求項１に記載の方法。
  9. 前記窒化物形成後のアニーリングは、約０．１％未満の酸素を含有する環境で約９００℃から約１１００℃で約１分未満の間行われる、請求項１に記載の方法。
  10. 前記テトラキスジエチルアミノハフニウムは、約５０ｐｐｍ未満のジルコニウムを含む、請求項１に記載の方法。
JP2011502058A 2008-03-27 2009-03-26 高誘電率膜を製造するための方法 Active JP5611189B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/057,113 US7871942B2 (en) 2008-03-27 2008-03-27 Methods for manufacturing high dielectric constant film
US12/057,113 2008-03-27
PCT/US2009/038402 WO2009154836A2 (en) 2008-03-27 2009-03-26 Methods for manufacturing high dielectric constant film

Publications (2)

Publication Number Publication Date
JP2011520243A JP2011520243A (ja) 2011-07-14
JP5611189B2 true JP5611189B2 (ja) 2014-10-22

Family

ID=41117897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011502058A Active JP5611189B2 (ja) 2008-03-27 2009-03-26 高誘電率膜を製造するための方法

Country Status (4)

Country Link
US (1) US7871942B2 (ja)
JP (1) JP5611189B2 (ja)
KR (1) KR101573205B1 (ja)
WO (1) WO2009154836A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778816B2 (en) * 2011-02-04 2014-07-15 Applied Materials, Inc. In situ vapor phase surface activation of SiO2
US8836037B2 (en) 2012-08-13 2014-09-16 International Business Machines Corporation Structure and method to form input/output devices
US9824881B2 (en) * 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
CN104377126A (zh) * 2013-08-16 2015-02-25 中国科学院微电子研究所 降低栅介质的泄漏电流的方法
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10580645B2 (en) 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
US10971357B2 (en) 2018-10-04 2021-04-06 Applied Materials, Inc. Thin film treatment process
WO2021150625A1 (en) 2020-01-23 2021-07-29 Applied Materials, Inc. Method of cleaning a structure and method of depositiing a capping layer in a structure
KR20220081905A (ko) 2020-12-09 2022-06-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 증착용 실리콘 전구체

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259448A (ja) * 1986-04-14 1987-11-11 Nippon Telegr & Teleph Corp <Ntt> 絶縁膜形成法
US20030101938A1 (en) * 1998-10-27 2003-06-05 Applied Materials, Inc. Apparatus for the deposition of high dielectric constant films
US6450116B1 (en) * 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
US6548368B1 (en) * 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
US20020142500A1 (en) * 2001-03-27 2002-10-03 Pietro Foglietti Ultra-thin interface oxidation by ozonated water rinsing for emitter poly structure
US6861021B2 (en) * 2002-04-16 2005-03-01 General Electric Company Molding tool construction and molding method
EP1512165A2 (en) 2002-06-12 2005-03-09 Applied Materials, Inc. Plasma apparatus and method for processing a substrate
US6660659B1 (en) * 2002-06-12 2003-12-09 Applied Materials, Inc. Plasma method and apparatus for processing a substrate
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
EP1528120B1 (en) * 2002-08-06 2011-04-13 Nippon Mining & Metals Co., Ltd. Hafnium silicide target and method for preparation thereof
JP2004079931A (ja) * 2002-08-22 2004-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004087733A (ja) * 2002-08-26 2004-03-18 Fujitsu Ltd 半導体装置の製造方法
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
JP2005064032A (ja) * 2003-08-12 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005330278A (ja) * 2003-09-19 2005-12-02 Mitsubishi Materials Corp ハフニウム含有膜形成材料の製造方法、該材料から作製されたハフニウム含有薄膜の製造方法
US7205247B2 (en) * 2003-09-30 2007-04-17 Aviza Technology, Inc. Atomic layer deposition of hafnium-based high-k dielectric
US20060062910A1 (en) * 2004-03-01 2006-03-23 Meiere Scott H Low zirconium, hafnium-containing compositions, processes for the preparation thereof and methods of use thereof
JP4562169B2 (ja) * 2004-04-12 2010-10-13 株式会社高純度化学研究所 Ｈｆ系酸化物ゲート絶縁膜のプリカーサーの精製方法
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US20060153995A1 (en) * 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
TWI254082B (en) * 2004-09-21 2006-05-01 Chunghwa Picture Tubes Ltd Fabrication method of front substrate of plasma display, evaporation process and evaporation apparatus
CN101238540B (zh) * 2005-06-02 2010-12-08 应用材料公司 用于在氧化物膜中掺入氮的方法和装置
JP5032316B2 (ja) * 2005-07-07 2012-09-26 Ｊｘ日鉱日石金属株式会社 高純度ハフニウム、高純度ハフニウムからなるターゲット及び薄膜並びに高純度ハフニウムの製造方法
US20070020890A1 (en) * 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
JP5067772B2 (ja) * 2005-08-19 2012-11-07 株式会社トリケミカル研究所 ハフニウム化合物の精製方法、ハフニウム化合物の製造方法、ハフニウム系物の形成方法、及びハフニウム系膜の成膜方法
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US7888217B2 (en) * 2005-10-20 2011-02-15 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7884032B2 (en) * 2005-10-28 2011-02-08 Applied Materials, Inc. Thin film deposition
JP4562751B2 (ja) * 2007-05-28 2010-10-13 東京エレクトロン株式会社 絶縁膜の形成方法

Also Published As

Publication number Publication date
US7871942B2 (en) 2011-01-18
US20090246972A1 (en) 2009-10-01
WO2009154836A2 (en) 2009-12-23
WO2009154836A3 (en) 2010-03-25
KR20100126576A (ko) 2010-12-01
KR101573205B1 (ko) 2015-12-01
JP2011520243A (ja) 2011-07-14

Similar Documents

Publication Publication Date Title
JP5611189B2 (ja) 高誘電率膜を製造するための方法
US9502256B2 (en) ZrAION films
US8741746B2 (en) Silicon on germanium
US7473994B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US20060258078A1 (en) Atomic layer deposition of high-k metal oxides
US9224594B2 (en) Surface preparation with remote plasma
JP2014078734A (ja) ゲート電極構造及び製造方法
US8927438B2 (en) Methods for manufacturing high dielectric constant films
US7605436B2 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
JP2006344837A (ja) 半導体装置及びその製造方法
US8633119B2 (en) Methods for manufacturing high dielectric constant films
US8633114B2 (en) Methods for manufacturing high dielectric constant films
US7256145B2 (en) Manufacture of semiconductor device having insulation film of high dielectric constant

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130815

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140902

R150 Certificate of patent or registration of utility model

Ref document number: 5611189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250