JP5609398B2 - Magnetic field probe - Google Patents

Magnetic field probe Download PDF

Info

Publication number
JP5609398B2
JP5609398B2 JP2010176373A JP2010176373A JP5609398B2 JP 5609398 B2 JP5609398 B2 JP 5609398B2 JP 2010176373 A JP2010176373 A JP 2010176373A JP 2010176373 A JP2010176373 A JP 2010176373A JP 5609398 B2 JP5609398 B2 JP 5609398B2
Authority
JP
Japan
Prior art keywords
loop
pattern
plate electrode
coil
parallel plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010176373A
Other languages
Japanese (ja)
Other versions
JP2012037327A (en
Inventor
雅司 大室
雅司 大室
浩志 北田
浩志 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010176373A priority Critical patent/JP5609398B2/en
Publication of JP2012037327A publication Critical patent/JP2012037327A/en
Application granted granted Critical
Publication of JP5609398B2 publication Critical patent/JP5609398B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)

Description

本発明は、磁界の検出に用いて好適な磁界プローブに関する。   The present invention relates to a magnetic field probe suitable for use in detecting a magnetic field.

従来技術による磁界プローブとして、基板にループパターンからなる磁界の検出部を設けると共に、例えばマイクロストリップ線路、ストリップ線路等からなる伝送線路部を該検出部に接続し、検出部と伝送線路部との間にコンデンサを形成したものが知られている(例えば、特許文献1参照)。   As a magnetic field probe according to the prior art, a magnetic field detection unit composed of a loop pattern is provided on a substrate, and a transmission line unit composed of, for example, a microstrip line or a strip line is connected to the detection unit. A device in which a capacitor is formed between them is known (for example, see Patent Document 1).

特開2007−187539号公報JP 2007-187539 A

ところで、特許文献1による磁界プローブでは、ループパターンからなるコイルに単一のコンデンサを直列接続したから、これらの共振周波数の周辺帯域では高感度に磁界を検出することができる。しかし、共振周波数を例えば数GHz程度に設定する場合、検出部のインダクタンスが大きいと、共振周波数に必要なコンデンサの容量が非常に小さくなる。この場合、安価なプリント基板で磁界プローブを形成すると、プリント基板の比誘電率やコンデンサの電極の形状および配置のばらつきに基づいて、磁界プローブ毎にコンデンサの容量がばらつく傾向がある。この結果、磁界プローブ毎に感度が向上する共振周波数にばらつきが生じるという問題がある。   By the way, in the magnetic field probe by patent document 1, since the single capacitor | condenser was connected in series with the coil which consists of a loop pattern, a magnetic field can be detected with high sensitivity in the peripheral band of these resonance frequencies. However, when the resonance frequency is set to about several GHz, for example, if the inductance of the detection unit is large, the capacitance of the capacitor required for the resonance frequency becomes very small. In this case, when the magnetic field probe is formed of an inexpensive printed board, the capacitance of the capacitor tends to vary for each magnetic field probe based on variations in the relative permittivity of the printed board and the shape and arrangement of the capacitor electrodes. As a result, there is a problem that variations occur in the resonance frequency at which the sensitivity is improved for each magnetic field probe.

本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、共振周波数のばらつきを抑制し、所望の周波数帯域の感度を向上させることができる磁界プローブを提供することにある。   The present invention has been made in view of the above-described problems of the prior art, and an object of the present invention is to provide a magnetic field probe that can suppress variations in resonance frequency and improve sensitivity in a desired frequency band. .

上述した課題を解決するために、請求項1の発明による磁界プローブは、複数の絶縁層を厚さ方向に積層した多層基板と、該多層基板に設けられ巻線形状のループパターンからなるコイルと、前記絶縁層を挟んで互いに絶縁された状態で対向した2個の平行平板電極パターンからなり該コイルに直列接続されたコンデンサとを備え、前記コンデンサは、前記コイルに複数個直列接続され、前記コンデンサをなす2個の平行平板電極パターンは、一方の平行平板電極パターンが他方の平行平板電極パターンよりも大きく形成される構成としている。 In order to solve the above-described problem, a magnetic field probe according to the invention of claim 1 includes a multilayer substrate in which a plurality of insulating layers are laminated in a thickness direction, and a coil provided on the multilayer substrate and having a winding loop pattern. A capacitor composed of two parallel plate electrode patterns opposed to each other while being insulated from each other with the insulating layer interposed therebetween, and a plurality of the capacitors connected in series to the coil, two parallel flat electrode patterns constituting the capacitor has a structure in which one of the parallel plate electrode patterns Ru is formed larger than the other parallel plate electrode pattern.

請求項2の発明では、前記コンデンサをなす2個の平行平板電極パターンは、前記ループパターンと重なり合って前記コイルとして機能する巻線形状のループ部を備える構成としている。 According to a second aspect of the present invention, the two parallel plate electrode patterns constituting the capacitor include a winding-shaped loop portion that overlaps with the loop pattern and functions as the coil .

請求項3の発明による磁界プローブは、複数の絶縁層を厚さ方向に積層した多層基板と、該多層基板に設けられ巻線形状のループパターンからなるコイルと、前記絶縁層を挟んで互いに絶縁された状態で対向した2個の平行平板電極パターンからなり該コイルに直列接続されたコンデンサとを備え、前記コンデンサは、前記コイルに複数個直列接続され、前記コンデンサをなす2個の平行平板電極パターンは、前記ループパターンと重なり合って前記コイルとして機能する巻線形状のループ部を備える構成としている。 According to a third aspect of the present invention, there is provided a magnetic field probe comprising: a multi-layer substrate in which a plurality of insulating layers are laminated in a thickness direction; a coil provided on the multi-layer substrate and having a winding loop pattern; A capacitor composed of two parallel plate electrode patterns opposed to each other in series, and a plurality of capacitors connected in series to the coil, the two parallel plate electrodes forming the capacitor. The pattern includes a winding-shaped loop portion that overlaps with the loop pattern and functions as the coil.

請求項4の発明では、前記ループパターンは、前記多層基板の絶縁層を挟んで厚さ方向の異なる位置に複数個設けられ、厚さ方向で隣合うループパターンはビアホールを用いて互いに直列に接続する構成としている。   According to a fourth aspect of the present invention, a plurality of the loop patterns are provided at different positions in the thickness direction across the insulating layer of the multilayer substrate, and adjacent loop patterns in the thickness direction are connected in series using via holes. It is configured to do.

請求項5の発明では、前記複数個のループパターンは、いずれも略同じ巻線形状に形成している。   In a fifth aspect of the present invention, the plurality of loop patterns are all formed in substantially the same winding shape.

請求項1の発明によれば、絶縁層を挟んで互いに絶縁された状態で対向した平行平板電極パターンによってコンデンサを構成すると共に、該コンデンサをコイルに直列接続したから、コイルとコンデンサとが直列共振する共振周波数の周辺帯域では高感度に磁界を検出することができる。また、コンデンサはコイルに複数個直列接続したから、複数個のコンデンサによる合成容量を小さくすることができる。このため、各コンデンサの容量を大きくすることができるから、それぞれの平行平板電極パターンを大きくすることができ、磁界プローブ毎に平行平板電極パターンの形状や配置等にばらつきが生じても、複数個のコンデンサの合成容量のばらつきを小さくすることができる。この結果、コイルとコンデンサとが直列共振する共振周波数のばらつきを抑制することができ、予め設定した所望の周波数帯域の感度を向上させることができる。   According to the first aspect of the present invention, the capacitor is constituted by the parallel plate electrode patterns facing each other while being insulated from each other with the insulating layer interposed therebetween, and the capacitor is connected in series to the coil. The magnetic field can be detected with high sensitivity in the peripheral band of the resonance frequency. In addition, since a plurality of capacitors are connected in series to the coil, the combined capacity of the plurality of capacitors can be reduced. For this reason, since the capacity of each capacitor can be increased, each parallel plate electrode pattern can be increased, and even if variations in the shape or arrangement of the parallel plate electrode pattern occur for each magnetic field probe, a plurality of capacitors can be obtained. The variation in the combined capacitance of the capacitors can be reduced. As a result, it is possible to suppress variations in the resonance frequency at which the coil and the capacitor are in series resonance, and it is possible to improve the sensitivity of a desired frequency band set in advance.

また、一方の平行平板電極パターンが他方の平行平板電極パターンよりも大きく形成したから、製造時にこれら一対の平行平板電極パターンに位置ずれが生じても、互いの対向面積をほぼ一定に保持することができ、コンデンサの容量のばらつきを抑制することができる。これにより、平行平板電極パターンの位置ずれを許容して、コイルとコンデンサとが直列共振する共振周波数のばらつきを抑制することができる。 In addition , since one parallel plate electrode pattern is formed larger than the other parallel plate electrode pattern, even if positional deviation occurs between the pair of parallel plate electrode patterns during manufacturing, the opposing areas of each other can be kept substantially constant. And variation in the capacitance of the capacitor can be suppressed. Thereby, the position shift of the parallel plate electrode pattern is allowed, and variations in the resonance frequency at which the coil and the capacitor resonate in series can be suppressed.

請求項2,3の発明によれば、平行平板電極パターンは巻線形状のループ部を備える構成としたから、2個の平行平板電極パターンに設けられたループ部は、互いに対向してコンデンサの一部として機能すると共に、ループパターンと重なり合ってコイルとして機能する。このため、コイルとコンデンサとが直列接続された状態となるから、これらが直列共振する共振周波数の周辺帯域では高感度に磁界を検出することができる。さらに、共振周波数以外の周波数帯域では、コンデンサのループ部はコイルの一部として機能し、磁界に応じた電圧等の検出信号を出力することができる。このため、例えば共振周波数よりも低周波側では、コンデンサのループ部はフィルタとして機能せず、コイルの一部として機能するから、共振周波数以外の周波数帯域で磁界を検出する場合でも、検出感度の低下を抑えることができる。 According to the second and third aspects of the invention, since the parallel plate electrode pattern has a winding-shaped loop portion, the loop portions provided in the two parallel plate electrode patterns are opposed to each other. It functions as a part and overlaps with the loop pattern to function as a coil. For this reason, since the coil and the capacitor are connected in series, a magnetic field can be detected with high sensitivity in the peripheral band of the resonance frequency at which they are in series resonance. Furthermore, in a frequency band other than the resonance frequency, the loop portion of the capacitor functions as a part of the coil, and can output a detection signal such as a voltage corresponding to the magnetic field. For this reason, for example, on the lower frequency side than the resonance frequency, the loop portion of the capacitor does not function as a filter but functions as a part of the coil. Therefore, even when detecting a magnetic field in a frequency band other than the resonance frequency, the detection sensitivity is low. The decrease can be suppressed.

請求項4の発明によれば、多層基板には厚さ方向の異なる位置にループパターンを複数個設けると共に、厚さ方向で隣合うループパターンはビアホールを用いて互いに直列に接続する構成とした。このため、複数個のループパターンを直列接続して2回巻以上のコイルを構成することができ、1回巻のコイルに比べてインダクタンスを大きくして磁界の検出感度を高めることができる。   According to the invention of claim 4, the multilayer substrate is provided with a plurality of loop patterns at different positions in the thickness direction, and adjacent loop patterns in the thickness direction are connected to each other in series using via holes. For this reason, a plurality of loop patterns can be connected in series to form a coil having two or more turns, and the inductance can be increased as compared with a one-turn coil to increase the magnetic field detection sensitivity.

請求項5の発明によれば、複数個のループパターンはいずれも略同じ巻線形状に形成したから、ループパターンが互いに異なる巻線形状となった場合に比べて、コイルのインダクタンスを大きくすることができる。   According to the invention of claim 5, since all of the plurality of loop patterns are formed in substantially the same winding shape, the inductance of the coil is increased as compared with the case where the loop patterns have different winding shapes. Can do.

本発明の実施の形態による磁界プローブを示す斜視図である。It is a perspective view which shows the magnetic field probe by embodiment of this invention. 図1中の検出部を多層基板を透視した状態で拡大して示す斜視図である。It is a perspective view which expands and shows the detection part in FIG. 1 in the state which saw through the multilayer substrate. 図1中の4個の平行平板電極パターンおよび3個のループパターンを分解した状態で示す説明図である。It is explanatory drawing shown in the state which decomposed | disassembled four parallel plate electrode patterns in FIG. 1, and three loop patterns. 図1中の磁界プローブに設けられたコンデンサとコイルとを示す等化回路図である。It is an equalization circuit diagram which shows the capacitor | condenser and coil which were provided in the magnetic field probe in FIG. 図1中の多層基板の表面から1番目の絶縁層と、その両面に配置された2個の平行平板電極パターンとを示す正面図である。It is a front view which shows the 1st insulating layer from the surface of the multilayer board | substrate in FIG. 1, and two parallel plate electrode patterns arrange | positioned on the both surfaces. 図1中の多層基板の表面から2番目の絶縁層と、その両面に配置された平行平板電極パターンおよびループパターンとを示す正面図である。It is a front view which shows the 2nd insulating layer from the surface of the multilayer substrate in FIG. 1, and the parallel plate electrode pattern and loop pattern which are arrange | positioned at the both surfaces. 図1中の多層基板の表面から3番目の絶縁層と、その両面に配置された2個のループパターンとを示す正面図である。It is a front view which shows the 3rd insulating layer from the surface of the multilayer board | substrate in FIG. 1, and two loop patterns arrange | positioned on the both surfaces. 図1中の多層基板の表面から4番目の絶縁層と、その両面に配置された2個のループパターンとを示す正面図である。It is a front view which shows the 4th insulating layer from the surface of the multilayer board | substrate in FIG. 1, and two loop patterns arrange | positioned on the both surfaces. 図1中の多層基板の表面から5番目の絶縁層と、その両面に配置されたループパターンおよび平行平板電極パターンとを示す正面図である。It is a front view which shows the 5th insulating layer from the surface of the multilayer substrate in FIG. 1, and the loop pattern and parallel plate electrode pattern which are arrange | positioned on both surfaces. 図1中の多層基板の表面から6番目の絶縁層と、その両面に配置された2個の平行平板電極パターンとを示す正面図である。It is a front view which shows the 6th insulating layer from the surface of the multilayer substrate in FIG. 1, and two parallel plate electrode patterns arrange | positioned on the both surfaces. 変形例による磁界プローブの4個の平行平板電極パターンおよび3個のループパターンを分解した状態で示す図3と同様な説明図である。It is explanatory drawing similar to FIG. 3 shown in the state which decomposed | disassembled four parallel plate electrode patterns and three loop patterns of the magnetic field probe by a modification.

以下、本発明の実施の形態による磁界プローブを添付図面を参照しつつ詳細に説明する。   Hereinafter, magnetic field probes according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1ないし図10は実施の形態による磁界プローブ1を示している。この磁界プローブ1は、例えば非磁性の絶縁材料からなる筒状のケース2に収容されると共に、信号処理回路3に電気的に接続されている。この信号処理回路3は、磁界プローブ1の検出部19に発生する電圧、電流等の検出信号に基づいて、検出部19の近傍に発生する磁界の検出を行う。また、磁界プローブ1は、後述する多層基板4および該多層基板4に設けられた伝送線路部13、検出部19によって構成されている。   1 to 10 show a magnetic field probe 1 according to an embodiment. The magnetic field probe 1 is housed in a cylindrical case 2 made of, for example, a nonmagnetic insulating material and is electrically connected to the signal processing circuit 3. The signal processing circuit 3 detects a magnetic field generated in the vicinity of the detection unit 19 based on detection signals such as voltage and current generated in the detection unit 19 of the magnetic field probe 1. The magnetic field probe 1 includes a multilayer substrate 4 to be described later, a transmission line unit 13 and a detection unit 19 provided on the multilayer substrate 4.

多層基板4は、互いに直交するX軸方向、Y軸方向およびZ軸方向のうち例えばX軸方向およびZ軸方向に対して平行に広がる平板状に形成されている。この多層基板4は、例えば6層の絶縁層5〜10を厚さ方向となるY軸方向に積層することによって構成されている。このとき、多層基板4は、幅方向となるX軸方向に対して例えば数mm程度の幅寸法を有すると共に、長さ方向となるZ軸方向に沿って延び、その長さ寸法は例えば数cm程度になっている。   The multilayer substrate 4 is formed in a flat plate shape extending in parallel with the X axis direction and the Z axis direction, for example, among the X axis direction, the Y axis direction, and the Z axis direction orthogonal to each other. The multilayer substrate 4 is configured by, for example, stacking six insulating layers 5 to 10 in the Y-axis direction that is the thickness direction. At this time, the multilayer substrate 4 has a width dimension of, for example, about several millimeters with respect to the X-axis direction serving as the width direction, and extends along the Z-axis direction serving as the length direction. It is about.

また、各絶縁層5〜10は、例えば絶縁性の樹脂材料を用いて層状に形成されている。そして、多層基板4の先端部4Aは、Z軸方向の一端側(図1中の下端側)に位置して後述の検出部19が設けられている。一方、多層基板4の基端側は、Z軸方向の他端側(図1中の上端側)に向けて延びている。   Moreover, each insulating layer 5-10 is formed in the layer form, for example using the insulating resin material. And the front-end | tip part 4A of the multilayer substrate 4 is located in the one end side (lower end side in FIG. 1) of the Z-axis direction, and the below-mentioned detection part 19 is provided. On the other hand, the base end side of the multilayer substrate 4 extends toward the other end side in the Z-axis direction (upper end side in FIG. 1).

多層基板4のうちY軸方向の両端側に位置する表面および裏面には、例えば導電性の金属薄膜からなるグランド電極11,12がそれぞれ設けられている。このグランド電極11,12は、例えば信号処理回路3等のグランドに接続されてグランド電位に保持されると共に、多層基板4の先端部4Aを除いて多層基板4の略全面を覆っている。   Ground electrodes 11 and 12 made of, for example, a conductive metal thin film are provided on the front and back surfaces of the multilayer substrate 4 located on both ends in the Y-axis direction. The ground electrodes 11 and 12 are connected to the ground of, for example, the signal processing circuit 3 and are held at the ground potential, and cover substantially the entire surface of the multilayer substrate 4 except for the front end portion 4A of the multilayer substrate 4.

伝送線路部13は、図1および図2に示すように、多層基板4に設けられ、後述する検出部19と信号処理回路3との間を接続している。この伝送線路部13は、例えば導電性の金属薄膜等からなる細長い導体パターンとしてのストリップ導体14(信号電極)を有している。そして、伝送線路部13は、ストリップ導体14と多層基板4の両面に設けられたグランド電極11,12とからなるストリップ線路によって構成されている。なお、伝送線路部13は、ストリップ線路に限らず、例えば一方のグランド電極を省いたマイクロストリップ線路によって構成してもよい。   As shown in FIGS. 1 and 2, the transmission line unit 13 is provided on the multilayer substrate 4, and connects between a detection unit 19, which will be described later, and the signal processing circuit 3. The transmission line portion 13 has a strip conductor 14 (signal electrode) as an elongated conductor pattern made of, for example, a conductive metal thin film. The transmission line unit 13 is configured by a strip line including a strip conductor 14 and ground electrodes 11 and 12 provided on both surfaces of the multilayer substrate 4. Note that the transmission line unit 13 is not limited to a strip line, and may be configured by, for example, a microstrip line in which one ground electrode is omitted.

また、ストリップ導体14は、絶縁層7,8の間に配置されると共に、多層基板4のうちX軸方向の中央部分に位置してZ軸に沿って直線状に延びている。このストリップ導体14の先端側は、X軸方向の一側に向けて斜めに傾斜して延びると共に、絶縁層5〜7を貫通するビアホール15を通じて後述の平行平板電極パターン20に電気的に接続されている。   The strip conductor 14 is disposed between the insulating layers 7 and 8, and is located in the center portion of the multilayer substrate 4 in the X-axis direction and extends linearly along the Z-axis. The front end side of the strip conductor 14 extends obliquely toward one side in the X-axis direction, and is electrically connected to a parallel plate electrode pattern 20 described later through a via hole 15 penetrating the insulating layers 5 to 7. ing.

一方、グランド電極11,12は、ビアホール16,17および接続パターン18を通じて後述の平行平板電極パターン26に電気的に接続されている。この接続パターン18は、絶縁層7,8の間に位置してストリップ導体14の近傍に配置されている。また、接続パターン18は、ストリップ導体14と同様な導体パターンによって形成され、Z軸方向に斜めに傾斜して延びている。さらに、接続パターン18の基端側は、多層基板4を厚さ方向に貫通するスルーホールビアとしてのビアホール16を通じてグランド電極11,12に接続され、接続パターン18の先端側は、絶縁層8〜10を貫通するビアホール17を通じて平行平板電極パターン26の接続部26Cに接続されている。   On the other hand, the ground electrodes 11 and 12 are electrically connected to a parallel plate electrode pattern 26 described later through the via holes 16 and 17 and the connection pattern 18. The connection pattern 18 is located between the insulating layers 7 and 8 and is disposed in the vicinity of the strip conductor 14. The connection pattern 18 is formed of a conductor pattern similar to the strip conductor 14, and extends obliquely in the Z-axis direction. Further, the base end side of the connection pattern 18 is connected to the ground electrodes 11 and 12 through the via holes 16 as through-hole vias penetrating the multilayer substrate 4 in the thickness direction, and the tip end side of the connection pattern 18 is connected to the insulating layers 8 to 8. 10 is connected to the connecting portion 26C of the parallel plate electrode pattern 26 through the via hole 17 penetrating through the substrate 10.

検出部19は、多層基板4の先端部4Aに配置され、後述する4個の平行平板電極パターン20,21,25,26および3個のループパターン22〜24によって構成されるコイル31とコンデンサ32,33とを備えている。   The detection unit 19 is disposed at the front end portion 4A of the multilayer substrate 4 and includes a coil 31 and a capacitor 32 that are configured by four parallel plate electrode patterns 20, 21, 25, and 26 and three loop patterns 22 to 24 described later. , 33.

平行平板電極パターン20は、絶縁層5の表面でグランド電極11よりも先端部4A側に配置され、導電性の金属薄膜を用いて形成されている。この平行平板電極パターン20は、図5に示すように、長方形状をなす平板部20Aと、該平板部20AのX軸方向の一端側(図5中の右側)から略U字状をなして延びたループ部20Bとによって構成されている。   The parallel plate electrode pattern 20 is disposed on the front end portion 4A side of the surface of the insulating layer 5 with respect to the ground electrode 11, and is formed using a conductive metal thin film. As shown in FIG. 5, the parallel plate electrode pattern 20 is formed in a substantially U shape from a flat plate portion 20A having a rectangular shape and one end side (right side in FIG. 5) of the flat plate portion 20A in the X-axis direction. The loop portion 20B extends.

平板部20Aは、例えば数mm程度の長さ寸法L1にわたってX軸方向に延びると共に、例えば数百μm〜数mm程度の長さ寸法L2にわたってZ軸方向に延びた略長方形状に形成され、絶縁層5のうちループ部20Bよりもグランド電極11に近い位置に多層基板4の基端側に配置されている。   The flat plate portion 20A is formed in a substantially rectangular shape extending in the X-axis direction over a length dimension L1 of about several millimeters, for example, and extending in the Z-axis direction over a length dimension L2 of about several hundred μm to several millimeters, for example. The layer 5 is disposed on the base end side of the multilayer substrate 4 at a position closer to the ground electrode 11 than the loop portion 20B.

ループ部20Bは、平板部20AよりもZ軸方向の一端側(図5中の下側)に位置している。このループ部20Bは、例えば数十μm〜数百μm程度の幅寸法W0をもった細長い電極パターンを用いて形成され、平板部20Aと一緒に略四角形の巻線形状に形成されている。ループ部20Bの一端側にはZ軸方向の基端側(図5中の上側)に向けて延びた接続部20Cが設けられ、該接続部20Cは、平板部20Aと干渉しないようにX軸方向の他端側(図5中の左側)に位置している。この接続部20Cは、ビアホール15を通じてストリップ導体14に電気的に接続されている。   The loop portion 20B is located on one end side (lower side in FIG. 5) in the Z-axis direction with respect to the flat plate portion 20A. The loop portion 20B is formed using an elongated electrode pattern having a width dimension W0 of, for example, about several tens of μm to several hundreds of μm, and is formed in a substantially rectangular winding shape together with the flat plate portion 20A. One end side of the loop portion 20B is provided with a connecting portion 20C extending toward the base end side in the Z-axis direction (upper side in FIG. 5), and the connecting portion 20C does not interfere with the flat plate portion 20A. It is located on the other end side in the direction (left side in FIG. 5). The connecting portion 20C is electrically connected to the strip conductor 14 through the via hole 15.

また、ループ部20Bは、例えば数mm程度にわたってX軸方向に延びると共に、例えば数百μm〜数mm程度にわたってZ軸方向に延びている。これにより、ループ部20Bは、平板部20Aと一緒にXZ平面に平行な略長方形の枠形状をなしている。   The loop portion 20B extends in the X-axis direction over, for example, about several mm, and extends in the Z-axis direction over, for example, about several hundred μm to several mm. Thereby, the loop part 20B has comprised the substantially rectangular frame shape parallel to XZ plane with the flat plate part 20A.

平行平板電極パターン21は、平行平板電極パターン20と厚さ方向で対向して絶縁層5と絶縁層6との間に配置されると共に、平行平板電極パターン20と同様に導電性の金属薄膜を用いて形成されている。この平行平板電極パターン21は、図5および図6に示すように、長方形状をなす平板部21Aと、該平板部21AのX軸方向の両端側に接続されると共に略U字状をなして延びたループ部21Bとによって構成されている。   The parallel plate electrode pattern 21 is disposed between the insulating layer 5 and the insulating layer 6 so as to face the parallel plate electrode pattern 20 in the thickness direction, and a conductive metal thin film is formed in the same manner as the parallel plate electrode pattern 20. It is formed using. As shown in FIGS. 5 and 6, the parallel plate electrode pattern 21 is connected to the rectangular flat plate portion 21 </ b> A and both ends of the flat plate portion 21 </ b> A in the X-axis direction and has a substantially U shape. The loop portion 21B extends.

平板部21Aは、平行平板電極パターン20の平板部20Aと厚さ方向で対向した位置に配置されている。この平板部21Aは、X軸方向に対して中心よりも他端側(図6中の左側)に位置する分割溝21Cによって左側に位置する小形部21A1と右側に位置する大形部21A2とに分割されている。これらの小形部21A1と大形部21A2とからなる平板部21Aは、平板部20Aを確実に覆うように、平行平板電極パターン20の平板部20Aよりも大きな長方形状に形成されている。このため、平板部21AのX軸方向の長さ寸法L3およびZ軸方向の長さ寸法L4は、平板部20AのX軸方向の長さ寸法L1およびZ軸方向の長さ寸法L2よりもそれぞれ大きな値に設定されている。   The flat plate portion 21 </ b> A is disposed at a position facing the flat plate portion 20 </ b> A of the parallel plate electrode pattern 20 in the thickness direction. The flat plate portion 21A is divided into a small portion 21A1 located on the left side and a large portion 21A2 located on the right side by a dividing groove 21C located on the other end side (left side in FIG. 6) with respect to the X-axis direction. It is divided. The flat plate portion 21A composed of the small portion 21A1 and the large portion 21A2 is formed in a rectangular shape larger than the flat plate portion 20A of the parallel plate electrode pattern 20 so as to reliably cover the flat plate portion 20A. For this reason, the length dimension L3 in the X-axis direction and the length dimension L4 in the Z-axis direction of the flat plate portion 21A are larger than the length dimension L1 in the X-axis direction and the length dimension L2 in the Z-axis direction of the flat plate portion 20A, respectively. It is set to a large value.

大形部21A2は、略全面に亘って平行平板電極パターン20の平板部20Aと厚さ方向で対向している。また、小形部21A1は、その一部が平行平板電極パターン20の平板部20Aの左端部分と厚さ方向で対向している。そして、平板部20Aの大形部21A2の左下側端部は、後述のビアホール27を通じて隣合うループパターン22に電気的に接続されている。   The large portion 21A2 faces the flat plate portion 20A of the parallel plate electrode pattern 20 in the thickness direction over substantially the entire surface. A part of the small portion 21A1 faces the left end portion of the flat plate portion 20A of the parallel plate electrode pattern 20 in the thickness direction. The lower left end of the large portion 21A2 of the flat plate portion 20A is electrically connected to the adjacent loop pattern 22 through a via hole 27 described later.

ループ部21Bは、絶縁層5を挟んで平行平板電極パターン20のループ部20Bと厚さ方向で対向した位置に配置されると共に、絶縁層6を挟んで後述するループパターン22と対向している。このループ部21Bは、ループ部20Bとほぼ同じ大きさ、形状をもった細長い電極パターンを用いて形成されている。但し、ループ部21Bの幅寸法W1は、ループ部20Bの幅寸法W0よりも大きな値に設定されている。   The loop portion 21B is disposed at a position facing the loop portion 20B of the parallel plate electrode pattern 20 in the thickness direction with the insulating layer 5 interposed therebetween, and is opposed to a loop pattern 22 described later with the insulating layer 6 interposed therebetween. . The loop portion 21B is formed using an elongated electrode pattern having substantially the same size and shape as the loop portion 20B. However, the width dimension W1 of the loop portion 21B is set to a value larger than the width dimension W0 of the loop portion 20B.

また、ループ部21Bは、その一端側が平板部21Aの小形部21A1に接続され、他端側が平板部21Aの大形部21A2に接続されている。そして、ループ部21Bは、平板部21Aと一緒に略四角形の巻線形状に形成されている。   The loop portion 21B has one end connected to the small portion 21A1 of the flat plate portion 21A and the other end connected to the large portion 21A2 of the flat plate portion 21A. The loop portion 21B is formed in a substantially rectangular winding shape together with the flat plate portion 21A.

ループパターン22は、絶縁層6と絶縁層7との間に配置され、図6および図7に示すように、例えばループ部21Bと同じ幅寸法W1をもった導電性の金属薄膜からなる細長い電極パターンを用いて形成されている。このループパターン22は、一部を切欠いた四角形の枠状をなすと共に、隣合う平行平板電極パターン21の平板部21Aおよびループ部21Bによって形成される巻線形状と略同じ四角形の巻線形状に形成されている。   The loop pattern 22 is disposed between the insulating layer 6 and the insulating layer 7, and as shown in FIGS. 6 and 7, for example, an elongated electrode made of a conductive metal thin film having the same width W1 as the loop portion 21B. It is formed using a pattern. The loop pattern 22 has a rectangular frame shape with a part cut away, and has a substantially rectangular winding shape as the winding shape formed by the flat plate portion 21A and the loop portion 21B of the adjacent parallel plate electrode pattern 21. Is formed.

また、ループパターン22は、その両端がX軸方向に離間して配置されている。ループパターン22の一端側には接続部22Aが設けられ、該接続部22Aは、後述のビアホール27を通じて隣合う平行平板電極パターン21の大形部21A2に電気的に接続されている。一方、ループパターン22の他端側には接続部22Bが設けられ、該接続部22Bは、接続部22AよりもX軸方向の他側(図7中の右側)に位置している。この接続部22Bは、後述のビアホール28を通じて隣合うループパターン23に電気的に接続されている。   The loop pattern 22 is arranged such that both ends thereof are separated from each other in the X-axis direction. A connection portion 22A is provided on one end side of the loop pattern 22, and the connection portion 22A is electrically connected to a large portion 21A2 of an adjacent parallel plate electrode pattern 21 through a via hole 27 described later. On the other hand, a connection portion 22B is provided on the other end side of the loop pattern 22, and the connection portion 22B is located on the other side (right side in FIG. 7) in the X-axis direction with respect to the connection portion 22A. The connecting portion 22B is electrically connected to the adjacent loop pattern 23 through a via hole 28 described later.

そして、ループパターン22は、長さ寸法L5にわたってX軸方向に延びると共に、長さ寸法L6にわたってZ軸方向に延びている。これにより、ループパターン22は、XZ平面に平行な略長方形の枠形状をなすと共に、絶縁層6を挟んで平行平板電極パターン21のループ部21Bと厚さ方向で対向している。   The loop pattern 22 extends in the X-axis direction over the length dimension L5, and extends in the Z-axis direction over the length dimension L6. Thus, the loop pattern 22 has a substantially rectangular frame shape parallel to the XZ plane, and faces the loop portion 21B of the parallel plate electrode pattern 21 in the thickness direction with the insulating layer 6 interposed therebetween.

ループパターン23は、絶縁層7と絶縁層8との間に配置され、図7および図8に示すように、例えばループパターン22と同じ幅寸法W1をもった導電性の金属薄膜からなる細長い電極パターンを用いて形成されている。このループパターン23は、一部を切欠いた四角形の枠状をなすと共に、隣合うループパターン22と略同じ四角形の巻線形状に形成されている。また、ループパターン23は、その両端がX軸方向に離間して配置され、一端側から他端側に向けてループパターン22に沿って延びている。   The loop pattern 23 is disposed between the insulating layer 7 and the insulating layer 8, and as shown in FIGS. 7 and 8, for example, an elongated electrode made of a conductive metal thin film having the same width dimension W1 as the loop pattern 22 It is formed using a pattern. The loop pattern 23 has a rectangular frame shape with a part cut away, and is formed in a substantially rectangular winding shape as the adjacent loop pattern 22. Further, the loop pattern 23 is arranged such that both ends thereof are separated from each other in the X-axis direction, and extends along the loop pattern 22 from one end side to the other end side.

ループパターン23の一端側には、ループパターン22の接続部22Bと対向した位置に接続部23Aが設けられている。この接続部23Aは、後述のビアホール28を通じて隣合うループパターン22の接続部22Bに電気的に接続されている。一方、ループパターン23の他端側には接続部23Bが設けられ、該接続部23Bは、接続部23AよりもX軸方向の他側(図8中の右側)に位置している。この接続部23Bは、後述のビアホール29を通じて隣合うループパターン24に電気的に接続されている。   On one end side of the loop pattern 23, a connection portion 23A is provided at a position facing the connection portion 22B of the loop pattern 22. The connecting portion 23A is electrically connected to a connecting portion 22B of the adjacent loop pattern 22 through a via hole 28 described later. On the other hand, a connection portion 23B is provided on the other end side of the loop pattern 23, and the connection portion 23B is located on the other side in the X-axis direction (right side in FIG. 8) than the connection portion 23A. The connecting portion 23B is electrically connected to the adjacent loop pattern 24 through a via hole 29 described later.

そして、ループパターン23は、ループパターン22と同様に、長さ寸法L5にわたってX軸方向に延びると共に、長さ寸法L6にわたってZ軸方向に延びている。これにより、ループパターン23は、XZ平面に平行な略長方形の枠形状をなすと共に、絶縁層7を挟んでループパターン22と厚さ方向で対向している。   Similarly to the loop pattern 22, the loop pattern 23 extends in the X-axis direction over the length dimension L5 and extends in the Z-axis direction over the length dimension L6. Thus, the loop pattern 23 has a substantially rectangular frame shape parallel to the XZ plane, and faces the loop pattern 22 in the thickness direction with the insulating layer 7 interposed therebetween.

ループパターン24は、絶縁層8と絶縁層9との間に配置され、図8および図9に示すように、例えばループパターン23と同じ幅寸法W1をもった導電性の金属薄膜からなる細長い電極パターンを用いて形成されている。このループパターン24は、一部を切欠いた四角形の枠状をなすと共に、隣合うループパターン23と略同じ四角形の巻線形状に形成されている。また、ループパターン24は、その両端がX軸方向に離間して配置され、一端側から他端側に向けてループパターン23に沿って延びている。   The loop pattern 24 is disposed between the insulating layer 8 and the insulating layer 9, and as shown in FIGS. 8 and 9, for example, an elongated electrode made of a conductive metal thin film having the same width W1 as the loop pattern 23 It is formed using a pattern. The loop pattern 24 has a rectangular frame shape with a part cut away, and is formed in a substantially rectangular winding shape as the adjacent loop pattern 23. In addition, the loop pattern 24 is disposed such that both ends thereof are separated from each other in the X-axis direction, and extends along the loop pattern 23 from one end side to the other end side.

ループパターン24の一端側には、ループパターン23の接続部23Bと対向した位置に接続部24Aが設けられている。この接続部24Aは、後述のビアホール29を通じて隣合うループパターン23の接続部23Bに電気的に接続されている。一方、ループパターン24の他端側には接続部24Bが設けられ、該接続部24Bは、接続部24AよりもX軸方向の他側(図9中の右側)に位置している。この接続部24Bは、後述のビアホール30を通じて隣合う平行平板電極パターン25に電気的に接続されている。   On one end side of the loop pattern 24, a connection portion 24A is provided at a position facing the connection portion 23B of the loop pattern 23. The connecting portion 24A is electrically connected to a connecting portion 23B of the adjacent loop pattern 23 through a via hole 29 described later. On the other hand, a connection portion 24B is provided on the other end side of the loop pattern 24, and the connection portion 24B is located on the other side in the X-axis direction (right side in FIG. 9) than the connection portion 24A. The connecting portion 24B is electrically connected to the adjacent parallel plate electrode pattern 25 through a via hole 30 described later.

そして、ループパターン24は、ループパターン23と同様に、長さ寸法L5にわたってX軸方向に延びると共に、長さ寸法L6にわたってZ軸方向に延びている。これにより、ループパターン24は、XZ平面に平行な略長方形の枠形状をなすと共に、絶縁層8を挟んでループパターン23と厚さ方向で対向している。   Similarly to the loop pattern 23, the loop pattern 24 extends in the X-axis direction over the length dimension L5, and extends in the Z-axis direction over the length dimension L6. As a result, the loop pattern 24 has a substantially rectangular frame shape parallel to the XZ plane, and faces the loop pattern 23 in the thickness direction with the insulating layer 8 interposed therebetween.

平行平板電極パターン25は、ループパターン24と厚さ方向で対向して絶縁層9と絶縁層10との間に配置されると共に、例えばループパターン24と同様に導電性の金属薄膜を用いて形成されている。この平行平板電極パターン25は、例えば平行平板電極パターン21とX軸方向の中心位置を通るZ軸方向と平行な直線に関して線対称な形状(左,右対称な形状)に形成されている。このため、平行平板電極パターン25は、平行平板電極パターン21と同様に、長方形状をなす平板部25Aと、該平板部25AのX軸方向の両端側に接続されると共に略U字状をなして延びたループ部25Bとによって構成されている。   The parallel plate electrode pattern 25 is disposed between the insulating layer 9 and the insulating layer 10 so as to oppose the loop pattern 24 in the thickness direction, and is formed using a conductive metal thin film, for example, similarly to the loop pattern 24. Has been. The parallel plate electrode pattern 25 is formed, for example, in a line symmetric shape (left and right symmetric shape) with respect to a straight line parallel to the Z axis direction passing through the parallel plate electrode pattern 21 and the center position in the X axis direction. Therefore, like the parallel plate electrode pattern 21, the parallel plate electrode pattern 25 is connected to the rectangular plate portion 25A and both ends of the flat plate portion 25A in the X-axis direction and is substantially U-shaped. And a loop portion 25B extending.

平板部25Aは、後述する平行平板電極パターン26の平板部26Aと厚さ方向で対向した位置に配置されている。この平板部25Aは、X軸方向に対して中心よりも一端側(図10中の右側)に位置する分割溝25Cによって右側に位置する小形部25A1と左側に位置する大形部25A2とに分割されている。これらの小形部25A1と大形部25A2とからなる平板部25Aは、X軸方向の長さ寸法L3およびZ軸方向の長さ寸法L4を有し、平行平板電極パターン26の平板部26Aよりも大きな長方形状に形成されている。   The flat plate portion 25A is disposed at a position facing the flat plate portion 26A of the parallel plate electrode pattern 26 described later in the thickness direction. The flat plate portion 25A is divided into a small portion 25A1 located on the right side and a large portion 25A2 located on the left side by a dividing groove 25C located on one end side (right side in FIG. 10) with respect to the X-axis direction. Has been. The flat plate portion 25A composed of the small portion 25A1 and the large portion 25A2 has a length dimension L3 in the X-axis direction and a length dimension L4 in the Z-axis direction, and is larger than the flat plate portion 26A of the parallel plate electrode pattern 26. It is formed in a large rectangular shape.

大形部25A2は、略全面に亘って平行平板電極パターン26の平板部26Aと厚さ方向で対向している。また、小形部25A1は、その一部が平行平板電極パターン26の平板部26Aの右端部分と厚さ方向で対向している。そして、平板部25Aの大形部25A2の右下側端部は、後述のビアホール30を通じて隣合うループパターン24に電気的に接続されている。   The large portion 25A2 faces the flat plate portion 26A of the parallel plate electrode pattern 26 in the thickness direction over substantially the entire surface. A part of the small portion 25A1 faces the right end portion of the flat plate portion 26A of the parallel plate electrode pattern 26 in the thickness direction. The lower right end of the large portion 25A2 of the flat plate portion 25A is electrically connected to the adjacent loop pattern 24 through a via hole 30 described later.

ループ部25Bは、平板部25AよりもZ軸方向の一端側(図10中の下側)に位置している。このループ部25Bは、絶縁層9を挟んでループパターン24と厚さ方向で対向すると共に、絶縁層10を挟んで後述する平行平板電極パターン26のループ部26Bと厚さ方向で対向した位置に配置されている。このループ部25Bは、幅寸法W1をもった細長い電極パターンを用いて形成されている。   The loop portion 25B is located on one end side (lower side in FIG. 10) in the Z-axis direction with respect to the flat plate portion 25A. The loop portion 25B is opposed to the loop pattern 24 in the thickness direction with the insulating layer 9 interposed therebetween, and at a position opposed to the loop portion 26B of the parallel plate electrode pattern 26 described later with the insulating layer 10 interposed therebetween. Has been placed. The loop portion 25B is formed using an elongated electrode pattern having a width dimension W1.

また、ループ部25Bは、その一端側が平板部25Aの大形部25A2に接続され、他端側が平板部25Aの小形部21A1に接続されている。そして、ループ部25Bは、平板部25Aと一緒に略四角形の巻線形状に形成されている。   The loop portion 25B has one end connected to the large portion 25A2 of the flat plate portion 25A and the other end connected to the small portion 21A1 of the flat plate portion 25A. The loop portion 25B is formed in a substantially rectangular winding shape together with the flat plate portion 25A.

平行平板電極パターン26は、絶縁層10の裏面でグランド電極12よりも先端部4A側に配置され、導電性の金属薄膜を用いて形成されている。この平行平板電極パターン26は、例えば平行平板電極パターン20とX軸方向の中心位置を通るZ軸方向に平行な直線に関して線対称な形状(左,右対称な形状)に形成されている。このため、平行平板電極パターン26は、図10に示すように、長方形状をなす平板部26Aと、該平板部26AのX軸方向の両端側に接続されると共に略U字状をなして延びたループ部26Bとによって構成されている。   The parallel plate electrode pattern 26 is disposed on the back surface of the insulating layer 10 on the tip end 4A side with respect to the ground electrode 12, and is formed using a conductive metal thin film. The parallel plate electrode pattern 26 is formed, for example, in a line-symmetrical shape (left and right symmetrical shape) with respect to a straight line parallel to the Z-axis direction passing through the parallel plate electrode pattern 20 and the center position in the X-axis direction. Therefore, as shown in FIG. 10, the parallel plate electrode pattern 26 is connected to the rectangular flat plate portion 26A and both ends of the flat plate portion 26A in the X-axis direction and extends in a substantially U shape. And the loop portion 26B.

平板部26Aは、平板部20Aと同様に、X軸方向の長さ寸法L1およびZ軸方向の長さ寸法L2をもって略長方形状に形成されている。この平板部26Aは、平板部25Aと厚さ方向で対向した位置に配置され、平板部25Aよりも小さい長方形状に形成されている。このため、平板部26AのX軸方向の長さ寸法L1およびZ軸方向の長さ寸法L2は、平板部25AのX軸方向の長さ寸法L3およびZ軸方向の長さ寸法L4よりもそれぞれ小さい値に設定されている。   The flat plate portion 26A, like the flat plate portion 20A, is formed in a substantially rectangular shape with a length dimension L1 in the X-axis direction and a length dimension L2 in the Z-axis direction. The flat plate portion 26A is disposed at a position facing the flat plate portion 25A in the thickness direction, and is formed in a rectangular shape smaller than the flat plate portion 25A. For this reason, the length dimension L1 in the X-axis direction and the length dimension L2 in the Z-axis direction of the flat plate portion 26A are respectively larger than the length dimension L3 in the X-axis direction and the length dimension L4 in the Z-axis direction of the flat plate portion 25A. It is set to a small value.

ループ部26Bは、平板部26AよりもZ軸方向の一端側(図10中の下側)に位置している。このループ部26Bは、ループ部25Bと対向した位置に配置されている。また、ループ部26Bは、幅寸法W0をもった細長い電極パターンを用いて形成され、平板部20Aと一緒に略四角形の巻線形状に形成されている。このループ部26Bの幅寸法W0は、ループ部25Bの幅寸法W1よりも小さい値に設定されている。ループ部26Bの他端側にはZ軸方向の基端側(図10中の上側)に向けて延びた接続部26Cが設けられ、該接続部26Cは、平板部26Aと干渉しないようにX軸方向の一端側(図10中の右側)に位置している。この接続部26Cは、ビアホール17を通じて接続パターン18に電気的に接続されている。また、ループ部26Bは、平板部26Aと一緒にXZ平面に平行な略長方形の枠形状をなしている。   The loop portion 26B is located on one end side (lower side in FIG. 10) in the Z-axis direction with respect to the flat plate portion 26A. The loop portion 26B is disposed at a position facing the loop portion 25B. The loop portion 26B is formed using an elongated electrode pattern having a width dimension W0, and is formed in a substantially rectangular winding shape together with the flat plate portion 20A. The width dimension W0 of the loop portion 26B is set to a value smaller than the width dimension W1 of the loop portion 25B. The other end side of the loop portion 26B is provided with a connection portion 26C extending toward the base end side (upper side in FIG. 10) in the Z-axis direction, and the connection portion 26C does not interfere with the flat plate portion 26A. It is located on one end side in the axial direction (right side in FIG. 10). The connection portion 26C is electrically connected to the connection pattern 18 through the via hole 17. The loop part 26B has a substantially rectangular frame shape parallel to the XZ plane together with the flat plate part 26A.

以上により、平行平板電極パターン20,21,25,26のループ部20B,21B,25B,26Bおよびループパターン22〜24は、略同じ巻線形状に形成されると共に、多層基板4のX軸方向とZ軸方向に対して、略同じ位置に配置されている。これにより、ループ部20B,21B,25B,26Bおよびループパターン22〜24は、接続部20C,26Cを除いた略全長にわたって厚さ方向に対して互いに重なり合っている。   Thus, the loop portions 20B, 21B, 25B, and 26B and the loop patterns 22 to 24 of the parallel plate electrode patterns 20, 21, 25, and 26 and the loop patterns 22 to 24 are formed in substantially the same winding shape, and the X-axis direction of the multilayer substrate 4 Are disposed at substantially the same position with respect to the Z-axis direction. Thereby, loop part 20B, 21B, 25B, 26B and loop pattern 22-24 have mutually overlapped with respect to the thickness direction over substantially full length except for connection part 20C, 26C.

ビアホール27は、厚さ方向で平行平板電極パターン21とループパターン22との間に位置して、絶縁層6を貫通すると共に、その内壁が例えば金属材料等の導体材料によって被覆されることによって形成されている。このビアホール27は、平行平板電極パターン21の大形部21A2およびループパターン22の接続部22Aと対応した位置に配置され、平行平板電極パターン21とループパターン22を電気的に直列接続している。   The via hole 27 is located between the parallel plate electrode pattern 21 and the loop pattern 22 in the thickness direction and penetrates the insulating layer 6 and is formed by covering the inner wall with a conductive material such as a metal material. Has been. The via hole 27 is disposed at a position corresponding to the large portion 21A2 of the parallel plate electrode pattern 21 and the connection portion 22A of the loop pattern 22, and electrically connects the parallel plate electrode pattern 21 and the loop pattern 22 in series.

ビアホール28は、厚さ方向でループパターン22,23の間に位置して、絶縁層7を貫通して、ビアホール27と同様に形成されている。このビアホール28は、ループパターン22の接続部22Bおよびループパターン23の接続部23Aと対応した位置に配置され、ループパターン22およびループパターン23を電気的に直列接続している。   The via hole 28 is located between the loop patterns 22 and 23 in the thickness direction, penetrates the insulating layer 7 and is formed in the same manner as the via hole 27. The via hole 28 is disposed at a position corresponding to the connection portion 22B of the loop pattern 22 and the connection portion 23A of the loop pattern 23, and electrically connects the loop pattern 22 and the loop pattern 23 in series.

ビアホール29は、厚さ方向でループパターン23,24の間に位置して、絶縁層8を貫通して、ビアホール27と同様に形成されている。このビアホール29は、ループパターン23の接続部23Bおよびループパターン24の接続部24Aと対応した位置に配置され、ループパターン23およびループパターン24を電気的に直列接続している。   The via hole 29 is located between the loop patterns 23 and 24 in the thickness direction, penetrates the insulating layer 8 and is formed in the same manner as the via hole 27. The via hole 29 is disposed at a position corresponding to the connection portion 23B of the loop pattern 23 and the connection portion 24A of the loop pattern 24, and electrically connects the loop pattern 23 and the loop pattern 24 in series.

ビアホール30は、厚さ方向でループパターン24と平行平板電極パターン25との間に位置して、絶縁層9を貫通して、ビアホール27と同様に形成されている。このビアホール30は、ループパターン24の接続部24Bおよび平行平板電極パターン25の大形部25A2と対応した位置に配置され、ループパターン24および平行平板電極パターン25を電気的に直列接続している。   The via hole 30 is located between the loop pattern 24 and the parallel plate electrode pattern 25 in the thickness direction, penetrates the insulating layer 9 and is formed in the same manner as the via hole 27. The via hole 30 is disposed at a position corresponding to the connection portion 24B of the loop pattern 24 and the large portion 25A2 of the parallel plate electrode pattern 25, and electrically connects the loop pattern 24 and the parallel plate electrode pattern 25 in series.

この結果、平行平板電極パターン21,25およびループパターン22〜24は、ビアホール27〜30を用いて互いに直列接続され、略5回巻(5ターン)のコイル31を構成している。このコイル31は、平行平板電極パターン21,25のループ部21B,25Bおよびループパターン22〜24の内部を通過するY軸方向(厚さ方向)の磁界を検出し、磁束変化に応じた電圧等の検出信号を出力するものである。   As a result, the parallel plate electrode patterns 21 and 25 and the loop patterns 22 to 24 are connected in series with each other using the via holes 27 to 30 to constitute a coil 31 having approximately five turns (five turns). The coil 31 detects a magnetic field in the Y-axis direction (thickness direction) passing through the loop portions 21B and 25B of the parallel plate electrode patterns 21 and 25 and the loop patterns 22 to 24, and a voltage corresponding to a change in magnetic flux. The detection signal is output.

一方、平行平板電極パターン20,21は、互いに絶縁された状態で対向し、コンデンサ32を構成している。同様に、平行平板電極パターン25,26は、互いに絶縁された状態で対向し、コンデンサ33を構成している。これにより、コイル31およびコンデンサ32,33は、平行平板電極パターン21,25を共用することによって、電気的に互いに直列接続されている。このとき、コンデンサ32の一端側は接続部20Cを通じて伝送線路部13のストリップ導体14に電気的に接続され、コンデンサ32の他端側はコイル31の一端側に電気的に接続されている。コイル31の他端側は、コンデンサ33の一端側に電気的に接続されている。コンデンサ33の他端側は、接続部26C等を通じてグランド電極11,12に電気的に接続されている。   On the other hand, the parallel plate electrode patterns 20, 21 face each other while being insulated from each other, and constitute a capacitor 32. Similarly, the parallel plate electrode patterns 25 and 26 face each other while being insulated from each other, and constitute a capacitor 33. Thereby, the coil 31 and the capacitors 32 and 33 are electrically connected in series with each other by sharing the parallel plate electrode patterns 21 and 25. At this time, one end side of the capacitor 32 is electrically connected to the strip conductor 14 of the transmission line portion 13 through the connection portion 20 </ b> C, and the other end side of the capacitor 32 is electrically connected to one end side of the coil 31. The other end side of the coil 31 is electrically connected to one end side of the capacitor 33. The other end side of the capacitor 33 is electrically connected to the ground electrodes 11 and 12 through the connection portion 26C and the like.

本実施の形態による磁界プローブ1は上述の如き構成を有するもので、次にその作動について説明する。   The magnetic field probe 1 according to the present embodiment has the above-described configuration, and the operation thereof will be described next.

まず、磁界プローブ1の先端部4Aを、測定対象(例えば被測定基板)の表面に近接した状態で配置する。そして、磁界プローブ1を測定対象の表面上で移動させる。ここで、磁界プローブ1の近傍に位置して測定対象の表面にY軸方向の磁界が発生すると、この磁界は検出部19のループパターン22〜24等の内部を通過する。これにより、例えばコイル31に検出信号としての電圧が生じるため、この電圧を検出することによって、測定対象の表面に生じる磁界を検出することができる。   First, the distal end portion 4A of the magnetic field probe 1 is disposed in the state of being close to the surface of the measurement target (for example, the measurement target substrate). Then, the magnetic field probe 1 is moved on the surface of the measurement target. Here, when a magnetic field in the Y-axis direction is generated on the surface of the measurement object located in the vicinity of the magnetic field probe 1, the magnetic field passes through the loop patterns 22 to 24 and the like of the detection unit 19. Thereby, for example, a voltage as a detection signal is generated in the coil 31, and by detecting this voltage, a magnetic field generated on the surface of the measurement object can be detected.

然るに、本実施の形態では、絶縁層5を挟んで互いに絶縁された状態で対向した平行平板電極パターン20,21によってコンデンサ32を構成すると共に、絶縁層10を挟んで互いに絶縁された状態で対向した平行平板電極パターン25,26によってコンデンサ33を構成した。これに加え、これらのコンデンサ32,33をコイル31に直列接続したから、コイル31とコンデンサ33とが直列共振する共振周波数の周辺帯域では高感度に磁界を検出することができる。また、コンデンサ32,33はコイル31に複数個直列接続したから、複数個のコンデンサ32,33の合成容量を小さくすることができ、この合成容量のばらつきを抑制することができる。   However, in the present embodiment, the capacitor 32 is configured by the parallel plate electrode patterns 20 and 21 that face each other while being insulated from each other with the insulating layer 5 interposed therebetween, and are opposed to each other while being insulated from each other with the insulating layer 10 interposed therebetween. A capacitor 33 was constituted by the parallel plate electrode patterns 25 and 26. In addition, since these capacitors 32 and 33 are connected in series to the coil 31, a magnetic field can be detected with high sensitivity in the peripheral band of the resonance frequency at which the coil 31 and the capacitor 33 resonate in series. Since a plurality of capacitors 32 and 33 are connected in series to the coil 31, the combined capacity of the plurality of capacitors 32 and 33 can be reduced, and variations in the combined capacity can be suppressed.

具体的に説明すると、例えばコイルのインダクタンスLが30nHの場合、2.5GHzで共振するために必要な容量は約0.135pFになる。単一のコンデンサを用いてこの容量を形成するためには、例えば厚さ寸法が0.06mmで比誘電率が3.6の絶縁層を用いる場合、この絶縁層を挟んで互いに対向する平行平板電極パターンは、一辺が0.504mmの正方形と同じ面積が必要になる。一般的なプリント基板に形成する導体パターンの加工精度は±0.05mm程度であるため、実際の容量値は0.110〜0.163pFとなる。このとき、共振周波数は、2.24〜2.73GHzとなって0.5GHz程度の範囲でばらつきが生じるため、所望の周波数帯で感度が上昇する磁界プローブを製作することが難しい傾向がある。   More specifically, for example, when the inductance L of the coil is 30 nH, the capacitance necessary to resonate at 2.5 GHz is about 0.135 pF. In order to form this capacitance using a single capacitor, for example, when an insulating layer having a thickness of 0.06 mm and a relative dielectric constant of 3.6 is used, parallel plates facing each other with the insulating layer interposed therebetween The electrode pattern needs the same area as a square having a side of 0.504 mm. Since the processing accuracy of a conductor pattern formed on a general printed circuit board is about ± 0.05 mm, the actual capacitance value is 0.110 to 0.163 pF. At this time, since the resonance frequency is 2.24 to 2.73 GHz and varies in a range of about 0.5 GHz, it tends to be difficult to manufacture a magnetic field probe whose sensitivity increases in a desired frequency band.

これに対し、本実施の形態では、2個のコンデンサ32,33を直列接続する構成としたから、1個当りに必要な容量は0.270pFになる。この場合、上記と同じ条件で絶縁層5〜10を形成したときでも、平行平板電極パターン20,21,25,26は、一辺が0.713mmの正方形と同じ面積まで大きくすることができるから、加工精度を考慮した実際の容量値は0.117〜0.155pFになる。このとき、共振周波数は、2.30〜2.64GHzとなるから、単一のコンデンサを用いた場合に比べて、ばらつきの範囲が0.15GHz程度小さくなる。   On the other hand, in the present embodiment, since the two capacitors 32 and 33 are connected in series, the capacitance required per one is 0.270 pF. In this case, even when the insulating layers 5 to 10 are formed under the same conditions as described above, the parallel plate electrode patterns 20, 21, 25, and 26 can be enlarged to the same area as a square having a side of 0.713 mm. The actual capacitance value considering the processing accuracy is 0.117 to 0.155 pF. At this time, since the resonance frequency is 2.30 to 2.64 GHz, the range of variation becomes smaller by about 0.15 GHz than when a single capacitor is used.

このように、各コンデンサ32,33の容量を大きくすることができるから、それぞれの平行平板電極パターン20,21,25,26を大きな面積をもって形成することができ、磁界プローブ1毎に平行平板電極パターン20,21,25,26の形状や配置等にばらつきが生じても、複数個のコンデンサ32,33の合成容量のばらつきを小さくすることができる。この結果、コイル31とコンデンサ32,33とが直列共振する共振周波数のばらつきを抑制することができ、予め設定した所望の周波数帯域の感度を向上させることができる。   Since the capacitance of each of the capacitors 32 and 33 can be increased in this way, the parallel plate electrode patterns 20, 21, 25 and 26 can be formed with a large area, and the parallel plate electrode for each magnetic field probe 1. Even if variations occur in the shapes, arrangements, etc. of the patterns 20, 21, 25, 26, variations in the combined capacitance of the plurality of capacitors 32, 33 can be reduced. As a result, it is possible to suppress variations in resonance frequency at which the coil 31 and the capacitors 32 and 33 are in series resonance, and it is possible to improve sensitivity in a desired frequency band set in advance.

また、互いに対向する平行平板電極パターン20,21のうち平行平板電極パターン21は平行平板電極パターン20よりも大きく形成した。このため、製造時に平行平板電極パターン20と平行平板電極パターン21との間で位置ずれが生じても、互いの対向面積をほぼ一定に保持することができる。同様に、互いに対向する平行平板電極パターン25,26のうち平行平板電極パターン25は平行平板電極パターン26よりも大きく形成したから、これらに位置ずれが生じても、互いの対向面積をほぼ一定に保持することができる。このため、コンデンサ32,33の容量のばらつきを抑制することができ、平行平板電極パターン20,25と平行平板電極パターン21,26の位置ずれを許容して、コイル31とコンデンサ32,33とが直列共振する共振周波数のばらつきを抑制することができる。   Further, among the parallel plate electrode patterns 20 and 21 facing each other, the parallel plate electrode pattern 21 was formed larger than the parallel plate electrode pattern 20. For this reason, even if position shift arises between the parallel plate electrode pattern 20 and the parallel plate electrode pattern 21 at the time of manufacture, mutual opposing area can be hold | maintained substantially constant. Similarly, among the parallel plate electrode patterns 25 and 26 facing each other, the parallel plate electrode pattern 25 is formed larger than the parallel plate electrode pattern 26, so that even if they are misaligned, the facing areas of each other are made substantially constant. Can be held. For this reason, the dispersion | variation in the capacity | capacitance of the capacitors 32 and 33 can be suppressed, the positional offset of the parallel plate electrode patterns 20 and 25 and the parallel plate electrode patterns 21 and 26 is permitted, and the coil 31 and the capacitors 32 and 33 are made. It is possible to suppress variations in resonance frequency that causes series resonance.

また、コンデンサ32の平行平板電極パターン20,21は巻線形状のループ部20B,21Bを備える構成としたから、これらのループ部20B,21Bは、互いに対向してコンデンサ32の一部として機能すると共に、ループパターン22〜24と重なり合ってコイル31として機能する。同様に、コンデンサ33の平行平板電極パターン25,26は巻線形状のループ部25B,26Bを備える構成としたから、これらのループ部25B,26Bは、互いに対向してコンデンサ33の一部として機能すると共に、ループパターン22〜24と重なり合ってコイル31として機能する。   Further, since the parallel plate electrode patterns 20 and 21 of the capacitor 32 include the winding-shaped loop portions 20B and 21B, these loop portions 20B and 21B face each other and function as a part of the capacitor 32. At the same time, it overlaps with the loop patterns 22 to 24 and functions as the coil 31. Similarly, since the parallel plate electrode patterns 25 and 26 of the capacitor 33 include winding-shaped loop portions 25B and 26B, these loop portions 25B and 26B function as a part of the capacitor 33 so as to face each other. At the same time, it overlaps with the loop patterns 22 to 24 and functions as the coil 31.

このため、コイル31とコンデンサ32,33とが直列接続された状態となるから、これらが直列共振する共振周波数の周辺帯域では高感度に磁界を検出することができる。さらに、共振周波数以外の周波数帯域では、コンデンサ32,33のループ部20B,21B,25B,26Bはコイル31の一部として機能し、磁界に応じた電圧等の検出信号を出力することができる。このため、例えば共振周波数よりも低周波側では、コンデンサ32,33のループ部20B,21B,25B,26Bはフィルタとして機能せず、コイル31の一部として機能するから、共振周波数以外の周波数帯域で磁界を検出する場合でも、検出感度の低下を抑えることができる。   For this reason, since the coil 31 and the capacitors 32 and 33 are connected in series, a magnetic field can be detected with high sensitivity in the peripheral band of the resonance frequency at which they are in series resonance. Furthermore, in frequency bands other than the resonance frequency, the loop portions 20B, 21B, 25B, and 26B of the capacitors 32 and 33 function as a part of the coil 31, and can output a detection signal such as a voltage corresponding to the magnetic field. For this reason, for example, on the lower frequency side than the resonance frequency, the loop portions 20B, 21B, 25B, and 26B of the capacitors 32 and 33 do not function as a filter but function as a part of the coil 31, and therefore a frequency band other than the resonance frequency. Even when a magnetic field is detected by this, a decrease in detection sensitivity can be suppressed.

また、多層基板4には厚さ方向の異なる位置にループパターン22〜24を複数個設けると共に、厚さ方向で隣合うループパターン22〜24はビアホール28,29を用いて互いに直列に接続する構成とした。このため、複数個のループパターン22〜24を直列接続して2回巻以上のコイル31を構成することができ、1回巻のコイルに比べてインダクタンスを大きくして磁界の検出感度を高めることができる。   The multilayer substrate 4 is provided with a plurality of loop patterns 22 to 24 at different positions in the thickness direction, and adjacent loop patterns 22 to 24 in the thickness direction are connected in series using via holes 28 and 29. It was. For this reason, a plurality of loop patterns 22 to 24 can be connected in series to form a coil 31 having two or more turns, and the inductance can be increased as compared with a one-turn coil to increase the magnetic field detection sensitivity. Can do.

さらに、複数個のループパターン22〜24はいずれも略同じ巻線形状に形成したから、ループパターン22〜24が互いに異なる巻線形状となった場合に比べて、コイル31のインダクタンスを大きくすることができる。   Further, since the plurality of loop patterns 22 to 24 are all formed in substantially the same winding shape, the inductance of the coil 31 is increased as compared with the case where the loop patterns 22 to 24 have different winding shapes. Can do.

なお、前記実施の形態では、2個のコンデンサ32,33をコイル31に直列接続した場合を例に挙げて説明したが、3個以上のコンデンサをコイルに直列接続する構成としてもよい。この場合、コンデンサの構成位置は、厚さ方向に配置された複数個のループパターンのうちいずれのループパターン間に配置してもよい。また、複数個のコンデンサは、例えば厚さ方向に対して隣合わせて配置してもよく、厚さ方向に離間して配置してもよく、厚さ方向の両端側に配置してもよい。   In the above-described embodiment, the case where two capacitors 32 and 33 are connected in series to the coil 31 has been described as an example. However, three or more capacitors may be connected in series to the coil. In this case, the constituent positions of the capacitors may be arranged between any of the plurality of loop patterns arranged in the thickness direction. In addition, the plurality of capacitors may be disposed adjacent to each other in the thickness direction, for example, may be disposed apart from each other in the thickness direction, or may be disposed on both ends in the thickness direction.

また、前記実施の形態では、コンデンサ32,33の平行平板電極パターン20,21,25,26には、コイル31として機能するループ部20B,21B,25B,26Bを設ける構成した。しかし、本発明はこれに限らず、例えば図11に示す変形例による磁界プローブ41のように、ループ部を省いた平行平板電極パターン42,43,44,45を用いてコンデンサ46,47を形成する構成としてもよい。   In the embodiment, the parallel plate electrode patterns 20, 21, 25, 26 of the capacitors 32, 33 are provided with the loop portions 20 B, 21 B, 25 B, 26 B that function as the coils 31. However, the present invention is not limited to this, and capacitors 46 and 47 are formed using parallel plate electrode patterns 42, 43, 44, and 45 with the loop portions omitted, such as a magnetic field probe 41 according to the modification shown in FIG. It is good also as composition to do.

また、前記実施の形態では、多層基板4の厚さ方向の両端側に位置する平行平板電極パターン20,26は、厚さ方向の中央側に位置する平行平板電極パターン21,25よりも小さく形成する構成とした。しかし、本発明はこれに限らず、平行平板電極パターン20,26を、平行平板電極パターン21,25よりも大きく形成してもよく、同じ大きさに形成してもよい。   Moreover, in the said embodiment, the parallel plate electrode patterns 20 and 26 located in the both ends side of the thickness direction of the multilayer substrate 4 are formed smaller than the parallel plate electrode patterns 21 and 25 located in the center side of the thickness direction. It was set as the structure to do. However, the present invention is not limited to this, and the parallel plate electrode patterns 20 and 26 may be formed larger than the parallel plate electrode patterns 21 and 25 or may be formed in the same size.

また、前記実施の形態では、多層基板4の厚さ方向の両端側に位置するループ部20B,26Bの幅寸法W0は、厚さ方向の中央側に位置するループ部21B,25Bおよびループパターン22〜24の幅寸法W1よりも小さい値に設定したが、ループ部20B,26Bの幅寸法W0は、ループ部21B,25Bおよびループパターン22〜24の幅寸法W1よりも大きい値に設定してもよく、同じ値に設定してもよい。   In the embodiment, the width dimension W0 of the loop portions 20B and 26B located on both end sides in the thickness direction of the multilayer substrate 4 is equal to the loop portions 21B and 25B and the loop pattern 22 located on the center side in the thickness direction. Although the width dimension W0 is set to a value smaller than the width dimension W1 of .about.24, the width dimension W0 of the loop portions 20B and 26B is set to a value larger than the width dimension W1 of the loop portions 21B and 25B and the loop patterns 22-24. It may be set to the same value.

また、前記実施の形態では、全てのループパターン22〜24が同じ幅寸法W1を有すると共に、同じ巻線形状(長さ寸法L5,L6)に形成するものとしたが、一部のループパターンが異なる幅寸法を有してもよく、異なる巻線形状に形成してもよい。   In the above embodiment, all the loop patterns 22 to 24 have the same width dimension W1 and are formed in the same winding shape (length dimensions L5 and L6). It may have different width dimensions and may be formed in different winding shapes.

さらに、前記実施の形態では、ループパターン22〜24は略四角形に形成したが、例えば三角形、五角形等の他の多角形状としてもよく、円形、半円形、楕円形等に形成してもよい。また、前記実施の形態では、平行平板電極パターン21,25のループ部21B,25Bおよびループパターン22〜24を直列接続して略5回巻のコイル31を形成したが、1回〜4回巻のコイルでもよく、6回巻以上のコイルを形成してもよい。   Furthermore, in the said embodiment, although the loop patterns 22-24 were formed in the substantially square shape, you may form other polygonal shapes, such as a triangle and a pentagon, for example, and you may form in a circle, a semicircle, an ellipse etc. Moreover, in the said embodiment, although the loop parts 21B and 25B of the parallel plate electrode patterns 21 and 25 and the loop patterns 22-24 were connected in series and the coil 31 of about 5 turns was formed, 1 to 4 turns The coil may be a 6-turn or more coil.

1,41 磁界プローブ
4 多層基板(基板)
13 伝送線路部
19 検出部
20,21,25,26,42,43,44,45 平行平板電極パターン
20B,21B,25B,26B ループ部
22〜24 ループパターン
27〜30 ビアホール
31 コイル
32,33,46,47 コンデンサ
1,41 Magnetic field probe 4 Multilayer substrate (substrate)
DESCRIPTION OF SYMBOLS 13 Transmission line part 19 Detection part 20, 21, 25, 26, 42, 43, 44, 45 Parallel plate electrode pattern 20B, 21B, 25B, 26B Loop part 22-24 Loop pattern 27-30 Via hole 31 Coil 32, 33, 46, 47 capacitors

Claims (5)

複数の絶縁層を厚さ方向に積層した多層基板と、該多層基板に設けられ巻線形状のループパターンからなるコイルと、前記絶縁層を挟んで互いに絶縁された状態で対向した2個の平行平板電極パターンからなり該コイルに直列接続されたコンデンサとを備え
記コンデンサは、前記コイルに複数個直列接続され、
前記コンデンサをなす2個の平行平板電極パターンは、一方の平行平板電極パターンが他方の平行平板電極パターンよりも大きく形成される構成としてなる磁界プローブ。
A multilayer substrate in which a plurality of insulating layers are stacked in the thickness direction, a coil provided on the multilayer substrate and formed of a coiled loop pattern, and two parallel electrodes facing each other while being insulated from each other across the insulating layer A capacitor comprising a plate electrode pattern and connected in series to the coil ;
Before SL capacitor is plural serially connected to said coil,
Two parallel flat electrode patterns, a magnetic field probe comprising a structure in which one of the parallel plate electrode patterns Ru is formed larger than the other parallel plate electrode patterns constituting the capacitor.
前記コンデンサをなす2個の平行平板電極パターンは、前記ループパターンと重なり合って前記コイルとして機能する巻線形状のループ部を備える構成としてなる請求項1に記載の磁界プローブ。 The two parallel flat electrode patterns constituting the capacitor, the magnetic field probe according to claim 1 comprising a structure having a loop portion of the winding shape which functions as the coil overlaps with the loop pattern. 複数の絶縁層を厚さ方向に積層した多層基板と、該多層基板に設けられ巻線形状のループパターンからなるコイルと、前記絶縁層を挟んで互いに絶縁された状態で対向した2個の平行平板電極パターンからなり該コイルに直列接続されたコンデンサとを備え、
前記コンデンサは、前記コイルに複数個直列接続され、
前記コンデンサをなす2個の平行平板電極パターンは、前記ループパターンと重なり合って前記コイルとして機能する巻線形状のループ部を備える構成としてなる磁界プローブ。
A multilayer substrate in which a plurality of insulating layers are stacked in the thickness direction, a coil provided on the multilayer substrate and formed of a coiled loop pattern, and two parallel electrodes facing each other while being insulated from each other across the insulating layer A capacitor comprising a plate electrode pattern and connected in series to the coil;
A plurality of the capacitors are connected in series to the coil,
Two parallel flat electrode patterns, the name Ru magnetic field probe configured to include a loop of the winding shape which functions as the coil overlaps with the loop pattern forming the capacitor.
前記ループパターンは、前記多層基板の絶縁層を挟んで厚さ方向の異なる位置に複数個設けられ、厚さ方向で隣合うループパターンはビアホールを用いて互いに直列に接続する構成としてなる請求項1,2または3に記載の磁界プローブ。   The loop pattern is provided in a plurality at different positions in the thickness direction across an insulating layer of the multilayer substrate, and adjacent loop patterns in the thickness direction are connected to each other in series using via holes. , 2 or 3 Magnetic field probe. 前記複数個のループパターンは、いずれも略同じ巻線形状に形成してなる請求項4に記載の磁界プローブ。   The magnetic field probe according to claim 4, wherein all of the plurality of loop patterns are formed in substantially the same winding shape.
JP2010176373A 2010-08-05 2010-08-05 Magnetic field probe Expired - Fee Related JP5609398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010176373A JP5609398B2 (en) 2010-08-05 2010-08-05 Magnetic field probe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010176373A JP5609398B2 (en) 2010-08-05 2010-08-05 Magnetic field probe

Publications (2)

Publication Number Publication Date
JP2012037327A JP2012037327A (en) 2012-02-23
JP5609398B2 true JP5609398B2 (en) 2014-10-22

Family

ID=45849482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010176373A Expired - Fee Related JP5609398B2 (en) 2010-08-05 2010-08-05 Magnetic field probe

Country Status (1)

Country Link
JP (1) JP5609398B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101488602B1 (en) 2013-06-26 2015-02-03 한국수력원자력 주식회사 Probe of Eddy Current Test Apparatus and Manufacturing Method thereof
JP6451262B2 (en) * 2014-11-28 2019-01-16 日立金属株式会社 Magnet characteristic measuring method and magnet characteristic measuring apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228227A (en) * 2000-02-16 2001-08-24 Hitachi Ltd Magnetic-field measuring device
JP5151032B2 (en) * 2006-01-13 2013-02-27 株式会社日立製作所 Magnetic field probe device and magnetic field probe element
EP2385579A1 (en) * 2006-01-19 2011-11-09 Murata Manufacturing Co., Ltd. Wireless IC device
CN101467209B (en) * 2006-06-30 2012-03-21 株式会社村田制作所 Optical disc

Also Published As

Publication number Publication date
JP2012037327A (en) 2012-02-23

Similar Documents

Publication Publication Date Title
US10170836B2 (en) Coil antenna device and antenna module
JP6332200B2 (en) Electronic components
WO2011002050A1 (en) Antenna module
JP5617635B2 (en) Multilayer electronic components
JPWO2016079903A1 (en) Common mode noise filter
JP2018026462A (en) Electronic component
TW201739033A (en) Electronic component
JP6493617B2 (en) Voltage detection device, power supply device, and power transmission device
JP5609398B2 (en) Magnetic field probe
JP2016152392A (en) Printed circuit board, method of manufacturing the same and inductor product
US10459010B2 (en) Current detection element including a coil-shaped current detection conductor, transmission device, and electric power transmission system
KR20160040446A (en) Layered inductor
WO2017017987A1 (en) Circuit board, filter circuit using same, and capacitance element
JP2014190711A (en) Displacement sensor
JP2015111784A (en) Multilayer band elimination filter
JP2010266233A (en) Device for detection of magnetic field
JP5609328B2 (en) Magnetic field probe
JP5141715B2 (en) Multilayer capacitor
JP2013120110A (en) Magnetic field probe
JP6583560B2 (en) Electronics
JP4440533B2 (en) Distributed constant filter element
WO2015129598A1 (en) Laminated coil element and wireless communication module
JP2012104646A (en) Multilayer circuit board and layer displacement measuring system
JP2008252950A (en) Antenna system
JP2006140807A (en) Filter element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5609398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees