JP5605823B2 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP5605823B2
JP5605823B2 JP2009109954A JP2009109954A JP5605823B2 JP 5605823 B2 JP5605823 B2 JP 5605823B2 JP 2009109954 A JP2009109954 A JP 2009109954A JP 2009109954 A JP2009109954 A JP 2009109954A JP 5605823 B2 JP5605823 B2 JP 5605823B2
Authority
JP
Japan
Prior art keywords
layer
region
polycrystalline silicon
silicon layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009109954A
Other languages
English (en)
Other versions
JP2009272625A (ja
Inventor
リウ，ユ−チュン
リー，テ−ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Publication of JP2009272625A publication Critical patent/JP2009272625A/ja
Application granted granted Critical
Publication of JP5605823B2 publication Critical patent/JP5605823B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

この発明は表示装置及びその製造方法アクティブマトリックス有機発光素子表示装置（Ａａｔｉｖｅ Ｍａｔｒｉｘ Ｒｒｇａｎｉｃ Ｄｉｏｄｅ；ＡＭＯＬＥＤ）に関し、特にアクティブマトリックス有機発光素子表示装置 （Ａａｔｉｖｅ Ｍａｔｒｉｘ Ｒｒｇａｎｉｃ Ｄｉｏｄｅ； ＡＭＯＬＥＤ）の回路及びその製造方法に関する。
有機発光素子（ＯＬＥＤ）は次世代の表示装置技術に誉められる。特にアクティブマトリックス有機発光素子（ＡＭＯＬＥＤ）表示装置は、関連業界が大量の資源を投入して開発させる製品である。基本的にアクティブマトリックス有機発光素子（ＡＭＯＬＥＤ）表示装置の一つ画素ユニットは、スイッチ用薄膜トランジスタ（Ｓｗｉｔｃｈ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、駆動用薄膜トランジスタ （Ｄｒｉｖｉｎｇ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、発光素子と、キャパシターとを含む。前述これらエレメントを製作するときには、エキシマレーザーアニール（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌ；ＥＬＡ）結晶法で非晶質シリコン（Ａｍｏｒｐｈｏｕｓ Ｓｌｉｃｏｎ）層を多結晶シリコン（Ｐｏｌｙ Ｓｉｌｉｃｏｎ）層に転化させる。
ただし、スイッチ用薄膜トランジスタと駆動用薄膜トランジスタに対して、それぞれの電気性能に関する要求は違う。スイッチ用薄膜トランジスタのキャリア移動度は高くなるとともに、駆動用薄膜トランジスタの結晶粒径は小さくなることが好ましい。各有機発光素子（ＯＬＥＤ）の間に異差を減少することができる。即ち、各駆動用薄膜トランジスタの不一致性による生じる発光ムラの現像が減少される。その結果、非晶質シリコン層を多結晶シリコン層に転化される段階中、異なる領域に違う結晶特性を有する多結晶シリコン層を形成することが好ましい。
現下、関連業界は違う工程、違う結晶法で非晶質シリコン層を多結晶シリコン層に転化される工程を行う。レーザー結晶技術は、例えばエキシマレーザーアニール結晶法を例挙する。非レーザー結晶技術は、例えば固相晶析法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ； ＳＰＣ）、金属誘起結晶法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ； ＭＩＣ）、金属誘起横方向結晶法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ；ＭＩＬＣ）、電場増強金属誘起横方向結晶法（Ｆｉｅｌｄ Ｅｎｈａｎｃｅｄ Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ；ＦＥ−ＭＩＬＣ）などを利用する。
単一レーザー結晶技術で結晶工程を行うことに対して、前述違う工程、違う結晶法では、工程時間が長いし、過程も複雑になったので、製品の歩留まりを高めることが困難である。また、違う結晶法で形成された多結晶シリコン層は、明らかな異差である結晶特性を有する。この発明は、各有機発光素子（ＯＬＥＤ）の間の異差を引き起こす発光ムラの現像により、ＡＭＯＬＥＤ製品の歩留まり低下の問題を解決する。
従って、この発明は、単一結晶化工程によって、スイッチ回路領域とその以外の領域に、同時にそれぞれ違う結晶構造を有する多結晶シリコン層が形成されたと、前述の問題を解決することができる。
この発明は上記従来の問題を解決するため、単一結晶化工程により、第１領域と第２領域に違う結晶特性を有する第１多結晶シリコン層と第２多結晶シリコン層が形成された表示装置及びその製造方法を提供することを課題とする。従って、この発明は、エキシマレーザーアニール法で多結晶シリコン層が形成された時に発光ムラ（Ｍｕｒａ）の現象を防ぐことができ、表示装置の発光は良好な一致性を得る。なお、光センサーの敏感度が高くなることができ、キャパシターの占有面積を減少して、表示装置の開口率を向上させることができる。
この発明の表示装置は、第１領域と第２領域を有する基板層と、前記基板層の第１領域に形成された第１多結晶シリコン層を含むスイッチ用薄膜トランジスタと、前記基板層の第２領域に形成された第２多結晶シリコン層、ヒートシンク層及びその間にある隔離層を含む駆動用薄膜トランジスタとを有する。前記第１多結晶シリコン層と第２多結晶シリコン層とは違う結晶特性を有する。
この発明により、表示装置の製造方法は、第１領域と第２領域を有する基板層を提供する段階と、前記基板層の前記第１領域と第２領域にバッファー層を形成する段階と、前記第２領域のバッファー層にヒートシンク層を形成する段階と、前記第２領域のヒートシンク層に隔離層を形成する段階と、前記第１領域のバッファー層と前記第２領域の隔離層に非晶質シリコン層を形成する段階と、結晶化工程により、前記第１領域の非晶質シリコン層と前記第２領域の非晶質シリコン層を違う結晶特性を有する第１多結晶シリコン層と第２多結晶シリコン層に転化させる段階と、前記第１領域に前記第１多結晶シリコン層を含むスイッチ用薄膜トランジスタを形成する段階と、前記第２領域に前記第２多結晶シリコン層を含む駆動用薄膜トランジスタを形成する段階とを特徴とする。
第１多結晶シリコン層の結晶粒径は第２多結晶シリコン層により大きくなり、第１多結晶シリコン層のキャリア移動度は第２多結晶シリコン層により高くなる。光センサーのヒートシンク層としては、光センサーに照らす光線を反射して、光センサーの敏感度を高めることができる。キャパシターのヒートシンク層としては、キャパシターの一つ電極であり、キャパシターに並列接続されて、キャパシターの占有面積を減少することにより、表示装置の開口率を向上させることができる。
アクティブマトリックス有機発光素子（ＡＭＯＬＥＤ）表示装置の概略的に示す電気回路構造図である。 この発明により、ヒートシンク現象を利用して結晶粒径の小さい多結晶シリコン層を形成する説明図である。 この発明により、ヒートシンク現象を利用して結晶粒径の小さい多結晶シリコン層を形成する説明図である。 この発明により、ヒートシンク現象を利用して結晶粒径の小さい多結晶シリコン層を形成する説明図である。 この発明による表示装置の製造方法のフローチャートである。 この発明による表示装置の製造方法のフローチャートである。 この発明による表示装置の製造方法のフローチャートである。 この発明による表示装置の製造方法のフローチャートである。
以下は、図面を参照しながら、この発明の技術内容を具体的に説明する。
図１を参照する。図１は、アクティブマトリックス有機発光素子（ＡＭＯＬＥＤ）表示装置の概略的に示す電気回路構造図である。基本的にアクティブマトリックス有機発光素子（ＡＭＯＬＥＤ） 表示装置の一つ画素ユニットは、スイッチ用薄膜トランジスタ１００（Ｓｗｉｔｃｈ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、駆動用薄膜トランジスタ２００ （Ｄｒｉｖｉｎｇ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、発光素子２５０と、キャパシター４００（Ｃｓｔ）とを含む。前述のように、スイッチ用薄膜トランジスタと駆動用薄膜トランジスタに対してそれぞれの電気性能に関する要求は違う。スイッチ用薄膜トランジスタに対しては、低サブスレッショルドスイング係数（Ｓｕｂ−ｔｈｒｅｓｈｏｌｄ ｖａｌｕｅ）及び高キャリア移動度（Ｍｏｂｉｌｉｔｙ）が要求される。駆動用薄膜トランジスタに対しては、高サブスレッショルドスイング係数と各駆動用薄膜トランジスタの一致性が要求され、発光素子２５０を駆動する電流の流れと有利になる。なお、各有機発光素子（ＯＬＥＤ）の間の異差に対して、電流の駆動は非常に鋭敏になって、この異差により発光ムラの現像が生じる。そのために、スイッチ用薄膜トランジスタ１００の領域（第１領域）と駆動用薄膜トランジスタ２００、発光素子２５０及びキャパシター４００の第２領域には、違う結晶特性、又は違う結晶粒径を有する多結晶シリコン層を形成されたことが好ましい。この発明は、第２領域にヒートシンク層の形成及びこのヒートシンク現象を利用して、単一結晶化工程により、異なる領域に違う結晶特性、又は違う結晶粒径を有する多結晶シリコン層を形成する。
図２ａ〜図２ｃを参照する。図２ａ〜図２ｃは、この発明により、ヒートシンク現象を利用して結晶粒径の小さい多結晶シリコン層を形成する説明図である。図２ａに示すように、基板層上に１つあるいは１つ以上のバッファー層が形成される。これらバッファー層は、窒素化物あるいは酸化物が挙げられ、例えば窒素化硅あるいは酸化シリコン等が好ましい。結晶化工程を行うための非晶質シリコン層が形成される前に、ヒートシンク層が形成された。一般的に、よい熱伝導の効果を実現するために、ヒートシンク層は金属が好ましい。次に、酸化隔離層が形成された後、非晶質シリコン層が形成される。この非晶質シリコン層はレーザーを照射する、即ちエキシマレーザー結晶法で多結晶シリコン層に転化させる。
図２ｂに示すように、非晶質シリコン層の形成のとき、ヒートシンク層は熱流を導出する。図２ｃに示すように、ヒートシンク層は存在しない場合により、結晶粒径の小さい多結晶シリコン層が形成された。
図３ａ〜図３ｄを参照する。図３ａ〜図３ｄは、この発明による表示装置の製造方法のフローチャートである。図３ａに示すように、具体的に、例えＯＬＥＤ表示装置を利用して実例を説明する。この発明は、スイッチ用薄膜トランジスタ１００（Ｓｗｉｔｃｈ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、駆動用薄膜トランジスタ２００（Ｄｒｉｖｉｎｇ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、光センサー３００と、キャパシター４００（Ｃｓｔ）とを製作するときに、基板層１０を提供する。基板層１０は、スイッチ用薄膜トランジスタ１００を含む第１領域を有し、駆動用薄膜トランジスタ２００、光センサー３００及びキャパシター４００を含む第２領域を有する。この発明は、基板層１０に１つあるいは１つ以上のバッファー層を形成する。バッファー層２０は窒素化物、例え窒素化硅である。バッファー層３０は酸化物、例え酸化シリコンである。この実施例中、駆動用薄膜トランジスタ２００、光センサー３００及びキャパシター４００を含む第２領域のバッファー層３０上にヒートシンク層４０が形成される。ヒートシンク層４０は、金属であることが好ましい。例えば、モリブデンあるいは合金が挙げられる。次、ヒートシンク層４０上に隔離層３５が形成される。隔離層３５は、バッファー層３０と同様の酸化シリコンであることが好ましい。図面のように、バッファー層３０と隔離層３５は、第２領域のヒートシンク層４０を囲む。
図３ｂに示すように、この発明は、非晶質シリコン層５０を形成して、バッファー層３０と隔離層３５を覆いた後、エキシマレーザーアニール法で非晶質シリコン層５０を多結晶シリコン層に転化させる。なお、多結晶シリコン層をパターニング（ＰＡＴＴＥＲＮＩＮＧ）して、図３ｃに示すように、第１領域に第１多結晶シリコン層６０が形成され、第２領域に第２多結晶シリコン層６１が形成された。エキシマレーザーアニール法で非晶質シリコン層５０を第１多結晶シリコン層６０と多結晶シリコン層第２多結晶シリコン層６１に転化させる結晶化工程中に、駆動用薄膜トランジスタ２００、光センサー３００及びキャパシター４００を含む第２領域には、先にヒートシンク層４０が形成されたので、ヒートシンク現象が発生する。スイッチ用薄膜トランジスタ１００を含む第１領域には、ヒートシンク層４０が形成されなかったので、ヒートシンク現象が発生しない。従って、第１領域と第２領域に違う結晶構造を有する第１多結晶シリコン層６０と第２多結晶シリコン層６１が形成された。その後の工程を行って、図３ｄに示す最後のスイッチ用薄膜トランジスタ１００、駆動用薄膜トランジスタ２００、光センサー３００及びキャパシター４００が完成された。
この発明は、第１多結晶シリコン層６０を利用してスイッチ用薄膜トランジスタ１００を製作し、第２多結晶シリコン層６１を利用して駆動用薄膜トランジスタ２００を製作する場合に、第１多結晶シリコン層の結晶粒径は第２多結晶シリコン層により大きくなる。即ち、第１多結晶シリコン層のキャリア移動度は第２多結晶シリコン層により高くなる。スイッチ用薄膜トランジスタ１００のキャリア移動度は高いとともに、駆動用薄膜トランジスタ２００の結晶粒径は小さい要求を満足することができる。各有機発光素子（ＯＬＥＤ）の間に異差を減少することができる。即ち、各駆動用薄膜トランジスタ２００の不一致性により生じる発光ムラの現像を減少する。なお、光センサー３００に応じるヒートシンク層４０としては、光センサー３００に照らす光線を反射して、光センサー３００の敏感度を高めることができる。キャパシター４００に応じるヒートシンク層４０としては、キャパシター４００の一つ電極であり、キャパシター４００に並列接続されて、キャパシター４００の占有面積を減少することにより、表示装置の開口率を向上させることができる。
従って、この発明は、単一結晶化工程により、第１領域と第２領域に違う結晶粒径を有する多結晶シリコン層が形成された。エキシマレーザーアニール法で多結晶シリコン層が形成された時に発光ムラ（Ｍｕｒａ）の現象を防ぐことができ、表示装置の発光は良好な一致性を得る。なお、この発明は、光センサーの敏感度を高め、キャパシターの占有面積を減少し、表示装置の開口率を向上させる。この発明の表示装置は、携帯電話、ディジタルカメラ、ＰＤＡ、ノートブック、コンピュータ、テレビ、車用表示装置、ＧＰＳ、航空表示装置、デジタルフレーム或いは携帯式ＤＶＤプレーヤーである電子装置に応用できる。
以上、この発明の好ましい実施形態であって、この発明を実施するうえでの範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の範囲に属するものとする。
１０ 基板層
２０ バッファー層（窒素化層）
３０ バッファー層（酸化層）
３５ 隔離層
４０ ヒートシンク層
５０ 非晶質シリコン層
６０ 第１多結晶シリコン層
６１ 第２多結晶シリコン層
１００ スイッチ用薄膜トランジスタ
２００ 駆動用薄膜トランジスタ
２５０ 発光素子
３００ 光センサー
４００ キャパシター

Claims (10)

  1. 表示装置の製造方法であって、
    第１領域と第２領域を有する基板層を提供する段階と、
    前記基板層の前記第１領域と第２領域にバッファー層を形成する段階と、
    前記第２領域のバッファー層にヒートシンク層を形成する段階と、
    前記第２領域のヒートシンク層に隔離層を形成する段階と、
    前記第１領域のバッファー層と前記第２領域の隔離層に非晶質シリコン層を形成する段階と、
    結晶化工程により、前記第１領域の非晶質シリコン層と前記第２領域の非晶質シリコン層を違う結晶特性を有する第１多結晶シリコン層と第２多結晶シリコン層に転化させる段階と、
    前記第１領域に前記第１多結晶シリコン層を含むスイッチ用薄膜トランジスタを形成する段階と、
    前記第２領域に前記第２多結晶シリコン層を含む駆動用薄膜トランジスタを形成する段階と、を含み、
    前記第１多結晶シリコン層のキャリア移動度は、前記第２多結晶シリコン層のキャリア移動度よりも高い、ことを特徴とする表示装置の製造方法。
  2. 前記結晶化工程はエキシマレーザー結晶法であることを特徴とする請求項１に記載の表示装置の製造方法。
  3. 前記製造方法はさらに、前記第２領域に前記第２多結晶シリコン層を含む光センサーが形成され、且つ前記ヒートシンク層は前記光センサーに照らす光線を反射することを特徴とする請求項１に記載の表示装置の製造方法。
  4. 前記製造方法はさらに、前記第２領域に前記第２多結晶シリコン層を含むキャパシターが形成され、且つ前記ヒートシンク層としては前記キャパシターの一つ電極であることを特徴とする請求項１に記載の表示装置の製造方法。
  5. 第１領域と第２領域を有する基板層と、前記基板層の第１領域に形成された第１多結晶シリコン層を含むスイッチ用薄膜トランジスタと、前記基板層の第２領域に形成された第２多結晶シリコン層、ヒートシンク層及びその間にある隔離層を含む駆動用薄膜トランジスタとを有して、前記第１多結晶シリコン層のキャリア移動度は、前記第２多結晶シリコン層のキャリア移動度よりも高い、ことを特徴とする表示装置。
  6. 前記スイッチ用薄膜トランジスタはさらに、前記基板層に形成されたバッファー層と、前記バッファー層に形成された前記第１多結晶シリコン層とを含み、前記駆動用薄膜トランジスタはさらに、前記基板層に形成された前記バッファー層と、前記バッファー層に形成された前記ヒートシンク層と、前記ヒートシンク層に形成された前記隔離層と、前記隔離層に形成された前記第２多結晶シリコン層とを含むことを特徴とする請求項５に記載の表示装置。
  7. 前記第１多結晶シリコン層と第２多結晶シリコン層とは、違う結晶構造を有することを特徴とする請求項５に記載の表示装置。
  8. 前記表示装置はさらに、前記第２領域に前記第２多結晶シリコン層を含む光センサーが形成され、且つ前記ヒートシンク層は前記光センサーに照らす光線を反射することを特徴とする請求項５に記載の表示装置。
  9. 前記表示装置はさらに、前記第２領域に前記第２多結晶シリコン層を含むキャパシターが形成され、且つ前記ヒートシンク層としては前記キャパシターの一つ電極であることを特徴とする請求項５に記載の表示装置。
  10. 請求項５に記載の表示装置を有する電子装置であって、携帯電話、ディジタルカメラ、ＰＤＡ、ノートブック、コンピュータ、テレビ、車用表示装置、ＧＰＳ、航空表示装置、デジタルフレーム或いは携帯式ＤＶＤプレーヤーであることを特徴とする電子装置。
JP2009109954A 2008-04-30 2009-04-28 表示装置及びその製造方法 Active JP5605823B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW097116022A TWI389211B (zh) 2008-04-30 2008-04-30 影像顯示系統及其製造方法
TW097116022 2008-04-30

Publications (2)

Publication Number Publication Date
JP2009272625A JP2009272625A (ja) 2009-11-19
JP5605823B2 true JP5605823B2 (ja) 2014-10-15

Family

ID=41256522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009109954A Active JP5605823B2 (ja) 2008-04-30 2009-04-28 表示装置及びその製造方法

Country Status (3)

Country Link
US (1) US8115208B2 (ja)
JP (1) JP5605823B2 (ja)
TW (1) TWI389211B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101752400B1 (ko) * 2010-09-03 2017-06-30 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
WO2014024371A1 (ja) 2012-08-10 2014-02-13 パナソニック株式会社 半導体発光装置
CN104465702B (zh) * 2014-11-03 2019-12-10 深圳市华星光电技术有限公司 Amoled背板的制作方法
CN105514035B (zh) * 2016-01-21 2018-11-20 武汉华星光电技术有限公司 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
US10388644B2 (en) * 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
US7615488B2 (en) * 2004-03-19 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7259110B2 (en) * 2004-04-28 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and semiconductor device
US7491590B2 (en) * 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7732330B2 (en) * 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
TWI427702B (zh) * 2006-07-28 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US20080042131A1 (en) * 2006-08-15 2008-02-21 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
KR101346246B1 (ko) * 2006-08-24 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제작방법

Also Published As

Publication number Publication date
US8115208B2 (en) 2012-02-14
JP2009272625A (ja) 2009-11-19
US20090272978A1 (en) 2009-11-05
TW200945446A (en) 2009-11-01
TWI389211B (zh) 2013-03-11

Similar Documents

Publication Publication Date Title
TWI402982B (zh) 影像顯示系統及其製造方法
JP5605823B2 (ja) 表示装置及びその製造方法
TW473800B (en) Method of manufacturing a semiconductor device
JP5553327B2 (ja) 薄膜トランジスタの製造方法及びその製造方法により得られた薄膜トランジスタを有する有機発光素子表示装置
US8829511B2 (en) Hybrid thin film transistor, manufacturing method thereof and display panel having the same
TWI430441B (zh) 影像顯示系統及其製造方法
JP2008047913A (ja) 薄膜トランジスタデバイスを含む画像表示システムとその製造方法
TWI423435B (zh) 影像顯示系統及其製造方法
US20080087889A1 (en) Method of fabricating an organic electroluminescent device and system of displaying images
US20160329360A1 (en) Low temperature poly-silicon thin film transistor, fabricating method thereof, array substrate and display device
US20160035755A1 (en) Array substrate and manufacturing method thereof, display device
CN103681776A (zh) 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
JP2003332560A (ja) 半導体装置及びマイクロプロセッサ
US10693011B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate
US11245037B2 (en) Method of fabricating array substrate, array substrate, and display apparatus
US8299471B2 (en) Organic electroluminescent device and fabrication method thereof
JP2008235905A (ja) 半導体装置及びその作製方法
CN101789434B (zh) 影像显示系统及其制造方法
JP2009188381A (ja) ポリシリコン層及び微細結晶シリコン層を有する２重活性層構造、その製造方法及びこれを使用する装置
US20040038438A1 (en) Method for reducing surface roughness of polysilicon films for liquid crystal displays
US9842735B2 (en) Method of manufacturing low temperature polycrystalline silicon thin film and thin film transistor, thin film transistor, display panel and display device
CN101872779B (zh) 影像显示系统及其制造方法
CN1979778A (zh) 薄膜晶体管制造方法
KR101671896B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
JP5525868B2 (ja) 発光装置および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140821

R150 Certificate of patent or registration of utility model

Ref document number: 5605823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250