JP5600013B2 - 抵抗体を利用したマルチレベル不揮発性メモリ装置 - Google Patents
抵抗体を利用したマルチレベル不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP5600013B2 JP5600013B2 JP2010030115A JP2010030115A JP5600013B2 JP 5600013 B2 JP5600013 B2 JP 5600013B2 JP 2010030115 A JP2010030115 A JP 2010030115A JP 2010030115 A JP2010030115 A JP 2010030115A JP 5600013 B2 JP5600013 B2 JP 5600013B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- oxide layer
- electrode
- resistance
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000010936 titanium Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 239000010955 niobium Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- MUMZUERVLWJKNR-UHFFFAOYSA-N oxoplatinum Chemical compound [Pt]=O MUMZUERVLWJKNR-UHFFFAOYSA-N 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910003446 platinum oxide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、抵抗体を利用したマルチレベル不揮発性メモリ装置に関するものである。
抵抗体（ｒｅｓｉｓｔａｎｃｅ ｍａｔｅｒｉａｌ）を利用した不揮発性メモリ装置には抵抗メモリ装置（ＲＲＡＭ：Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、相変化メモリ装置（ＰＲＡＭ：Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、磁気メモリ装置（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ ＲＡＭ）などがある。動的メモリ装置（ＤＲＡＭ：Ｄｙｎａｍｉｃ ＲＡＭ）やフラッシュメモリ装置は電荷（ｃｈａｒｇｅ）を利用してデータを保存する反面、抵抗体を利用した不揮発性メモリ装置は可変抵抗体の抵抗変化（ＲＲＡＭ）、カルコゲニド合金（ｃｈａｌｃｏｇｅｎｉｄｅ ａｌｌｏｙ）のような相変化物質の状態変化（ＰＲＡＭ）、強磁性体の磁化状態によるＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）薄膜の抵抗変化（ＭＲＡＭ）などを利用してデータを保存する。
ここで、抵抗メモリセルは上部電極と下部電極との間に可変抵抗物質を含み、上部電極および下部電極に提供される電圧によって可変抵抗物質の抵抗レベルが変わる特性を有する。特に、可変抵抗物質内にはセル電流の電流経路（ｃｕｒｒｅｎｔ ｐａｔｈ）の役割をするフィラメントが形成されているが、フィラメントが一部切れている状態をリセット状態、高抵抗状態、リセットデータで定義し、フィラメントが接続されている状態をセット状態、低抵抗状態、セットデータで定義する。このような抵抗メモリ装置は、リセットバイアスを提供してフィラメントを切って抵抗メモリセルにリセットデータをライトし、セットバイアスを提供してフィラメントを再び連結して抵抗メモリセルにセットデータをライトする。また、フィラメント状態が変わらないほどのリードバイアスを提供して保存されているデータがリセットデータであるかセットデータであるかをリードする。
一方、制限されたウェハ内により多くのビットを保存するための様々な方法が開発されてきた。例えば、精巧な（ｓｏｐｈｉｓｔｉｃａｔｅｄ）リソグラフィー方法および装置を開発してこれを利用することによって制限されたウェハ内により多くの不揮発性メモリセルを製造することができる。他の方法としては、一つのメモリセルに１ビットより多いビットを保存することによって不揮発性メモリ装置の単位面積当たりの集積度を高めることができる。これは一般的にマルチレベル（ｍｕｌｔｉ−ｌｅｖｅｌ）不揮発性メモリ装置と呼ばれる。
特に、抵抗体を利用したマルチレベル不揮発性メモリ装置の場合、各メモリセルは保存されるデータにより少なくとも３個の互いに異なる抵抗レベルを有することができる。最近、このようなメモリセルにデータを正確にライトするためのライト方法が研究・開発されている。
本発明が解決しようとする課題は、マルチレベルデータを安定的にライトすることができる不揮発性メモリ装置に関するものである。
本発明の課題は、以上で言及した課題に制限されず、言及されていないまた他の課題は次の記載から当業者に明確に理解できるであろう。
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていないまた他の技術的課題は次の記載から当業者に明確に理解することができる。
前記課題を解決するための本発明の一実施形態によるマルチレベル不揮発性メモリ装置は、ワードライン、ビットライン、およびワードラインおよびビットラインにカップリングされるマルチレベルメモリセルであって、マルチレベルメモリセルは同一の極性の第１ライトバイアスおよび第２ライトバイアスが印加されることによって第１抵抗レベルおよび第１抵抗レベルより高い第２抵抗レベルを有し、互いに異なる極性の第３ライトバイアスおよび第４ライトバイアスが印加されることによって第１抵抗レベルおよび第２抵抗レベルの間の第３抵抗レベルおよび第４抵抗レベルを有するマルチレベルメモリセルを含む。
前記課題を解決するための本発明の他の実施形態によるマルチレベル不揮発性メモリ装置は、ワードライン、ビットラインおよびワードラインおよびビットラインにカップリングされるマルチレベルメモリセルであって、第１電極、前記第１電極上に順次に形成された第１酸化物層と第２酸化物層および第２酸化物層上に形成された第２電極を含むマルチレベルメモリセルを含み、第１酸化物層の抵抗状態は第１電極および第２電極の間に印加されるライトバイアスの極性によって変わり、第２酸化物層の抵抗状態は前記第１電極および第２電極の間に印加されるライトバイアスのレベルによって変わる。
本発明のその他具体的な内容は詳細な説明および図面に含まれている。
前述したように本発明によるマルチレベル不揮発性メモリ装置によれば、マルチレベルデータを安定的にライトすることができる。
本発明の利点、特徴、およびそれらを達成する方法は添付される図面と共に詳細に後述されている実施形態を参照すれば明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されるものであり、本実施形態は単に本発明の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範囲によってのみ定義される。
一つの素子（ｅｌｅｍｅｎｔｓ）が他の素子と「接続された（ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「カップリングされた（ｃｏｕｐｌｅｄ ｔｏ）」と指称されるのは、他の素子と直接連結またはカップリングされた場合または中間に他の素子を介在した場合をすべて含む。反面、一つの素子が他の素子と「直接接続された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」と指称されるのは中間に他の素子を介在しないことを表す。明細書全体にかけて、同一の参照符号は同一の構成要素を指称する。「および／または」は、言及されたアイテムの各々および一つ以上のすべての組合せを含む。
第１、第２等が多様な素子、構成要素および／またはセクションを叙述するために使用されるが、これらの素子、構成要素および／またはセクションはこれら用語によって制限されないのはもちろんである。これら用語は、単に一つの素子、構成要素またはセクションを他の素子、構成要素またはセクションと区別するために使用するものである。したがって、以下で言及される第１素子、第１構成要素または第１セクションは本発明の技術的思想内で第２素子、第２構成要素または第２セクションであり得ることはもちろんである。
本明細書で使用された用語は実施形態を説明するためであり、本発明を制限しようとするものではない。本明細書において単数形は文言で特別に言及しない限り複数形も含む。明細書で使用される「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は言及された構成要素、段階、動作および／または素子は、一つ以上の他の構成要素、段階、動作および／または素子の存在または追加を排除しない。
他に定義されなければ、本明細書で使用されるすべての用語（技術および科学的用語を含む）は本発明が属する技術分野で通常の知識を有する者に共通に理解され得る意味において使用されるものである。また一般的に使用される辞書に定義されている用語は明確に特別に定義されていない限り理想的にまたは過度に解釈されない。
図１は、本発明の実施形態によるマルチレベル不揮発性メモリ装置で使用される可変抵抗素子を説明する図である。図２Ａは、図１に示す第１酸化物層の動作特性を説明する図である。図２Ｂは、図１に示す第２酸化物層の動作特性を説明する図である。
図１〜図２Ｂを参照すると、可変抵抗素子（ＲＣ）は第１電極１１０、可変抵抗物質層１２０および第２電極１３０を含む。
第１電極１１０は、例えば、Ｗ、Ｔｉ、Ｔａ、Ｃｕ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、ドーピングされたＳｉなどを含み得る。図面には示していないが、第１電極１１０は基板上に形成されたトランジスタ、ツェナーダイオード（Ｚｅｎｅｒ ｄｉｏｄｅ）などのアクセス素子、ビットラインまたはワードラインなどと電気的にカップリングされる。
可変抵抗物質層１２０は、第１電極および第２電極（１１０，１３０）の間に介在され、第１電極および第２電極（１１０，１３０）の両端に印加されるライトバイアスレベルと第１電極および第２電極（１１０，１３０）の両端に印加されるライトバイアスの極性によって多数の抵抗レベルを有する。具体的に、可変抵抗物質層１２０は、同一の極性の第１ライトバイアス、および前記第１ライトバイアスと相異なるレベルを有する第２ライトバイアスが印加されることによって、第１抵抗レベルと第１抵抗レベルより高い第２抵抗レベルを有することができる。また、可変抵抗物質層１２０は互いに異なる極性の第３ライトバイアスおよび第４ライトバイアスが印加されることによって、前記第１抵抗レベルおよび第２抵抗レベルの間に分布する第３抵抗レベルおよび第４抵抗レベルを有することができる。すなわち、本発明の実施形態において、可変抵抗素子（ＲＣ）は第１電極および第２電極（１１０，１３０）の両端に印加されるライトバイアスのレベルと第１電極および第２電極（１１０，１３０）の両端に印加されるライトバイアスの極性によって少なくとも３個の互いに異なる抵抗レベルを有することができる。したがって、可変抵抗素子（ＲＣ）を利用するマルチレベル不揮発性メモリ装置は２ビット（ｂｉｔ）以上のデータを保存することができる。これについては、図３Ａ〜図４を参照して具体的に説明する。
第１酸化物層１２１は、第１電極１１０上に形成され、第１酸化物層１２１の両端（具体的に、第１電極および第２電極（１１０，１３０）の両端）に印加されるライトバイアスの極性により抵抗レベルが変わる。具体的に、第１酸化物層１２１は第１電極および第２電極（１１０，１３０）の両端に印加されるライトバイアスの極性による電磁場の変化によって第１酸化物層１２１内にフィラメント電流パスが形成されたり消滅されたりすることによって抵抗レベルが変わり得る。このような第１酸化物層１２１の動作について以下で図２Ａを参照して具体的に説明する。
図２Ａのｘ軸は、第１酸化物層１２１の両端に提供されるライトバイアスとしての電圧（Ｖ）であり、ｙ軸は第１酸化物層１２１を貫いて流れる電流（Ｉ）を示すものである。図２Ａでは理解を高めるためにｙ軸値はログスケール（ｌｏｇ−ｓｃａｌｅ）で示す。ここで、グラフ（Ｉ＿ＳＥＴ＿Ｂ）は、リセット状態の第１酸化物層１２１をセット状態に変化させる場合、第１酸化物層１２１に提供される電圧による第１酸化物層１２１を貫いて流れる電流の変化を示すものである。反面、グラフ（Ｉ＿ＲＥＳＥＴ＿Ｂ）は、セット状態の第１酸化物層１２１をリセット状態に変化させる場合、第１酸化物層１２１に提供される電圧による第１酸化物層１２１を貫いて流れる電流の変化を示すものである。図面では説明の便宜上、第１リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｂ）が負極性を有し、第１セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｂ）が正極性を有するものと示すが、これに限定するものではなく、第１酸化物層を形成する物質によって第１リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｂ）が正極性を有して第１セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｂ）が負極性を有することもできる。
グラフ（Ｉ＿ＳＥＴ＿Ｂ）を見れば、第１酸化物層１２１の両端に正極性の第１セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｂ）より大きいライトバイアスが提供される場合、セル電流が急に増加したため、第１酸化物層１２１でフィラメント電流パスがショットされ、第１酸化物層１２１が高抵抗状態（例えば、リセット状態）から低抵抗状態（例えばセット状態）に変わったことが分かる。反面、グラフ（Ｉ＿ＲＥＳＥＴ＿Ｂ）を見れば、第１酸化物層１２１の両端に負極性の第１リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｂ）より小さいライトバイアスが提供される場合、セル電流が急に減少したため、第１酸化物層１２１でフィラメント電流パスがオープン（ｏｐｅｎ）されて第１酸化物層１２１が低抵抗状態から高抵抗状態に変わったことが分かる。すなわち、第１酸化物層１２１は、ライトバイアスの極性によって抵抗状態が変化するため、両方向（ｂｉｐｏｌａｒ）の特性を有するともいえる。ここで、第１酸化物層１２１がセット状態からリセット状態に変わる場合、抵抗範囲は第２酸化物層１２５に比べて相対的に小さく、例えば、数万オーム（Ω）から数十万オームであり得る。
このような第１酸化物層１２１は例えば、タングステン（Ｗ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、銅（Ｃｕ）および鉄（Ｆｅ）を含むグループから選択された金属の酸化物を含み得る。また、第１酸化物層１２１は、１０ｎｍの厚さで相対的に薄く形成され得、第１電極１１０から第２電極１３０方向に行くほど酸素の濃度が高くなり得る。前記のような第１酸化物層１２１は例えば、前記Ｗ、Ｔｉ、Ｔａ、ＣｕおよびＦｅを含むグループから選択された金属からなる第１電極１１０の上部を酸化させて形成され得る。この場合、第１電極１１０を形成する物質は、第２電極１３０を形成する物質と異なり第１酸化物層１２１を形成する物質によって決められる。例えば、第１酸化物層１２１は、タングステン（Ｗ）からなる第１電極１１０の上部を酸化させて形成されたタングステン酸化物でなされ得る。
第２酸化物層１２５は、第１酸化物層１２１上に形成され、第１電極および第２電極（１１０，１３０）の両端に印加されるライトバイアスのレベルによって抵抗レベルが変わる。具体的に、第２酸化物層１２５は、第１電極および第２電極（１１０，１３０）の両端に印加されるライトバイアスのレベルによるジュール熱（ｊｕｌｅ−ｈｅａｔ）の変化によって第２酸化物層１２５内にフィラメント電流パスが形成されたり消滅されたりすることによって抵抗レベルが変わり得る。このような第２酸化物層１２５の動作について以下で図２Ｂを参照して具体的に説明する。
図２Ｂに示すｘ軸は、第２酸化物層１２５の両端に提供されるライトバイアスとしての電圧（Ｖ）であり、ｙ軸は、第２酸化物層１２５を貫いて流れる電流（Ｉ）を示す。図２Ａと類似して、図２Ａに示すｙ軸の値は、ログスケールで示すし、グラフ（Ｉ＿ＳＥＴ＿Ｕ）とグラフ（Ｉ＿ＲＥＳＥＴ＿Ｕ）は、各々セット状態に変化させる場合、およびリセット状態に変化させる場合、第２酸化物層１２５に提供されるライトバイアスによる第２酸化物層１２５を貫いて流れる電流の変化を示すものである。図面では説明の便宜上、電圧−電流の特性が正極性の第２リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｕ）および第２セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｕ）を有する場合を示すが、これに限定するものではなく、第２酸化物層１２５は負極性の第２リセット臨界バイアスおよび第２セット臨界バイアスを有することもできる。
グラフ（Ｉ＿ＳＥＴ＿Ｕ）を見れば、第２酸化物層１２５の両端に第２リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｕ）より大きく、第２セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｕ）より小さいライトバイアスが提供される場合、セル電流が急に減少したため、第２酸化物層１２５でフィラメント電流パスがオープンされて第２酸化物層１２５が低抵抗状態から高抵抗状態に変わったことが分かる。反面、第２酸化物層１２５の両端に第２セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｕ）より大きいライトバイアスが提供される場合、セル電流が急に増加したため、第１酸化物層１２１でフィラメント電流パスがショットされ、第２酸化物層１２５が高抵抗状態から低抵抗状態に変わったことが分かる。すなわち、第２酸化物層１２５は、ライトバイアスの極性に関わらずライトバイアスのレベルによって抵抗状態が変化するため、単極（ｕｎｉｐｏｌａｒ）特性を有するといえる。ここで、第１酸化物層１２１がセット状態からリセット状態に変わる場合、抵抗範囲は第１酸化物層１２１に比べて相対的に大きく、例えば、数千オームから数百万オームであり得る。
このような、第２酸化物層１２５は例えば、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ニオビウム（Ｎｂ）およびジルコニウム（Ｚｒ）を含むグループから選択された金属酸化物を含み得る。また、第２酸化物層１２５は例えば、１０〜１００ ｎｍの厚さで第１酸化物層１２１に比べて相対的に厚く形成され得、第１酸化物層１２１に比べて第２酸化物層１２５内で酸素の濃度が相対的に均一（ｕｎｉｆｏｒｍ）であり得る。前記のような第２酸化物層１２５は例えば、第１酸化物層１２１上にニッケル（Ｎｉ）、チタニウム（Ｔｉ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、ハフニウム（Ｈｆ）、ニオビウム（Ｎｂ）およびジルコニウム（Ｚｒ）を含むグループから選択された金属層を形成し、これを酸化させて形成され得る。
第２酸化物層１２５上には第２電極１３０が形成される。第２電極１３０は例えば、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、イリジウム酸化物、ルテニウム酸化物、白金酸化物、チタニウム窒化物（ＴｉＮ）、チタニウムアルミニウム窒化物（ＴｉＡｌＮ）およびポリシリコンを含むグループから選択された一つまたはその組合せで形成され得る。このような第２電極１３０は、基板上に形成されたトランジスタ、ツェナーダイオードなどのアクセス素子、ビットラインまたはワードラインなどとカップリングされ得る。ここで、第２電極１３０は、前述したように第１酸化物層１２１が第１電極１１０の上部を酸化させて形成される場合、第１電極１１０を形成する物質と互いに互いに異なる物質でなされ得る。例えば、第１電極１１０はタングステン（Ｗ）からなり、第２電極１３０はルテニウム（Ｒｕ）でなされ得る。
図３Ａおよび図３Ｂは、図１に示す可変抵抗素子に提供される電圧による可変抵抗素子を貫く電流変化を示す例示的な図である。図４は、図３Ａおよび図３Ｂの結果を利用して可変抵抗素子に提供される電圧による可変抵抗素子の抵抗変化を示す図である。
図３Ａ〜図４に示すグラフは、第１電極および第２電極（１１０，１３０）を各々タングステン（Ｗ）およびルテニウム（Ｒｕ）を形成し、第１酸化物層および第２酸化物層（１２１，１２５）は、各々タングステン酸化物およびニッケル酸化物で形成した以後、第１電極および第２電極（１１０，１３０）の両端に提供される電圧による電流変化および抵抗変化を測定した。ここで、第１電極および第２電極（１１０，１３０）の両端に提供される電圧の極性は第２電極１３０に印加される電圧の極性によって変化させた。また、図３Ａおよび図３Ｂに示すように１００μＡの最大許容電流制限値（ｃｕｒｒｅｎｔ ｃｏｍｐｌｉａｎｃｅ）を適用して、過度電流によって可変抵抗素子が破壊されることを防止した。図３Ａおよび図３Ｂに示すｘ軸は第１電極および第２電極（１１０，１３０）の両端に提供される電圧（Ｖ）であり、ｙ軸は可変抵抗素子（ＲＣ）を貫いて流れる電流（Ｉ）を示すものである。図３Ａおよび図３Ｂでは理解を高めるためｙ軸値はログスケールで示す。
先ず、図３Ａは第１電極および第２電極（１１０，１３０）に提供される電圧によって可変抵抗素子（ＲＣ）の状態を、第２酸化物層１２５はリセット、第２酸化物層１２５はセット、第１酸化物層１２１はリセットおよび第１酸化物層１２１はセットに順次に変化させる場合の電流変化を示す。図３Ａにおいて、グラフ（Ｉａ）はセット状態の第２酸化物層１２５をリセット状態に変化させる場合であり、グラフ（ＩＩａ）はリセット状態の第２酸化物層１２５をセット状態に変化させる場合であり、グラフ（ＩＩＩａ）はセット状態の第１酸化物層および第２酸化物層（１２１，１２５）のうち第１酸化物層１２１を最初にリセット状態に変化させる場合であり、グラフ（ＩＶａ）はリセット状態の第１酸化物層１２１をセット状態に変化させる場合であり、グラフ（Ｖａ）はセット状態の第１酸化物層１２１をリセット状態に変化させる場合である。反面、図３Ｂは、第１電極および第２電極（１１０，１３０）に提供される電圧によって可変抵抗素子（ＲＣ）の状態を第１酸化物層１２１はリセット、第１酸化物層１２１はセット、第２酸化物層１２５はリセットおよび第２酸化物層１２５はセットに順次に変化させる場合の電流変化を示す。図３Ｂにおいて、グラフ（Ｉｂ）はセット状態の第１酸化物層１２１をリセット状態に変化させる場合であり、グラフ（ＩＩｂ）はリセット状態の第１酸化物層１２１をセット状態に変化させる場合であり、グラフ（ＩＩＩｂ）はセット状態の第１酸化物層および第２酸化物層（１２１，１２５）のうち第２酸化物層１２５を最初にリセット状態に変化させる場合であり、グラフ（ＩＶｂ）はリセット状態の第２酸化物層１２５をセット状態に変化させる場合であり、グラフ（Ｖｂ）はセット状態の第２酸化物層１２５をリセット状態に変化させる場合である。
図３Ａおよび図３Ｂを参照すると、可変抵抗素子（ＲＣ）に印加される電圧のレベルまたは極性を異にして第１酸化物層１２１をセット状態またはリセット状態に変化させたり、第２酸化物層１２５をセット状態またはリセット状態に変化させたりする場合、可変抵抗素子（ＲＣ）を貫く電流が変化することが分かる。すなわち、可変抵抗素子（ＲＣ）に印加される電圧のレベルまたは極性によって可変抵抗素子（ＲＣ）の抵抗レベルが変わることが分かり、このような電圧−抵抗特性は図４に示す。
図４に示すｘ軸は第１電極および第２電極（１１０，１３０）の両端に提供される電圧（Ｖ）であり、ｙ軸は可変抵抗素子（ＲＣ）の抵抗を示すものである。図４において、グラフ（Ｉ）はセット状態の第２酸化物層１２５をリセット状態に変化させる場合であり、グラフ（ＩＩ）はセット状態の第１酸化物層１２１をリセット状態に変化させる場合であり、グラフ（ＩＩＩ）はリセット状態の第１酸化物層１２１をセット状態に変化させる場合であり、グラフ（ＩＶ）はリセット状態の第２酸化物層１２５をセット状態に変化させる場合である。
具体的に図４を参照すると、マルチレベル不揮発性メモリ装置の可変抵抗素子（ＲＣ）はリードバイアス区間（ＲＥＡＤ）内で互いに異なる４個の抵抗状態（００，１０，１１，０１）を有することが分かる。各抵抗状態（００，１０，１１，０１）で第１酸化物層および第２酸化物層（１２１，１２５）の状態を整理すると次の表１のとおりである。
ここで、抵抗レベルは００，１０，１１，０１順序に大きくなり得、各抵抗レベルは概ね１０倍程度の差があり得る。
前記表１を参照すると、可変抵抗素子（ＲＣ）は第２酸化物層１２５がリセット状態である場合、最も高い抵抗レベル（０１）を有し、第１酸化物層１２１がリセット状態である場合、次に高い抵抗レベル１１を有し得る。一方、第１酸化物層および第２酸化物層（１２１，１２５）が全てセット状態である場合の抵抗レベルはヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）を有し得る。具体的に、第１酸化物層および第２酸化物層（１２１，１２５）が全てセット状態であっても、第２酸化物層１２５がリセット状態からセット状態に変わった場合の抵抗レベル（００）は第１酸化物層１２１がリセット状態からセット状態に変わった場合の抵抗レベル１０よりさらに低いこともある。
これによって、本発明の実施形態による可変抵抗素子（ＲＣ）は第１電極および第２電極（１１０，１３０）の両端に印加されるライトバイアス（または電圧）レベルと第１電極および第２電極（１１０，１３０）の両端に印加されるライトバイアスの極性によって多数の抵抗レベルを有することができる。したがって、前記のような可変抵抗素子およびライトバイアス印加方法を利用するマルチレベル不揮発性メモリ装置は少なくとも２ビットのデータを保存することができる。
以下、図５〜図７を参照して前記のような可変抵抗素子およびライトバイアス印加方法を利用するマルチレベル不揮発性メモリ装置について説明する。
図５は、本発明の実施形態によるマルチレベル不揮発性メモリ装置を説明するためのブロック図である。図６は、図５に示すメモリセルアレイを説明する例示的な回路図である。
図５および図６を参照すると、本発明の一実施形態によるマルチレベル不揮発性メモリ装置はメモリセルアレイ１００、列選択回路（ｃｏｌｕｍｎ ｓｅｌｅｃｔｉｏｎ ｃｉｒｃｕｉｔ）２１０、行選択回路（ｒｏｗ ｓｅｌｅｃｔｉｏｎ ｃｉｒｃｕｉｔ）２２０およびリード／ライト回路３００を含む。
メモリセルアレイ１００は、行列形態で配列された多数のマルチレベルメモリセル（ＭＬＣ）を含む。多数のマルチレベルメモリセル（ＭＬＣ）は、各々ワードライン（ＷＬ０〜ＷＬｍ）とビットライン（ＢＬ０〜ＢＬｎ）との間にカップリングされている。また、マルチレベルメモリセル（ＭＬＣ）は保存されるデータによって互いに異なる３個以上の抵抗レベルを有する可変抵抗素子（ＲＣ）と、可変抵抗素子（ＲＣ）に流れる電流を制御するアクセス素子（ＡＣ）を含み得る。ここで、可変抵抗素子（ＲＣ）は図１〜図４を利用して説明したように可変抵抗素子（ＲＣ）の両端に印加されるライトバイアスのレベルおよび極性によって多数の抵抗レベルを有することができる。例えば、２ビットを保存できる可変抵抗素子（ＲＣ）は００データ、１０データ、１１データ、０１データと各々対応する４個の抵抗レベル（００，１０，１１，０１）を有し得、抵抗レベルは００データ、１０データ、１１データおよび０１データの順序に大きくなり得る。また、アクセス素子（ＡＣ）は可変抵抗素子（ＲＣ）と直列でカップリングされたツェナーダイオード、トランジスタなどであり得る。図面では可変抵抗素子（ＲＣ）としてツェナーダイオードを示すが、これに限定するものではない。
列選択回路２１０は、多数のビットライン（ＢＬ０〜ＢＬｎ）のうち一部のビットライン（例えば、ＢＬ０）を選択し、行選択回路２２０は多数のワードライン（ＷＬ０〜ＷＬｍ）のうち一部のワードライン（例えば、ＷＬ０）を選択する。
リード／ライト回路３００は、メモリセルアレイ１００内で選択されたマルチレベルメモリセル（ＭＬＣ）にデータをライトしたり、保存されたデータをリードしたりする役割を果たし、ライト回路３１０およびリード回路３５０を含む。
図７は、本発明の実施形態によるライト回路を説明するためのブロック図である。図８は、本発明の実施形態によるマルチレベル不揮発性メモリ装置でライト動作を説明する図である。
図７および図８を参照すると、ライト回路３１０はメモリセルアレイ１００内で選択されたマルチレベルメモリセル（ＭＬＣ）にライトバイアス（ＷＢＩＡＳ）を提供してデータをライトする。このような、ライト回路３１０は図７に示すようにライトバイアス制御部３１５およびライトドライバ３１１を含み得る。
ライトバイアス制御部３１５は、ライトデータに応答してライトバイアス制御信号（ＷＢＩＡＳ＿ＣＴ）をライトドライバ３１１に提供する。具体的に、ライトバイアス制御部３１５はライトデータによってライトバイアス制御信号（ＷＢＩＡＳ＿ＣＴ）をライトドライバ３１１に提供し、ライトドライバ３１１から提供されるライトバイアス（ＷＢＩＡＳ）のレベルと極性を制御することができる。
ライトドライバ３１１はライトバイアス制御信号（ＷＢＩＡＳ＿ＣＴ）に応答して選択されたマルチレベルメモリセル（ＭＬＣ）にライトバイアス（ＷＢＩＡＳ）を提供する。ここで、ライトバイアス（ＷＢＩＡＳ）のレベルおよび極性はライトデータによって変わり得、例えば、ライトバイアス（ＷＢＩＡＳ）は互いに異なるレベルまたは互いに異なる極性を有する第１ライトバイアス〜第４ライトバイアスを含み得る。
具体的に、第１ライトバイアス〜第３ライトバイアスは同一の極性を有するが、互いに異なるレベルを有し得、第４ライトバイアスは第１ライトバイアス〜第３ライトバイアスと互いに異なる極性を有することができる。例えば、第１ライトバイアス〜第３ライトバイアスは正極性値を有するが、第１ライトバイアスのレベルは第１セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｂ）より大きく第２リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｕ）より小さい。第２ライトバイアスのレベルは第２リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｕ）より大きく第２セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｕ）より小さい。第３ライトバイアスのレベルは第２セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｕ）より大きくてもよい。反面、第４ライトバイアス（ＷＢＩＡＳ）は負極性値を有するが、第４ライトバイアスのレベルは第１リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｂ）より小さくてもよい。
以下、図８を参照して本発明の実施形態によるマルチレベル不揮発性メモリ装置のライト動作についてより具体的に説明する。図８において「ＢＩＰＯＬＡＲ ＳＥＴ」／「ＢＩＰＯＬＡＲ ＲＥＳＥＴ」は、各々可変抵抗素子の第１酸化物層をセット／リセットさせることを示し、「ＵＮＩＰＯＬＡＲ ＳＥＴ」／「ＵＮＩＰＯＬＡＲ ＲＥＳＥＴ」は、各々可変抵抗素子の第２酸化物層をセット／リセットさせることを示す。また、図８において、点線は別途のライトバイアスを提供しないことで可変抵抗素子の抵抗状態を維持させることを示す。
図８を参照すると、先ず可変抵抗素子（ＲＣ）の第１酸化物層および第２酸化物層（１２１，１２５）をセット状態に変化させて可変抵抗素子（ＲＣ）を初期化させる。この場合、可変抵抗素子（ＲＣ）の抵抗状態は、以前状態（または以前に保存されたデータ）によって００または１０であり得る。具体的に、以前抵抗状態が０１である場合、可変抵抗素子（ＲＣ）の初期化状態は００であり得、以前抵抗状態が１１である場合、可変抵抗素子（ＲＣ）の初期化状態は１０であり得る。
続いて、ライトデータの最上位ビット（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ：以下ＭＳＢ）によってライトバイアス（ＷＢＩＡＳ）を提供し、第１酸化物層１２１または第２酸化物層１２５をリセット状態に変化させる。例えば、ライトデータのＭＳＢが１である場合、第１リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｂ）より小さい負極性のライトバイアス（ＷＢＩＡＳ）を提供して第１酸化物層１２１をリセット状態に変化させることができる。反面、ライトデータのＭＳＢが０である場合、第２リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｕ）より大きく第２セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｕ）より小さい正極性のライトバイアス（ＷＢＩＡＳ）を提供し、第２酸化物層１２５をリセット状態に変化させることができる。
次に、ライトデータの最下位ビット（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ：以下ＬＳＢ）によって、ライトバイアス（ＷＢＩＡＳ）を提供して第１酸化物層１２１または第２酸化物層１２５をセット状態に変化させるかまたは別途のライトバイアス（ＷＢＩＡＳ）を提供しないことで可変抵抗素子（ＲＣ）の抵抗状態を維持させる。例えば、ライトデータが００である場合、第２セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｕ）より大きい正極性のライトバイアス（ＷＢＩＡＳ）を提供して第２酸化物層１２５をセット状態に変化させ、ライトデータが１０である場合、第１セット臨界バイアス（Ｖ．ｔｈ＿ＳＥＴ＿Ｂ）より大きく、第２リセット臨界バイアス（Ｖ．ｔｈ＿ＲＥＳＥＴ＿Ｕ）より小さい正極性のライトバイアス（ＷＢＩＡＳ）を提供して第１酸化物層１２１をセット状態に変化させることができる。反面、ライトデータが０１または１１である場合、ライトデータのＭＳＢプログラム動作で形成された可変抵抗素子（ＲＣ）の抵抗状態が維持されるように別途のライトバイアス（ＷＢＩＡＳ）を提供しないことができる。
一方、以上ではマルチレベル不揮発性メモリ装置にデータをライトする場合、初期化動作、ＭＳＢプログラム動作およびＬＳＢプログラム動作を伴うものと説明したが、これに限定するものではない。例えば、本発明の他の実施形態においてマルチレベル不揮発性メモリ装置がライト検証（ｗｒｉｔｅ ｖｅｒｉｆｙ）動作を採用する場合、前記初期化動作、ＭＳＢプログラム動作およびＬＳＢプログラム動作のうち一部を選択的に伴わないこともある。すなわち、データをライトする前に、ライトしようとするマルチレベルメモリセル（ＭＬＣ）に既保存されたデータをリードして（以下、これを検証データという）、前記検証データとライトデータを比較して二つのデータが互いに異なるフェイル（ｆａｉｌ）マルチレベルメモリセル（ＭＬＣ）にのみライトデータをライトする場合、検証データによって前記初期化動作、ＭＳＢプログラム動作およびＬＳＢプログラム動作のうち一部を選択的に伴わないこともある。
図９は、本発明の実施形態によるリード回路を説明するためのブロック図である。図１０は、本発明の実施形態によるマルチレベル不揮発性メモリ装置にリード動作を説明する図である。
図９を参照すると、リード回路３５０は選択されたマルチレベルメモリセル（ＭＬＣ）に保存されたデータをリードし、リードバイアス提供部３５１およびセンシング部３５５を含む。
リードバイアス提供部３５１は、選択されたマルチレベルメモリセル（ＭＬＣ）の抵抗レベルをリードするためにリードバイアス（ＲＢＩＡＳ）を提供する。ここで、リードバイアス（ＲＢＩＡＳ）は例えば、図１０に示す第１抵抗マージン（Ｍ１）内の抵抗に対応されるレベルを有する第１リードバイアス、第２抵抗マージン（Ｍ２）内の抵抗に対応されるレベルを有する第２リードバイアスおよび第３抵抗マージン（Ｍ３）内の抵抗に対応されるレベルを有する第３リードバイアスを含み得る。
センシング部３５５は、選択されたマルチレベルメモリセル（ＭＬＣ）にリードバイアス（ＲＢＩＡＳ）が提供されることによるセンシングノード（Ｎ）のレベル変化をセンシングする。例えば、センシング部３５５は、センシングノード（Ｎ）のレベルと基準バイアスのレベルを比較し、センシングノード（Ｎ）のレベルが基準バイアスのレベルより高ければハイレベルの比較結果を出力し、センシングノード（Ｎ）のレベルが基準バイアスのレベルより低ければローレベルの比較結果を出力することができる。これによって、リード回路３５０は、マルチレベルメモリセル（ＭＬＣ）に保存されたデータをリードすることができる。
一方、図示していないが、前記リード回路３５０はビットラインの電圧レベルをクランプするクランプ回路、ビットラインをプリチャージするプリチャージ回路、ビットラインをディスチャージするディスチャージ回路などをさらに含み得る。これは本発明が属する技術分野の当業者に自明であるため、これに対する具体的な説明は省略する。
以下、図１０を参照して本発明の実施形態によるマルチレベル不揮発性メモリ装置のリード動作についてより具体的に説明する。図１０において、ｘ軸は抵抗（Ｒ）を示し、ｙ軸はメモリセルの個数を示す。多数のマルチレベルメモリセル（ＭＬＣ）は、４個の抵抗レベル（００，１０，１１，０１）を有することができ、各抵抗レベル（００，１０，１１，０１）の間には抵抗マージン（Ｍ１，Ｍ２，Ｍ３）が配置される。具体的に、第１抵抗マージン（Ｍ１）は第１抵抗レベル（００）と第２抵抗レベル１０との間に配置され、第２抵抗マージン（Ｍ２）は第２抵抗レベル１０と第３抵抗レベル１１との間に配置され、第３抵抗マージン（Ｍ３）は第３抵抗レベル１１と第４抵抗レベル（０１）との間に配置される。
先ず、本発明による一実施形態において、リード回路３５０は第１リードバイアス〜第３リードバイアスを順次に提供することで、マルチレベルメモリセル（ＭＬＣ）の抵抗レベルを判断することができる。具体的に、リード回路３５０は第１リードバイアスを提供してマルチレベルメモリセル（ＭＬＣ）の抵抗レベルが００であるかどうか（すなわち、００であるか、１０，１１，０１のうち何れか１つであるか）を判断することができる。続いて、第２リードバイアスを提供してマルチレベルメモリセル（ＭＬＣ）の抵抗レベルが００，１０のうち何れか１つであるか、または１１，０１のうち何れか１つであるかを判断することができる。次に、第３リードバイアスを提供してマルチレベルメモリセル（ＭＬＣ）の抵抗レベルが０１であるかどうか（すなわち、０１であるか、００，１０，１１のうち何れか１つであるか）を判断することができる。
反面、本発明の他の実施形態においてリード回路３５０は、先ず選択されたマルチレベルメモリセル（ＭＬＣ）に第２リードバイアスを提供してマルチレベルメモリセル（ＭＬＣ）に保存された抵抗レベルを一次的に判断した後、前記判断結果によって第１リードバイアスまたは第３リードバイアスを提供してマルチレベルメモリセル（ＭＬＣ）に保存された抵抗レベルを最終的に判断することもできる。
具体的に、リード回路３５０は、先ず第２リードバイアスを提供してマルチレベルメモリセル（ＭＬＣ）の抵抗レベルが００，１０のうち何れか１つであるか、または１１，０１のうち何れか１つであるかを判断することができる。そして、マルチレベルメモリセル（ＭＬＣ）の抵抗レベルが００，１０のうち何れか１つであると判断された場合、第１リードバイアスを提供してマルチレベルメモリセル（ＭＬＣ）の抵抗レベルが００であるか１０であるかを判断することができる。反面、マルチレベルメモリセル（ＭＬＣ）の抵抗レベルが１１，０１のうち何れか１つであると判断された場合、第３リードバイアスを提供してマルチレベルメモリセル（ＭＬＣ）の抵抗レベルが１１であるか０１であるかを判断することができる。
以上、本発明の実施形態によるマルチレベル不揮発性メモリ装置に利用される例示的なリード動作について説明したが、これに限定するものではない。本発明の他の実施形態による不揮発性メモリ装置では多様な他のリード動作が利用されることもできる。
図１１〜図１３は、本発明の実施形態により製造された不揮発性メモリ装置の利用例を説明する図である。
図１１を参照すると、本発明の一実施形態によるシステムは、メモリ５１０とメモリ５１０に連結されたメモリ制御部５２０を含む。ここで、メモリ５１０は、前述した実施形態により形成されたマルチレベル不揮発性メモリ装置であって、マルチビットのデータを安定的にライトして保存することができる。反面、メモリ制御部５２０は、メモリ５１０の動作を制御することに対応する入力信号、例えば、リード動作およびライト動作を制御するコマンド（ｃｏｍｍａｎｄ）信号とアドレス信号をメモリ５１０に提供することができる。
このようなメモリ５１０およびメモリ制御部５２０を含むシステムは、例えば、メモリカードのようなカードにエムボディー（ｅｍｂｏｄｙ）され得る。具体的に、本発明の一実施形態によるシステムは携帯電話器、両方向ラジオコミュニケーションシステム（ｔｗｏ−ｗａｙ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）、単方向ポケベル（ｏｎｅ ｗａｙ ｐａｇｅｒ）、両方向ポケベル（ｔｗｏ−ｗａｙ ｐａｇｅｒ）、個人用コミュニケーションシステム（ｐｅｒｓｏｎａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）、携帯用コンピュータ（ｐｏｒｔａｂｌｅ ｃｏｍｐｕｔｅｒ）、個人情報管理器（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄａｔａ Ａｓｓｉｓｔａｎｃｅ）、オーディオおよび／またはビデオプレーヤ、デジタルおよび／またはビデオカメラ、ナビゲーションシステム（ｎａｖｉｇａｔｉｏｎ ｓｙｓｔｅｍ）、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）などの電子装置に使用される所定の産業標準（ｉｎｄｕｓｔｒｙ ｓｔａｎｄａｒｄ）を満たすカードにエムボディーされて使用され得る。しかし、これに限定するものではなく、本発明の一実施形態によるシステムは例えば、メモリスティック（ｓｔｉｃｋ）のような多様な形態でエムボディーされ得る。
図１２を参照すると、本発明の他の実施形態によるシステムはメモリ５１０、メモリ制御部５２０およびホストシステム５３０を含み得る。ここで、ホストシステム５３０は、バスなどを通じてメモリ制御部５２０に接続され、メモリ制御部５２０に制御信号を提供してメモリ制御部５２０がメモリ５１０の動作を制御できるようにすることができる。このようなホストシステム５３０は例えば、携帯電話器、両方向ラジオコミュニケーションシステム、単方向ポケベル、両方向ポケベル、個人用コミュニケーションシステム、携帯用コンピュータ、個人情報管理器、オーディオおよび／またはビデオプレーヤ、デジタルおよび／またはビデオカメラ、ナビゲーションシステム、ＧＰＳなどで使用されるプロセンシングシステムであり得る。
一方、図１２ではメモリ５１０とホストシステム５３０との間にメモリ制御部５２０が介在しているが、これに限定するものではなく、本発明のまた他の実施形態によるシステムでメモリ制御部５２０は選択的に省略されてもよい。
図１３を参照すると、本発明のまた他の実施形態によるシステムは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５４０とメモリ５１０を含むコンピュータシステム５６０であり得る。コンピュータシステム５６０においてメモリ５１０はＣＰＵ５４０と直接接続するかまたは通常的なコンピュータバスアーキテクチャー（ａｒｃｈｉｔｅｃｔｕｒｅ）を利用して接続され、ＯＳ（Ｏｐｅｒａｔｉｏｎ Ｓｙｓｔｅｍ）インストラクション（ｉｎｓｔｒｕｃｔｉｏｎ）セット、ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｔａｒｔ ｕｐ）インストラクションセット、ＡＣＰＩ（Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒｆａｃｅ）インストラクションセットなどを保存するかまたはＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）のような大容量保存装置として使用され得る。
一方、図１３では説明の便宜のため、コンピュータシステム５６０に含まれるすべての構成要素を示していないが、これに限定するものではない。また、図１１では説明の便宜のため、メモリ５１０とＣＰＵ５４０との間にメモリ制御部５２０が省略されているが、本発明のまた他の実施形態においてメモリ５１０とＣＰＵ５４０との間にメモリ制御部５２０が介在することもできる。
以上添付された図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更しない範囲で他の具体的な形態で実施され得ることを理解することができる。したがって、上記実施形態はすべての面で例示的なものであり、限定的でないものと理解しなければならない。
１００ メモリセルアレイ
１１０ 第１電極
１２０ 可変抵抗素子
１２１ 第１酸化物層
１２５ 第２酸化物層
１３０ 第２電極
２１０ 列選択回路
２２０ 行選択回路
３００ リード／ライト回路
３１０ ライト回路
３５０ リード回路
１１０ 第１電極
１２０ 可変抵抗素子
１２１ 第１酸化物層
１２５ 第２酸化物層
１３０ 第２電極
２１０ 列選択回路
２２０ 行選択回路
３００ リード／ライト回路
３１０ ライト回路
３５０ リード回路
Claims (8)
- ワードラインと、
ビットライン、および
前記ワードラインおよび前記ビットラインにカップリングされるマルチレベルメモリセルであって、前記マルチレベルメモリセルは同一の極性の第１ライトバイアスおよび第２ライトバイアスが印加されることによって第１抵抗レベルおよび前記第１抵抗レベルより高い第２抵抗レベルを有し、互いに異なる極性の第３ライトバイアスおよび第４ライトバイアスが印加されることによって前記第１抵抗レベルおよび第２抵抗レベルの間の第３抵抗レベルおよび第４抵抗レベルを有するマルチレベルメモリセルを含み、
前記マルチレベルメモリセルは、第１電極、前記第１電極上に順次に形成された第１酸化物層と第２酸化物層および前記第２酸化物層上に形成された第２電極を含み、
前記第１酸化物層の抵抗状態は、前記第１電極および第２電極の間に印加されるライトバイアスの極性により変わり、
前記第２酸化物層の抵抗状態は、前記第１電極および第２電極の間に印加されるライトバイアスのレベルにより変わるマルチレベル不揮発性メモリ装置。 - 前記第１酸化物層および第２酸化物層が各々リセット状態とセット状態からすべてセット状態に変わった場合の前記マルチレベルメモリセルの抵抗レベルは、
前記第１酸化物層および第２酸化物層が各々セット状態とリセット状態からすべてセット状態に変わった場合の前記マルチレベルメモリセルの抵抗レベルより大きい請求項１に記載のマルチレベル不揮発性メモリ装置。 - 前記第１酸化物層は、Ｗ、Ｔｉ、Ｔａ、ＣｕおよびＦｅを含むグループから選択された金属の酸化物を含み、
前記第２酸化物層は、Ｎｉ、Ｔｉ、Ｃｏ、Ａｌ、Ｚｎ、Ｈｆ、ＮｂおよびＺｒを含むグループから選択された金属の酸化物を含む請求項１に記載のマルチレベル不揮発性メモリ装置。 - 前記第１酸化物層の厚さは、前記第２酸化物層の厚さより小さい請求項１に記載のマルチレベル不揮発性メモリ装置。
- 前記第１ライトバイアスレベルの絶対値は、前記第２ライトバイアスレベルの絶対値より高く、
前記第３ライトバイアスおよび第４ライトバイアスレベルの絶対値は、前記第２ライトバイアスレベルの絶対値より小さい請求項１に記載のマルチレベル不揮発性メモリ装置。 - 前記第１酸化物層は、前記第１電極方向から前記第２電極方向に行くほど酸素の濃度が高まる請求項１に記載のマルチレベル不揮発性メモリ装置。
- 前記第２酸化物層で酸素の濃度は、前記第１酸化物層での酸素濃度に比べて均一である請求項１に記載のマルチレベル不揮発性メモリ装置。
- 前記第１電極および前記第１酸化物層は、同一の金属を含む請求項１に記載のマルチレベル不揮発性メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0012513 | 2009-02-16 | ||
| KR1020090012513A KR101519363B1 (ko) | 2009-02-16 | 2009-02-16 | 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010192899A JP2010192899A (ja) | 2010-09-02 |
| JP5600013B2 true JP5600013B2 (ja) | 2014-10-01 |
Family
ID=42559775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010030115A Expired - Fee Related JP5600013B2 (ja) | 2009-02-16 | 2010-02-15 | 抵抗体を利用したマルチレベル不揮発性メモリ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8358527B2 (ja) |
| JP (1) | JP5600013B2 (ja) |
| KR (1) | KR101519363B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8330139B2 (en) | 2011-03-25 | 2012-12-11 | Micron Technology, Inc. | Multi-level memory cell |
| WO2012178114A2 (en) | 2011-06-24 | 2012-12-27 | Rambus Inc. | Resistance memory cell |
| US8592795B2 (en) | 2011-07-01 | 2013-11-26 | Micron Technology, Inc. | Multilevel mixed valence oxide (MVO) memory |
| KR101911361B1 (ko) * | 2012-06-18 | 2019-01-04 | 삼성전자주식회사 | 멀티 레벨 셀을 갖는 비-휘발성 메모리소자 및 그 형성 방법 |
| KR102051424B1 (ko) * | 2013-03-21 | 2019-12-03 | 한양대학교 산학협력단 | 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이 제조방법 |
| KR102157357B1 (ko) | 2014-06-16 | 2020-09-17 | 삼성전자 주식회사 | 메모리 장치 및 상기 메모리 장치의 독출 방법 |
| WO2016018220A1 (en) * | 2014-07-28 | 2016-02-04 | Hewlett-Packard Development Company, L.P. | Memristor cell read margin enhancement |
| US10134470B2 (en) | 2015-11-04 | 2018-11-20 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
| US9978810B2 (en) | 2015-11-04 | 2018-05-22 | Micron Technology, Inc. | Three-dimensional memory apparatuses and methods of use |
| US10446226B2 (en) | 2016-08-08 | 2019-10-15 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
| US10157670B2 (en) | 2016-10-28 | 2018-12-18 | Micron Technology, Inc. | Apparatuses including memory cells and methods of operation of same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965137B2 (en) * | 2002-08-02 | 2005-11-15 | Unity Semiconductor Corporation | Multi-layer conductive memory device |
| US7153721B2 (en) * | 2004-01-28 | 2006-12-26 | Micron Technology, Inc. | Resistance variable memory elements based on polarized silver-selenide network growth |
| CN100477225C (zh) * | 2004-09-09 | 2009-04-08 | 松下电器产业株式会社 | 电阻变化元件及其制造方法 |
| KR101067582B1 (ko) | 2005-01-20 | 2011-09-27 | 삼성전자주식회사 | 메모리 소자의 다중 상태 구동 방법 |
| US7875871B2 (en) * | 2006-03-31 | 2011-01-25 | Sandisk 3D Llc | Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride |
| JP4297136B2 (ja) | 2006-06-07 | 2009-07-15 | ソニー株式会社 | 記憶装置 |
| KR100790882B1 (ko) | 2006-07-10 | 2008-01-03 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| WO2008038365A1 (en) * | 2006-09-28 | 2008-04-03 | Fujitsu Limited | Variable-resistance element |
| US7859893B2 (en) * | 2007-05-31 | 2010-12-28 | Micron Technology, Inc. | Phase change memory structure with multiple resistance states and methods of programming and sensing same |
| EP2063467B1 (en) | 2007-06-05 | 2011-05-04 | Panasonic Corporation | Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element |
| US7692951B2 (en) * | 2007-06-12 | 2010-04-06 | Kabushiki Kaisha Toshiba | Resistance change memory device with a variable resistance element formed of a first and a second composite compound |
| KR101482814B1 (ko) | 2007-07-25 | 2015-01-14 | 인터몰레큘러 인코퍼레이티드 | 다중상태 비휘발성 메모리 소자 |
| US8035099B2 (en) * | 2008-02-27 | 2011-10-11 | Spansion Llc | Diode and resistive memory device structures |
| KR101526926B1 (ko) * | 2008-12-30 | 2015-06-10 | 삼성전자주식회사 | 저항 메모리 소자 및 그 제조 방법 |
| KR101604041B1 (ko) * | 2009-08-27 | 2016-03-16 | 삼성전자주식회사 | 상변화 물질을 포함하는 비휘발성 메모리 소자 |
-
2009
- 2009-02-16 KR KR1020090012513A patent/KR101519363B1/ko not_active IP Right Cessation
-
2010
- 2010-02-15 JP JP2010030115A patent/JP5600013B2/ja not_active Expired - Fee Related
- 2010-02-16 US US12/656,754 patent/US8358527B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR101519363B1 (ko) | 2015-05-13 |
| US20100208508A1 (en) | 2010-08-19 |
| KR20100093364A (ko) | 2010-08-25 |
| JP2010192899A (ja) | 2010-09-02 |
| US8358527B2 (en) | 2013-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5600013B2 (ja) | 抵抗体を利用したマルチレベル不揮発性メモリ装置 | |
| US10042588B2 (en) | Electronic device and operating method thereof | |
| US10910052B2 (en) | Material implication operations in memory | |
| TWI473093B (zh) | 電阻可變記憶體裝置及操作方法 | |
| US11211121B2 (en) | Resistive storage electronic device for adjusting voltage depending on temeperature | |
| EP3576341A1 (en) | Random code generator and associated random code generating method | |
| US10121537B2 (en) | Electronic device | |
| US10896702B2 (en) | Electronic device and method for driving the same | |
| US20120218807A1 (en) | Resistive memory sensing methods and devices | |
| US10861540B2 (en) | Electronic device with semiconductor memory having increased read margin | |
| US10255974B2 (en) | Electronic devices having semiconductor magnetic memory units | |
| US9286160B2 (en) | System and method for phase change memory with erase flag cells | |
| US10210932B2 (en) | Electronic device with semiconductor memory having variable resistance elements for storing data and associated driving circuitry | |
| JP5730869B2 (ja) | 活性イオン界面領域を備えた不揮発性メモリ | |
| US20160132388A1 (en) | Semiconductor memory device and ecc method thereof | |
| US20140340959A1 (en) | Nonvolatile memory device and data processing method thereof | |
| US10121538B2 (en) | Electronic device having semiconductor storage cells | |
| US11475951B2 (en) | Material implication operations in memory | |
| KR102157360B1 (ko) | 메모리 소자 및 메모리 셀 어레이 | |
| US11342043B2 (en) | Electronic device for changing short-type defective memory cell to open-type defective memory cell by applying stress pulse |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140814 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5600013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |