JP5595303B2 - データ受信装置、データ受信方法及びプログラム - Google Patents

データ受信装置、データ受信方法及びプログラム Download PDF

Info

Publication number
JP5595303B2
JP5595303B2 JP2011037503A JP2011037503A JP5595303B2 JP 5595303 B2 JP5595303 B2 JP 5595303B2 JP 2011037503 A JP2011037503 A JP 2011037503A JP 2011037503 A JP2011037503 A JP 2011037503A JP 5595303 B2 JP5595303 B2 JP 5595303B2
Authority
JP
Japan
Prior art keywords
initialization
data set
symbols
data
connection establishment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011037503A
Other languages
English (en)
Other versions
JP2012175568A (ja
Inventor
基茂 池田
忠洋 渡部
昌弘 飯尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011037503A priority Critical patent/JP5595303B2/ja
Priority to US13/372,020 priority patent/US8737625B2/en
Publication of JP2012175568A publication Critical patent/JP2012175568A/ja
Application granted granted Critical
Publication of JP5595303B2 publication Critical patent/JP5595303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/16Analogue secrecy systems; Analogue subscription systems
    • H04N7/167Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/1675Providing digital key or authorisation information for generation or regeneration of the scrambling sequence
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4405Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video stream decryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、シリアル通信、特に高速シリアル通信に好適に使用されるデータ受信装置、データ受信方法及びプログラムに関し、特に送信側でスクランブル処理され、受信側でデスクランブル処理されるデータを送受信するデータ受信装置、データ受信方法及びプログラム関する。
高速シリアル通信においては、データの周期性(同一パターンのデータが続くこと)を回避するために、送信するデータに対してはスクランブル処理を、したがって受信したデータに対してはデスクランブル処理を行っている。
従来のデータ受信装置として、COMシンボル等の初期化用シンボルやSKPシンボル等のタイミング調整用データが、伝送路上のノイズの影響により一部で破損していても、デスクランブル回路の初期化が行われるようにしたデータ受信装置が特許文献1に記載されている。なお、ここでは、PCI Expressバス方式を例にとって説明する。
図24は、特許文献1に記載のデータ転送装置を示す図である。図24に示すように、スクランブル回路501は、送信すべきデータをスクランブルする。8B/10Bエンコード回路502は、スクランブルされた8ビットのデータを"0"又は"1"のデータが所定数以上連続しない10ビットのデータにエンコードする。パラレル/シリアル(P/S)変換回路503は、パラレルデータをシリアルデータに変換する。Tx504は、差動形式の送信伝送路(レーン)であり、以上によりデータ送信装置が構成される。Rx505は、差動形式の受信伝送路、シリアル/パラレル(S/P)変換回路506は、受信データをシリアルデータからパラレルデータに変換する。エラスティックバッファ507は、送信側と受信側とでずれたクロック周波数のズレを調整する緩衝バッファ回路である。8B/10Bデコード回路508は、10ビットデータを8ビットデータに復元する。SKP/COM変換回路509は、SKPシンボルをCOMシンボルに変換するシンボル変換回路である。デスクランブル回路510は、受信データをデスクランブルする。以上により、データ受信装置が構成される。
送信データは、スクランブル回路501によりスクランブルされ、さらに8B/10Bエンコード回路502により"0"あるいは"1"のデータが所定数以上連続しないよう8ビットのデータが10ビットにエンコードされ、P/S変換回路503でパラレルデータからシリアルデータに変換されて差動形式の送信伝送路(レーン)504に送信される。なお、クロックはデータ信号に埋め込まれている。また、差動形式の受信伝送路(レーン)505から受信されたデータは、S/P変換回路506でシリアルデータからパラレルデータに変換され、エラスティックバッファ回路507において送信側と受信側のクロック周波数のズレの修正が行われ、8B/10Bデコード回路508で10ビットから8ビットのデータにデコードされ、SKP/COM変換回路509で、SKPオーダーセット内のSKPシンボルを全てCOMシンボルに変換され、デスクランブル回路510でデスクランブルされる。
このようなPCI Expressバス方式において、スクランブル回路501のスクランブル処理及びデスクランブル回路510のデスクランブル処理は、図25に示すリニアフィードバックシフトレジスタ(LFSR)を用いた回路により実行される。図25において、S0〜S15、D0〜D7はシフトレジスタ、X1〜X4はEXOR回路である。ここでのスクランブルは次の多項式で表される。
G(X)=X16+X5+X4+X3+1
ここで、スクランブル回路501及びデスクランブル回路510には、以下に示すルールが適用される。
(1)COMシンボルでシフトレジスタが初期値(hFFFF)に初期化される
(2)SKPシンボル以外で8ビットずつシフトする(SKPシンボルではシフトレジスタはシフトしない)。
(3)トレーニングシーケンスとコンプライアンスパターンを除くDコード全てでスクランブル処理を行う。
(4)Kコードの全てでスクランブルを行わない。
ここで、COMシンボルとは、スクランブル回路501及びデスクランブル回路510を初期化するためのデータ、初期化用シンボルを示す。また、SKPシンボルとは、スクランブル回路501及びデスクランブル回路510のLSFRをシフトさせず、送信側と受信側のクロック周波数偏差(ずれ)を修正するためのタイミング調整用データを示す。さらに、Kコードとは通常のデータ以外の12種類の特殊データであり、上記のCOMシンボルやSKPシンボルはこのKコードに含まれる。これに対し、Dコードは、Kコード等の制御用データ以外のデータシンボルを示す。
PCI Expressバス方式においては、データ転送のIdle(D0.0、すなわちDコードの00hを送信)時に一定間隔(1080〜1156symbol毎)で、送信側と受信側のクロック周波数のズレを吸収するために、タイミング調整用データセット(SKPオーダーセット)が挿入されている。このSKPオーダーセットは、図26(a)に示すように、1つのCOMシンボルと、それに続く3つのSKPシンボルから構成される。
そして、エラスティックバッファ回路507において、当該エラスティックバッファ回路507がアンダーフローを発生しそうなときは、図26(b)に示すようにSKPシンボルを挿入し、オーバーフローを発生しそうなときは図26(c)に示すようにSKPシンボル数を減少させることで、送信側と受信側のクロック周波数のズレを調整している。
このため、エラスティックバッファ回路507を通過した後のSKPシンボルが通常データに悪影響しないように、デスクランブル回路510内のシフトレジスタは、SKPシンボルではシフトされないよう設定されている。また、SKPオーダーセットは、必ずCOMシンボルを最初に伴うので、SKPシンボルの位置では常にシフトレジスタは初期値の状態となっている。
ここで、特許文献1では、SKP/COM変換回路509において、エラスティックバッファ回路507を通過した後のデータ列におけるSKPシンボルをCOMシンボルに置き換える。
図27は、特許文献1に記載のデータ受信装置のデスクランブル回路510に入力されるデータを説明する図である。図27(a)のように生成されたデータが、通信路などにおいて、図27(b)に示すように、例えばSKPオーダードセット内の最初のSKPシンボルにエラーが生じたとする。このような場合、特許文献1記載のデータ受信装置によれば、図27(c)に示すように、デスクランブルを行う前に全てのSKPシンボルがCOMシンボルに置き換えられる。よって、デスクランブル回路510は、たとえSKPシンボルにエラーがあったとしても、置き換えられたCOMシンボルの個数分、初期化が繰り返される。すなわち、初期化が確実に実行され、受信側のデスクランブル処理を送信側のスクランブル処理に確実に対応させることが可能となる。
特開2005−268910報
ところで、PCI Expressバス方式等の高速シリアル通信においては、接続を確立するために、接続確立用データセットを複数回受信する。図28は、高速シリアル通信を行うデータ送信装置の入出力データ、及びデータ受信装置のデスクランブル回路510のタイミングチャートである。図28(a)のデータは送信側であるスクランブル回路501の入力データ、LFSRはスクランブル回路501の内部信号(スクランブラのある状態を示す)のタイミングチャートである。
図28(b)のデータは受信側であるデスクランブル回路510の入力データであり、LFSRはデスクランブル回路510の内部信号(デスクランブラのある状態を示す)である。
図28(a)に示すように、接続確立用データセット(ここでは、例えばTS1オーダーセット及びTS2オーダーセットとし、まとめてTSnオーダーセットという。)は、1以上のLFSR初期化シンボル(COMシンボル)と複数個のデータとから構成される。
ここで、本願発明者等は、この接続確立用データセットにおいて、図28(b)に示すように、最後のLFSR初期化シンボル(COMシンボル)が破損した場合、LFSRは受信側のデスクランブル処理と送信側のスクランブル処理で対応がとれなくなることを知見した。すなわち、従来の受信装置においては、トレーニング用の最後のLFSR初期化シンボルが破損した場合には、データを正常にデコードすることができず、その結果、トレーニング中に必要なデータの受信ができず、トレーニングを再実行する必要があるという問題点を有する。
本発明に係る受信装置は、スクランブルされたデータをシリアル通信により受信する受信装置であって、初期化信号を生成する初期化信号生成部と、前記初期化信号により初期化されるデスクランブラにより受信データをデスクランブルするデスクランブラとを有する。前記受信データは、前記シリアル通信の接続を確立するための、1以上の接続確立用データセットを含むトレーニング用データセットを有し、前記接続確立用データセットは、1以上の初期化シンボルと1以上の初期化シンボル以外のデータとからなる。そして、前記初期化信号生成部は、前記トレーニング用データセットに含まれる最終の前記接続確立用データセットを構成する前記初期化シンボルのうち少なくとも最終の前記初期化シンボルが前記デスクランブラに入力される初期化最終タイミングで前記デスクランブラを初期化する前記初期化信号を生成するものである。
本発明に係る受信方法は、スクランブルされたデータをシリアル通信により受信する受信方法であって、前記受信データは、前記シリアル通信の接続を確立するための、1以上の接続確立用データセットを含むトレーニング用データセットを有し、前記接続確立用データセットは、1以上の初期化シンボルと1以上の初期化シンボル以外のデータとからなるものであって、前記トレーニング用データセットに含まれる最終の前記接続確立用データセットを構成する前記初期化シンボルのうち少なくとも最終の前記初期化シンボルがデスクランブラに入力される初期化最終タイミングで当該デスクランブラを初期化する初期化信号を生成し、前記初期化信号により初期化されるデスクランブラにより受信データをデスクランブルするものである。
また、本発明に係るプログラムは、スクランブルされたデータをシリアル通信により受信する処理をコンピュータに実行させるためのプログラムであって、前記受信データは、前記シリアル通信の接続を確立するための、1以上の接続確立用データセットを含むトレーニング用データセットを有し、前記接続確立用データセットは、1以上の初期化シンボルと1以上の初期化シンボル以外のデータとからなるものであって、前記コンピュータに、前記トレーニング用データセットに含まれる最終の前記接続確立用データセットを構成する前記初期化シンボルのうち少なくとも最終の前記初期化シンボルがデスクランブラに入力される初期化最終タイミングで当該デスクランブラを初期化する初期化信号を生成し、前記初期化信号により初期化されるデスクランブラにより受信データをデスクランブルする処理を実行させるものである。
本発明においては、トレーニング用データセットに含まれる最終の接続確立用データセットを構成する初期化シンボルのうち少なくとも最終の初期化シンボルがデスクランブラに入力される初期化最終タイミングでデスクランブラを初期化する初期化信号を生成する。これにより、初期化最終タイミングでデスクランブラを初期化することができ、送信側のスクランブル処理と一致させることができる。
本発明によれば、トレーニング中の初期化シンボルの一部が破損していた場合であっても、受信データを正常にデコードすることができるデータ受信装置、データ受信方法及びプログラムを提供することができる。
本発明の実施の形態1にかかるデータ送信装置及びデータ受信装置を示す図である。 本発明の実施の形態1におけるトレーニング中のデータを示す図である。 TSnオーダーセット(1)及びTSnオーダーセット(2)を説明するための図である 本発明の実施の形態1にかかるLFSR初期化回路の詳細を示すブロック図である。 本発明の実施の形態1におけるステートマシンのテートを説明するための図である。 本発明の実施の形態1におけるLFSR初期化回路のCOMシンボル処理回路の詳細の一例を示す回路図である。 本発明の実施の形態1におけるLFSR初期化回路のLFSR初期化信号処理回路の詳細の一例を示す回路図である。 本発明の実施の形態1にかかるデータ受信装置におけるLFSR初期化回路の動作を示すフローチャートである。 本発明の実施の形態1にかかるデータ受信装置におけるLFSR初期化回路のCOMシンボル処理の詳細を示すフローチャートである。 本発明の実施の形態1にかかるデータ受信装置におけるLFSR初期化回路のLFSR初期化信号処理の詳細を示すフローチャートである。 本発明の実施の形態1におけるLFSR初期化回路にて生成される信号を説明する図である。 本発明の実施の形態1における送信側及び受信側のデータ、LFSR及び初期化信号を説明するための図である。 本発明の実施の形態2にかかるデータ転送装置を示すブロック図である。 本発明の実施の形態2にかかるデータ転送装置の各処理を説明する図である。 本発明の実施の形態2にかかるデータ転送装置におけるLFSR初期化回路の詳細を示すブロック図である。 本発明の実施の形態2にかかるデータ転送装置におけるステートマシンにおけるステートを説明するための図である。 本発明の実施の形態2にかかるデータ転送装置におけるLFSR初期化回路に含まれるTSnオーダーセット処理回路を示す回路図である。 本発明の実施の形態2にかかるデータ転送装置におけるLFSR初期化回路に含まれるSKPオーダーセット処理回路133を示す回路図である。 本発明の実施の形態2にかかるデータ転送装置におけるLFSR初期化回路に含まれるLFSR初期化信号処理回路134を示す回路図である。 本発明の実施の形態2にかかるデータ転送装置におけるLFSR初期化回路の動作を示すフローチャートである。 本発明の実施の形態2にかかるデータ転送装置におけるLFSR初期化回路のTSnオーダーセット処理を示すフローチャートである。 本発明の実施の形態2にかかるデータ転送装置におけるLFSR初期化回路のSKPオーダーセット処理を示すフローチャートである。 本発明の実施の形態2にかかるデータ転送装置におけるLFSR初期化回路のLFSR初期化信号処理を示すフローチャートである。 本発明の実施の形態2にかかるデータ転送装置におけるLFSR初期化回のタイミングチャートを示す図である。 特許文献1に記載のデータ転送装置を示す図である。 リニアフィードバックシフトレジスタ(LFSR)を示す回路図である。 SKPオーダーセットを示す図である。 特許文献1に記載のデータ受信装置のデスクランブル回路に入力されるデータを説明する図である。 高速シリアル通信を行うデータ送信装置の入出力データ、及びデータ受信装置のデスクランブル回路のタイミングチャートである。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、PCI Expressなどの高速シリアル通信におけるデータ受信装置に適用したものである。
上述したように、トレーニング用データセット(接続確立用データセット(例えばTSnオーダーセット(TS1オーダーセット及びTS2オーダーセット))及びタイミング調整用データセット(例えばSKPオーダーセット)で構成される、接続を確立するための一連のデータ群)に含まれる最終の接続確立用データセットの最後のLFSR初期化シンボル(例えばCOMシンボル)が破損した場合、LFSRは受信側のデスクランブル処理と送信側のスクランブル処理で対応がとれなくなる。これに対し、本実施の形態においては、トレーニング用データセットに含まれる最終の接続確立用オーダーセットを構成する初期化シンボルのうち少なくとも最後の初期化シンボルがデスクランブラに入力されるタイミング(初期化最終タイミングT1)でデスクランブラを初期化する初期化信号を生成することで上記課題を解決するものである。すなわち、この初期化信号により、初期化シンボルが破損していても(正常であっても)、スクランブラを確実に初期化することができ、結果、受信データを正常にデコードすることができる。
本発明の実施の形態1.
図1は、本実施の形態1にかかるデータ送信装置及びデータ受信装置を示す図である。図1に示すように、データ送信装置は、スクランブル回路1、8B/10Bエンコード回路2及びP/S変換回路3を有する。なお、本構成は、上記特許文献1に記載のデータ転送装置と同様である。すなわち、スクランブル回路1は、送信すべきデータをスクランブルする。8B/10Bエンコード回路2は、スクランブルされた8ビットのデータを"0"又は"1"のデータが所定数以上連続しない10ビットのデータにエンコードする。P/S変換回路3は、パラレルデータをシリアルデータに変換する。Tx4は、差動形式の送信伝送路(レーン)である。
データ受信装置は、S/P変換回路6、エラスティックバッファ回路7、8B/10デコード回路8、LFSR初期化回路9及びデスクランブル回路10を有する。Rx5は、差動形式の受信伝送路、S/P変換回路6は、受信データをシリアルデータからパラレルデータに変換する。エラスティックバッファ7は、送信側と受信側とでずれたクロック周波数のズレを調整する緩衝バッファ回路である。8B/10Bデコード回路8は、10ビットデータを8ビットデータに復元する。デスクランブル回路10は、受信データをデスクランブルする。
ここで、LFSR初期化回路9は、8B/10Bデコードデータ11を8B/10Bデコード回路8から受け取り、LFSR初期化信号12を生成してデスクランブル回路9に入力する。デスクランブル回路10のLFSR(デスクランブラ)は、このLFSR初期化信号12により、後述する所定のタイミング(初期化最終タイミング、第1の初期化タイミング、及び第2の初期化タイミング)で初期化される。
先ず、トレーニングについて説明する。図2Aは、トレーニング中のデータを示す図である。USB3.0やPCI Express等の高速シリアル通信においては、上述したように、デバイス間の接続を確立するため、複数個の接続確立用データセット(TS1オーダーセット(TS1 Ordered Set)、またはTS2オーダーセット(TS2 Ordered Set)、以下TSnオーダーセット(TSn Ordered Set)という。)を受信する。以下、TSnオーダーセットを受信する期間をトレーニング中という。また、トレーニング中には、TSnオーダーセット以外に、このTSnオーダーセットの間に挿入されるタイミング調整用データセット(以下、SKPオーダーセット(SKP Ordered Set))も受信する。本明細書においては、トレーニング中に受信するTSnオーダーセット及びSKPオーダーセットを、トレーニング用データセットという。
図2Aは、トレーニング用データセットにおける最終の1つ前のTSnオーダーセット(TSnオーダーセット(1))、SKPオーダーセット、最終のTSnオーダーセット(TSnオーダーセット(2))を示している。なお、SKPオーダーセットは、このタイミングで挿入されない場合もありうる。
TSnオーダーセットは、図2Aに示すように、1以上のCOMシンボルとそれに続く複数個のデータとから構成される。例えば、PCI Expressでは、COMシンボルは1つ、データは15個から構成される。また、USB3.0では、4つのCOMシンボルと12個のデータとから構成される。
図2Bは、TSnオーダーセット(1)及びTSnオーダーセット(2)を説明するための図である。図2Bに示すように、USB3.0/PCI Express規格においては、接続を確立するためにTS1 Ordered Set及びTS2 Ordered Setの2種類のデータセットを有している。先ず、物理層が接続相手を検出し、その後、TS1 Ordered Setを規定回数送受信する。これが成功すると、次に、TS2 Ordered Setを規定回数送受信する。これが成功すれば、接続が確立する。
図2Aに戻って、SKPオーダーセットは、PCI Expressでは、送信側では、1つのCOMシンボルと4つのSKPシンボル(タイミング調整用シンボル)とからなるSKPオーダーセットが挿入され、エラスティックバッファ回路7において、SKPシンボルの個数が増減される。また、USB3.0では、送信側で偶数個のSKPシンボルからなるSKPオーダーセットが挿入され、エラスティックバッファ回路7において偶数個のSKPシンボルが増減される。以下の説明においては、USB3.0(TSnオーダーセット:COMシンボル4個+データ12個、SKPオーダーセット:SKPシンボル偶数個(0個を含む))を例にとって説明する。
ここで、データ受信装置においては、トレーニング中、複数のTSnオーダーセットを受信することになる。上述したように、COMシンボルにより、デスクランブル回路10のLFSRは初期化される。すなわち、図2に示す例では、TSnオーダーセットを受信すると最初の4回は、LFSRは初期化されることになる。
この場合、上述した図28(b)に示すように、最後のTSnオーダーセット(2)における最後のCOMシンボルが破損していた場合、LFSRが初期化されずシフトしてしまい、以降のシフトタイミングがずれてしまい、受信側のデスクランブル処理と送信側のスクランブル処理で対応がとれなくなるという問題が生じる。
そこで、本実施の形態においては、LFSR初期化回路9によりLFSR初期化信号12を生成し、デスクランブル回路10のLFSRをこの最終のCOMシンボルがLFSRに入力されるタイミング(以下、初期化最終タイミングT1という。)で初期化する。すなわち、デスクランブル回路10のLFSRは、COMシンボルが正常であっても破損していても、これに関係なく、LFSR初期化信号12により初期化最終タイミングT1で初期化されることになる。
なお、最終以前のTSnオーダーセットにおける最後のCOMシンボルが破損していた場合、以降に受信するデータ受信の際のLFSRのシフトタイミングがずれることになるが、少なくとも最終のTSnオーダーセット(2)におけるCOMシンボルによりLFSRが初期化されることで、LFSRのシフトタイミングは正常に戻る。また、TSnオーダーセットは複数回受信するため、一部正常に受信できなくても接続を確立することができる。
本実施の形態においては、このLFSR初期化信号12により、最後のTSnオーダーセット(2)のCOMシンボルが破損した場合であっても、受信側のデスクランブル処理を送信側のスクランブル処理に確実に対応させることができ、以降のデータも正常にデコードし受信を可能にする。これにより、トレーニングを再実行せず接続を確立することができる。
以下、本実施の形態にかかるLFSR初期化回路9について詳細に説明する。LFSR初期化回路9は、LFSR初期化信号12を生成するため、少なくとも初期化最終タイミングT1を検出する必要がある。ここで、本願発明者等は、高速シリアル通信の規格によって決定される、TSnオーダーセットに含まれるシンボル又はデータ数に応じた数をカウントすることで、この初期化最終タイミングT1を検出できることを知見した。すなわち、トレーニング中、TSnオーダーセットを1つでも正常に受信することができれば、以降に続くTSnオーダーセットの受信開始タイミングを検知することができ、すなわち、最終のTSnオーダーセット(2)の受信開始タイミングも検知することができる。そして、TSnオーダーセット(2)の受信開始タイミングを検知することができれば、TSnオーダーセット(2)を構成するCOMシンボルの個数は規格により定められるものであるため、当該TSnオーダーセット(2)を構成するCOMシンボルの最終のCOMシンボルの受信タイミングも検知することができ、上記初期化最終タイミングT1でLFSR初期化信号12を生成することができる。このため、高速シリアル通信の規格によって決定される、TSnオーダーセットに含まれるシンボル又はデータ数に応じた数をカウントすることで、初期化最終タイミングT1を検出する。
ここで、本実施の形態においては、LFSR初期化信号12は、初期化最終タイミングT1のみならず、COMシンボルの受信期間中は常にハイレベルとしてLFSRを初期化するものとして説明する。なお、少なくとも初期化最終タイミングT1でLFSR初期化信号12がハイレベルとなればよいことは言うまでもない。
図3は、本実施の形態にかかるLFSR初期化回路9の詳細を示すブロック図である。上記初期化最終タイミングT1を検出するため、本実施の形態にかかるLFSR初期化回路9は、COMシンボル処理回路91、LFSR初期化信号処理回路92及びステートマシン93を有する。COMシンボル処理回路91は、8B/10Bデコードデータ11が入力され、トレーニング中に、最初に正常にTSnオーダーセットのCOMシンボルを受信したことを検知し、検知後にCOM処理終了信号をステートマシン93に出力する。LFSR初期化信号処理回路92は、同じく8B/10Bデコードデータ11が入力されると共に、ステートマシン93よりステートが入力される。そして、TSnオーダーセットの開始タイミング検知後(COM処理終了後)に所定の周期でLFSR初期化信号12を生成する処理を、LFSR初期化信号処理が終了するまで続ける。LFSR初期化信号12を生成後に、初期化信号処理終了信号をステートマシン93に出力する。ステートマシン93は、外部の既存回路からトレーニング中を示す信号が入力され、トレーニング中か否か等のステートを判断し、その結果をLFSR初期化信号処理回路92に出力する。
このLFSR初期化回路9は、高速シリアル通信の規格によって決定される、TSnオーダーセットに含まれるシンボル又はデータ数に応じた数をカウントすることで、初期化最終タイミングT1を検出し、当該検出結果に基づきLFSR初期化信号12を生成する。
ここで、高速シリアル通信の規格によって決定されるTSnデータセットに含まれるシンボル又はデータ数に応じた数とは、当該TSnオーダーセットを構成するCOMシンボルの数及びCOMシンボル以外のデータの数、並びにSKPオーダーセットを構成するシンボルの数の共通因数Z(Zは2以上の整数)をいう。
上述のように、本実施の形態においては、TSnオーダーセットに含まれるCOMシンボルは4個、データは12個であり、SKPオーダーセットは、偶数個(0を含む)のSKPシンボルからなる。そして、当該COMシンボル4個の受信後、そのTSnオーダーセットに含まれる残りのデータは12個、以降TSnオーダーセットはシンボル又はデータが16個、SKPオーダーセットは常に偶数個であり、COMシンボル4個受信後の全てのデータは常に、TSnオーダーセットを構成するCOMシンボルの数及びCOMシンボル以外のデータの数、並びにSKPオーダーセットを構成するシンボルの数の共通因数Z=2の倍数であることがわかる。
TSnオーダーセットを構成するCOMシンボルの数及びCOMシンボル以外のデータの数、並びにSKPオーダーセットを構成するシンボルの数の共通因数Zが存在する場合、最初に規格で規定される数のCOMシンボルを正常に受信した後は、当該共通因数Zをカウントすることで、初期化最終タイミングT1を検出することができる。すなわち、COMシンボルを正常に受信した後、次にCOMシンボルを受信したタイミング以降でカウントZになるタイミングでLFSR初期化信号12を生成すれば(ハイレベルとすれば)、初期化最終タイミングT1において必ずLFSRを初期化できる。つまり、図2に示すように、最終のTSnオーダーセット(2)における最終のCOMシンボルが破損していたとしても、LFSR初期化信号12によりLFSRを初期化することができる。
図4は、ステートマシン93におけるステートを説明するための図である。図4に示すように、ステートマシン93は、COMシンボル処理中S1とLFSR初期化信号処理中S2の2つのステートを有する。最初にCOMシンボルを4個受信するまでの間はCOMシンボル処理中S1となる。そして、COMシンボルを4個正常に受信した時点(COMシンボル検出)で、LFSR初期化信号処理中S2のステートに移る。ステートマシン93は、LFSR初期化信号処理回路92より初期化信号処理終了信号を受信するが、トレーニング中の間はLFSR初期化信号処理中S2のステートを維持する。そして、初期化信号処理終了信号を受信し、かつトレーニング終了信号を受け取った時点でCOMシンボル処理中S1のステートに遷移する。
図5及び図6は、それぞれCOMシンボル処理回路91及びLFSR初期化信号処理回路92の詳細の一例を示す回路図である。図5に示すように、COMシンボル処理回路91は、8B/10Bデコードデータ11がCOMシンボルか否かを判断する比較器911と、加算器912と、多ビットのAND回路913と、COMシンボル数を格納するレジスタ(F/F)914と、COMシンボル数が規格で定まる数C(本実施の形態においては、C=4)に一致するか否かを判断する比較器915と、比較器911及び比較器915の出力の論理積を出力するAND回路916とを有する。加算器912、多ビットAND回路913及びF/F914より、0からC−1までをカウントアップするCOMカウンタが構成される。
8B/10Bデコードデータ11が比較器911でCOMシンボルであることが検知されると、AND回路913に1が出力される。加算器912は、F/F914に格納された値をインクリメントし、比較器911から1が出力されるとこれをF/F914に出力する。こうして、COMシンボルが連続して検出される間、F/F914に格納される値がカウントアップされる。この値は、比較器915にてC−1と一致したとき、0からC−2番目のシンボルが全てCOMシンボルであったと判断できる。最後のC−1番目のシンボルがCOMシンボルであった場合AND回路916の出力が1となり、COMシンボルがC個検出できたとしてCOMシンボル検出信号(COM処理終了信号94)が出力される。このAND回路916により、C−1個目がCOMシンボル受信でない場合にはCOMシンボル検出信号がマスクされる。
図6に示すように、LFSR初期化信号処理回路92は、8B/10Bデコードデータ11がCOMシンボルであるか否かを判断する比較器921と、AND回路922と、フリップフロップF/F923と、OR回路924と、ステートがLFSR初期化信号処理中であるか否かを判断し、LFSRを初期化するための信号を出力する比較器925と、加算器926と、多ビットのAND回路927と、F/F928と、初期化カウンタのカウンタ値がZ−1であるか否かを判断し、初期化信号処理終了信号95を出力する比較器929とを有する。加算器926、多ビットAND回路927及びF/F928より、0からZ−1までをカウントアップする初期化カウンタが構成される。
8B/10Bデコードデータ11からCOMシンボルが入力されると比較器921より1が出力される。これにより、OR924から1が出力され、LFSR初期化信号12が出力される。すなわち、COMシンボルが検出される間は、LFSR初期化信号12が出力されることとなる。また、LFSR初期化信号処理中であれば、比較器925から1が出力され、AND922に入力される。比較器929の値は、F/F928の値(カウント値)がZ−1となるまで0を出力し、これが反転されてAND922に入力される。したがって、Z個目のCOMシンボルが検出されるまで(本実施の形態においては、0からカウントしているのでカウント値がZ−1となるまで)AND922の出力は1、F/F923の出力も1となり、OR924に入力される。すなわち、COMシンボルが検出されなくても、カウント値がZ−1となるまでは、LFSR初期化信号12が出力される。
このように構成されたLFSR初期化信号処理回路92は、初期化カウンタを繰り返しカウントし、8B/10Bデコードデータ11に含まれるCOMシンボルを検出し、COMシンボルを検出している間又はCOMシンボルを検出してからZ個目のシンボルが検出されるまで、LFSR初期化信号12が出力される(LFSR初期化信号12が1となる)。
つまり、少なくとも、COMシンボル検出時にZ個目のシンボルである場合はそのタイミングで、Z未満である場合はその後に最初にZ個目のシンボルを受信するタイミング(本実施の形態のカウンタ値はZ−1)であって所定回数のタイミング(第1の初期化タイミング)でLFSRを初期化するLFSR初期化信号12を生成することができる。
なお、COMシンボルの受信が停止するとOR924の入力はいずれも0となり、LFSR初期化信号12が0となる。
次に、本実施の形態にかかるLFSR初期化回路9の動作について説明する。図7は、本実施の形態にかかるデータ受信装置におけるLFSR初期化回路9の動作を示すフローチャートであり、図8及び図9は、それぞれCOMシンボル処理及びLFSR初期化信号処理の詳細を示すフローチャートである。
図7に示すように、LFSR初期化回路9は、COMシンボル処理を実施し(ステップS11)、トレーニング用データセットに含まれるTSnオーダーセットに含まれる所定個数CのCOMシンボルを検出する。ステップS12でCOMシンボルを連続C個受信した場合、すなわちCOMシンボル処理が成功した場合は、ステップS13に進む。なお、トレーニング以外の期間においては、COMシンボル処理S11においてCOMシンボルをC個受信しないため(ステップS12:No)、LFSR初期化回路9で生成した各信号をクリアし(ステップS15)、処理を終了する。
COMシンボルを連続でC個検出した場合は、ステップS13に進み、LFSR初期化信号処理S13を実施する。そしてこのLFSR初期化信号処理S13は、トレーニング完了と判断されるまで(ステップS14:Yes)、LFSR初期化信号12を含むLFSR初期化回路9で生成した各信号をクリアしつつ(ステップS16)、継続される。
次に、S12のCOMシンボル処理について説明する。図8に示すように、先ず、シンボルを受信したら(ステップS111)、当該シンボルがCOMシンボルであるか否かを判断する(ステップS112)。COMシンボルでない場合は処理を終了する。COMシンボルであった場合(ステップS112:Yes)、COMカウンタの値、上述の図5の例においては、F/F914の値がC−1であるか否かが判断される(ステップS113)。カウンタ値がC−1に達するまではCOMカウンタをカウントアップする(ステップS114)。カウンタ値がC−1に達したら、COMシンボルがC個検出できたとしてCOM処理終了信号95を1にセットし(ステップS115)、処理を終了する。
次に、S13のLFSR初期化信号処理について説明する。図9に示すように、シンボルを受信すると(ステップS131)、当該シンボルがCOMシンボルか否かが判断される(ステップS132)。COMシンボルであれば、LFSR初期化信号を1にセットする(ステップS133)。COMシンボルであってもなくても初期化カウンタをカウントアップし(ステップS134)、初期化カウンタがZ−1になるまで、ステップS131からの処理を繰り返す(ステップS135)。初期化カウンタのカウント値がZ−1となった時点で処理を終了する。
図2及び図10は、本実施の形態にかかるLFSR初期化回路9にて生成される信号を説明する図である。図2に示すように、COMシンボル処理は、最初にCOMシンボルが正常に4個(C個)検出された時点で終了し、以降LFSR初期化信号処理となる。図2及び図10に示すように、LFSR初期化信号処理中、初期化カウンタは、0からZ−1(本実施の形態においては、1)までを繰り返しカウントする。そして、COMシンボルが入力された時点でLFSR初期化信号12が1となる。したがって、トレーニング用データセットに含まれる最終のTSnオーダーセット(2)におけるCOMシンボルの最後の4つめが破損していた場合であっても、初期化カウンタがZ−1となるまではLFSR初期化信号12は1となり、これにより、LFSRをリセットすることができる。トレーニング信号がロウとなった時点でLFSR初期化信号処理は終了する。
図11(a)のデータは送信側であるスクランブル回路1の入力データ、LFSRはスクランブル回路1の内部信号(スクランブラのある状態を示す)のタイミングチャートである。
図11(b)のデータは受信側であるデスクランブル回路10の入力データ(8B/10Bデコードデータ11)、LFSRはデスクランブル回路10の内部信号(デスクランブラのある状態を示す)、LFSR初期化信号12はデスクランブラをリセットするための信号である。
図11(a)に示すように、LFSRは、COMシンボルではリセットされ(状態a)、SKPシンボルではシフトが停止され、データ部分でのみシフトされる。ここで図11(b)に示すように、最終のTSnオーダーセット(2)のCOMシンボルが破損している場合、本来LFSRがリセットされないが、本実施の形態においては、LFSR初期化信号12によりLFSRをリセットするため、COMシンボルが破損していたとしても、LFSRを正常にリセットすることができる。
本発明の実施の形態2.
次に、本発明の実施の形態2について説明する。上述の実施の形態1においては、TSnオーダーセットを構成するCOMシンボルの数及びCOMシンボル以外のデータの数、並びにSKPオーダーセットを構成するシンボルの数の共通因数Zが存在する場合に適用可能であった。ここで、例えばPCI Expressでは、送信側では、1つのCOMシンボルと4つのSKPシンボル(タイミング調整用シンボル)とからなるSKPオーダーセットが挿入され、受信側のエラスティックバッファ回路7において、SKPシンボルの個数が増減される。すなわち、受信状態に応じて、SKPオーダーセットを構成するシンボル(データ)数は、4になったり、5になったり、6になったりする。なお、4乃至6以外もありうる。なお、USB3.0においても受信状態に応じてSKPシンボルの個数は増減するが、常に2の倍数となるよう増減されるため、上述のように、共通因数Z=2が定まる。更に、PCI Expressでは、TSnオーダーセットを構成するCOMシンボルの個数Cは1である。
このように受信状態に応じてSKPオーダーセットのシンボル数が増減したり、TSnオーダーセットを構成するCOMシンボル数が1であったりすると、共通因数Zを特定することができなかったり、又は1より大きい共通因数Zが存在しない。ただし、TSnデータセット及びSKPデータセットに含まれるシンボル又はデータの数は、高速シリアル通信の規格及び受信状態によって決定される。そこで、本実施の形態においては、高速シリアル通信の規格及び受信状態によって決定される、TSnデータセット及びSKPデータセットに含まれるシンボル又はデータの数をカウントすることで、初期化最終タイミングT1を検出し、当該検出結果に基づき初期化信号を生成する。
具体的には、上述のCOMシンボル処理の後、TSnオーダーセット内のCOMシンボル以外のデータ数をカウントするTSnオーダーセット処理、SKPオーダーセットのシンボル数をカウントするSKPオーダーセット処理、これらの結果に基づきLFSR初期化信号を生成するLFSR初期化信号処理を実施する。これにより、共通因数Zが存在しない場合であっても、送信側と受信側のスクランブル、デスクランブルのタイミングを合わせ、正常にデコードすることができるようになる。なお、本実施の形態においても実施の形態1と同様にUSB3.0を例にとって説明する。すなわち、TSnオーダーセットに含まれるCOMシンボル数C=4、TSnオーダーセットに含まれるデータ数はM=12、SKPオーダーセットに含まれるシンボル数Kは偶数個の例である。
図12は、本実施の形態2にかかるデータ転送装置を示すブロック図である。本実施の形態におけるLFSR初期化回路13には、エラスティックバッファ回路7からSKP情報信号14が入力される。すなわち、エラスティックバッファ回路7では、SKPオーダーセットに含まれるSKPシンボルの個数が増減されるが、この個数の情報をSKP情報信号14としてLFSR初期化回路13に送る。LFSR初期化回路13は、このSKP情報信号14に基づいてSKPオーダーセット処理を実施する。
図13は、本実施の形態にかかる各処理を説明する図である。後述するように、LFSR初期化回路13は、第1のカウンタとしてのCOMカウンタ、第2のカウンタとしてのTSnカウンタ、第3のカウンタとしてのSKPカウンタ、第4のカウンタとして初期化カウンタを有し、それぞれ、COMシンボルの数、TSnオーダーセットに含まれるデータ数、SKPオーダーセットに含まれるシンボルの数、COMシンボル処理後に入力されるCOMシンボルの数をカウントする。なお、第1のカウンタと第4のカウンタとを併用することも可能である。
図13において、データは、8B/10Bデコード回路8からの出力信号である8B/10Bデコードデータ11、SKP情報信号はエラスティックバッファ回路7からの出力信号であるSKP情報信号14である。データのCはCOMシンボル、SはSKPシンボル、XはCORRUPT DATAを示す。
LFSR初期化回路13で生成される内部信号としては、LFSR初期化信号12と、COMカウンタの出力、TSnカウンタの出力、SKPカウンタの出力、及び初期化カウンタの出力がある。本実施の形態においては、SKP情報信号14と、各カウンタのカウント値を利用して、LFSR初期化信号12を生成する。
詳細は後述するが、実施の形態1と同様の方法でCOMシンボル処理を実施する。すなわち、トレーニングが開始されたら、先ず、トレーニング用データセットを構成するTSnオーダーセットに含まれるCOMシンボル4個を検出する。一旦COMシンボル4個を正常に受け取ることができたら、以降はTSnオーダーセット処理、SKPオーダーセット処理を実施し、シンボル又はデータの個数をカウントする。
LFSR初期化信号処理は、TSnオーダーセット処理、SKPオーダーセット処理を実施後に開始される。この際、COMシンボルの数、すなわち4シンボル分の受信の間、LFSRを初期化するため、LFSR初期化信号12を1にセットする。COMシンボルの受信後は、再びTSnオーダーセット処理、SKPオーダーセット処理を開始し、最後のTSnオーダーセットを受信するまでの間、LFSR初期化信号処理を実施し、LFSR初期化信号12の生成を継続する。
なお、本実施の形態においても、COMシンボル受信の間、常にLFSR初期化信号12を1にセットするものとして説明するが、少なくとも最終のCOMシンボルがデスクランブル回路10に入力するタイミングでLFSR初期化信号12を1にセットすればよいことは言うまでもない。以下、本実施の形態について詳細に説明する。
図14は、本実施の形態にかかるLFSR初期化回路13の詳細を示すブロック図である。LFSR初期化回路13は、COMカウンタを有するCOMシンボル処理回路131、TSnカウンタを有するTSnオーダーセット処理回路132、SKPカウンタを有するSKPオーダーセット処理回路133、初期化カウンタを有するLFSR初期化信号処理回路134及びステートマシン135を有する。
COMシンボル処理回路131には、8B/10Bデコードデータ11が入力され、OCOMシンボルを連続して4つ検出した時点でCOMシンボル検出信号136をステートマシンに出力する。TSnオーダーセット処理回路132は、ステートマシン135からのステートが入力され、所定のステートで、TSnカウンタでM−1までカウントした時点でTSn処理終了信号137をステートマシンに出力する。
SKPオーダーセット処理回路133には、ステートマシン135からステートが入力され、所定のステートで、SKPカウンタがK−1までカウントしたらSKP処理終了信号138をステートマシン135に出力する。LFSR初期化信号処理回路134には8B/10Bデコードデータ11とステートマシン135からステートとが入力され、LFSR初期化信号12を生成して出力し、LFSR初期化信号処理が終了した時点で初期化信号処理終了信号139をステートマシン135に出力する。
図15は、本実施の形態におけるステートマシンにおけるステートを説明するための図である。図15に示すように、COMシンボル未検出の状態では、COMシンボル処理中S1となる。COMシンボルを連続して4つ検出すると、TSnオーダーセット処理中S3となる。そして、TSnオーダーセット処理が終了し、かつ次にSKPオーダーセットが挿入されている場合は、SKPオーダーセット処理中S4のステートに遷移する。一方、TSnオーダー処理が終了し、かつ次にSKPオーダーセットが挿入されていない場合は、LFSR初期化信号処理中S2に遷移する。また、LFSR初期化信号処理中S2において初期化信号処理が終了し、かつ未だトレーニング中である場合は、TSnオーダーセット処理中S3に遷移する。また、SKPオーダーセット処理中S4にてSKPオーダー処理が終了した場合もLFSR初期化信号処理中S2に遷移する。そして、LFSR初期化信号処理中S2において、初期化信号処理が終了し、トレーニング終了の信号が入力されるとCOMシンボル処理中S1に遷移する。
次に、COMシンボル処理回路131、TSnオーダーセット処理回路132、SKPオーダーセット処理回路133、LFSR初期化信号処理回路134の詳細について説明する。ここで、COMシンボル処理回路131は、実施の形態1における図5と同様の構成とすることができる。よって、ここでは、TSnオーダーセット処理回路132、SKPオーダーセット処理回路133、LFSR初期化信号処理回路134の具体例について説明する。図16乃至18は、それぞれTSnオーダーセット処理回路132、SKPオーダーセット処理回路133、及びLFSR初期化信号処理回路134を示す回路図である。
先ず、TSnオーダーセット処理回路132は、図16に示すように、現在のステートがTSnオーダーセット処理中であるか否かを判断する比較器321、加算器322、多ビットAND回路323、F/F324、及びF/F324の出力がM−1か否かを判断する比較器325を有する。加算器322、多ビットAND回路323、及びF/F324からTSnカウンタが構成される。
このように構成されたTSnオーダーセット処理回路132は、ステートがTSnオーダー処理中である間は比較器321から1が出力され、それをカウンタがカウントアップしていき、M−1までカウントし、F/F324の出力、すなわちカウント値がM−1になった時点でTSn処理終了信号137を出力する。
次に、SKPオーダーセット処理回路133は、図17に示すように、現在のステートがSKPオーダーセット処理中であるか否かを判断する比較器331、加算器332、多ビットAND回路333、F/F334、減算器336、及びF/F334の出力がK−1か否かを判断する比較器325を有する。加算器332、多ビットAND回路333、及びF/F334からSKPカウンタが構成される。
このように構成されたSKPオーダーセット処理回路133においては、SKP情報信号(K)が減算器336で減算されてK−1とされる。そして、ステートがSKPオーダー処理中である間は比較器331から1が出力され、それをカウンタがカウントアップしていき、K−1までカウントし、F/F334の出力、すなわちカウント値がK−1になった時点でSKP処理終了信号137を出力する。
最後に、LFSR初期化信号処理回路134は、図18に示すように、8B/10Bデコードデータ11が入力され、この8B/10Bデコードデータ11がCOMシンボルであるか否かを判断する比較器341と、AND回路342と、フリップフロップF/F343と、OR回路344と、ステートがLFSR初期化信号処理中であるか否かを判断し、LFSRを初期化するための信号を出力する比較器345と、加算器346と、多ビットAND回路347と、F/F348と、初期化カウンタのカウンタ値がC−1であるか否かを判断し、初期化信号処理終了信号139を出力する比較器349とを有する。加算器346、多ビットAND回路347及びF/F348より、0からC−1までをカウントアップする初期化カウンタが構成される。
8B/10Bデコードデータ11からCOMシンボルが入力されると比較器321より1が出力される。これにより、OR344から1が出力され、LFSR初期化信号12が出力される。すなわち、COMシンボルが検出される間は、LFSR初期化信号12が出力されることとなる。また、LFSR初期化信号処理中であれば、比較器345から1が出力され、AND922に入力される。比較器349は、F/F348の値(カウント値)がC−1となるまで0を出力し、これが反転されてAND342に入力される。したがって、C個目のCOMシンボルが検出されるまで(本実施の形態においては、0からカウントしているのでカウント値がC−1となるまで)AND342の出力は1、F/F343の出力も1となり、OR344に入力される。すなわち、COMシンボルが検出されなくても、COMシンボルのカウント値がC−1となるまでは、LFSR初期化信号12が出力される。
このように構成されたLFSR初期化信号処理回路134は、初期化カウンタを繰り返しカウントし、8B/10Bデコードデータ11に含まれるCOMシンボルを検出し、COMシンボルを検出している間又はCOMシンボルを検出してからZ個目のシンボルが検出されるまで、LFSR初期化信号12が出力される(LFSR初期化信号12が1となる)。
つまり、高速シリアル通信の規格及び受信状態によって決定される、シンボル又はデータの数をカウントし、このカウント値に基づき、TSnオーダーセットに含まれる最終のCOMシンボルがデスクランブル回路10に入力されるタイミング(第2の初期化タイミング)で少なくともLFSRを初期化する初期化信号12を生成する。なお、図18にて説明したように、LFSR初期化信号処理回路134は、COMシンボル処理以降であって、トレーニング中の間は、COMシンボルが受信される期間、常にLFSR初期化信号12を1に設定するものとして説明する。
ここで、本例においては、TSnオーダーセット内のデータ数M及びTSnオーダーセット内のCOMシンボル数Cは規格により決定される数であり、SKPオーダーセット内のSKPシンボルの個数Kは、受信状態により決定される数である。
次に、本実施の形態におけるLFSR初期化回路13の動作について説明する。図19はLFSR初期化回路13の動作を示すフローチャート、図20はTSnオーダーセット処理を示すフローチャート、図21はSKPオーダーセット処理を示すフローチャート、図22はLFSR初期化信号処理を示すフローチャートである。
データ受信装置は、高速通信におけるトレーニング中、複数のTSnオーダーセットを受信することになる。LFSR初期化回路13はステップS11〜12で1つめの正常なTSnオーダーセットを受信した後(C個のCOMシンボルを正常に受信できた後)、TSnオーダーセットを受信している限り、TSnオーダーセット処理(ステップS13)、SKPオーダーセット処理(ステップS14)、LFSR初期化信号処理(ステップS15)を繰り返す。
正常なTSnオーダーセットの受信は、COMシンボル処理(ステップS11)でTSnオーダーセットを構成するCOMシンボルを連続で何回受信したかを検出し、ステップS12でCOMシンボルを連続で規定数(C)を受信したことで判断する。連続してCOMシンボルをC回受信していない場合は、各信号をクリアして(ステップS20)、処理を終了する。USB3.0の場合、Cは4である。
ステップS12で正常なTSnオーダーセットを受信したと判断後、LFSR初期化信号の生成を以下の通り行う。先ず、COMシンボル以外のTSnオーダーセットの処理(ステップS13)を行い、続いてTSnオーダーセット間のSKPオーダーセットの処理(ステップS14)を行い、続いてLFSR初期化信号の処理(ステップS15)を行う。
ステップS11でCOMシンボル4個を受信できなかった場合(ステップS12:No)本フローを終了する。この場合は、再度COMシンボル処理を実施することになる。
最後にトレーニングの完了判定を行う。判定にはLFSR初期化回路外のトレーニングを制御する既存回路のステートマシンなどから生成したトレーニング中を示す信号を用いてもよいし、後述のLFSR初期化信号処理で生成されるLFSR初期化信号12を用いてもよい。完了していない場合、ステップS13のTSnオーダーセット処理に戻り、完了している場合、本フローを終了する(ステップS16)。LFSR初期化信号12、及びLFSR初期化回路13の内部信号は、図19のステップS18でトレーニング完了を判定した後、その条件が成立している、成立していないにかかわらず、全てクリアされる(ステップS19、S20)。
ここで、ステップS11のCOMシンボルの処理は、図8に示す実施の形態1と同様である。高速通信におけるトレーニングはC個のCOMシンボルとM個のデータシンボルで構成されるTSnオーダーセットを複数個送受信して行われる。ステップS11ではそのトレーニング中で、初めて正常にCOMシンボル4個有するTSnオーダーセットを探す。つまり、最初のTSnオーダーセット内のCOMシンボルが1つでも破損していた場合は、次のTSnオーダーセットのCOMシンボルをカウントする。こうして、正常にCOMシンボルをC個検出するとCOMシンボル処理が終了する。この場合、ステップS12でYesとなるため、TSnオーダーセット処理に進む。
次に、TSnオーダーセットの処理について説明する。図20に示すように、TSnオーダーセットはC個のCOMシンボルとM個のCOMシンボル以外のシンボルで構成される。本フローではCOMシンボル以外のシンボル数をカウントし、TSnオーダーセットの終了を判定する。
TSnオーダーセットを構成するCOMシンボル以外のデータシンボル数をMとする。USB3.0の場合、Mは12である。TSnカウンタはTSnオーダーセット受信中に受信したシンボル数を示す。カウント値は0から開始されるので、TSnカウンタは、M−1までカウントすることになる。
ステップS151でシンボルを受信した後、ステップS152でTSnオーダーセット処理回路132内にあるTSnカウンタをカウントアップする。ステップS153でTSnカウンタがM−1となった場合、TSnオーダーセットを全て受信したと認識し、終了する。TSnカウンタの値がM−1以外の場合、TSnカウンタをカウントアップして(ステップS152)、ステップS151のシンボル受信に戻る。こうして、TSnオーダーセット処理では、シンボル数をM−1カウントする。なお、図16にて説明したように、TSnオーダーセット処理中のステートであるか否かを判断し、TSnオーダーセット処理中のステートの期間をクロック等を使用してカウントアップするようにしてもよい。
次に、ステップS16のSKPオーダーセットの処理について説明する。図21に示すように、TSnオーダーセット間に、タイミング調整用としてSKPオーダーセットが挿入される場合がある。本フローは、SKPオーダーセットの数をカウントし、次のTSnオーダーセットの開始位置を特定する。SKPオーダーセット処理回路133内のSKPカウンタはSKPオーダーセット受信中に受信したシンボル数をカウントする。
SKPオーダーセット処理回路133は、エラスティックバッファ回路7により挿入されたSKPオーダーセットのシンボル数Kを入手する。SKPオーダーセットが挿入されていない場合、Kは0となる。なお、カウンタは0からカウントアップするため、K−1までカウントアップすることになる。
先ず、SKPオーダーセットが挿入されているかどうかを判定する(ステップS161)。(シンボル数K=0で)SKPオーダーセットがなかったと判断した場合、フローを終了する(ステップS161:No)。(シンボル数K>0で)SKPオーダーセットがあったと判断した場合、SKPオーダーセットの処理を行う。すなわち、シンボルを受信した後(ステップS162)、SKPオーダーセット処理回路133内にあるSKPカウンタのカウント値がK−1ではない場合(ステップS163:No)、当該カウンタをカウントアップする(ステップS164)。ステップS163でSKPカウンタがK−1となった場合、SKPオーダーセットを全て受信したと認識し、処理を終了する。なお、図17にて説明したように、SKPオーダーセット処理中のステートであるか否かを判断し、SKPオーダーセット処理中のステートの期間をカウントアップするようにしてもよい。
次に、ステップS15のLFSR初期化信号の処理フローを説明する。LFSR初期化信号処理では、次のTSnオーダーセットの少なくとも最後のCOMシンボル位置でLFSRを初期化するためのLFSR初期化信号を生成する。本実施の形態においては、COMシンボルを受信する4シンボルの間、LFSR初期化信号12を1に設定する。CはTSnオーダーセットを構成するCOMシンボル数であり、USB3.0の場合、Cは4である。LFSR初期化信号処理回路134の初期化カウンタは次のTSnオーダーセットのCOMシンボル受信中に受信したシンボル数をカウントする。カウント値は0から開始するので、C−1までカウントする。
先ず、図22に示すように、ステップS171で受信したシンボルがCOMシンボルであれば(ステップS172:Yes)、ステップS173でLFSR初期化信号処理回路134からLFSR初期化信号12を1にセットして出力する。
次に、初期化カウンタの値がC−1でなければ(ステップS174:No)、初期化カウンタをカウントアップしてステップS171のシンボル受信に戻り(ステップS175)、初期化カウンタの値がC−1であれば(ステップS175:Yes)、処理を終了する。
図23は図14に示す送信側のスクランブル回路と受信側のデスクランブル回路のタイミングチャートである。
図23(a)のデータは送信側であるスクランブル回路1の入力データ、LFSRはスクランブル回路1の内部信号(スクランブラのある状態を示す)のタイミングチャートである。
図23(b)のデータは受信側であるデスクランブル回路10の入力データ(8B/10Bデコードデータ11)、LFSRはデスクランブル回路10の内部信号(デスクランブラのある状態を示す)、LFSR初期化信号12はLFSR初期化回路13にて生成されデスクランブラをリセットするための信号である。
図23では、図12に示す送信側のTx4から伝送路を介して送信されたTSnオーダーセットのうち、図12の示す受信側のRxにおいて最終のTSnオーダーセット(2)の最後COMシンボルが破損ししている場合を示している。
図23(b)のタイミングで、LFSR初期化回路13が図8、図19乃至図22のフローチャートに従って生成したLFSR初期化信号12は、LFSR初期化信号が1の場合、8B/10Bデコードデータ11のシンボルの種類に関わらず、LFSRを初期化する。なお、本例では、COMシンボルが4回連続して入力される。少なくとも、4個目のCOMシンボルをデスクランブル回路10に入力するタイミング(初期化最終タイミングT1)でLFSR初期化信号12を1にセットすればよい。
本実施の形態においては、トレーニング用データセットを構成するTSnオーダーセットに含まれる複数のLFSR初期化シンボル(COMシンボル)のうち、最後のLFSR初期化シンボルが破損した場合であっても、受信側のデスクランブル処理のLFSR動作と送信側のスクランブル処理のLFSR動作の対応をとり、以降のデータも正常にデコードし受信を可能にすることで、トレーニングを再実行せず接続を確立させることができる。
その理由は、次の通りである。すなわち、先ず、図14に示すLFSR初期化回路13の動作において、COMシンボル処理(図8及び図19のステップS11)で初めの正常なTSnオーダーセットを検出する。そして、TSnオーダーセット処理(図20)とSKPオーダーセット処理(図21)とLFSR初期化信号の処理(図22)から、以降の接続確立用データセットに含まれるLFSR初期化シンボルの位置を特定してLFSR初期化信号12を生成する。そして、図23示すように、LFSR初期化信号12を用いることで、8B/10Bデコードデータ11のシンボルの種類に関わらず、LFSRを初期化する。このことにより、最後のCOMシンボルが破損した場合であっても、デスクランブル回路10のLFSRがリセットされる。よって、送信側のスクランブル回路のLFSRと受信側のデスクランブル回路10のLFSRの対応がとれ、以降に続くシンボルも正常にデコードし受信を可能にするためである。
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。例えば、上述の実施の形態においては、LFSR初期化回路9又はLFSR初期化回路13に含まれる各カウンタは、図2及び図13に示すように、排他的に動作するため共有化してもよい。
また、上述の実施の形態では、ハードウェアの構成として説明したが、これに限定されるものではなく、任意の処理を、CPU(Central Processing Unit)にコンピュータプログラムを実行させることにより実現することも可能である。この場合、コンピュータプログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、CD−ROM(Read Only Memory)、CD−R、CD−R/W、半導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(random access memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
1 スクランブル回路
2 8B/10Bエンコード回路
3 P/S変換回路
6 S/P変換回路
7 エラスティックバッファ回路
8 8B/10デコード回路
9 LFSR初期化回路
10 デスクランブル回路
11 8B/10Bデコードデータ
12 LFSR初期化信号
13 LFSR初期化回路
14 SKP情報信号
T1 初期化最終タイミング
91 COMシンボル処理回路
92 LFSR初期化信号処理回路
93 ステートマシン
131 COMシンボル処理回路
132 TSnオーダーセット処理回路
133 SKPオーダーセット処理回路
134 LFSR初期化信号処理回路
135 ステートマシン
S1 COMシンボル処理中
S2 LFSR初期化信号処理中
S3 TSnオーダーセット処理中
S4 SKPオーダーセット処理中

Claims (19)

  1. スクランブルされたデータをシリアル通信により受信する受信装置であって、
    初期化信号を生成する初期化信号生成部と、
    前記初期化信号により初期化されるデスクランブラにより受信データをデスクランブルするデスクランブラとを有し、
    前記受信データは、前記シリアル通信の接続を確立するための、1以上の接続確立用データセットを含むトレーニング用データセットを有し、
    前記接続確立用データセットは、1以上の初期化シンボルと1以上の初期化シンボル以外のデータとからなるものであって、
    前記初期化信号生成部は、前記トレーニング用データセットに含まれる最終の前記接続確立用データセットを構成する前記初期化シンボルのうち少なくとも最終の前記初期化シンボルが前記デスクランブラに入力される初期化最終タイミングで前記デスクランブラを初期化し、
    前記初期化信号生成部は、前記シリアル通信の規格によって決定される、前記接続確立用データセットに含まれるシンボル又はデータ数に応じた数をカウントすることで、前記初期化最終タイミングを検出し、当該検出結果に基づき前記初期化信号を生成する前記初期化信号を生成する受信装置。
  2. スクランブルされたデータをシリアル通信により受信する受信装置であって、
    初期化信号を生成する初期化信号生成部と、
    前記初期化信号により初期化されるデスクランブラにより受信データをデスクランブルするデスクランブラとを有し、
    前記受信データは、前記シリアル通信の接続を確立するための、1以上の接続確立用データセットを含むトレーニング用データセットを有し、
    前記接続確立用データセットは、1以上の初期化シンボルと1以上の初期化シンボル以外のデータとからなるものであって、
    前記初期化信号生成部は、前記トレーニング用データセットに含まれる最終の前記接続確立用データセットを構成する前記初期化シンボルのうち少なくとも最終の前記初期化シンボルが前記デスクランブラに入力される初期化最終タイミングで前記デスクランブラを初期化する前記初期化信号を生成し、
    前記初期化信号生成部は、前記シリアル通信の規格及び受信状態によって決定される、前記接続確立用データセットに含まれるシンボル又はデータの数をカウントすることで、前記初期化最終タイミングを検出し、当該検出結果に基づき前記初期化信号を生成する受信装置。
  3. 前記トレーニング用データセットは、さらにタイミング調整用データセットを有し、
    前記シリアル通信の規格によって決定される、前記接続確立用データセットに含まれるシンボル又はデータ数に応じた数は、当該接続確立用データセットを構成する初期化シンボルの数及び初期化シンボル以外のデータの数、並びに前記タイミング調整用データセットを構成するシンボルの数の共通因数Z(Zは2以上の整数)である、請求項記載の受信装置。
  4. 前記初期化信号生成部は、前記Z回を繰り返しカウントしつつ前記トレーニング用データセットに含まれる初期化シンボルを検出し、当該検出した初期化シンボルがZ個目のシンボルである場合はそのタイミングで、Z個目未満である場合はその後に最初にZ個目のシンボルを受信するタイミングであって所定回数の第1の初期化タイミングで少なくとも前記デスクランブラを初期化する前記初期化信号を生成する、請求項3記載の受信装置
  5. 前記初期化信号生成部は、
    前記最終の接続確立用データセット以前の接続確立用データセットに含まれるものであって前記シリアル通信の規格により定められた数の初期化シンボルを検出する初期化シンボル処理部と、
    初期化シンボル処理部が前記規格により定められた数の初期化シンボルを検出した後、前記共通因数Zを繰り返しカウントするカウンタ及び前記初期化シンボルを検出する検出部とを有し、当該カウント結果及び検出結果に基づき、第1の初期化タイミングで前記デスクランブラを初期化する前記初期化信号を生成する初期化信号処理部とを有する、請求項4記載の受信装置。
  6. 前記トレーニング用データセットは、さらにタイミング調整用データセットを有し、
    前記シリアル通信の規格及び受信状態によって決定される、前記接続確立用データセットに含まれるシンボル又はデータの数は、当該接続確立用データセットを構成する初期化シンボルの数及び初期化シンボル以外のデータの数、並びに前記タイミング調整用データセットを構成するシンボルの数である、請求項記載の受信装置。
  7. 前記初期化信号生成部は、前記トレーニング用データセットを受信し、最初に正常に受信できた初期化シンボルの数、前記接続確立用データセットを構成する初期化シンボル以外のデータの数、前記タイミング調整用データセットを構成するシンボルの数、並びに前記接続確立用データセットを構成する初期化シンボルの数をそれぞれカウントする第1乃至第4のカウンタを有する、請求項6記載の受信装置。
  8. 受信データの送信側とのタイミングを調整するエラスティックバッファを有し、
    前記接続確立用データセットを構成する初期化シンボルの数C(Cは1以上の整数)及び初期化シンボル以外のデータの数M(Mは1以上の整数)は前記シリアル通信の規格により定められる数であり、
    前記タイミング調整用データセットを構成するシンボルの数K(Kは0以上の整数)は、前記エラスティックバッファより通知される値である、請求項7記載の受信装置。
  9. 前記初期化信号生成部は、
    前記最終の接続確立用データセット以前の接続確立用データセットに含まれるものであって前記シリアル通信の規格により定められた数Cの初期化シンボルを検出する初期化シンボル処理部と、
    前記初期化シンボル処理部が前記定められた数Cの初期化シンボルを検出した後、前記接続確立用データセットに含まれる前記初期化シンボル以外のデータの数Mをカウントする接続確立用データセット処理部と、
    前記接続確立用データセット処理部のカウント終了後に、前記タイミング調整用データセットに含まれるシンボル数Kをカウントするタイミング調整用データセット処理部と、
    前記タイミング調整用データセット処理部のカウント終了後に、カウント数Cをカウントし、少なくとも最終の前記初期化シンボルが前記デスクランブラに入力されるタイミングである第2の初期化タイミングで前記デスクランブラを初期化する前記初期化信号を生成する初期化信号処理部と、を有し、
    前記初期化シンボル処理部の初期化シンボル検出後、前記トレーニング用データセットの受信が終了するまで、前記接続確立用データセット処理部による前記初期化シンボル以外のデータの数Mをカウント処理、前記タイミング調整用データセット処理部によるシンボル数Kのカウント処理、前記初期化信号処理部によるカウント数Cのカウント及び初期化信号の生成処理を繰り返す、請求項8記載の受信装置。
  10. 前記初期化信号生成部は、前記最終の接続確立用データセット以前の接続確立用データセットに含まれるものであって前記シリアル通信の規格により定められた数の初期化シンボルを検出した後、前記カウントを開始することで前記初期化最終タイミングを検出する、請求項1乃至9のいずれか1項記載の受信装置。
  11. 前記初期化信号処理部は、前記シリアル通信の規格により定められた数の初期化シンボルを検出した後であって、前記トレーニング用データセットの受信が終了するまで、前記接続確立用データセットに初期化シンボルが含まれる期間、前記デスクランブラを初期化する前記初期化信号を生成する、請求項5又は9記載の受信装置。
  12. スクランブルされたデータをシリアル通信により受信する受信方法であって、
    受信データは、前記シリアル通信の接続を確立するための、1以上の接続確立用データセットを含むトレーニング用データセットを有し、
    前記接続確立用データセットは、1以上の初期化シンボルと1以上の初期化シンボル以外のデータとからなるものであって、
    前記トレーニング用データセットに含まれる最終の前記接続確立用データセットを構成する前記初期化シンボルのうち少なくとも最終の前記初期化シンボルがデスクランブラに入力される初期化最終タイミングで当該デスクランブラを初期化する初期化信号を生成し、
    前記初期化信号により初期化されるデスクランブラにより受信データをデスクランブルし、
    前記初期化信号の生成では、前記シリアル通信の規格によって決定される、前記接続確立用データセットに含まれるシンボル又はデータ数に応じた数をカウントすることで、前記初期化最終タイミングを検出し、当該検出結果に基づき前記初期化信号を生成する受信方法。
  13. スクランブルされたデータをシリアル通信により受信する受信方法であって、
    受信データは、前記シリアル通信の接続を確立するための、1以上の接続確立用データセットを含むトレーニング用データセットを有し、
    前記接続確立用データセットは、1以上の初期化シンボルと1以上の初期化シンボル以外のデータとからなるものであって、
    前記トレーニング用データセットに含まれる最終の前記接続確立用データセットを構成する前記初期化シンボルのうち少なくとも最終の前記初期化シンボルがデスクランブラに入力される初期化最終タイミングで当該デスクランブラを初期化する初期化信号を生成し、
    前記初期化信号により初期化されるデスクランブラにより受信データをデスクランブルし、
    前記初期化信号の生成では、前記シリアル通信の規格及び受信状態によって決定される、前記接続確立用データセットに含まれるシンボル又はデータの数をカウントすることで、前記初期化最終タイミングを検出し、当該検出結果に基づき前記初期化信号を生成する受信方法。
  14. 前記トレーニング用データセットは、さらにタイミング調整用データセットを有し、
    前記シリアル通信の規格によって決定される、前記接続確立用データセットに含まれるシンボル又はデータ数に応じた数は、当該接続確立用データセットを構成する初期化シンボルの数及び初期化シンボル以外のデータの数、並びに前記タイミング調整用データセットを構成するシンボルの数の共通因数Z(Zは2以上の整数)である、請求項12記載の受信方法。
  15. 前記トレーニング用データセットは、さらにタイミング調整用データセットを有し、
    前記シリアル通信の規格及び受信状態によって決定される、前記接続確立用データセットに含まれるシンボル又はデータの数は、当該接続確立用データセットを構成する初期化シンボルの数及び初期化シンボル以外のデータの数、並びに前記タイミング調整用データセットを構成するシンボルの数である、請求項13記載の受信方法。
  16. 前記初期化信号の生成では、
    前記最終の接続確立用データセット以前の接続確立用データセットに含まれるものであって前記シリアル通信の規格により定められた数Cの初期化シンボルを検出し、
    前記定められた数Cの初期化シンボルを検出した後、前記接続確立用データセットに含まれる前記初期化シンボル以外のデータの数Mをカウントし、
    前記データの数Mのカウント終了後に、前記タイミング調整用データセットに含まれるシンボル数Kをカウントし、
    前記シンボル数Kのカウント終了後に、カウント数Cをカウントし、少なくとも最終の前記初期化シンボルが前記デスクランブラに入力されるタイミングである第2の初期化タイミングで前記デスクランブラを初期化する前記初期化信号を生成するものであって、
    前記定められた数Cの初期化シンボルの検出後、前記トレーニング用データセットの受信が終了するまで、前記初期化シンボル以外のデータ数Mをカウント処理、シンボル数Kのカウント処理、カウント数Cのカウント及び初期化信号の生成処理を繰り返す、請求項15記載の受信方法。
  17. 前記初期化信号の生成では、前記最終の接続確立用データセット以前の接続確立用データセットに含まれるものであって前記シリアル通信の規格により定められた数の初期化シンボルを検出した後、前記カウントを開始することで前記初期化最終タイミングを検出する、請求項12乃至16のいずれか1項記載の受信方法。
  18. スクランブルされたデータをシリアル通信により受信する処理をコンピュータに実行させるためのプログラムであって、
    前記データは、前記シリアル通信の接続を確立するための、1以上の接続確立用データセットを含むトレーニング用データセットを有し、
    前記接続確立用データセットは、1以上の初期化シンボルと1以上の初期化シンボル以外のデータとからなるものであって、
    前記コンピュータに、
    前記トレーニング用データセットに含まれる最終の前記接続確立用データセットを構成する前記初期化シンボルのうち少なくとも最終の前記初期化シンボルがデスクランブラに入力される初期化最終タイミングで当該デスクランブラを初期化する初期化信号を生成し、
    前記初期化信号により初期化されるデスクランブラにより受信データをデスクランブルし、
    前記シリアル通信の規格によって決定される、前記接続確立用データセットに含まれるシンボル又はデータ数に応じた数をカウントすることで、前記初期化最終タイミングを検出し、当該検出結果に基づき前記初期化信号を生成する処理を実行させるプログラム。
  19. スクランブルされたデータをシリアル通信により受信する処理をコンピュータに実行させるためのプログラムであって、
    受信データは、前記シリアル通信の接続を確立するための、1以上の接続確立用データセットを含むトレーニング用データセットを有し、
    前記接続確立用データセットは、1以上の初期化シンボルと1以上の初期化シンボル以外のデータとからなるものであって、
    前記コンピュータに、
    前記トレーニング用データセットに含まれる最終の前記接続確立用データセットを構成する前記初期化シンボルのうち少なくとも最終の前記初期化シンボルがデスクランブラに入力される初期化最終タイミングで当該デスクランブラを初期化する初期化信号を生成し、
    前記初期化信号により初期化されるデスクランブラにより受信データをデスクランブルし、
    前記シリアル通信の規格及び受信状態によって決定される、前記接続確立用データセットに含まれるシンボル又はデータの数をカウントすることで、前記初期化最終タイミングを検出し、当該検出結果に基づき前記初期化信号を生成する処理を実行させるプログラム。
JP2011037503A 2011-02-23 2011-02-23 データ受信装置、データ受信方法及びプログラム Active JP5595303B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011037503A JP5595303B2 (ja) 2011-02-23 2011-02-23 データ受信装置、データ受信方法及びプログラム
US13/372,020 US8737625B2 (en) 2011-02-23 2012-02-13 Data receiving apparatus, data receiving method, and non-transitory computer readable medium storing program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011037503A JP5595303B2 (ja) 2011-02-23 2011-02-23 データ受信装置、データ受信方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2012175568A JP2012175568A (ja) 2012-09-10
JP5595303B2 true JP5595303B2 (ja) 2014-09-24

Family

ID=46652752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011037503A Active JP5595303B2 (ja) 2011-02-23 2011-02-23 データ受信装置、データ受信方法及びプログラム

Country Status (2)

Country Link
US (1) US8737625B2 (ja)
JP (1) JP5595303B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8452908B2 (en) * 2009-12-29 2013-05-28 Juniper Networks, Inc. Low latency serial memory interface
US8750176B2 (en) 2010-12-22 2014-06-10 Apple Inc. Methods and apparatus for the intelligent association of control symbols
US8897398B2 (en) 2012-01-27 2014-11-25 Apple Inc. Methods and apparatus for error rate estimation
US9838226B2 (en) 2012-01-27 2017-12-05 Apple Inc. Methods and apparatus for the intelligent scrambling of control symbols
US9450790B2 (en) 2013-01-31 2016-09-20 Apple Inc. Methods and apparatus for enabling and disabling scrambling of control symbols
US9210010B2 (en) 2013-03-15 2015-12-08 Apple, Inc. Methods and apparatus for scrambling symbols over multi-lane serial interfaces
US8917194B2 (en) 2013-03-15 2014-12-23 Apple, Inc. Methods and apparatus for context based line coding
US9497020B1 (en) 2015-05-26 2016-11-15 International Business Machines Corporation Initializing a descrambler
US9515813B1 (en) 2015-05-26 2016-12-06 International Business Machines Corporation Initializing a descrambler
US11006392B2 (en) * 2018-05-31 2021-05-11 Marvell Asia Pte, Ltd. Methods and apparatus for descrambling received uplink transmissions

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4407910B2 (ja) * 2004-03-16 2010-02-03 川崎マイクロエレクトロニクス株式会社 データ受信装置
KR20060081522A (ko) * 2005-01-10 2006-07-13 삼성전자주식회사 피씨아이 익스프레스의 바이트 스큐 보상방법 및 이를위한 피씨아이 익스프레스 물리 계층 수신기
US8867683B2 (en) * 2006-01-27 2014-10-21 Ati Technologies Ulc Receiver and method for synchronizing and aligning serial streams
JP4917901B2 (ja) * 2007-01-15 2012-04-18 川崎マイクロエレクトロニクス株式会社 受信装置
US7899111B2 (en) * 2007-08-07 2011-03-01 Intel Corporation Link interface technique including data indicator symbols
US7958404B2 (en) * 2009-03-31 2011-06-07 Intel Corporation Enabling resynchronization of a logic analyzer
JP5266164B2 (ja) * 2009-08-25 2013-08-21 ルネサスエレクトロニクス株式会社 データ受信装置
JP5426326B2 (ja) * 2009-11-09 2014-02-26 ルネサスエレクトロニクス株式会社 データ受信装置、データ受信方法、及びプログラム
US8804960B2 (en) * 2010-02-22 2014-08-12 International Business Machines Corporation Implementing known scrambling relationship among multiple serial links

Also Published As

Publication number Publication date
US20120213374A1 (en) 2012-08-23
US8737625B2 (en) 2014-05-27
JP2012175568A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
JP5595303B2 (ja) データ受信装置、データ受信方法及びプログラム
JP5426326B2 (ja) データ受信装置、データ受信方法、及びプログラム
CN107749782B (zh) 对控制符号进行智能加扰的方法和装置
JP5266164B2 (ja) データ受信装置
JP2015170985A (ja) 誤り検出装置、誤り検出方法、および誤り検出プログラム
US9565014B2 (en) Initializing a descrambler
WO2019237625A1 (zh) 解扰方法、设备及可读存储介质
US9762383B2 (en) Serial transmission having a low level EMI
US10922054B2 (en) Apparatus and method
US20160313399A1 (en) Interface chip and built-in self-test method therefor
JP4407910B2 (ja) データ受信装置
RU2485683C1 (ru) Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода
US9548857B2 (en) Initializing a descrambler
KR20150091915A (ko) 송신 데이터 오류를 복구하도록 작동하는 인터페이스 회로
US10705906B2 (en) Apparatus and control method thereof
KR20120112630A (ko) 통신 네트워크 내의 수신기에서 심볼 결정 역치를 조정하는 방법 및 장치
JP6601282B2 (ja) データ転送装置、データ転送システム、及びデータ転送システムの制御方法
TWI684333B (zh) 傳送裝置、接收裝置及通信系統
JP2008160500A (ja) データ転送装置及びデータ転送方法
KR20170099230A (ko) 데이터 동기화 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140805

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5595303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350