KR20120112630A

KR20120112630A - 통신 네트워크 내의 수신기에서 심볼 결정 역치를 조정하는 방법 및 장치

Info

Publication number: KR20120112630A
Application number: KR1020127019328A
Authority: KR
Inventors: 조나단 데이비; 왕-신 펑
Original assignee: 에릭슨 엘지 주식회사; 노오텔 네트웍스 리미티드
Priority date: 2010-01-20
Filing date: 2011-01-20
Publication date: 2012-10-11
Also published as: CA2787531A1; CN102939721B; BR112012017981A2; US20110176638A1; US8948313B2; CN102939721A; EP2526627A4; CA2787531C; EP2526627A1; WO2011088555A1; RU2552382C2; JP2013517712A; KR101710744B1; RU2012134705A; JP5632487B2

Abstract

통신 네트워크 내의 수신기에서 심볼 결정 역치를 조정하기 위한 방법 및 장치는 수신기가 송신기에 의해 송신된 심볼들을 더 정확하게 수신하도록 적응되게 한다. 일 실시예에서, 수신된 비트 임밸런스는 수신된 신호의 에러 컴포넌트가 더 많은 1들을 포함하고 있는지 또는 더 많은 0들을 포함하고 있는지 결정하기 위해, 에러 정정 전에 그리고 에러 정정 후에 수신기에 의해 검출된다. 송신기가 송신 전에 신호를 스크램블하면, 수신기 또한 에러 정정 후에 그리고 0들 또는 1들의 수를 카운트하기 전에 신호를 스크램블할 것이다. 송신된 1들 또는 0들의 수와 수신된 1들 또는 0들의 수 사이의 임의의 임밸런스는 수신기가 인입 신호를 해석하는 방식을 미세 튜닝하도록 검출기에 의해 사용되는 역치 값들을 조정하기 위한 피드백으로서 사용된다.

Description

통신 네트워크 내의 수신기에서 심볼 결정 역치를 조정하는 방법 및 장치{METHOD AND APPARATUS FOR ADJUSTING A SYMBOL DECISION THRESHOLD AT A RECEIVER IN A COMMUNICATION NETWORK}

본 발명은 통신 네트워크에 관한 것으로, 더 구체적으로는 통신 네트워크 내의 수신기에서 심볼 결정 역치를 조정하는 방법 및 장치에 관한 것이다.

데이터 통신 네트워크는 서로 결합되고 서로에게 데이터를 전달하도록 구성되는 다양한 라우터들 및 스위치들을 포함할 수 있다. 이들 디바이스들을 여기서는 "네트워크 요소"라고 할 것이다. 네트워크 요소들 사이에서 하나 이상의 통신 링크들을 이용하여 네트워크 요소들 사이에서 인터넷 프로토콜 패킷들, 이더넷 프레임들, 데이터 셀들, 세그먼트들, 또는 데이터의 비트/바이트의 다른 논리 연관들 등의 프로토콜 데이터 유닛들을 전달함으로써 데이터가 데이터 통신 네트워크를 통해 전달된다. 특정 프로토콜 데이터 유닛은, 그것의 소스와 수신지 사이에서 네트워크를 통해 이동하므로, 다수의 네트워크 요소들에 의해 그리고 다수의 통신 링크들을 통해 처리될 수 있다.

통신 네트워크 상의 다양한 네트워크 요소들은 프로토콜이라고 통칭하는 미리 규정된 규칙들의 세트들을 이용하여 서로 통신한다. 네트워크 요소들 사이에서 전송하기 위해 신호들이 어떻게 형성되어야 하는지, 프로토콜 데이터 유닛들이 다양한 형태들 중 어떤 형태로 보여져야 하는지, 프로토콜 데이터 유닛들이 네트워크 요소들에 의해 네트워크를 통해 어떻게 처리 또는 라우팅되어야 하는지, 그리고 네트워크 요소들 사이에서 라우팅 정보와 같은 정보가 어떻게 교환되어야 하는지 등의 통신의 상이한 형태들을 통제하는 데에 상이한 프로토콜들을 이용한다.

디지털 통신 네트워크 내의 물리 층에서, 네트워크 요소들은 0 또는 1을 표현하는 바이너리 신호들을 송수신한다. 신호들을 전달하는 데에 이용하는 물리 매체의 타입에 따라 이것을 구현할 수 있는 몇가지 방법이 있다. 예컨대 도 1a에 도시한 바와 같이, 네트워크 요소들이 광섬유(14)를 통해 통신하는 경우, 송신기(10)는 레이저를 턴온 및 턴오프함으로써 바이너리 신호들을 송신할 수 있다. 도 1b에 도시한 바와 같이, 도전성 물리 매체(16)를 이용하는 경우, 바이너리 신호들은 도체 상의 전압을 조정함으로써 형성될 수 있다. 도 1c에 도시한 바와 같이, 네트워크 요소들이 무선 프로토콜을 이용하여 통신하는 경우, 바이너리 신호들은 네트워크 요소들이 서로 통신하는 데에 이용하는 캐리어 주파수(18) 상에 인코딩될 수 있다. 이용하는 특정 물리 매체와 상관없이, 송신기(10)는 수신기(12)가 수신할 일련의 0 및 1을 송신하여, 송신기가 수신기에 정보를 전달할 수 있다.

신호가 광섬유, 전기 케이블, 무선 캐리어 상에서 송신되는 경우, 송신 중에 신호가 왜곡될 가능성이 있다. 따라서, 수신기가 신호를 수신할 때, 수신 신호가 에러 컴포넌트를 포함할 가능성이 있다. 또한, 송신기가 신호 상에 데이터를 송신한 속도와 동일하게 수신기가 신호로부터 데이터를 판독할 수 있도록, 일반적으로 수신기와 송신기가 동일한 주파수로 동작할 필요가 있다. 송신기와 수신기를 동기화하는 데에 명시적 클로킹 신호를 이용하거나, 이와 달리, 수신기가 수신 파형으로부터 동기화 정보를 추출할 수 있다.

도 2는 송신기(10)와 수신기(12) 사이에서 광, 전기 또는 무선 물리 매체를 통해 데이터를 송신하는 데에 이용할 수 있는 예시적인 송신기/수신기 조합을 도시한다. 도 2에 도시한 예는 수신기로 하여금 송신 중에 유입된 에러를 정정하고 또한 수신 신호로부터 클로킹 신호를 추출할 수 있게 하도록 설계되어 있다.

구체적으로, 도 2에 도시한 바와 같이, 송신기(10)는 인코더(20)를 이용하여 송신할 신호를 인코딩할 것이다. 인코더는 수신기로 하여금 송신 중에 발생할 수 있는 에러가 없는 원 신호를 복원할 수 있게 할 정보가 신호에 추가되는 것을 허용한다. 리드-솔로몬(Reed-Solomon), 터보(Turbo), 및 BCH(Bose, Ray-Chaudhri, Hocquenghem) 인코딩 방식들을 포함하여, 이러한 타입의 몇가지 알려진 인코딩 방식들이 있다. 다른 인코딩 방식들도 존재할 수 있다. 예컨대, 리드-솔로몬 에러 정정은 송신될 데이터로부터 구성되는 다항식을 오버샘플링함으로써 동작할 수 있다. 그 다항식은 몇몇 지점에서 평가되며, 이들 값들은 신호 S로서 송신된다. 필요 이상으로 다항식을 샘플링하는 것은 다항식의 과다 결정을 초래한다. 수신기가 대부분의 지점들을 정확하게 수신하는 한, 수신기는 몇몇 불량 지점이 존재하여도 원 다항식을 복원할 수 있다. 이런 이유로, 수신기(12)는 인코더(20)에 의해 이용되는 원 다항식을 복원하는 데에 RS-8 에러 정정기(24)를 이용할 수 있고, 따라서 송신 중에 발생할 수 있었던 에러가 없는 다항식을 생성하는 데에 이용된 원 데이터를 재생성할 수 있다. 다른 에러 정정 기술들은 당업계에 알려진 바와 같이 송신 중에 발생할 수 있는 에러가 없는 원 데이터를 수신기에서 복원할 수 있게 하는 상이한 방법들을 이용할 수 있다.

도 2에 도시한 송신기/수신기 쌍은 또한 수신기가 물리 매체로부터 정보를 판독하기 위한 주파수를 알 수 있도록, 인입 신호로부터 클록 타이밍 정보를 검출하도록 구성된다. 수신기가 송신기와 동일한 주파수로 동작하지 않으면, 수신 신호에 원하지 않는 에러가 유입될 수 있다. 일반적으로 수신기는 송신기(10)에 의해 이용되는 송신 주파수에 로크(lock)하는 데에 위상 로크 루프(PLL)나 다른 유사 구조체를 이용할 것이다. PLL 및 다른 동기화 회로는 당업계에 잘 알려져 있으므로, 도면의 다른 부분의 불명료화를 피하기 위해서 도 2에는 실제 클록 추출 부분은 도시하지 않았다.

수신기가 입력 신호로부터 클로킹 주파수를 추출하는 것에 의존하는 시스템에서는, 수신기로 하여금 송신기와의 동기화를 잃어 버리게 할 수 있는 0의 긴 열이나 1의 긴 열을 입력 신호가 포함하지 않는 것이 중요하다. 구체적으로, 0 또는 1의 긴 열은 수신기에게는 도전성 와이어 상에서는 일정한 전압으로 또는 광섬유 상에서는 일정한 명/암 신호로 보일 것이다. 일정한 값은 PLL이 송신 주파수를 결정하는 데에 이용하는 것인 상태들 간의 천이(예컨대 고/저 전압 또는 온/오프 광)를 갖지 않는다. 따라서, 상태 천이가 없는 장기간은 PLL 또는 다른 동기화 회로에게 송신기가 이용하는 주파수에 관한 정보를 제공하지 않아, 수신기로 하여금 송신기와의 동기화를 잃어 버리게 할 수 있다.

따라서, 0들의 긴 시퀀스들 또는 1들의 긴 시퀀스들의 송신을 피하기 위하여, 송신기는 예를 들어 선형 피드백 시프트 레지스터(LFSR) 스크램블러(22)를 사용하여 출력 신호(S)를 스크램블하는 것이 일반적이다. 선형 피드백 시프트 레지스터는 그 입력 비트가 그 전의 상태의 선형 함수인 시프트 레지스터이다. 피보나치(Fibonacci) LFSR들 및 갈로아(Galois) LFSR들은 LFSR들의 두 가지 일반적인 구현들이다. LFSR들은 레지스터 내에 정해진 수의 위치들, 예를 들어 16개를 가질 수 있으며, 적절하게 설계된다면, 출력을 랜덤화하여 스크램블러로부터의 출력 f(S)가 모두 0들 또는 모두 1들의 긴 스트링들을 포함하지 않을 수 있도록 하기 위한 레지스터의 모든 가능한 값들을 통해 순환할 것이다. 도 2에 도시된 바와 같이, 수신기는 에러 정정기(24)를 사용하여 신호를 디코딩하기 전에 스크램블러로부터의 기여를 제거하기 위해 신호를 언스크램블하도록 동일한 스크램블러(22)를 사용할 것이다. 상기 언급한 바와 같이, 에러 정정기는 송신 중에 신호에서 발생할 수 있었던 에러들을 제거할 것이다.

송신기와 수신기 간의 송신 중에 신호의 훼손에 기여할 수 있는 다수의 에러의 소스들이 있다. 예를 들면, 신호들은 시간/거리에 따라 점점 약해질 수 있다. 유사하게, 수신기에 의해 수신된 신호가 송신기에 의해 의도된 데이터 출력에 부가하여 다른 컴포넌트들을 가질 수 있게 되도록 노이즈의 외부 소스들이 신호에 부가될 수 있다. 수신기는 신호를 감지하고 클럭 주파수에서 물리 매체 상의 신호가 0인지 또는 1인지 여부에 대하여 결정할 책임이 있다. 통상적으로, 수신기는 이 결정을 하기 위하여 역치를 사용할 것이다 - 만일 수신된 신호가 역치 이상이면 신호는 1로 해석되고, 반대로 수신된 신호가 역치 미만이면 신호는 0으로 해석된다. 만일 수신기가 이 프로세스를 정확히 구현하지 못하면, 수신기에서의 역치 프로세스는 또한 에러의 소스가 될 수 있다. 따라서, 통신 네트워크 상의 수신기에 의해 수신된 신호들의 정확도를 향상시키도록 수신기에서의 역치 프로세스를 조정할 수 있는 것이 바람직할 것이다.

이어지는 발명의 내용 및 본원 마지막에 제시된 요약은 아래의 상세한 설명에서 논의되는 일부 개념들을 소개하기 위하여 여기에 제공된다. 발명의 내용 및 요약 섹션들은 포괄적이지 않으며, 아래 제공된 특허청구범위에 의해 제시되는 보호하고자 하는 발명의 요지의 범위를 설명하고자 하는 의도가 아니다.

통신 네트워크 상의 수신기에서 심볼 결정 역치를 조정하는 방법 및 장치는 수신기가 송신기에 의해 송신된 심볼들을 더 정확하게 수신하도록 적응될 수 있도록 한다. 일 실시예에서, 수신된 비트 임밸런스는 수신된 신호의 에러 컴포넌트가 더 많은 수의 1들 또는 더 많은 수의 0들을 포함하는지 결정하기 위해 에러 정정 전에 그리고 에러 정정 이후에 수신기에 의해 검출된다. 송신기가 송신 전에 신호를 스크램블하는 경우, 수신기 또한 에러 정정 후 그리고 0들 또는 1들의 수를 카운트하기 전에 신호를 스크램블 할 것이다. 송신된 1들 또는 0들의 수와 수신된 1들 또는 0들의 수 사이의 임의의 임밸런스는 수신기가 입력되는 신호들을 해석하는 방식을 미세 튜닝하기 위해 검출기들에 의해 사용되는 역치 값들을 조정하기 위한 피드백으로서 사용된다.

본 발명의 양태들은 첨부된 특허청구범위에서 특정하게 지적된다. 본 발명은 동일한 참조번호들이 유사한 요소들을 나타내는 다음의 도면들에서 예로서 도시된다. 다음의 도면들은 본 발명의 다양한 실시예들을 설명의 목적 만으로 개시하며 본 발명의 범위를 제한하고자 의도하는 것은 아니다. 설명을 명확히 하고자 하는 목적으로, 모든 도면에서 모든 컴포넌트들에 라벨이 붙지 않을 수 있다. 도면에서:
도 1a 내지 1c는 상이한 물리 송신 매체를 이용하는 여러 개의 송신기/수신기 쌍들을 도시하는 기능 블록도이다.
도 2는 전통적인 송신기/수신기 쌍의 기능 블록도이다.
도 3은 본 발명의 일 실시예에 따른 송신기/수신기 쌍의 기능 블록도이다.
도 4는 본 발명의 일 실시예에 따른, 수신한 비트 임밸런스를 결정 역치를 조정함에 있어 피드백으로 이용하는 예시적인 물리 인터페이스의 기능 블록도이다.
도 5는 본 발명의 일 실시예에 따른, 통신 네트워크 상의 수신기에서 심벌 결정 역치를 조정하는 프로세스의 흐름도이다.
도 6a 내지 6c는 본 발명의 일 실시예에 따른, 심벌 결정에서의 예시적인 파형 및 역치 변동의 효과를 도시한다.

도 3은 본 발명의 일 실시예에 따른 송신기/수신기 쌍의 예시적인 실시예를 도시한다. 이 실시예의 송신기는 도 2에 도시된 송신기와 동일하다. 그러나, 수신기는, 수신기가 송신 동안 발생하는 에러들의 타입을 결정하고 이 정보를 이용하여 수신기 인터페이스의 역치들을 조정하여 각 타입의 에러들의 수(예를 들면, 0의 에러들의 수 및 1의 에러들의 수)를 밸런싱할 수 있도록 상이하게 구성된다. 수신된 부정확한 0들의 수와 수신된 부정확한 1들의 수를 밸런싱함으로써, 부적절한 역치에 기인한 에러들은 감소될 수 있으며 이에 의해 수신기가 좀더 정확하게 물리 채널 상에서 수신된 신호를 센싱할 수 있도록 튜닝할 수 있다.

도 3에서, 송신기(10)는 광섬유(14) 상에 송신될 신호 S를 생성하기 위해 신호를 인코딩하는 RS(Reed-Solomon) 8 인코더(20)를 포함한다. 그외의 타입들의 인코더들도 이용될 수 있으며, RS-8 인코더는 단지 송신기에 의해 이용될 수 있는 가능한 인코더의 하나의 예로서 예시된다. 인코더는 송신될 데이터를 수신하고 통신 네트워크 상에 송신될 신호 S를 생성한다. 수신기(12)에서의 에러 정정기(24)는 신호 S로부터 에러들을 제거할 것이다. 마찬가지로, 도 3은 송신기와 수신기를 상호접속하는 광 채널을 도시하도록 예시되어 있으나, 그외의 타입들의 물리 채널들도 이용될 수 있고, 본 발명은 광학 실시예와 함께 이용하는 것에 제한되지 않는다. 송신기(10)는 16 비트 LFSR 스크램블러 또는 그외의 타입의 스크램블러로서 구현될 수 있는 스크램블러(22)를 더 포함한다. 스크램블러는 에러 정정기(20)로부터 신호 S의 함수 f(S)를 생성한다. 광학 신호가 송신기와 수신기 사이에서 데이터를 전송하는 데에 이용되어야 하는 실시예에서, 신호들 f(S)는 E-O(Electrical to Optical) 물리 인터페이스(26)로 보내질 것이며, 여기에서, 전기 신호들은 대응하는 광학 신호들이 생성되고 광섬유(14) 상에 출력될 수 있도록 레이저를 변조하는 데에 이용될 것이다. 그외의 타입들의 물리 인터페이스들이 그외의 물리 매체들과 함께 이용될 수 있다.

수신기(12)는, 대응하는 O-E(Optical to Electrical) 물리 인터페이스(28)를 가지며, 그의 일 실시예는 도 4에 도시된다. 도 4는 아래에서 더욱 상세히 설명될 것이다. O-E 물리 인터페이스(28)는 송신기에 의해 송신된 본래의 신호 f(S) 더하기 에러 컴포넌트 e를 포함하는 전기 신호들을 생성한다. 에러 컴포넌트 e는 전송 매체에 의해 도입된 부산물들뿐만 아니라 물리 인터페이스(26) 및 물리 인터페이스(28)에 의해 도입된 부산물들을 포함할 수 있다. 하기에 더욱 상세히 설명될 바와 같이, 본 발명의 실시예에 따르면, 에러 컴포넌트(예를 들면, 거짓 0들 및 거짓 1들) 내의 에러들의 타입의 임밸런스는, 신호 f(S)+e에 포함된 에러의 양에 대한 O-E 인터페이스의 기여를 감소시키도록 O-E 물리 인터페이스(28)의 역치들을 조정하기 위해 검출되어 이용된다.

도 3에 도시된 바와 같이, 수신기(12)는 도 2에 도시된 종래의 수신기와 동일한 얼마간의 컴포넌트들을 갖는다. 구체적으로, 광 신호들이 전기 신호들로 변환된 후에, 신호들은 본래의 신호를 복원하도록 스크램블된다. 신호가 에러 컴포넌트를 포함하기 때문에, 스크램블러는 또한 신호의 에러 컴포넌트를 언스크램블하여 신호 S+f(e)를 형성할 것이다. 이 신호는 그 후 에러 컴포넌트를 제거하고 본래의 신호 S를 복원시키기 위해 에러 정정기(24)로 보내질 것이다. 예시된 실시예에서, RS-8 에러 정정기는, 그것이 송신기에 의해 이용되는 타입의 인코더였기 때문에 예시된다. 본 발명은, 임의의 타입의 에러 정정 프로세스가 이용될 수 있기 때문에, 특정 타입의 인코더/에러 정정기의 사용에 제한되지 않는다.

도 3에 도시된 바와 같이, 수신기는 또한, 신호 f(S)+e에 특정 타입의 심볼들이 얼마나 많이 포함되는지를 결정하기 위해 O-E 물리 인터페이스(28)에 의해 출력된 0들 또는 1들의 개수를 카운트할 것이다. 32비트 레지스터 또는 다른 크기의 레지스터가 신호 내의 0들 또는 1들의 개수를 카운트하는데 이용될 수 있고, 또는 또 다른 구조체가 0들 또는 1들의 개수를 카운트하는데 이용될 수 있다.

카운트된 0들 또는 1들이 얼마나 많은지 결정하는 것은 에러 컴포넌트 e에 기인하며, 수신기는 스크램블된 신호 f(S)를 재생성하고 재생성된 스크램블된 신호 f(S) 내의 0들 또는 1들의 개수를 셀 것이다. 송신기의 디코더로부터 출력된 신호는 송신기의 인코더로부터 출력된 신호와 동일하다는 것에 유의한다. 따라서, 수신기 내의 스크램블러(22)로부터 출력된 스크램블된 신호는 송신기(10) 내의 스크램블러(22)로부터 출력된 스크램블된 신호와 동일할 것이다. 그러므로, 재생성된 스크램블된 신호(33)는 에러 컴포넌트의 조성을 결정하는 데에 이용될 수 있다. 예를 들면, 도 3에 도시된 바와 같이, 수신기는 재생성된 스크램블된 신호(33) 내의 0들 또는 1들의 개수를 카운트하고 그 카운트를 수신된 신호 f(S)+e 내의 카운트된 0들 또는 1들의 개수로부터 뺄 수 있다. 이것은 에러 신호가 0들보다 많은 1들, 또는 1들보다 많은 0들을 포함하는지를 나타낼 것이다.

이와 관련하여, 수신기가 수신된 신호 f(S)+e 내에 포함된 1들의 개수를 카운트하는 경우에는, 수신기가 마찬가지로 재생성된 신호 f(S) 내에 포함된 1들의 개수를 카운트할 것이라는 것에 유의한다. 역으로, 수신기가 수신된 신호 f(S)+e 내에 포함된 0들의 개수를 카운트하는 경우에는, 수신기가 마찬가지로 재생성된 신호 f(S) 내에 포함된 0들의 개수를 카운트할 것이다.

신호 f(S)+e 내의 1들의 개수를 본래의 스크램블된 신호 f(S) 내의 1들의 개수와 비교함으로써, 수신기(12)는 에러 신호들이 0들의 개수의 임밸런스를 포함하는지 또는 1들의 개수의 임밸런스를 포함하는 지를 결정할 수 있다. 잡음-기반 에러들이 0 에러들 및 1 에러들 사이에 균등하게 분포될 것이라고 예상될 수 있기 때문에, 그 후 0 에러들 또는 1 에러들의 개수의 검출된 임밸런스는 O-E 물리 인터페이스의 부정확한 역치 처리 프로세스(incorrect thresholding process)에 의해 야기되었다고 추론될 수 있다. 구체적으로, 임밸런스는 아마도 광섬유(14)로부터의 입력 신호를 해석하는 O-E 인터페이스에 의해 이용되는 역치들이 부정확하게 설정되었기 때문에 야기되었다고 추론될 수 있다.

예를 들면, 라인 인터페이스에서 "거짓 0들"보다 "거짓 1들" 에러들이 더 많이 존재하는 경우, 이것은 O-E 인터페이스가 수신된 신호들을 0보다는 1로서 부정확하게 해석한다는 것을 나타낼 것이다. O-E 인터페이스는 수신된 신호가 1인지 또는 0인지를 결정할 때 수신된 신호를 역치에 대해 비교하기 때문에, 과잉 개수의 "거짓 1들"은 이 역치가 너무 낮고 약간 올라가야 한다는 것을 나타낼 것이다. 마찬가지로, "거짓 1들"보다 "거짓 0들"이 더 많이 존재하면, O-E 인터페이스는 부정확하게 인입 신호들을 0 값으로서 검출하고 있지 않다. 이것은 O-E 인터페이스에서 사용하는 역치가 너무 높고 약간 낮아져야 한다는 것을 나타낼 것이다.

수신기는 0들 및 1들 모두를 카운트할 수 있거나, 또는 이 값들 중 하나만을 카운트할 수 있다. 심볼들 중 하나만이 카운트되는 경우, 역치가 이동하는 방식은 카운트된 값들이 조합되는 방법 및 그 결과의 부호에 의존할 것이다. 예를 들어, 시스템이 1들을 카운트하고, 신호 f(S)+e에서의 1들의 수를 신호 f(S)로부터 빼는 경우, 음수는 에러 신호에서의 1들의 초과 수를 나타낼 것이다. 반대로, 시스템이 1들을 카운트하고 신호 f(S)에서의 1들의 수를 신호 f(S)+e에서의 1들의 수로부터 빼는 경우, 에러 신호에서의 1들의 초과 수는 양수로서 보여질 것이다. 따라서, 심볼들이 카운트되는 특정한 방식 및 2개의 수가 조합되는 방식은 역치의 조절 방법을 결정할 것이다.

도 4는 이것이 발생할 수 있는 방법을 더 설명하는 것을 돕기 위한 예시적인 O-E(optical to electrical) 물리 인터페이스(28)를 도시한다. 도 4에 도시된 바와 같이 O-E 인터페이스는 입력(40)에서 광 신호들을 수신하고, 출력(42)에서 전기 신호들을 출력한다. O-E 인터페이스는, 출력(42)에서의 신호가 고전압 값(1) 또는 저전압 값(0) 중 어느 하나를 갖도록 바이너리(binary)이다. 동작시에, 광섬유(14)로부터의 광(광 신호(40))은 전류(46)를 생성하는 광검출기(44)에 입력된다. 광검출기들의 상이한 타입들이 개발되었지만, 본 예시에서 광검출기는 광검출기로 입력되는 광량에 비례하는 전류(46)를 출력한다.

전류(46)는 전류를 전압(50)으로 변환하는 트랜스임피던스 증폭기(48)에 입력된다. 전압(50)은, 입력 전압(50)이 역치(54)보다 큰지 또는 역치(54)보다 작은지에 따라 출력(42)에 고전압 또는 저전압(0 또는 1) 중 어느 하나를 출력하는 제한 증폭기(52)에 입력된다. 다른 O-E 물리 인터페이스들 또한 사용될 수 있고, 본 인터페이스는 단순히 통신 네트워크로부터의 입력 신호를 해석하는 것과 관련하여 역치를 이용하는 예시적인 인터페이스로서 의도된다. 특정 구현에 따라서 다른 인터페이스들 또한 이용될 수 있다.

일 실시예에 따르면, 0 에러들의 수의 임밸런스(34)(또는, 1 에러들의 수의 임밸런스)를 사용하여 역치(54)를 조절한다. 상기 언급한 바와 같이, 너무 많은 "1" 에러들이 존재하는 경우, 이것은 O-E 물리 인터페이스가 신호(40)를 0으로 해석했어야 하는데, 신호(40)를 1로서 잘못 해석하고 있다는 것을 나타낸다. 따라서, O-E 물리 인터페이스에 의해 사용된 역치(54)는 너무 낮으며 증가되어야 한다. 마찬가지로, 너무 많은 "0" 에러들이 존재하는 경우, 이것은 O-E 물리 인터페이스가 신호(40)를 1로 해석했어야 하는데, 신호(40)를 0으로서 잘못 해석하고 있다는 것을 나타낸다. 이것은, 역치가 너무 높으며 감소되어야 함을 나타낸다.

도 6a 내지 도 6c는 도 4의 광전 물리 인터페이스(28)와 같은 물리 인터페이스에 의해 수신될 수 있는 예시적인 파형을 도시한다. 도 6a 내지 도 6c 모두는 동일한 예시의 파형을 도시하지만, 역치에 따라 물리 인터페이스가 파형을 해석할 수 있는 상이한 방법들을 도시한다. 도 6a에서, 역치는 정확하고 역치 레벨은 에러 신호에 기여하지 않는다. 도 6b에서, 역치는 너무 높다. 본 도면에 나타나있는 바와 같이, 역치가 너무 높은 경우, 인터페이스는 1을 출력해야 할 때 때때로 0을 잘못 출력할 것이다. 본 예시에서, 2개의 0 에러들이 원으로 표시되어 있고, 여기에서 높은 역치가 2개의 0 에러들의 발생을 야기하였다. 마찬가지로, 도 6c에서, 역치는 너무 낮게 설정되었다. 역치가 너무 낮은 경우, 인터페이스는 1을 출력할 가능성이 더 높으므로, 0을 출력해야 할 때 때때로 1을 잘못 출력할 수 있다. 본 예시에서, 3개의 1 에러들이 원으로 표시되어 있고, 여기에서 낮은 역치는 3개의 1 에러들의 발생을 야기하였다.

본 발명의 일 실시예에 따르면, 원래 신호 f(S)를 재생성함으로써, 수신기는 원래 신호 f(S)와 수신된 신호 f(S)+e를 비교하여 0들의 임밸런스 또는 1들의 임밸런스가 존재하는지의 여부를 결정할 수 있다. 다음으로, 이것은 O-E 물리 인터페이스의 역치를 조절하는데 사용될 수 있다.

도 5는 본 발명의 일 실시예에 따라 사용될 수 있는 예시적인 프로세스를 도시한다. 도 5에 도시된 바와 같이, 입력 신호 f(S)+e가 수신되면(100), 입력 신호의 1들 또는 0들의 수가 카운트될 것이다(102). 다음으로, 입력 신호 f(S)+e는, 신호 S+f(e)를 생성하기 위해 신호를 송신할 때 송신기에 의해 사용되었던 것과 동일한 스크램블러를 사용하여 스크램블될 것이다(104). 다음으로, 임의의 에러들을 제거하고 송신기에 의해 송신된 원래 신호 S를 재생성하기 위해, 디스크램블된 신호가 처리될 것이다(106).

다음으로, 원래 신호 S는 스크램블되어(108) f(S)를 생성할 것이다. 수신기는 이 스크램블된 신호 f(S)의 1들 또는 0들의 수를 카운트할 것이다(110). 스크램블된 신호 f(S)의 1들의 수는 입력 신호 f(S)+e의 1들의 수와 비교될 것이다(112). 동등하게, 스크램블된 신호 f(S)의 0들의 수는 입력 신호 f(S)+e의 0들의 수와 비교될 것이다. 이 2개의 신호들에서 1들(또는 0들)의 수의 임의의 임밸런스(34)는, O-E 물리 인터페이스(28)에 의해 사용된 역치(54)의 결정을 조절하여(114) O-E 물리 인터페이스가 수신된 광 신호들로부터 전기 신호들을 더욱 신뢰성 있게 생성할 수 있도록 튜닝하는데 사용될 수 있다.

O-E 물리 인터페이스가 예시적인 역치화 인터페이스(thresholding interface)로서 이용되었지만, 본 명세서에서 기술된 기법들은 역치를 이용하여 수신된 신호들에 관하여 바이너리 결정을 하는 다른 인터페이스에서 이용될 수 있다. 예를 들어, 무선의 맥락에서, 안테나에서 수신된 무선 신호들은 신호가 0 또는 1로서 출력되어야 하는 지를 결정하기 위해 역치화될(thresholded) 수 있다. 따라서, 본 발명은 광 물리층이 이용되는 실시예로 한정되기 보다는, 본 발명의 실시예들은 전기 신호들과 무선 신호들을 수신하는 것에 관해서도 이들 기법들을 이용할 수 있다.

전술한 기능들은 컴퓨터 판독가능한 메모리에 저장되고 컴퓨터 플랫폼 상의 하나 이상의 프로세서들 상에서 실행되는 프로그램 명령어들의 세트로서 구현될 수 있다. 그러나, 본 명세서에서 기술된 모든 로직이 개별 컴포넌트들, ASIC(Application Specific Integrated Circuit)과 같은 집적 회로, FPGA(Field Programmable Gate Array) 또는 마이크로프로세서와 같은 프로그램가능한 로직 디바이스와 함께 이용되는 프로그램가능한 로직, 상태 머신, 또는 그들의 임의의 조합을 조함하는 임의의 다른 디바이스를 이용하여 실시될 수 있다는 것은 본 기술분야의 당업자에게는 명백할 것이다. 프로그램가능한 로직은 판독 전용 메모리 칩, 컴퓨터 메모리, 디스크, 또는 그외의 저장 매체와 같은 유형의(tangible) 매체에 일시적으로 또는 영구적으로 고정될 수 있다. 모든 그러한 실시예들은 본 발명의 범주 내에 들어오도록 의도된다.

도면들에 도시되고 상세한 설명에서 기술된 실시예들의 다양한 변화들 및 변경들이 본 발명의 범주 및 사상 내에서 이루어질 수 있다. 따라서, 전술한 설명에 포함되고 첨부하는 도면들에 도시된 모든 내용은 예시적인 것이며 한정적인 의미로 해석되지 않아야 한다. 본 발명은 오직 이하의 특허청구범위 및 그 등가물에서 정의되는 바와 같이 한정된다.

Claims

통신 네트워크 내의 수신기에서 심볼 결정 역치를 조정하는 방법으로서,
상기 수신기에 의해 신호를 수신하는 단계 - 상기 신호는 데이터 컴포넌트 및 에러 컴포넌트를 포함함 - ;
상기 에러 컴포넌트의 1들 또는 0들의 수를 격리하는 단계; 및
상기 에러 컴포넌트의 0들 또는 1들의 카운트된 수를 이용하여 상기 수신기에서 심볼 결정 역치를 조정하는 단계
를 포함하는 방법.
제1항에 있어서,
상기 에러 컴포넌트의 1들 또는 0들의 수를 격리하는 단계는,
상기 수신된 신호의 1들 또는 0들의 수를 카운트하는 단계;
상기 신호로부터 상기 에러 컴포넌트를 제거하여 상기 데이터 컴포넌트를 격리하기 위해 상기 수신된 신호를 정정하는 단계;
상기 데이터 컴포넌트의 1들 또는 0들의 수를 카운트하는 단계; 및
상기 데이터 컴포넌트의 1들 또는 0들의 수와 상기 수신된 신호의 1들 또는 0들의 수를 비교하여 상기 에러 컴포넌트의 1들 또는 0들의 수를 격리하는 단계
를 포함하는 방법.
제2항에 있어서,
상기 수신된 신호는 스크램블되는(scrambled) 방법.
제3항에 있어서,
상기 에러 컴포넌트를 제거하기 위해 상기 수신된 신호를 정정하는 단계를 수행하기 전에 상기 신호를 언스크램블(unscrambling)하는 단계를 더 포함하는 방법.
제4항에 있어서,
상기 데이터 컴포넌트의 1들 또는 0들의 수를 카운트하는 단계를 수행하기 전에 상기 데이터 컴포넌트를 스크램블하는 단계를 더 포함하는 방법.
제2항에 있어서,
상기 데이터 컴포넌트의 1들 또는 0들의 수와 상기 수신된 신호의 1들 또는 0들의 수를 비교하는 단계는, 상기 수신된 신호의 1들 또는 0들의 수로부터 상기 데이터 컴포넌트의 1들 또는 0들의 수를 차감하는 단계를 포함하는 방법.
제2항에 있어서,
상기 데이터 컴포넌트의 1들 또는 0들의 수와 상기 수신된 신호의 1들 또는 0들의 수를 비교하는 단계는, 상기 데이터 컴포넌트의 1들 또는 0들의 수로부터 상기 수신된 신호의 1들 또는 0들의 수를 차감하는 단계를 포함하는 방법.
제1항에 있어서,
상기 에러 컴포넌트의 1들 또는 0들의 수를 격리하는 단계는, 상기 에러 컴포넌트의 1들의 수를 격리하는 단계를 포함하고, 상기 에러 컴포넌트의 카운트된 1들의 수가 양수이면, 상기 에러 컴포넌트의 0들 또는 1들의 카운트된 수를 이용하는 단계는 상기 수신기에서 심볼 결정 역치를 증가시키는 단계를 포함하는 방법.
제1항에 있어서,
상기 에러 컴포넌트의 1들 또는 0들의 수를 격리하는 단계는, 상기 에러 컴포넌트의 1들의 수를 격리하는 단계를 포함하고, 상기 에러 컴포넌트의 카운트된 1들의 수가 음수이면, 상기 에러 컴포넌트의 0들 또는 1들의 카운트된 수를 이용하는 단계는 상기 수신기에서 심볼 결정 역치를 감소시키는 단계를 포함하는 방법.
제1항에 있어서,
상기 에러 컴포넌트의 1들 또는 0들의 수를 격리하는 단계는 상기 에러 컴포넌트의 0들의 수를 격리하는 단계를 포함하고, 상기 에러 컴포넌트의 카운트된 0들의 수가 양수이면, 상기 에러 컴포넌트의 0들 또는 1들의 카운트된 수를 이용하는 단계는 상기 수신기에서 심볼 결정 역치를 감소시키는 단계를 포함하는 방법.
제1항에 있어서,
상기 에러 컴포넌트의 1들 또는 0들의 수를 격리하는 단계는 상기 에러 컴포넌트의 0들의 수를 격리하는 단계를 포함하고, 상기 에러 컴포넌트의 카운트된 0들의 수가 음수이면, 상기 에러 컴포넌트의 0들 또는 1들의 카운트된 수를 이용하는 단계는 상기 수신기에서 심볼 결정 역치를 증가시키는 단계를 포함하는 방법.
통신 네트워크 내의 수신기에서 심볼 결정 역치를 조정하는 방법으로서,
상기 수신기에 의해, 데이터 컴포넌트 및 에러 컴포넌트를 포함하는 스크램블된 신호를 수신하는 단계;
상기 수신된 신호의 0들 또는 1들의 수를 카운트하는 단계;
상기 신호를 언스크램블하는 단계;
상기 에러 컴포넌트를 제거하여 상기 데이터 컴포넌트를 격리하기 위해 상기 신호에 대해 에러 정정을 수행하는 단계;
상기 데이터 컴포넌트를 스크램블하는 단계;
스크램블된 데이터 컴포넌트의 0들 또는 1들의 수를 카운트하는 단계;
상기 수신된 신호의 0들 또는 1들의 수와 상기 스크램블된 데이터 컴포넌트의 0들 또는 1들의 수를 비교하는 단계; 및
상기 수신된 신호의 0들 또는 1들의 수와 상기 스크램블된 데이터 컴포넌트의 0들 또는 1들의 수를 비교한 결과를 이용하여 상기 수신기에서 심볼 결정 역치를 조정하는 단계
를 포함하는 방법.
제12항에 있어서,
상기 데이터 컴포넌트를 스크램블하는 단계는, 상기 수신기로의 송신 전에 송신기에 의해 상기 스크램블된 신호를 생성하는 데에 사용되는 스크램블러와 동일한 스크램블러를 사용하는 방법.
제12항에 있어서,
상기 수신된 신호의 0들 또는 1들의 수를 카운트하는 단계가 상기 수신된 신호의 0들의 수를 카운트함으로써 수행된다면, 상기 스크램블된 데이터 컴포넌트의 0들 또는 1들의 수를 카운트하는 단계는 상기 스크램블된 데이터 컴포넌트의 0들의 수를 카운트함으로써 수행되는 방법.
제12항에 있어서,
상기 수신된 신호의 0들 또는 1들의 수를 카운트하는 단계가 상기 수신된 신호의 1들의 수를 카운트함으로써 수행된다면, 상기 스크램블된 데이터 컴포넌트의 0들 또는 1들의 수를 카운트하는 단계는 상기 스크램블된 데이터 컴포넌트의 1들의 수를 카운트함으로써 수행되는 방법.
적어도 하나의 역치를 사용하여 수신된 신호에 대한 심볼 결정들을 행하는 물리 인터페이스;
상기 수신된 신호를 디스크램블(descramble)하는 디스크램블러;
상기 수신된 신호로부터 에러 컴포넌트를 제거하여 데이터 컴포넌트를 추출하는 에러 정정기;
데이터 컴포넌트를 스크램블하는 스크램블러; 및
상기 수신된 신호에서의 1들 또는 0들의 수와 상기 스크램블된 데이터 컴포넌트에서의 1들 또는 0들의 수를 비교하는 비교기
를 포함하는 수신기.
제16항에 있어서,
상기 적어도 하나의 역치는 조정가능하고,
상기 물리 인터페이스는 상기 비교기의 결과를 사용하여 상기 적어도 하나의 역치를 조정하는 수신기.